DE2747476A1 - Vorrichtung und verfahren mit einem geschlossenen digitalen regelsystem zur regelung und steuerung der motordrehzal - Google Patents

Description

Dr. rer. not. Horst Schüler f oo Franst/Main ι ,0 okt 1977

Kaiserstraße 41 Ur-. no./Vo./he. PATENTANWALT «um οι««

Telefon (0611) 235555

27A7A76 ^{Telex: 04}*^{16759 ma}p°^td

Postscheck-Konto: 282420-602 rrankfurt-M

Bankkonto: 225/0389

Deutsche Bank AG, Frankfurt/M.

J|*I38-21-DSA-2'112 / 2 Ί 1 3

GENERAL ELECTRIC COMPANY

1 River Road Schenectady, U.YAJ.S.A.

Vorrichtung und Verfahren mit einem geschlossenen digitalen Regelsystem zur Regelung und Steuerung der Motordrehzahl

Die Erfindung betrifft allgemein digitale Motordrehzahl regelsysteme, die ein Verfahren und eine Vorrichtung zur Regelung des Leistungsflusses aus einer Wechselstromquelle zu einer Last, z.B. einem Gleichstrommotor enthalten. Die Erfindung betrifft insbesondere ein digitales Regelsystem zur direkten digitalen Zündung vor·, steuerbaren Gleichrichtern, die zwischen einer Wechselstromquelle und einem Gleichstrommotor angeordnet sind, um der- Leitungszustand derartiger Gleichrichter zu steuern.

Motorregelsysteme der hier beschriebenen Art verwenden häufig Leistungsverstärker mit Regelgleichrichtern, die den

809824/0580

elektrischen Energiefluß zwischen einer Wechselstromquelle und einem Antriebsmotor verändern. Regel- oder Steuergleichrichter sind bekannt, und sie bestehen aus einer Familie von Bauelementen, die bezüglich der elektrischen Energieströmung eine relativ hohe Impedanz darstellen, bis sie durch ein Zündsignal in Vorwärtsrichtung vorgespannt werden, welches an eine Steuerelektrode angelegt wird. Während des leitenden Zustandes besitzen die Regelgleichrichter normalerweise eine sehr kleine Impedanz gegenüber dem Stromfluß und leiten normalerweise den Strom so lange, bis sie in Rückwärtsrichtung vorgespannt werden und/oder der Strompegel durch die Gleichrichter unter einen minimalen Haltepegel verringert ist, der erforderlich ist, um diese Gleichrichter in leitendem Zu stand zu halten. Die Familie der erörterten Regelgleichrichter umfasst allgemein Halbleiterbauelemente, wie z.B. Thyristoren und andere Bauelemente, wie z.B. Ignitrons und Thyrotrons.

In den hier erläuterten Systemen wird die Menge der einer Systemlast oder einem Gleichstrommotor zugeführte Leistung dadurch geregelt, daß die Dauer des leitenden Zustandes der regel- oder steuerbaren Gleichrichter verändert wird. Die Dauer des leitenden Zustands der steuerbaren Gleichrichter ist eine Funktion des Zeitpunkts innerhalb des Wechselstrom-Kurvenverlaufs, in dem die Gleichrichter in den leitenden Zustand gebracht werden. Dieser Punkt wird als Zündwinkel bezeichnet.

In der Vergangenheit wurden Systeme zur Regelung des Leitungszustands der steuerbaren Gleichrichter allgemein unter Verwendung von analogen Regeleinrichtungen verwirklicht, um die geforderten Regelfunktionen durchzuführen, wobei die analogen Signale in digitale Werte umgewandelt wurden, um die Gleichrichter zu zünden. Bei dieser Art von Systemen arbeiten die Zündkreise in Abhängigkeit von einem Eingangssignal, das die

Ö09824/0580

Leistung anzeigt, um einen Zündimpuls beim geeigneten Zündwinkel zu erzeugen. Allgemein gesprochen, ist der Zündwinkel direkt proportional zum Eingangssignal. Analogsysteme der bekannten Art arbeiten allgemein in Abhängigkeit von einem Eingangssignal, dessen Größe den gewünschten Zündwinkel angibt.

In den letzten Jahren ist mit der Entwicklung der Digitaltechnik und der Hardware das Interesse der Ingenieure daran gewachsen, digitale Schaltungen in derartigen Regelsystemen einzusetzen. Die Anwendung der Digitaltechnik bei derartigen Regelsystemen ist insbesondere vorteilhaft, wo das System einen Genauigkeitsgrad, eine Zuverlässigkeit oder einen driftfreien Betrieb erfordert, der nur mit digitaler Schaltungs technik herstellbar ist. Es ist daher ziemlich üblich, Elemente eines analogen Systems durch funktional äquivalente digitale Schaltungen zu ersetzen.

Ein derartiges bekanntes digitales Regel- und Steuersystem zur Regelung des Leitungszustandes von steuerbaren Gleichrichtern ist in der US-PS 3 601 674 offenbart. In diesem Patent ist ein digitales Regelsystem offenbart, um den Lei stungsfluß durch steuerbare Gleichrichter aus einer mehr phasigen Wechselstromquelle zu einer Last zu regeln. Dieses System enthält einen Zündkreis für jede Phase, wobei jeder Zündkreis einen reversiblen Zähler und einen digitalen Komparator enthält. Eine Phasenwahrnehmlogik ist vorgesehen, die die drei Phasen der Wechselstromquelle derart überprüft, um synchron ein Regelintervall für einen geeigneten Gleichrichter dadurch auszulösen, daß eine vorbestimmte positive oder negative digitale Zahl in dem reversiblen Zähler vorgesetzt wird, der der betreffenden Phase zugeordnet ist. Der reversible Zähler zählt dann während des Regelintervalls abwärts, wenn die vorgesetzte Zahl positiv ist, er zählt aufwärts, wenn die vorgesetzte Zahl negativ ist. Während des ZählVorgangs wird ein digitales Drehzahlfehlersignal, das

809824/0580

aus einem vorausgegangenen Vergleich eines digitalen Befehls mit einem digitalen Rückkopplungssignal gewonnen wird und die Motordrehzahl angibt, kontinuierlich durch den digitalen Komparator mit dem Inhalt des reversiblen Zählers verglichen. Wenn der Fehler den Inhalt des reversiblen Zählers übersteigt, wird ein Zündimpuls erzeugt, der einem positiv oder negativ gepolten Gleichrichter zugeführt wird und den entsprechend gepolten Gleichrichter gemäß der positiven oder negativen Zahl zündet.

Ein weiteres bekanntes System der digitalen Bauart wurde in zwei Veröffentlichungen beschrieben, wobei die erste Ver öffentlichung von R.D. Jackson und R.D. Weatherby stammt und den Titel trägt "DIRECT DIGITAL CONTROL OF THYRISTOR CON VERTERS" in "IFAC Symposium on Control and Power Electronics and Electrical Drives", Oktober 1974, abgehalten in Düsseldorf, Deutschland, Vorabdruck, Band I, Seiten 431-441, und wobei die zweite Veröffentlichung von F. Fallside und R.D. Hackson stammt und den Titel trägt "Direct Digital Control of Amplifiers" in Proceedings auf the Institute of Electrical Engineers, mit dem Titel "CONTROL AND SCIENCE", Band 116,Nr.5, S. 873-878, Mai 1969.

In den genannten Veröffentlichungen beschreiben die Autoren eine Untersuchung eines Laborsystems der direkten digitalen Regelart, um die IXirchführbarkei^er direkten digitalen Regelung der regelbaren Verstärker, wie z.B. von Thyristoren, zu zeigen. In diesem System wird ein programmierter digitaler Rechner verwendet, um das Zünden der Gleichrichter durch ein Anschlußgerät (Interfacegerät) zu regeln, um eine resistive kapazitive Last durch Erzeugung von Zündimpulsen zu regeln, die vom Rechner erzeugt sind. Der digitale Rechner berechnet den Zündwinkel, der einen Zeitpunkt festlegt, um einen speziellen Gleichrichter zu zünden. Das System ist mit den Nulldurchgängen der Phasenspannungen der Wechselstromquelle synchronisiert, wobei diese Phasendurchgänge Befehlssignale für

809824/0580

einen Abtasthaltekreis eines Analog/Digitalwandlers erzeugen, der die Ausgangsspannung der Systemlast mißt.

Am Ende der Analog/Digitalwandlung wird ein Impuls von dem Konverter als ein Unterbrechersignal für den Rechner erzeugt. Dieser Impuls startet die Zündwinkelberechnung. Im Anschluß an die Auslösung des Unterbrechersignals liest der Rechner den Analog/Digitalwandler eine bestimmte Zeit nach dem Zeitpunkt des Phasennulldurchgangs aus. Der Rechner berechnet dann den Zündwinkel oder Zündzeitpunkt für den Gleichrichter, wobei ein von den Autoren bezeichnetes "gegebenes Zündgesetz" verwendet wird. Bei dieser Berechnung wird ein Regelsignal oder Regelwert entwickelt, der kontinuierlich so lange mit einer linearen Nachschlagetabelle verglichen wird, die das Zündgesetz definierende Werte enthält, bis eine Übereinstimmung zwischen dem Regelsignal und dem Inhalt der Tabelle existiert. Wenn ein Verglächswert erreicht ist, wird ein Zündimpuls erzeugt, in dem die Adresse des zu zündenden Gleichrichters gesetzt wird und ein Zündsignal dem Gleichrichter zugeführt wird.

Während die Autoren die Durchführbarkeit der direkten digitalen Regelung von steuerbaren Gleichrichtern zeigten, stellten sie auch verschiedene praktische Schwierigkeiten fest, die sich beim Erstellen eines derartigen Systems ergaben. Dies war bei der auffälligsten Einrichtung innerhalb dieser Experimente, der Verwendung von Nachschlagetabellen, offensichtlich, die eine beträchtliche Rechnerzeit benötigen und die Menge an zusätzlichen Berechnungen, die durch den Rechner beim Betreiben eines Realzeitsystems dieser Art/stark beschränken.

Es muß ferner festgestellt werden, daß direkte digitale Antriebsregelsysteme die Lastausgangsspannung zu einem gegebenen Zeitpunkt abtasten müssen, der zu einem festgestellten Phasenintervall der Wechselstromquelle in Beziehung steht,

809824/0580

daß anschließend derartige Systeme die erforderliche Berechnung des Zündwinkels durchführen und einen ausgewählten Gleichrichter innerhalb des festgestellten Intervalls früh genug innerhalb des speziellen Intervalls zünden müssen, um die Verzögerung des Zündwinkels genau und voll zu steuern, um einen maximalen Leistungstransfer zur Last zu erhalten.

Die genannten Systeme arbeiteten nicht als ein Gesamtregelsystem zur Regelung der Motordrehzahl eines reversiblen Antriebsmotors mit variabler Drehzahl. In Analogsystemen ist die Art und Weise der Regelung der Drehzahl eines Gleich strommotors, der entweder im kontinuierlichen oder nicht kontinuierlichen Strombetrieb arbeitet, ebenso wie die Art und Weise der Richtungsumkehr des Motors wohl bekannt. Es ist ferner bekannt, daß ein Kriterium zum Umkehr der Richtung eines Gleichstrommotors darin besteht, daß der Motorstrom zum Zeitpunkt der Umkehr null sein muß. Um diese Umkehr durchzuführen, muß bei Analogsystemen zuerst festgestellt werden, wenn der Strom null ist, und dann muß ein gegebenes Sicherheitsintervall gewartet werden, bevor eine Drehrichtungsumkehr des Motors erfolgen kann. Es ist ferner bei analogen Motorantriebssystemen bekannt, daß derartige Systeme zwei Rückkopplungskreise im System erfordern, ein Rückkopplungskreis regelt den Motor, wenn dieser sich in einem kontinuierlichen Strombetrieb befindet, und ein Rückkopplungskreis regelt den Motor, wenn der Motor im diskontinuierlichen Strombetrieb arbeitet. Diese beiden Kreise verleihen in Abhängigkeit von der Betriebsart dem System unterschiedliche Verstärkungen. Dieses Betriebsverfahren in analogen Regelsystemen hat sich in gewisser Weise bei Gleichstrommotor-Antriebssystemen als nicht ganz befriedigend herausgestellt, insbesondere wenn es erwünscht ist, einen sehr hohen Grad eines konstanten Motordrehzahlbetriebs unter sehr leichten Lastbedingungen zu erzielen. Es ist daher wünschenswert, ein Antriebs- und Regelsystem für die Drehzahl eines Gleich-

809824/0580

strommotors zu schaffen, welches den gesamten Betrieb des Systems dadurch verbessert, daß ein Regler vorgesehen wird, der die Systemparameter mißt und die Motordrehzahl genau berechnet, der die Betriebsart des Systems bestimmt und die Systemverstarkungen umgehend setzt, und der die Drehrichtung des Motors und Änderungen der Drehrichtung des Motors sofort und ohne Verzögerungen feststellt, wenn dies erwünscht ist.

Aufgabe der Erfindung ist es daher, ein verbessertes Regelsystem zur direkten digitalen Zündung von steuerbaren Gleichrichtern zu schaffen, um einen Gleichstrommotor zu regeln.

Aufgabe der Erfindung ist es ferner, einen programmierten Datenprozessor in einem Motordrehzahl-Regelsystem zu schaffen, das Interface-Einrichtungen enthält, die die Systemeingangsparameter lesen und die erforderliche Motorspannung berech-

einen

nen können und/einer derartigen berechneten Spannung proportionalen Wert benutzen, um einen ZUndwinkel zur Verwendung bei der Entwicklung eines Zündimpulses zu wählen.

Die vorstehende Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Regelsystem zur direkten digitalen Zündung von steuerbaren Gleichrichtern dadurch geschaffen wird, daß ein programmierter Datenprozessor und Interface-Einrichtungen vorgesehen werden, wobei der Prozessor Systemparameter überwacht und einen ZUndwinkel berechnet, der einen Augenblick kennzeichnet, an dem ein ausgewählter Gleichrichter gezündet werden soll, um maximale Leistung dem Gleichstrommotor zuzuführen. Die Interface-Einrichtungen enthalten Logik- oder Zählereinrichtungen zur Aufnahme des berechneten Werts des Zündwinkels aus dem Prozessor, um den ZUndimpuls für einen ausgewählten Gleichrichter zu erzeugen, wenn der Zähler einen bestimmten Zählwert erreicht, während gleichzeitig der Zündimpuls dem Prozessor als ein Unterbrechungssignal zugeführt wird, um zu veranlassen, daß der Prozessor einen neuen

809824/0580

Zündwinkel für einen zu zündenden nachfolgenden Gleichrichter berechnet.

Gemäß der vorliegenden Erfindung wird die vollständige Berechnung des Zündwinkels, die Wahl eines zu zündenden Gleichrichters und die Bestimmung und Wahl der Betriebsart des Systems und die Drehrichtung des Motors alles in genügender Zeit ausgeführt, um dem Prozessor die Erzeugung eines Zündwinkels zu gestatten, der bei der Zündung des ausgewählten Gleichrichters in einem vorbestimmten Phasenintervall der Wechselstromquelle derart benutzt wird, daß die maximale Leistungsabgabe an den Gleichstrommotor ermöglicht wird.

Die vorliegende Erfindung geht über den die Regelung von Gleichstrommotoren betreffenden Stand der Technik hinaus und verwendet einen Datenprozessor, um eine digitale Regelung der Änderungsgeschwindigkeit des Motorstroms, des Motorstroms und der Motordrehzahl sowie der Kompensation für die Motor-und Systemzeitkonstanten und der Kompensation für kontinuierlichen und diskontinuierlichen Strombetrieb zu schaffen; der Datenprozesaor liefert ferner Mittel, um das transiente Verhalten, das durch den Prozessor bestimmt v/ird, zu justieren.

Eine Takteinrichtung in den Interfaceeinrichtungen überwacht die Wechselstrom-Leistungsquelle und liefert an den Prozessor Kennzeichensignale (Indicia), die ein Zeitintervall der Wechselstromquelle kennzeichnen, das auf die Phasennulldurchgänge von jeder der Phasen bezogen ist, und das ferner die Zeit innerhalb der einzelnen Intervalle spezifiziert. Die Kennzeichensignale werden vom Rechner benutzt, um eine Zeit zu berechnen, in der der Prozessor den berechneten Wert des Zündwinkels in den Zähler der Interfaceeinrichtungen abgibt, die Kennzeichensignale werden auch benutzt, um die Wahl des zu zündenden richtigen Gleichrichters zu berechnen. Die Verwendung des

809824/0580

Zündimpulses als ein Unterbrechersignal für den Prozessor verbessert den Betrieb des erfindungsgemäßen Systems gegenüber dem Stand der Technik und gestattet, daß die Berech nungen in ausreichender Zeit gemacht werden, um zu ermöglichen, daß in den Zähler der berechnete Wert des Zündwinkels eingegeben wird, so daß ein Gleichrichter zum frühestmöglichen Zeitpunkt innerhalb eines Phasenintervalls der Wechselstromquelle gezündet werden kann, um einen maximalen Leistungstransfer zum Gleichstrommotor zu erzielen.

Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der Zeichnung näher erläutert.

In den Figuren zeigen :

Fig. 1 ein Blockschaltbild eines Regel- und Steuersystems, welches die vorliegende Erfindung einschließt;

Fig. 2 ein vereinfachtes Blockschaltbild eines repräsentativen Datenprozessors zur Verwirklichung der Erfindung;

Fig. 3 ein Blockschaltbild, das den Regler und die Gleichrichtersteuerung und den Gleichrichter der Figur 1 zeigt, die mit dem Datenprozessor und der Last oder Gleichstrommotor verbunden sind;

Fig. 4 eine detaillierte Logikschaltung der Prozessor / Systemschnittstelle der Figur 3, das die Verbindung zwischen dem Datenprozessor und den anderen Logikblöcken des Reglers und der Gleichrichtersteuerung zeigt;

Fig. 5 ein detailliertes Logikschaltbild des Systemblocks der Figur 3;

809824/0580

Fig. 6 ein Zeitsteuerdiagramm, das zum Verständnis des Betriebs des Systemtaktes und des erfindungsgemäßen Regel- und Steuersystems nützlich ist;

Fig. 7 ein detailliertes Logikschaltbild der Tachometerimpulszähler- und Logikeinheit der Figur 3;

Fig. 8 ein Zeitsteuerdiagramm, das zum Verständnis des Betriebs der Tachometer-Impulszähler- und Logikeinheit der Figur 7 nützlich ist;

Fig. 9 ein detailliertes Logikschaltbild der Zündlogik der Figur 3;

Fig. 10 ein Zeitsteuerdiagramm, das die Zeitsteuerung der Zündlogik der Figur 9 zeigt und zum Verständnis des Betriebs der vorliegenden Erfindung hilfreich ist;

Fig. 11A

Fig. 11B zusammengenommen, wobei Figur 11A an der Oberkante der Figur 11B zu liegen kommt, zeigen ein detailliertes Logikschaltbild und einen schematischen Aufbau der Thyristorwähl- und Antriebsrichtung-Logik, der Gleichrichter und des Analog/Digitalwandlers der Figur 3 und die Zwischenverbindungen;

Fig. 12 Kurven, die zum Verständnis des Betriebs der vorliegenden Erfindung nützlich sind;

Fig. 13 ein Strichbalken-Flußdiagramm, das zum Verständnis der Abfolge des Betriebs der Erfindung nützlich ist; und

Fig. 14

bis 24 Flußdiagramme, die zum Verständnis des Betriebs -

809824/0580

verfahrene des erfindungsgemäßen Regel- und Steuersystems nützlich sind.

Zur Beschreibung des Gesamtbetriebs der Erfindung wird nun auf Figur 1 des Regel- und Steuersystems Bezug genommen, die in Form eines Blockschaltbildes die wesentlichen Funktionalblöcke zeigt, aus denen das vorliegende System besteht. In Figur 1 enthält ein allgemein als Mikroprozessor 10 dargestellter Datenprozessor ein Programm zur Steuerung des Gesamtbetriebs des Systems, wobei über eine Regler- und Gleichrichtersteuereinheit 14 Parametereingangssignale von einem herkömmlichen Gleichstrommotor 12 dem Mikroprozessor eingelesen werden. Das Programm im Prozessor 10 steuert das Lesen dieser verschiedenen Eingangssignale und enthält ein Programm zur Berechnung des Zündwinkels zur richtigen Zündung der Gleichrichter oder Thyristoren, gewöhnlich auch als SCR's bezeichnet, über einen herkömmlichen Dreiphasen-Brückengleichrichter 16. Die Regler- und Gleichrichtersteuereinheit 14 liefert ein gemeinsames Interface bzw. eine gemeinsame Schnittstelle zwischen dem Prozessor 10 und dem Rest des Regelsystems. Unter der Steuerung des Prozessors 10 liest die Gleichrichtersteuereinheit 14 Eingangssignale aus einer Drehzahlreferenzeinheit 18 über eine Vielzahl von Eingangsleitungen aus, wobei derartige Signale ein digitales Referenzsignal, gemäß dem der Motor in Umdrehungen pro Minute laufen soll, und einen Ein/ Aus-Leistungszustand des Motors, und Benutzersignale kennzeichnen, die gesetzt sind und die Richtung bezeichnen, in der der Motor 12 laufen soll. Die letzteren Signale werden Über eine Vielzahl von Leitungen 20 geliefert, die als "Drehzahlreferenz" bezeichnet sind, über die Reglersteuereinheit 14 gehen über eine Vielzahl von Leitungen 22 zusätzliche Eingangssignale zum Prozessor 10 und stellen Drehzahlsignale vom Gleichstrommotor 12 dar, die von einem Sensor am Motor 12 herkommen und die Drehzahl in Umdrehungen pro Minute kennzeichnen, mit welcher der Motor läuft. Der Motorstrom wird ebenso über die Regel- und Steuereinheit 14 vom Mikroprozessor

809824/0580

gemessen, wofür ein Strom vom Motor über eine Vielzahl von Leitungen 24 an den Prozessor geliefert wird. Die Regel- und Steuereinheit 14 liefert unter der Steuerung von vom Prozessor 10 gelieferten Signalen Steuersignale an den Gleichrichter 16 und empfängt Daten vom Prozessor, um das Zünden der Thyristoren (SCR) im Gleichrichter zu geeigneter Zeit zu steuern, um dadurch den Gleichstrommotor zu regeln. Wie noch erläutert wird, ist der Gleichrichter 16 als ein Vorwärts/Rückwärts-Brückengleichrichter ausgebildet, der derart ausgesteuert werden kann, daß er die Richtung der Spannung und des Stroms durch den Motor 12 umkehrt und auf diese Weise zur Drehzahlregelung und zur Umkehr der Laufrichtung dient.

Der in Figur 1 dargestellte Mikroprozessor kann irgendein Mikroprozessor aus der Vielzahl der mikroprogrammierten digitalen Vielzweckrechner sein, die zur Zeit auf dem Markt erhältlich sind. Ein derartiger Rechner, der für die erfindungsgemäße Anwendung geeignet ist, stellt der Mikrorechner Intel 8080 dar, der von der Intel Corporation verkauft wird. Ein weiterer ideal geeigneter Mikroprozessor, der bei der Ausführung dieser Erfindung verwendet wird, ist ein digitaler mikrokodierter Vielzweckrechner, der von der General Electric Comp, als Modell CRD 8 Micro Computer System verkauft wird.

In Figur ;' ist der digitale Mikroprogrammrechner CRD 8 dargestellt, wobei die Hauptkomponenten dieses Rechners gezeigt sind. Die Hauptsteuereinheit des Rechners enthält einen Mikrokode-Steuerfestwertspeicher, ROM, 26, der mit einem Mikrokode programmiert ist, welcher aus Mikrobefehlen besteht, die im ROM gespeichert sind. Die Mikrobefehle, die als Aussteuersignale für das Register, den Speicher und zehn Kanäle bezeichnet sind und auf einer Vielzahl von Leitungen 28 geführt werden, steuern das Holen und die Interpretation der Befehle, die im Hauptspeicher oder Speicher 30 gespeichert sind,

809824/0580

wobei sie zuerst den Befehl erkennen und dann den Sprung zu einer Sequenz von Mikrobefehlen im Steuer-ROM bewirken, die die Vorgänge ausführen, die durch die Befehle aufgerufen sind. Die Adresse des nächsten Befehls, der vom Mirkokode-ROM interpretiert werden soll, ist in einem Programmzählerregister (PC)32 enthalten. Vor der Interpretation jedes Befehls inkrementiert der Mikrokode-ROM den Inhalt des Programmzählers PC, um auf den folgenden Befehl zu zeigen.

Der Mikrokode im Mikrokode-ROM interpretiert Subroutines-Rufe dadurch, daß er die Adresse der Subroutine in ein Programmzähler-Zwischenregister PCS 34 gibt und dann die Rolle des Programmzählers PC mit der Rolle des Programmzähler Zwischenregisters PCS vertauscht. Subroutine-Rückverzweigungen werden wiederum dadurch interpretiert, daß die Rolle der letzteren zwei Register vertauscht wird, wodurch veranlaßt wird, daß der dem Subroutine-Aufruf folgende Befehl als nächster interpretiert wird. Wenn eine äußere Unterbrechung beim Prozessor auftritt, tauscht der Prozessor die Rolle des Programmzählers PC 32, des Programmzähler-Zwischenregisters PCS 34, und eines Seitenregisters (Page) 36 mit einem Unterbrecherprogrammzähler 38, einem Unterbrecherprogrammwähler-Zwischenregister (IPCS) 40, und einem Unterbrecher-Seitenregister (IPAGE) 42 aus. Unterbrechungsrückver zweigungen werden durch den Mikrokode im Mikrokode-ROM dadurch interpretiert, daß die Rollen dieser Register in ihre ursprünglichen Rollen zurückgetauscht werden.

Dem Prozessor gelieferte äußere Unterbrechungen können unter der Programmsteuerung durch das Setzen oder Rücksetzen eines Unterbrecher-Auslöseflipflops (nicht dargestellt) ausgelöst oder nicht ausgelöst werden. Wenn eine äußere Einrichtung den Prozessor zu unterbrechen wünscht, so gibt diese Einrichtung eine Anfrage an die Unterbrechungsleitung. Wenn diese Anfrage vorhanden ist, und das Unterbrechungsauslöse-Flipflop gesetzt ist, und der Prozessor einen unterbrechbaren Befehl

809824/0580

2747478

ausführt, dann beginnt der Prozessor mit der Ausführung der Unterbrechung nach Abschluß des laufenden Befehls. Wenn einmal die Unterbrechungsverarbeitung beginnt, ist das Unterbrechungsprogramm dafür verantwortlich, daß es die äußere Eingabeeinrichtung sich merkt, um deren Anfrage von der Unterbrechungsleitung zu entfernen. Der Speicher des Prozessors wird in Seiten unterteilt, wobei eine bestimmte Zahl an Wörtern pro Seite vorhanden ist. Durch Verwendung des Seitenregisters 36 kann ein Befehl überall im Speicher dadurch Zugriff zu Daten erhalten, daß lediglich eine Adresse bezüglich des Kopfes der laufenden Datenseite spezifiziert wird (die Seite, auf die das Seitenregister zeigt).

Daten im Hauptspeicher 30 können ferner direkten Zugriff dadurch erhalten, daß eine Adresse des Datenworts in ein oder drei Vielzweckregister gegeben wird, die R1, R2 und R3 bezeichnet sind. Diese Register können auch zur Speicherung von Daten verwendet werden. Die Ansammlung der drei Vielzweckregister und der zusätzlichen Register 32 bis 42 wird als Zwischenspeicher (scratch pad memory) bezeichnet.

Zusätzlich zu den Zwischenspeicherregistern enthält der Prozessor ferner einen Akkumulator 44, ein Befehlsregister und ein Speicheradressenregister MAR 48, wobei letzteres den Hauptspeicher 30 adressiert. Während des Betriebs des Prozessors enthält das Befehlsregister 46 ständig den Befehl, den der Mikrokode-ROM zuletzt aus dem Hauptspeicher holte und augenblicklich interpretiert. Das Hauptspeicher-Adressenregister 48 enthält ständig diejenige Adresse im Hauptspeicher, zu der durch die nächsten Speicherlese- oder Speicherschreibbefehle Zugriff erfolgt.

Durch eine Arithmetik- und Logikeinheit ALU 50 werden arithmetische und logische Operationen durchgeführt. Vom Akkumulator 44 und von einer Zweirichtungsdaten- und Steuersammelleitung 52 werden Eingangssignale der ALU 50 zugeführt.

809824/0580

Innerhalb des Prozessors werden Daten längs der Sammelleitung 52 übertragen. Diese Sammelleitung gestattet die übertragung von Daten von dem Hauptspeicher 30, einem gewählten Zwischenspeicherregister 46, oder einem Eingangskanal 54 zu einem Befehlsregister 46, dem Speicheradressenregister 48 oder der ALU-Einheit 50. Wenn ein Eingabe/Ausgabebefehl im Befehlsregister vorhanden ist, und wenn dieser Befehl festlegt, daß ein Ausgabebetrieb durchgeführt werden soll, gibt der Prozessor den Inhalt der ALU-Einheit 50 über einen Ausgangskanal 56 auf den Ausgabedatenkanal und hält die Eingabe/Ausgabeeinrichtung (I/O-Einrichtung) fest, die diese Daten erhalten soll.

Wenn eine Leseoperation spezifiziert ist, merkt sich der Prozessor die betreffende I/O-Einrichtung und gibt Daten auf den Eingabekanal 54. Wie in Figur 2 dargestellt ist, sind die Eingabe/Ausgabe-Einrichtungen im vorliegenden System in der Regler- und Steuereinheit 14 enthalten, die zuvor beschrieben wurde und auch in Figur 2 enthalten ist.

Der Prozessor 10 enthält ferner einen Taktgenerator, der als Prozessortakt 58 bezeichnet ist und ein Taktgrundsignal erzeugt mit einer kennzeichnenden Wiederholfrequenz von 4,167 MHz. Wie in Figur 2 dargestellt ist, wird das Takt grundsignal dem Prozessor 10 zur Steuerung der Zeittaktung von Informationen und Befehlen durch den Prozessor, und ferner dem System zugeführt, um als ein Synchrongrundpuls zu dienen, um Information in und aus der Regler- und Gleichrichtersteuereinheit zu takten. Obwohl der Prozessortakt 58 in der vorliegenden Erfindung verwendet wird, um Systemtaktimpulse zu liefern, sei darauf hingewiesen, daß auch ein Taktgrundsignal gleichermaßen von einer äußeren Quelle zur Durchführung derselben Funktion dem Prozessor zugeführt werden kann.

Es wird nun auf Figur 3 Bezug genommen, die hauptsächlich in

809824/0580

27A7476

Form eines Blockdiagramms die Blöcke enthält, welche die Regler- und Gleichrichtersteuereinheit 14 bilden. Aus Klar-

und

heits-/Vereinfachungsgründen sind in Figur 3 verschiedene, zuvor in Verbindung mit den Figuren 1 und 2 beschriebene Komponenten enthalten und mit den zuvor verwendeten Bezugszeichen versehen. Der Prozessor 10 liefert Taktgrundsignale an einen Systemtaktgenerator in der Regler- und Steuereinheit 14. Der Systemtaktgenerator 60 empfängt ferner ein dreiphasiges 60 Hz-Netzsignal von einer äußeren Netzquelle, nicht dargestellt, und liefert Taktimpulse an das System zur Verwendung bei der Synchronisierung des Systemgesamtbetriebs mit dem 60 Hz-Dreiphasennetz zur Steuerung des Zündvorgangs der Thyristoren oder SCRs, um den Motor 12 zu regeln.

Die Regler- und Steuereinheit 14 enthält ferner als einen Teil ein Programm 62, das mit dem Prozessor 10 in Verbindung steht und den Betrieb des Reglers in der Steuereinheit 14 steuert, um letztlich die richtigen Zündimpulse an die Thyristoren oder SCR¹S zur Regelung des Gleichstrommotors zu liefern. Obwohl das Programm 62 im Hauptspeicher 30 der Figur 2 enthalten sein kann, sei bemerkt, daß das Programm 62 als Teil der Regler- und Gleichrichtersteuereinheit 14 betrachtet wird, da es bestimmte Logikfunktionen ausführt, die für den Betrieb der Gesamtsteuerung des Systems wichtig sind.

In Figur 3 ist die schon erwähnte Drehzahlreferenz 18 als digitale Schalter (RPM) und als Ein/Aus- und Vorwärts/Rückwärts-Schalter 18' dargestellt, die Eingangssignale über eine Prozessor/Systemschnittstelle 64 an den Prozessor 10 liefern. Von den Schaltern 18 wird über eine Vielzahl von Leitungen eine digitale Drehzahlreferenz geliefert, die in Umdrehungen pro Minute der gewünschten Motordrehzahl entspricht und in den Prozessor eingelesen wird und im Hauptspeicher oder Programm 62 unter der Steuerung des Prozessors gespeichert wird.

809824/0580

In ähnlicher Weise werden Signale, die den Ein/Aus- Schalter des Motors und einen Schalter kennzeichnen, der die gewünschte Vorwärts- oder Rückwärtsrichtung des Motors festlegt, dem Prozessor von den Ein/Aus- und Vorwärts/RUckwärts-Schaltern 18' über die Prozessor/Systemschnittstelle 64 auf Leitungen 68 zugeführt. Eine Verbindung zwischen dem Prozessor 10 und der Prozessor/Systemschnittstelle 64 erfolgt über eine Vielzahl von Leitungen 70, die aus Dateneingabe/Ausgabeleitungen und Steuerleitungen bestehen. Wie noch erläutert wird, werden die Taktimpulse vom Systemtaktgenerator 60 auch über diese Leitungen während des Betriebs des Systems dem Prozessor zugeführt.

Eine Zündlogik 72 ist in der Regler- und Steuereinheit 14 vorgesehen, um Information zu erhalten, die einem gewünschten Zündwinkel zur Zündung der Thyristoren entspricht, um den Motor zu regeln. Diese Information wird vom Mikroprozessor über die Prozessor/Systemschnittstelle 64 auf den Leitungen 74 geliefert. Die Zündlogik 72 liefert im wesentlichen drei Signale, ein Signal ist ein Unterbrechersignal, das auf der Leitung 76 dem Prozessor 10 zugeführt wird. Das Unterbrechersignal kann entweder die Schnittstelle 64 umgehen oder durch die Schnittstelle 64 hindurchlaufen. Ein weiteres dieser Signale stellt ein Umwandlungssignal auf einer Leitung 78 zu einem Analog/Digitalwandler 80 dar, um diesen Wandler zu triggern, um den analogen dreiphasigen Motorstrom in einen der Stärke des Gleichstroms proportionalen Zählerwert umzuwandeln, der über die Leitung 24 und die Schnittstelle 64 dem Prozessor zugeführt wird. Zusätzlich erzeugt die Zündlogik 72 einen Zündimpuls auf einer Leitung 82, die zu einer Thyristorwähl- und Antriebsrichtungslogik 84 führt.

Die Thyristorwähl- und Antriebslogik 84 empfängt über die Schnittstelle ⁶4 auf einer Vielzahl von Leitungen 86 digitale Information vom Prozessor 10. Diese Information stellt Wörter oder Adressen dar, um die richtige Wahl der zu

809824/0580

zündenden Thyristoren durchzuführen, und um eine spezielle Brücke aus zwei Brücken (vorwärts oder rückwärts) im Gleichrichter 16 auszuwählen, um die Motorrichtung zu steuern. Der Betrieb der Zündlogik und der Thyristorwähl- und Antriebsrichtungslogik wird weiter unten näher erläutert.

Die genannten Drehzahlsignale auf den Leitungen 22 werden von einer Tachoimpulszähler- und Logikschaltung 88 geliefert, vergleiche Figur 3, die Impulse von einem herkömmlichen digitalen Tachometer 90 erhält. Ein spezieller Tachometer, der in der vorliegenden Erfindung Verwendung findet, ist als Modell K827 von der Firma Avtron Corporation erhältlich. Dieser Tachometergenerator ist als optische Einrichtung ausgebildet und enthält zwei sich drehende Scheiben mit Schlitzen, die die Erzeugung von 1200 Impulsen pro Motorumdrehung durch jede Scheibe bewirken. Das Ausgangssignal von den beiden Scheiben ist im wesentlichen als Rechteckkurve ausge bildet mit 1200 Zählimpulsen pro Umdrehung der Tachometerwelle. Diese Impulse von den beiden Scheiben werden um 90° in der Phase gegeneinander versetzt, so daß die Motorrichtung dadurch wahrgenommen werden kann, daß die Verschiebung der Phasen der Impulse festgestellt wird, die vom Tachometer auf den Leitungen 92 dem Tachoimpulszähler 88 zugeführt werden. Die Art und Weise der Feststellung oder des Nachweises wird unten in Verbindung mit der Beschreibung der Tachoimpulszählerlogik 88 beschrieben.

Der in Figur 1 erwähnte Gleichrichter 16 besteht, wie aus Figur 3 ersichtlich ist, aus einem Block, der als Thyristoren (SCR,s) 94 und Vorwärts- und Rückwärtsimpulsverstarker 96 bzw. 98 bezeichnet ist. Den Verstärkern 96 und 98 werden über eine Vielzahl von Leitungen 100 von der Thyristorwähl- und Antriebsrichtungslogik 84 Thyristorwähl- oder Adressensignale und Antriebsrichtungswählsignale zugeführt. Während des Betriebs des Systems bewirkt die vom Mikroprozessor in die

809824/0580

Thyristorwähl- und Antriebsrichtungslogik geleitete Information, daß der richtige Verstärker der Vorwärts- oder Rückwärtsverstärker 96 bzw. 98 ausgewählt wird, um einen Zündimpuls den Thyristoren 94 zuzuführen, wenn die Zündlogik den Zündimpuls auf der Leitung 82 erzeugt. Die Ausgangszündimpulse von den Vorwärts- und RUckwärtsimpulsverstärkern 96 und 98 werden über Leitungen 102 bzw. 104 den Thyristoren 94 zugeführt. Die Leistung für den Betrieb de^r Thyristoren und damit des Gleichstrommotors 12 wird von einem 60 Hz Dreiphasennetz 106 den Thyristoren 94 zugeführt. Wenn die Thyristoren gezündet sind, werden über die Leitungen 108 Impulse geliefert, um dem Gleichstrommotor 12 Strom zuzuführen, um den Motor anzutreiben. Ein Gesamtverständnis des Betriebs der vorliegenden Erfindung läßt sich am besten durch eine in Einzelheiten gehende Beschreibung aller der Logikblöcke erhalten, die in der Regler- und Gleichrichtersteuereinheit 14 der Figur 3 beschrieben wurden. Der erste dieser zu beschreibenden Blöcke ist die Prozessor/Systemschnittstelle, die in Figur 4 dargestellt ist. Wie im linken Teil der Figur 4 gezeigt ist, umfassen alle Eingangs- und Ausgangssignalleitungen zur Prozessor/Systemschnittstelle, die links von der gestrichelten Linie verlaufen, kollektiv die Leitungen 70, wie zuvor in Verbindung mit Figur 3 be schrieben wurde. Die vom Prozessor 10 in die Systemschnittstelle 64 übertragene Information kommt vom Ausgabekanal 36, wie zuvor in Verbindung mit Figur 2 erläutert wurde. Im Grunde überträgt der Prozessor 10 zwei Arten von Befehlen oder Instruktionen an die Systemschnittstelle. Diese Befehle leiten die Systemschnittstelle derart, daß sie entweder gewisse Daten vom Prozessor in spezielle Register im System, z.B. in die Zündlogik und die Thyristorrichtungslogik, einschreibt, oder daß sie Information von verschiedenen adressierten Eingabeeinrichtungen ausliest, die im rechten Teil der Figur 4 dargestellt sind.

Vom Ausgabekanal 56 des Prozessors werden über Leitungen 110,

809824/0580

112, 114 und 116 Befehlsdaten an die Systemschnittstelle geliefert. Die Signale auf den Leitungen 112, 110 und 114 stellen Befehlsregisterbits vom Prozessor 10 dar. Wenn der Prozessor einen Lesebefehl an die Systemschnittstelle liefert, werden die Befehlsregisterbits IR1 bis IR3 auf den Leitungen 112 in einem BCD/Dezimalwandler dekodiert, der als ein Dekoder dient, um einen als READ gekennzeichneten Leseimpuls von einem Ausgangsanschluß 6 der Einheit 118 zu erzeugen. Der Leseimpuls wird erzeugt, wenn das Befehlsregisterbit IR4 auf der Leitung 114 eine binäre Null ist, und er wird durch einen Inverter 120 in eine binäre 1 um-

READ-

gewandelt, um ein NOR-Tor 122 auszulösen, wenn ein/Befehlsregistersignal (IR-Signal) mit dem binären Wert 1 durch den Prozessor geliefert wird. Wenn das Tor 122 ausgelöst ist, liegt an dessen Ausgang ein binärer O-Taktimpuls, der an den D-Eingangsanschluß des Dekoders 118 geleitet wird und auf diese Weise einen READ-Impuls erzeugt, wie auf der Leitung 124 gezeigt ist. Der READ-Impuls oder Leseimpuls wird zwei logischen Elementen in der Schnittstelle zugeführt, zuerst einem D-Eingangsanschluß eines zweiten BCD/Dezimalwandlers, der als ein Dekoder 126 dient, und einem Auslöseeingangsanschluß (EN) eines 8 Bit-Multiplexers 128.

Die Dekoder 126 und der Multiplexer 128 empfangen auf der Leitung 110 die Befehlsregisterbits IR5 bis IR7. Wenn diese Bits durch einen Dekoder 126 als O-Befehl für eine Leseeinrichtung dekodiert werden, erzeugt der Dekoder ein RDVO Signal an seinem O-Ausgangsanschluß auf einer Leitung 130, wie in Figur 4 gezeigt ist. Das RDVO-Signal wird der ZUndlogik 72 zugeführt, deren Aufgabe anschließend erläutert wird. Wenn ferner ein READ-Befehl durch den Prozessor abgegeben wird, werden die Befehlsregisterbits IR5 bis IR7, die einem SEL-Eingang des Multiplexers 128 zugeführt werden, dekodiert, um Daten aus einer der Eingabeeinrichtungen im rechten Teil der Figur 4 über eine gemeinsame zeitverzahnte (time shared) Sammelleitung 132 zum Datenprozessor zu leiten, wobei die

809824/0580

als IDO bis ID7 bezeichnete Eingangsinformation dem Eingabekanal 54 des Prozessors 10 zugeführt wird (vergleiche Figur 2).

Wenn der Prozessor einen Schreibbefehl abgibt, wird der Befehl im Dekoder 118 in der zuvor für den READ-Impuls beschriebenen Art dekodiert, und es wird auf diese Weise ein Schreibimpuls am Ausganganschluß 7 auf eine Leitung 134 gegeben. Der Schreibimpuls auf der Leitung 134 wird dem Dekoder 136 und dem Logiktreiber 138 zugeführt. Der Dekoder 136 empfängt ferner die Befehlsregisterbits IR5 bis IR7 auf den Leitungen 110 und dekodiert diese Bits, um gemäß der binären Bitkonfiguration ein Ausgangssignal aus zwei Ausgangssignalen (WDV1 oder WDV3) zu erzeugen. Die letztgenannten beiden Signale, welche die Bezeichnungen WDV1, WDV3 für Schreibeinrichtungen tragen, werden der Zündlogik und der Thyristorwähl- und Antriebsrichtungslogik aus Gründen zugeführt, die noch erläutert werden. Der einem C- oder Takteingangsanschluß des Treibers 138 zugeführte Schreibimpuls gestattet, daß Daten auf einer Vielzahl von Leitungen 140 vom Prozessorausgabekanal 56 zur Zündlogik und der Thyristorwähl- und Antriebsrichtungslogik als Signale WDBO bis WDB7 zugeführt werden.

Es wird nun auf die Eingangseinrichtungsblöcke 18, 60, 80 und 88 im rechten Teil der Figur 4 Bezug genommen. Es ist ersichtlich, daß jede dieser Einrichtungen mit einer eigenen Eingabeeinrichtungszahl versehen ist, wie z.B. die Eingabeeinrichtung 1 für den Systemtaktgenerator 60. Diese Einrichtungszahl entspricht der Adresse der betreffenden Einrichtung, die der Systemschnittstelle vom Prozessor geliefert wird, wenn es erwünscht ist, Information durch den Multiplexer 128 aus irgendeiner der Einrichtungen in den Prozessor zu lesen. Wenn z.B. der Datenprozessor einen Lesebefehl liefert, um einen Leseimpuls auf der Leitung 124 zu erzeugen, wobei eine Adresse auf der Leitung 110 die Adresse für die Einrichtung 1 spezifiziert, so werden die Systemtakt-Eingangsdatenbits ID1B0 bis

809824/0580

ID1B7 durch den Multiplexer 128 auf die Eingabedaten sammelleiter 132 kanalisiert oder geleitet und in den Datenprozessorspeicher übertragen. Alle Übertragungen der Eingabedaten von den Eingabeeinrichtungen zum Prozessor werden in der Weise behandelt, wie gerade für den Systemtakt 60 beschrieben, mit der Ausnahme, daß die dem 8 Bit-Multiplexor 128 gelieferte spezielle Adresse die Information von der adressierten Einrichtung in den Prozessor leitet.

Es wird nun auf die Figuren 5 und 6 Bezug genommen, wobei Figur 5 ein Blockdiagramm der Einrichtung 1, des Systemtaktgenerators 60 ist, und Figur 6 ein Zeitsteuerdiagramm darstellt, welches zum Verständnis des Betriebs des Systemtakts nützlich ist. Die Dreiphasen-Netzspannung wird drei herkömmlichen Rechteckverstärkern 142 zugeführt, die entsprechende Rechteck-Aucgangssignale mit der Bezeichnung01, 02 und 03 auf den Leitungen 144, 145 bzw. 146 erzeugen. Die drei Signale 01 bis 03 werden den entsprechenden Eingängen eines D-Anschlusses eines herkömmlichen D-Typ-Flipflops von drei ähnlichen Phasennulldurchganglogik- oder Kantendetektoren 148, 150 und 152 zugeführt. Da die Kantendetektoren 148 bis 152 ähnlich aufgebaut sind, wird nur der Kantendetektor 148 in den gestrichelten Linien in Figur 5 in Einzelheiten gezeigt.

Die Kantendetektoren arbeiten alle in folgender Weise, wie anhand des Kantendetektors 148 beschrieben ist. Wenn das 01-Signal auf der Leitung 144 auf einen positiven Wert geht, wird der D-Eingangsanschluß eines FA01-Flipflops erregt, um einen Setzzustand bei Anlegen des Taktgrundsignals vom Prozessor zu einem GLK-Eingangsanschluß dieses Flipflops zu verwirklichen. Wenn das Taktgrundsignal auf einen positiven Wert geht, wird das FA01-Flipflop gesetzt und bewirkt, daß der Q-Ausgangsanschluß dieses Flipflops in einen binären 1 Zustand übergeht, wodurch ein ID1B0-Signal auf

809824/0580

2747478

der Leitung 15^ erzeugt wird. Das ID1B0-Signal wird als Eingangssignal an ein negatives exklusives ODER-Tor 156 und an den D-Anschluß eines zweiten Flipflops gelegt, welches als PB01 bezeichnet ist. Beim Auftreten des nächsten Taktgrundsignals erreicht das FB01-Flipflop einen gesetzten Zustand, wobei der Q-Ausgangsanschluß auf eine binäre 1 geht und dadurch bewirkt, daß das exklusive ODER-Tor 156 einen Ausgangsimpuls 01ZROX auf der Leitung 158 erzeugt, vergleiche Figur 5. Die FA01- und FB01-Flipflops bilden im wesentlichen ein 2 Bit-Schieberegister, dessen Ausgänge dem Tor I56 zugeführt werden. Der FA01-Eingang synchronisiert das Rechtecksignal vom 01-Eingang mit dem Systemtakt. Es läßt sich daher erkennen, daß der Ausgang 01ZROX des exklusiven ODER-Tors 156 einen Impuls mit der Breite des Taktbasisimpulses Jedesmal dann erzeugt, wenn die Sinuskurve am Eingang durch einen Nulldurchgang mit ungefähr einer 2,7 Millisekunden dauernden Periode hindurchläuft. Das 01ZROX-Signal wird dem Eingang eines ODER-Tors 160 in Verbindung mit Signalen 02ZROX und 03ZROX von den entsprechenden Kantendetektoren 150 bzw. 152 auf den Leitungen 162 bzw. 164 zugeführt. Die Signale 01ZROX bis 03ZROX entsprechen den Phasen A, B und C der Eingangsnetzspannung·

Das Ausgangssignal des ODER-Tors I60 wird einem K-Eingangsanschluß eines ZROX-JK-Flipflop I66 zugeführt. Das Flipflop 166 empfängt am CLK-Eingangsanschluß das Taktgrundsignal, um dieses Flipflop zu triggern, damit es gemäß dem Zustand des vom ODER-Tor 160 an den K-AnSchluß angelegten Eingangssignals gesetzt oder zurückgesetzt wird. Das ZROX-Flipflop erzeugt ein ZROX-Signal oder Nulldurchgangssignal an seinem Q-Ausgangsanschluß, welches der Tachoimpulszähler- und Logikschaltung und zwei Zählern I68 und 170 zugeführt wird. Unter Bezugnahme auf das Zeitsteuerdiagramm der Figur 6 läßt sich erkennen, daß das ZROX-Flipflop I66 ein ZROX-Signal jedesmal

809824/0580

2747478

dann erzeugt, wenn eine Phasenspannung die Eingangsspannung kreuzt, oder es werden 6 Impulse bei einem Netzspannungszyklus von 360° erzeugt, wobei das ZROX-Signal einen Impuls mit der Breite einer Taktgrundbreite besitzt.

Aus den Figuren 5 und 6 läßt sich erkennen, daß die drei Signale ID1B0 bis ID1B2 (die kombiniert die Leitungen 172 bilden) vom Datenprozessor benutzt werden können, um ein beliebiges 60°-Intervall innerhalb eines 360°-Phasenzyklus· der Netzspannung zu definieren. Dies ist in Figur 6 unter Bezugnahme auf das 03-Rechteck (ID1B2) dargestellt, wobei die verschiedenen Grade der Sinuseingangskurve und die verschiedenen Nulldurchgänge bei den 60°-Intervallen dargestellt sind. Wie sich durch die Beziehungen zwischen den ID1B0- bis ID1B3-Signalen ergibt, ist es relativ leicht, diese Signale so zu dekodieren, daß festgelegt wird, welches Intervall aus den 6 Intervallen eines 36O°-Zyklus' während eines beliebigen gegebenen Zeitpunktes vorhanden ist. Wird z.B. angenommen, daß das erste Intervall von 0 bis 60° läuft, so kann dieses Intervall, wenn ID1B0 eine binäre 1 ist, ID1B1 eine binäre 0 ist und ID1B2 eine binäre 1 ist, durch Dekodierung dieser 3 binären Bits als das erste Intervall des 360°-Zyklus bezeichnet werden. Eine ähnliche Dekodierung kann für die 60° bis 120°-Intervalle, die 120° bis 180°-Intervalle etc. durchgeführt werden.

Es wird nun wieder auf Figur 5 Bezug genommen, in der die zuvor erwähnten Zähler 168 und 170 in Verbindung mit einem durch den Wert 45 teilenden Zähler 174 gezeigt ist. Der 4,167 MHz-Grundtakt wird dem Eingang des durch den Wert teilenden Zählers 174 zugeführt, der die Taktgrundimpulse herunterteilt, um ein Signal auf einer Leitung 176 mit einer Impulsdauer von 11 Mikrosekunden zu erzeugen. Wie in Figur 5 gezeigt ist, wird der Puls auf der Leitung 176 mit einer Dauer von 11 Mikrosekunden einem UND-Tor 178 und ferner

809826/0 5 80

auf einer Leitung 180 der Zündlogik zugeführt. Wie ferner auf der Leitung 180 angezeigt ist, ist der Impuls mit einer Dauer von 11 Mikrosekunden ungefähr gleich einem Viertel eines elektrischen Grads der Netzspannung, die den Rechteckverstärkemi 42 zugeführt wird. Die Impulse mit 11 Mikro Sekunden Dauer werden über ein UND-Tor 178 einem durch den Wert 8 teilenden Zähler 168 zugeführt, um Zeitbasisimpulse mit 88 Mikrosekunden Dauer zu erzeugen, die jeweils ungefähr 2 elektrischen Graden der Netzspannung entsprechen. Die Impulse mit 88 Mikrosekunden Dauer werden über eine Leitung 182 der Zündlogik, einem NOR-Tor 184 und dem Zähler zugeführt. Der Zähler ist ein durch den Wert 32 teilender Zähler, der die Impulse mit 88 Mikrosekunden Dauer durch den Wert 32 teilt. Solange sich der Zähler 170 nicht auf einem Zählerwert von 31 befindet, liefert das NOR-Tor 184 ein Taktstoppsignal CT31 mit einer binären 1 auf die Leitung als ein zweites Eingangssignal für das UND-Tor 178, um zu gestatten, daß die Impulse mit 11 Mikrosekunden Dauer durch dieses Tor zum Zähler 168 gelangen. Wenn der Zähler 170 einen Zählerwert von 31 erreicht, wild in Verbindung mit einem Impuls mit binärer 1 (88 Mikrosekunden Dauer) das NOR-Tor 184 ausgelöst, um ein Sperrsignal mit einer binären 0 an das Tor 178 zu liefern, wodurch die Zähler 168 und 170 daran gehindert werden, über die Zahl 31 hinaus zu zählen. Der aus den Zählern 168 und 170 bestehende Zähler verbleibt auf einem Zählwert 31, bis das nächste Nulldurchgangs- oder ZROX-Signal vom Flipflop 166 erzeugt wird, um die Zähler auf 0 zurückzusetzen, wie in den zeitlichen Beziehungen der Figur 6 gezeigt ist. Es läßt sich daher erkennen, daß der Zähler zwischen den einzelnen Nulldurchgängen der Eingangsspannung von 0 bis 31 zählt. Wie in Figur 5 dargestellt, läßt sich feststellen, daß die Ausgangssignale ID1B7 bis ID1B3 vom Zähler 170 auf den Leitungen 188 die Zeit innerhalb des 60°-Intervalls festlegen, wie es durch das Signal ID1B0 bis ID1B2 definiert ist. Die ID1B3 bis ID1B7-Signale

809824/0580

werden mit den ID1B0 bis ID1B2-Signalen kombiniert, um Leitungen 190 zu bilden, die dem8-Bit-Multiplexer 128 der Prozessor/Systemschnittstelle zugeführt werden, vergleiche Figur 4.

Es läßt sich erkennen, daß der Prozessor 10 durch das Lesen des Systemtakts den 60°-Intervall eines 36O°-Zyklus¹ der Eingangskurve dadurch feststellen kann, daß er die Bits ID1B0 bis ID1B2 betrachtet, während er gleichzeitig die Zahl von 2°-Inkrementen (Impulse mit 88 Mikrosekunden Dauer) der Netzphasenspannung bestimmt, die seit dem letzten Nulldurchgang (ZROX) passiert sind.

Es wird nun auf die Figuren 7 und 8 Bezug genommen, wobei Figur 7 ein in Einzelheiten gehendes Blockschaltbild der Tachoimpulszähler- und Logikschaltung, und Figur 8 ein Zeitsteuerdiagramm zeigt, welches zum Verständnis des Betriebs dieser Logikschaltung nützlich ist. Wie schon in Verbindung mit Figur 3 erwähnt, erzeugt der in der vorliegenden Ausführungsform verwendete Tachometer zwei rechteckförmige Ausgangssignale, wobei jedes Ausgangssignal 1200 Zählwerte pro Umdrehung der Tachometerwelle erzeugt. Diese beiden Signale werden auf den Leitungen 92, vergleiche Figur 7» als zwei Eingangssignale geführt, das Signal TACH-Eingangssignal 1 wird dem Operationsverstärker 192, und ein TACH-Eingangssignal 2 einem D-Eingangsanschluß eines TACH-Rev-Flipflop 194 zugeführt. Die in Figur 8 dargestellten zeitlichen Beziehungen zeigen eine 90°-Phasenverschiebung zwischen dem TACH-Eingangssignal 1 und dem TACH-Eingangssignal 2. Das TACH-Eingangssignal 1 wird über den Verstärker 192 einem D-Eingangsanschluß eines flankengetriggerten TACH-Flipflop F/F1 vom D-Typ zugeführt, welches an seinem CLK-Anschluß das Taktgrundsignal vom Prozessor empfängt. Wie in Figur gezeigt, pendelt das TACH-Flipflop F/F1 jedesmal dann vom Setz- in den Rücksetzzustand gemäß dem Zustand des TACH-Eingangssignals 1, wenn das Taktgrundsignal vom Prozessor

809824/0580

dieses Flipflop triggert. Der Q-Ausgangsanschluß des TACH-Flipflops F/F1 ist mit dem D-Eingangsanschluß eines zweiten Flipflops, als TACH F/F2 bezeichnet, verbunden, welches ebenso den Grundtakt an seinem CLK-Eingangsanschluß empfängt. Diese beiden Flipflops stellen im wesentlichen ein 2 Bit-Schieberegister dar, das in einer Weise funktioniert, die derjenigen der oben geschilderten Kantendetektor-Flipflops der Figur 5 im Systemtaktgenerator ähnlich ist. Der Ausgang der TACH-Flipflops F/F1 und F/F2 wird über Leitungen 196 und 198 einem negativen exklusiven ODER-Tor 200 zugeführt. Das ODER-Tor differenziert den TACH-Eingangsimpuls 1 wirksam, der über Leitungen 196 und 198 angelegt wird, um bei jedem Übergang des TACH-Eingangssignals 1 einen Impuls mit einer Taktbreite des Grundtakts zu erzeugen. Da das TACH-Eingangs signal 1 200 Impulse pro Umdrehung der Tachometerwelle erzeugt, erzeugt der Ausgang des exklusiven ODER-Tors 200 2400 Impulse pro Umdrehung der Tachometerwelle und erzeugt ein TACH-Eingangssignal X2, das auf der Leitung 202 und in Figur 8 dargestellt ist.

Das TACH-Eingangssignal X2 auf der Leitung 202 wird einem CLK-Eingangsanschluß eines Tachoimpulszählers 204 zugeführt, um den Zähler zu veranlassen, daß er die vom Tachometer ausgelesenen Tachoimpulse akkumuliert. Das TACH-Eingangssignal X2 wird ferner einem vorsetzbaren LSB-Eingangsanschluß des Zählers 204 zugeführt, dessen Zweck unten erläutert wird. Es sei bemerkt, daß das ZROX-Signal vom Systemtaktgenerator auch einem vorsetzbaren Eingangsanschluß des Zählers 204 und auch einem CLK-Eingangsanschluß einer Tachoimpuls-Verriegelungsschaltung 206 zugeführt wird. Es sei aus der obigen Beschreibung des Systemtaktgenerators daran erinnert, daß immer dann ein ZROX-Signal erzeugt wird, wenn die Eingangsphasenspannungen einen Nulldurchgang aufweisen und durch 0 laufen. Auf diese Weise läßt sich erkennen, daß der Tachozähler 204 auf einen binären Nullzustand zurückgesetzt

809824/0580

to ' ** ' 27A7A76

wird, wenn ein Nulldurchgangimpuls auftritt. Auf diese Weise ist es evident, daß der Tachoimpulszähler 204 Zählwerte akkumuliert, die für die Motorumdrehungen pro 60°-Intervall eines 60 Hz-Eingangssignals kennzeichnend sind.

Wie in Figur 8 dargestellt ist, wird der Tachoimpulszähler 204 beim Auftreten eines ZROX-Signals immer auf einen Nullzustand zurückgesetzt. Es ist ferner wichtig, zu beachten, wie in den Figuren 7 und 8 dargestellt, daß der Inhalt des Tachoimpulszählers 204 beim Auftreten eines ZROX-Signals an die Tachoimpuls-Verriegelungsschaltung 206 übertragen wird. Obwohl in den Figuren 6 und 7 nicht dargestellt, sei darauf hingewiesen, daß der Inhalt des Tachoimpulszählers bei der Forderflanke des ZROX-Signals in die Tachoimpuls-Verriegelung übertragen wird, und daß der Tachoirapulszähler bei der RUckflanke dieses Signals zurückgesetzt wird.

Es wird nun erneut auf den vorsetzbaren LSB-Eingangsanschluß des Zählers 204 Bezug genommen. Der Zweck, daß das TACH-Eingangssignal X2 dem letzteren Anschluß zugeführt wird, besteht darin, das am wenigsten signifikante Bit des Tachoimpulszählers auf eine binäre 1 vorzusetzen oder vorzugeben für den Fall, daß ein Tachoimpuls zur Zeit eines ZROX-Signals oder eines Nulldurchgangs auftritt. Sofern ein gleichzeitiges Auftreten eines ZROX-Signals mit einem TACH-Eingangssignal X2 erfolgen sollte, stellt die Vorgabe des am wenigsten signifikanten Bits sicher, daß jeder Zählwert, der während eines Nulldurchgangs auftritt, nicht unbeachtet bleibt, sondern im Tachoimpulszähler gespeichert wird. Sofern einmal der Inhalt des Tachoimpulszählers in die Tachoimpuls-Verriegelungsschaltung 206 geladen ist, ist diese Information in Form der Signale ID3B0 bis ID3B7 auf den Leitungen 22 für den Pro zessor verfügbar, um die Motorumdrehungen pro 60° auszulesen, wenn der Prozessor die Einrichtung 3 adressiert.

80982 4/0580

In den Figuren 7 und 8 ist ferner Logik zur Feststellung der Drehrichtung des Motors dargestellt. Die Drehrichtung des Motors wird durch ein Flipflop 194, auch Tach-REV-Flipflop genannt, festgestellt, welches das TACH-Eingangssignal 2 an seinem D-Eingangsanschluß empfängt. Der Betrieb des Flipflops 134 ist in Figur 8 dargestellt, die den Be trieb dieses Flipflops zeigt, wenn der Motor in Vorwärts- oder in Rückwärtsrichtung läuft. Es sei bemerkt, daß das TACH-Eingangssignal 1 dem TACH-Eingangssignal 2 ständig um 90° vorauseilt, wenn der Motor in Vorwärtsrichtung läuft. Wenn der Motor in Vorwärtsrichtung läuft, vergleiche Figur 8, erreicht das Tach-REV-Flipflop 194 nie den gesetzten Zustand aufgrund der Tatsache, daß das TACH-Eingangssignal 1, welches das Flipflop 194 über die Leitung 208 triggert, ständig in den gesetzten Zustand geht bevor das TACH-Eingangssignal jeweils einen binären 1 Zustand erreicht. Das flanekngetriggerte Flipflop 194 wird daher nie gesetzt. Bei der Rückwärtsrichtung läßt sich jedoch feststellen, vergleiche die rechte Seite der Figur 8, daß wenn das TACH-Eingangssignal 2 dem TACH-Eingangssignal 1 um 90° vorauseilt, das TACH-REV-Flipflop 194 einen gesetzten Zustand erreicht, wenn das TACH-Flipflop 1 einen gesetzten Zustand erreicht. Wenn das REV-Flipflop den gesetzten Zustand erreicht, erzeugt sein Q-Ausgangsanschluß ein ID0B4-Signal mit einer binären 1 auf einer der Leitungen 22 zur Prozessor/Systemschnittstelle. Wenn das TACH-Eingangssignal 2 dem TACH-Eingangssignal 1 vorauseilt, gibt das ID0B4-Signal mit einem binären Wert 1 dem Datenprozessor Kenntnis, daß der Motor in Rückwärtsrichtung läuft.

Es wird nun auf die Zündlogik der Figuren 9 Bezug genommen, die diese Logik in Form eines Blockschaltbildes zeigt. In Verbindung mit Figur 9 soll ebenfalls auf FiguriO Bezug genommen werden, die ein Zeitablaufdiagramm zeigt, das die zeitliche Beziehung zwischen den verschiedenen Signalen innerhalb

809824/0580

der Zündlogik 72 angibt, wie schon erläutert, besteht der primäre Zweck der Zündlogik darin, Zündimpulse auf der Leitung 82 der Thyristorwähl- und Antriebsrichtungslogik 84 zuzuführen, wie in Figur 3 dargestellt ist. Zusätzlich erzeugt die Zünd logik einen Umwandlungsimpuls an den Analog/Digitalwandler auf der Leitung 78. Durch den Betrieb der Zündlogik wird dem Prozessor von einem Unterbrechungssignal auf der Leitung 210 der Figur 9 mitgeteilt, den Berechnungsprozeß für den Zündwinkel zur Erzeugung eines Zündimpulses zu beginnen, um einen Thyristor zur richtigen Zeit zu zünden.

Bei der Beschreibung des Betriebs der Zündlogik wird ferner jetzt auf Figur 4 Bezug genommen. Aus der vorausgegangenen Beschreibung sei daran erinnert, daß der Prozessor einen Schreibbefehl und eine Adresse einer Einrichtung erzeugen muß, um einen Befehl an diese Einrichtung zu senden. Für die Zündlogik erzeugt der Dekoder 136 ein Schreibsignal für die Einrichtung 1, WDV1, das in den Figuren 4 und 1o dargestellt ist. Wie aus Figur 10 ersichtlich, geht das WDV1-Signal von einer binären 1 auf einen binären Nullzustand über, wenn das WDV1-Signal auf der Leitung 212 bewirkt, daß ein Lastzähler-Flipflop 214 das binäre O-Signal am CLR-Eingangsanschluß empfängt, welches dieses Fliflop zurücksetzt. Gleichzeitig wird das WDV1-Signal durch einen Inverter 216 in ein binäres 1 Signal invertiert, wobei ein Auslösesignal an einen EN-Eingangsanschluß einer Schreibdatenverriegelung 218 zugeführt wird, wodurch die Daten (WDBO bis WDB7) von den Treibern 138 der Figur 4 auf die Leitungen 220 geliefert werden.

Es wird nun auf die Figuren 9 und 10 Bezug genommen, und es wird darauf hingewiesen, daß das Auftreten des ersten Impulses mit 88 Mikrosekunden Dauer auf der Leitung 182 erscheint, nachdem das WDV1-Signal das Lastzähler-Fliflop 214 taktet, wodurch bewirkt wird, daß der Zähler nun einen gesetzten Zustand einnimmt und an seinem Q-Ausgangsanschluß auf der Leitung 222 ein binäres 1 Signal erzeugt. Das binäre 1 Signal auf der

809824/0580

Leitung 222 wird einem Inverter-Eingangslastanschluß eines AbwärtsZählers 224 zugeführt. Wie in Figur 10 dargestellt ist, liefert das Lastzähler-Flipflop, wenn es sich in gesetztem Zustand befindet, und in Verbindung mit einem Impuls von 88 Mikrosekunden Dauer dem Abwärtszähler 224 entweder ein Verzögerungssignal mit 20 Sekunden Verzögerung oder TIMTGO-Signal. Das TIMTGO-Signal ist eine binäre Anordnung von Bits, die vom Datenprozessor in den Abwärtszähler eingegeben sind und den Zündwinkel der Thyristoren kennzeichnen oder diesem proportional sind. Wenn ein TIMTGO-Signal nicht in den Abwärtszähler gegeben ist, dann wird ein Datenwort eingegeben, welches eine Verzögerung von 20° repräsentiert. Eine in größere Einzelheiten gehende Beschreibung der Aufgabe und des Zwecks der TIMTGO- und der 20°-Verzögerungssignale oder Werte wird weiter unten gegeben.

Es wird nun erneut auf ein UND-Tor 226 der Figur 9 Bezug genommen. Das UND-Tor 226 wird durch ein Ausgangssignal mit dem binären Wert 1 vom Q-Ausgangsanschluß eines ersten Detektor-Flipflops 228 ausgelöst. Wenn das Flipflop 228 in dem Rücksetzzustand ist, bewirkt der erste Impuls von 11 MikroSekunden Dauer auf der Leitung 180, der dem Tor 226 zugeführt wird, daß der Inhalt des Zählers 224 über die Leitung 230 getaktet oder gezählt wird, und daß ein Inverter 232 den Impuls von 11 Mikrosekunden Dauer einem CLK-Anschluß des Abwärtszählers zuführt. Der Zeitablauf für die Taktung des Abwärtszählers 224 ist auf der 11 Mikrosekunden-Zeile und auf der Abwärtszähler-Zeile der Figur 10 dargestellt. Der Abwärtszähler fährt mit dem Abwärtszählen bis zu einem speziellen Wert fort, bis ein Dekoder 234 für einen Zählwert einen Zählwert 14 über eine Vielzahl von Leitungen 236 vom Zähler erkennt. Bei einem Zählwert 14, und bei einem Impuls von 11 Mikrosekunden Dauer vom Tor 226, erzeugt der Dekoder 234 einen Impuls, um einen monostabilen Umwandlungsmultivibrator 238 zu zünden. Der monostabile Multivibrator 238 erzeugt einen Umwandlungsimpuls von 8 Mikrosekunden Dauer auf

809824/0580

der Leitung 78, der einem Analog/Digitalwandler 80 der Figur 3 zu dem in Figur 10 dargestellten Zeitpunkt zugeführt wird. Dieser Impuls startet den Analog/Digitalwandler und läßt ihn mit der Durchführung einer Analog/Digitalwandlung des Motorstroms auf den Leitungen 24 zur nachfolgenden Verwendung durch den Prozessor beginnen.

Der Abwärtszähler setzt seine Abwärtszählung bis auf einen speziellen Wert Null fort, wie in Figur 10 dargestellt ist. Wenn der Abwärtszähler auf den Zählwert Null gelangt, der über Leitungen 242 vom Abwärtszähler durch einen Dekoder für den Zählwert Null festgestellt wird, erzeugt der Dekoder 240 für den Zählwert Null einen Impuls auf einer Leitung 244, der einem D-Anschluß des Detektor-Flipflops 1, 228, zugeführt wird. Beim Auftreten des nächsten Taktgrundsignals, welches dem CLK-Anschluß des Flipflops 228 zugeführt wird, geht dieses Flipflop in den gesetzten Zustand und bewirkt, daß ein binäres 0-Signal man dem UND-Tor 226 zugeführt wird, um die Taktimpulse von 11 Mikrosekunden Dauer daran zu hindern, daß sie zum Abwärtszähler 224 gelangen. Dies wird durch die Bemerkung "Stopp Abwärtszähler^w in Figur 10 gezeigt. Wenn das Detektor-Flipflop 228 in einen gesetzten Zustand geht, geht der Q-Ausgangsanschluß auf eine binäre 1, um gleichzeitig einen Eingang eines UND-Tors 246 zu erregen und ein Setzsignal mit einem binären Wert 1 einem D-Anschluß eines zweiten Detektor-Flipflops 248 zuzuführen. Es sei bemerkt, vergleiche Figur 10, daß das UND-Tor 246 in dem Augenblick ausgelöst wird, wenn das Flipflop 228 in den gesetzten Zustand übergeht, da das Flipflop zu jener Zeit zurückgesetzt ist. Der Ausgang des UND-Tors 246 liefert nun ein Triggersignal an einen J-Eingangsanschluß eines Unterbrechungs-Flipflops 245» das die Erzeugung eines Unterbrechungssignals für den Datenprozessor bewirkt. Das Unterbrechungssignal bewirkt, daß der Datenprozessor in eine Unterbrechungssubroutine eintritt, um die Berechnungen des Zündwinkels zum anschließenden Zünden

809824/0580

der Thyristoren zu starten.

Es sei bemerkt, daß das erste Taktgrundsignal, welches dem Setzen des Flipflops 228 folgt, das Flipflop 248 setzt, wodurch dessen Q-Ausgangsanschluß auf eine binäre 0 geht und dadurch das UND-Tor 246 entregt. Dies bewirkt die Erzeugung eines kurzen Impulses, der einem INT-Flipflop 250 zugeführt wird, wie in Figur 10 durch die Überlappung zwischen den DET FF1- und DET FF2-Signalen angezeigt ist. Es läßt sich ferner erkennen, daß gleichzeitig mit dem Setzen des Unterbrechungs-Flipflops 250 das Ausgangssignal vom UND-Tor 246 einem monostabilen Zündimpuls-Multivibrator 252 (FP) zugeführt wird, um einen Zündimpuls von 23 Mikrosekunden Dauer auf der Leitung 82 der Thyristorwähl- und Antriebsrichtungslogik 84 zuzuführen. Die Erzeugung des Zündimpulses ist in Figur 10 dargestellt, wobei zu diesem Zeitpunkt ein Thyristorpaar gleichzeitig mit den Erzeugern des Unterbrechersignals gezündet wird. Die Zündlogik bleibt im vorliegenden oder vorgegebenen Zustand, bis ein anderes WDV1-Signal auf der Leitung 212 empfangen wird und veranlasst, daß neue Daten in den Abwärtszähler 224 in der eben geschilderten Weise eingegeben werden.

Wenn der Abwärtszähler mit neuen Daten beladen wird, liefert der Dekoder für den Zählwert Null ein Rücksetzsignal auf der Leitung 244 zum Flipflop 228, wodurch diesem Flipflop nun gestattet wird, einen Rücksetzzustand zu erreichen und gleichzeitig das Flipflop 248 zurückzusetzen. Wenn das Flipflop sich zurücksetzt, geht sein Q-Ausgangssignal auf der Leitung 254 auf den binären Wert 1, wodurch dao UND-Tor 226 ausgelöst wird und dem Zähler 224 das Zählen gestattet, nachdem dieser Zähler beladen wurde. Wie in Figur 10 dargestellt, muß der Datenprozessor eine Zeit nach der Zündung des ThyristForpaares ein RDVO-Leseeinrichtungen-Nullsignal auf der Leitung 130 an einen Löscheingangsanschluß CLR des Unter brechungs-Flipflops 250 senden, um dieses Flipflop zur

809824/0580

Vorbereitung auf das Aussenden eines weiteren Unterbrechungssignals an den Prozessor unmittelbar nach Erzeugung eines ZUndimpulses an die Thyristoren zurückzusetzen.

Es wird nun auf die Figuren 11A und 11B Bezug genommen, wobei Figur 11A oben an Figur 11B anschließt, um eine Figur zu bilden, die die Logik der Wähl- und Antriebsrichtungslogik 84 und ein elektrisches Schema der aus Thyristoren bestehenden Vorwärts- und Rückwärtsantriebsbrücken in Einzelheiten zeigt. Ferner ist der Analog/Digitalwandler 80 gezeigt, der den analogen Motorstrom über eine Leitung 256 aus dem herkömmlichen Dreiphasen-Brückensummiergleichrichterkreis 258 erhält. In Figur 11A wird die dreiphasige 60 Hz-Netzspannung (auch 50 Hz-Netzspannung) als 0A, 0B und 0C auf den Leitungen 106 den enxsprechend zugeordneten Anoden und Kathoden der Vorwärts- und Rückwärtsthyristorbrücken zugeordnet, die je aus 6 Thyristoren bestehen, die mit P1 bis P3 und N1 bis N3 bezeichnet sind, vergleiche Figur 11A. Der Betrieb der Vorwärts- und Rückwärtsthyristorbrücken wird nicht in Einzelheiten beschrieben, da es sich um herkömmliche Brückenzündnetzwerke handelt, die zur Regelung eines Gleichstrommotors bekannt sind. Eine derartige herkömmliche Brücke wird von der General Electric Comp, hergestellt und unter der Bezeichnung Siltrol 1 verkauft, die als integriertes statisches Wandlungs- und Regelelement für einstellbare Drehzahlantriebe unter der Bezeichnung IC3610 bekannt ist.

Drei Stromtransformatoren, 260, 262 und 264, sind je einer Netzphasenspannung φΑ bis 0C zugeordnet. Drei Transformatoren liefern Wechselstromeingangssignale an die Dreiphasen-Brückensummierverstärker 258 über entsprechende Leitungen, wobei das Ausgangssignal des Gleichrichters an den Wandler 80 der Durchschnitt der drei Eingangsströme ist. Wie schon erwähnt, besitzt der Analog/Digitalwandler 80 einen herkömmlichen Aul'buu, wobei ein derartiger Wandler von der Firma Analog Devices Inc. als Modell ADC-8QU hergestellt wird. Dieser speziel¹''

809824/0580

27Α7Λ76

Wandler ist ein vollständiger 8 Bitwandler mit aufeinanderfolgender Approximation und hoher Geschwindigkeit, der das Eingangsanalogsignal auf der Leitung 256 bei Empfang eines Eingangsbefehls, der als Wandlungsimpuls auf der Leitung bezeichnet ist, in einen digitalen Wert wandelt. Bei diesem speziellen Wandler bezeichnen 7 der 8 Bits die Stromgröße, und das achte Bit bezeichnet die Polarität des Stroms. Es sei an die obige Erläuterung der Zündlogik gemäß Figur 9 erinnert, aus der sich ergibt, daß die Zündlogik einen Wandlungsimpuls von 8 Mikrosekunden Dauer auf der Leitung 78 zum Analog/Digitalwandler sendet, wenn der Abwärtszähler einen Zählwert von 14 erreicht. Dieser Wandlungsimpuls startet den Analog/Digitalwandler 80, um den analogen Motorstrom auf der Leitung 256 in einen digitalen Wert zum nachfolgenden Transfer an den Datenprozessor über die Prozessorschnittstelle als Datenbits ID5B0 bis ID5B7 auf der Leitung 24 umzuwandeln.

Wie in Figur 4 gezeigt ist, wird der Transfer des Motorstroms auf der Leitung 24 durchgeführt, wenn der Analog/Digital wandler 80 (Einrichtung 5) über den 8 Bit Multiplexer 128 adressiert wird, um Daten über die Sammelleitung 132 dem Prozessor zuzuleiten. Die Adressierung des Analog/Digitalwandlers wird dadurch verwirklicht, daß der Datenprozessor eine richtige Adresse in die Bits IR5 bis IR7 eingibt und diese Bits an den SEL-Anschluß des Multiplexers 128 zusammen mit dem READ-Impuls an dem Auslöseeingangssignal des Multiplexers anlegt. Die richtige binäre Bitkonfiguration der Bits IR5 bis IR7 leitet die Motorstromauslesung vom Analog/ Digitalwandler 80 durch den Multiplexer auf der Sammelleitung 132 zum Transfer an den Datenprozessor.

Es wird nun auf Figur 11B und auf die Thyristorwähl- und Antriebsrichtungslogik 84 Bezug genommen. Der primäre Zweck der Wähl- und Antriebsrichtungslogik besteht darin, ein

809824/0580

Datenwort oder eine Adresse vom Datenprozessor über Leitungen 266 auf den richtigen Datenleitungen 266 (WBDO bis WBD7) vom Treiber 138 der Figur 4 zu erhalten. Dieses Datenwort stellt eine binäre Bitfolge dar, die durch ein WDV3-Signal auf der Leitung 270 vom Dekoder 16 der Figur 4 in ein Thyristorsteuer- oder Wählregister 268 geladen wird. Wenn der Prozessor einen Schreibbefehl sendet, der die Schreibeinrichtung 3 adressiert, geht das WDV3-Signal auf der Leitung 270 auf eine binäre Null über und wird durch einen Inverter 272 in eine binäre 1 invertiert, und liefert auf diese Weise ein Auslöseladesignal an das Register 268, um eine Thyristorpaaradresse in das Register zu laden. Die Ausgänge von allen Stufen oder Bits des Registers 268 sind bis auf eine Stufe mit einem entsprechenden UND-Tor aus einer Vielzahl von UND-Toren 274, 276, 278 und 280 verbunden. Das Ausgangssignal von den einzelnen UND-Toren ist mit einem Signal bezeichnet, das in jeder der Vorwärts- und Rückwärtsbrücken einem der Thyristoren entspricht. So entspricht z.B. ein Ausgangssignal P1 vom UND-Tor 274 dem Thyristor P1 in den Vorwärts- oder RUckwärtsthyristorbrücken. Wenn es erwünscht ist, ein spezielles Thyristorpaar in einer der Brücken zu zünden, wird ein binäres Wort oder Adresse in das Register 268 gebracht, um die speziellen UND-Tore bis 280 auszulösen, so daß sie ihre geeigneten Steuersignale an die entsprechenden Vorwärts/Rückwärts-Antriebsschaltverstärkerkreise (FWD/REV) liefern.

Diese FWD/REV-Antriebskreise besitzen einen herkömmlichen Aufbau und sind mit 282, 284, 286 288 bezeichnet. Jeder Kreis entspricht einem mit gleicher Zahl versehenen Thyristor in den Vorwärts- und Rückwärtsantriebsbrücken. So ist z.B. die P1 FBD/REV-Antriebsschaltung 282 über Leitungen 290 und mit entsprechenden Steuerelektroden des Thyristors P1 in jeder Brücke verbunden. Ähnliche Verbindungen bestehen von der Antriebsschaltung 284 zu den P2-Torelektroden und von den Antriebsschaltungen 286 und 288 zu den Steuerelektroden N2

809824/0580

2747A76

und N3. In Figur 11B läßt sich erkennen, daß nur vier der UND-Tore, welche die P1 bis N3-Signale erzeugen, und der Antriebskreise gezeigt sind, die den Thyristoren P1 bis N3 zugeordnet sind. Das UND-Tor und die Antriebselektronik für die Thyristoren P3 und N1 kommen aus Vereinfachungsgründen aus dem Wählregister 268 nur als gestrichelte Linien heraus.

Es ist wichtig zu beachten, daß ein Bit des Zündregisters ein FWD/REV-Signal auf einer Leitung 294 an alle FWD/REV Antriebskreise 282 bis 288 liefert. Die Antriebskreise 282 bis 288 stellen herkömmliche Treiber- oder Schaltkreise bekannter Ausführungsform dar, die in der Lage sind, logische Eingangssignale zu empfangen, um ihre Ausgangssignale selektiv zwischen eine von zwei Leitungen zu schalten, die aus jeder Antriebsschaltung herausführen. So wird z.B. beim Betrieb der Antriebsschaltung 282, um den Thyristor P1 der Vorwärtsbrücke zu aktivieren oder zu zünden, ein Signal mit dem binären Wert 1 vom Register 268 als ein Eingangssignal an das Tor 274 geliefert, und beim Auftreten des Zündimpulses auf der Leitung 82 von der ZUndlogik wird das Tor 274 ausgelöst und läßt Impulse durch den Antriebskreis P1 zum Vor wärtsthyristor P1 hindurch. Andererseits wird der Antriebskreis 282 aktiviert, sofern das FWD/REV-Bit den binären Wert 0 besitzt, um den Zündimpuls auf der Leitung 292 zum Thyristor P1 der Rückwärtsthyristoren zu übertragen. In der vorliegenden Ausführungsform und beim Betrieb der Thyristoren des Gleichrichters 94 ist es wünschenswert, die Thyristoren immer paarweise, wie z.B. P1 und N2 in den Vorwärts- oder RUckwärtsbrücken zu zünden. Das in das Register 268 geladene Wort besitzt immer zwei binäre Bits, die den zu zündenden Thyristoren entsprechen. So aktiviert z.B. die binäre 1, die den Thyristor P1 zünden soll, das Tor 274, und die binäre 1, die den Thyristor N2 zünden soll, aktiviert das Tor 280, wobei die anderen Tore nicht erregt oder ausgesteuert sind.

809824/0580

Um den Gesamtbetrieb des erfindungsgemäßen Systems voll zu verstehen und zu würdigen, wird es als vorteilhaft erachtet, zu beschreiben, wie der ZUndwinkel zur Zündung der Thyristorpaare in dem System abgeleitet wird.

Es wird nun auf Figur 12 Bezug genommen, die den Zusammenhang zwischen den Dreiphasen-Netzspannungen 0A, 0B und 0C und eine Darstellung zeigt, auf welche Weise der ZUndwinkel, der als FINVAL bezeichnet wird, für die Thyristorpaare entwickelt wird, um einen variablen Wert zu erzeugen, der für ein Signal TIMTGO kennzeichnend ist, das die zu verstreichende Zeit darstellt, die einen berechneten Wert darstellt, der proportional zum Zündwinkel ist. Es ist bekannt, daß der Zündwinkel zur Steuerung von Thyristorgleichrichtern des erfindungsgemäß verwendeten Bautyps vom Phasen/Phasenkreuzpunkt bis zum Zündpunkt des Thyristorpaars gemessen wird. Gemäß der Erfindung wird der Wert für den ZUndwinkel, FINVAL, zur Erzeugung einer Motorklemmen spannung, die gleich VT ist, dadurch erhalten, daß ein Tabellennachschlag im Speicher mit der Darstellung oder Anordnung gemäß Tabelle I erfolgt. Die im Speicher gespeicherte Größe, der ZUndwinkel, ist auf der rechten Spalte als FINVAL-Zählwert gezeigt.

Die FINVAL-Tabelle wird aus der Beziehung

FINVAL= 245,8 Cos"¹(3VT/*V )
berechnet, wobei 245/9 gleich der Zahl der Impulse von 11 Mikrosekunden Dauer ist, die dem Abwärtszähler zugeführt werden, um den Zähler pro elektrisches Grad abwärts zu zählen. Vjj, ist als Leiter-Erdspannung der Eingangsnetzspannung definiert.

- 50 -

809824/0580

TABELLE I Spannung gegen FINVAL Zählweite

Motorklemmen-spannung Zählwerte

-272	715
-256	671
-240	640
-224	615
-208	592
-192	572
-176	553
-160	530
-144	519
-128	503
-112	487
-960	472
-800	457
-040	443
-480	428
-320	414
-160	400
0	386
160	372
320	358
480	343
40	329
800	314
960	300
112	284
128	269
144	253
160	236
176	218
192	199
203	179
224	157
240	132
256	101
272	57

809824/0580

sz

Es wird nun wieder auf Figur 12 Bezug genommen, wobei diese Figur die Ableitung der TIMTGO-Gleichung zeigt, und TIMTGO ein Wert ist, der proportional zum Zündwinkel ist, der in den Abwärtszähler 224 der Figur 9 geladen wird, um das richtige Thyristorpaar zur richtigen Zeit zu zünden. Per Definition gilt:

TIMTGO = FINVAL - (NEWTIM + 1)· 8 - T_p.

Das Verfahren oder die Reihenfolge, mit der der Abwärtszähler mit dem Wert TIMTGO beladen wird, ist in der vereinfachtesten Form durch folgende Schritte erläutert:

1. Der Prozessor berechnet den Wert FINVAL, den Zündwinkel, der das laufende Ausgangssignal des Reglers

bildet;

2. Der Prozessor liest anschließend den Systemtakt (Einrichtung 1), wie zuvor in Verbindung mit den Figuren 4 und 5 beschrieben, um das 60°-Intervall im Eingangsleistungszyklus aufzubauen oder zu definieren, und um ferner eine Zeit innerhalb dieses Intervalls zu definieren, und anschließend berechnet er den Wert von NEWTIM und TIMTGO.

3. Der Prozessor liest anschließend den Systemtakt wiederholt, bis der Wert des Takts gleich NEWTIM ist, anschließend arbeitet der Prozessor, um den Abwärtszähler mit TIMTGO zu laden. NEWTIM ist der vom Prozessor berechnete Wert, der vom Programm benutzt wird, um anzugeben, zu welcher Zeit TIMTGO in den Abwärtszähler geladen werden soll, so daß der Abwärtszähler zur richtigen Zeit mit dem Zählen beginnt. Das Beladen zu dem durch NEWTIM angegebenen Zeitpunkt stellt sicher, daß das Programm mit dem Zünden der Thyristorenpaare synchronisiert ist.

einen Der zuvor erwähnte Prozessor CRD8 benutzt 300 Nanosekunden-Speicher, der gestattet, den Schritt 2 in ungefähr 12C Mir. rc—

809824/0580

sz

" 27A7476

Sekunden auszuführen. Diese Periode von 120 Mikrosekunden Dauer ist geringfügig kleiner als die Zeitdauer von zwei Impulsen mit 88 Mikrosekunden Dauer, die durch den Systemtakt 360 der Figur 5 entwickelt werden. Wenn daher TCLOCK die Zeit darstellt, die durch die Bits ID1B3 bis ID1B7 des Systemtakts zu Beginn des erwähnten Schritts 2 gegeben ist, und wenn NEWTIM durch NEWTIM = TCLOCK + 2 gegeben ist (Berechnungszeit des Prozessors für NEWTIM und TIMTGO), wird Schritt 2 ständig rechtzeitig abgeschlossen, um den Abwärtszähler 224 vor dem Systemtaktübergang bei NEWTIM + 1 zu laden. Die Größe + 1, die in Figur 12 der Größe NEWTIM angehängt ist, gibt die Taktperiode von 88 Mikrosekunden Dauer an, die erforderlich ist, um den Abwärtszähler vom Prozessor zu laden. Es sei an die Beschreibung des Systemtakts nach Figur 5 erinnert, wonach der Zähler 170 von Nulldurchgang zu Nulldurchgang (ZROX) von Null bis 31 zählt. Es ist für den Zähler möglicii¹, ^ⁱⁿ^2ahlwert 31 für ein Intervall stehen zu bleiben, das gleich 32 Zählwerten ist, wobei der letzte Zählwert des Zählers 170 länger als die vorausgegangenen Zählwerte gemacht wird. Wenn NEWTIM gleich oder größer 31 ist, so muß in diesem Fall ein schneller Impuls oder 11 Mikrosekunden-Impuls dem Wert T zuaddiert werden, daß das 31. Intervall des Systemtakts langer ist. Sofern NEWTIM größer als 31 ist, muß das System ferner zum Rück setzen des Systemtakts beim nächsten Nulldurchgang (CROX) korrigiert werden.

Es gilt FINVAL = T + (NEWTIM + 1) + TIMTGO, vergleiche Fig.12, In der vorliegenden Ausführungsform werden FINVAL, T und TIMTGO in schnellen Zählwerten oder 11 Mikrosekunden-Impulsen ausgedrückt, und NEWTIM + 1 wird in langsamen Zählwerten oder 88 Mikrosekunden-Impulsen ausgedrückt. Um daher in äquivalente Werte umzuwandeln,gilt FINVAL = T + 8 (NEWTIM + 1) + TIMTGO.

Der Multiplikationsfaktor 8 soll NEWTIM + 1 an T und TIMTGO angleichen, da es 8 schnelle Zählwerte (Impulse von 11 Mikrosekunden Dauer) für einen langsamen Zählwert (Impulse von

809824/0580

SH

88 Mikrosekunden Dauer) braucht.

Es wird mit der Entwicklung der TIMTGO-Gleichung fortgefahren, und die Substitution des Werts von TCLO^K für NEWTIM in der Gleichung liefert : TIMTGO = FINVAL - T - 8 (TCLOCK +3).

Es sei daran erinnert, daß es ungefähr zwei langsame Takt impulse benötigt, um den 36O°-Systemtakt zu lesen und NEWTIM und TIMTGO zu berechnen. Diese Zeit muß daher in NEWTIM durch Addition von + 2 addiert werden. Wenn daher TCLOCK die vom Prozessor gelesene Zeit ist, und wenn zwei langsame Taktimpulse an Todzeit hinzuaddiert werden, um die Rechenzeit zu kompensieren, dann gilt : NEWTIM + 1 = TCLOCK + 3, wie in der obigen Gleichung für TIMTGO gezeigt ist.[um TIMTGO zu berechnen gilt, da T in langsamen Taktimpulsen vorliegt, TIMTGO = FINVAL - Tp - 8xTCL0CK - 24. Beachte den Ausdruck 8(TCL0CK+3) oben, wobei drei langsame Impulse gleich 24 schnellen Impulsen sind.

Es wird weiterhin auf Figur 12 Bezug genommen, in der T als der Winkel vom Phasen/Phasenkreuzpunkt, der den Zündwinkel Null für den zu zündenden Thyristor festlegt, bis zum nächstfolgenden Phasennulldurchgang definiert ist. Ein anderer Weg, dies zu bestätigen, besteht darin, den nächstfolgenden Phasennulldurchgang im 0° bis 36O°-Zyklus zu betrachten und von diesem Winkel den Referenzwinkel des zu zündenden Zellenpaars abzuziehen, wobei dies die Größe T ergibt. Wenn zum Beispiel der nächstliegende Nulldurchgang durch die Phase 0C gegeben ist, die bei 60° zu negativen Werten läuft, vergleiche Figur 12, und wenn die Thyristorpaare P1/N2 gezündet werden sollen, dann beträgt der Referenzwinkel 30° (60° - 30° = T )_t wobei 30° der Winkel zwischen dem 0A/0C-Kreuzungspunkt und dem Nulldurchgang von CC ist. Sofern T + 24 = TABTP sei, dann gilt TIMTGO = FINVAL - 8 χ TCLOCK - TABTP - CORR, wobei CORR die Korrektur für den zuvor erwähnten langen 31. Impuls des Systemtakts ist.

809824/0580

Beim Betrieb des Programms wird der Wert vom TABTP aus einer Nachschlagetabelle erhalten, wie in Tabelle II dargestellt ist. Unter Bezugnahme auf Tabelle II lässt sich erkennen, daß die TABTP-Tabelle 11 Erklärungen (entjry) in den schnellen Zählwerten enthält _t die Gradwerte kennzeichnen, die als ein Gleichwert oder Offset bei der TIMTGO-Gleichung dienen, um das tatsächliche Zeitintervall zu der Zeit zu kompensieren, innerhalb dessen der Systemtakt vom Rechner ausgelesen wird.

Es wird nun auf Figur 6 und die Tabelle II Bezug genommen, und es wird darauf hingewiesen, daß die Systemtaktbits ID1BO bis ID1B2, die die 3 signifikantesten Bits darstellen, in 60°-Intervalle dekodiert werden können, die die Nummern 1 bis 6 tragen und in der linken Spalte der Tabelle II, ebenso wie in Figur 6 gezeigt, als KOCT bezeichnet sind. Es wird nun auf die zweite Spalte von links der Tabelle II Bezug genommen, und es läßt sich erkennen, daß eine als TABPH bezeichnete Tabelle, die die Zahl der Nulldurchgänge kennzeichnet, in sequentiellen Plätzen, die im Speicher als PHA1 bis PHA6 bezeichnet sind _f gespeichert ist, wobei jeder der Plätze einer der betreffenden Phasen entspricht, wie ebenfalls in Tabelle II angegeben ist.

Während der Zeit zum Lesen des Systemtaktes benutzt der Rechner die KOCT-Zahl, um den entsprechenden der PHA-Plätze im TABPH zu adressieren, wie in Tabelle II angezeigt ist. Es läßt sich z.B. erkennen, daß K0CT5 der Figur 6 und in der linken Spalte der Tabelle II gleich dem Phasennulldurchgang PHA1 oder 0A ist, daß K0CT4 gleich dem Phasennulldurchgang PHA2 oder 0C ist etc.

Der Prozessor enthält einen Thyristorpaarzünd-Zähler, der in einer Spalte der Tabelle II als PH bezeichnet ist. Der PH-Zähler wird jedesmal, wenn während des Programms ein Thyristorpaar gezündet wird, um einen speziellen Wert erhöht oder

809824/0580

2747478

aktualisiert. Der Zündvorgang findet also in einer speziellen Folge statt. Um einen richtigen TABTP-Wert für die Berechnung von TIMTGO zu erhalten, wird die Adresse, die aus der Differenz zwischen PHA und PH (PHA minus PH) - Werten entwickelt ist, verwendet, um eine Adresse für die TABTP-Tabelle zu entwickeln. Der Thyristorpaar-Zähler PH gibt immer ein spezielles Paar von Thyristoren an, das gezündet werden soll. Wenn z.B. der Thyristorpaar-Zähler PH auf dem Wert 1 steht, wird das Thyristorpaar P1/N2 gezündet, während das Paar P3/N2 gezündet wird, wenn der Zähler auf dem Wert 6 steht etc.

Für jeden der Speicherplätze TABTP sind 6 Adresseneinsprünge (address entries) vorhanden, wobei jede dieser 6 Adressen für einen der 6 Nulldurchgänge in einem vollständigen Zyklus der Eingangsspannung repräsentiv ist. Es sei bemerkt, daß jedes der Thyristorpaare jeweils einmal alle 60° gezündet wird oder 6 Zündungen pro 360°-Zyklus der Eingangssinuskurve besitzt. Es sei ferner bemerkt, daß die PHAO-Nulldurchgangszahl nicht immer mit dem PH-Zählerwert korrespondiert. Dies ist in der Tatsache begründet, daß jedes gegebene Zellenpaar während einer 360°-Zyklusperiode bei jedem beliebigen 60°-Intervall gezündet werden kann. Es ist diese Differenz zwischen den PHA-Zahlen und den Zahlen des PH-Zählers, die die Ableitung von Adressen für die TABTP-Tabelle gestattet, um aus der Tabelle die richtige Zählerzahl in schnellen Zählwerten zur Einfügung in die TIMTGO-Gleichung zu gewinnen.

- 56 -

809824/0580

5?

2747478

	5	TABPH	1-0A -	TABELLE	II	FWD/REV	PHA-PH	TABTP Tabellen-
	4	0-Null-	2-0C -	SCR	' Thyristor-	TABTP	Inhalt
60°	6	durchgang	3-0B -	Thyri-	paar/gezün	Tabelle	(schnelle
Inter	2		4-0A -	stor-	det «	addieren	Zählwerte)
vall	3		5-0C -	paar-
	1	PHA	6-0B -	Zähler
KOCT		_	PH	P1/N2 =	0
5		1	P1/N3 =	0
4		2	P2/N3 =	0	-105 = -30°
6		3	P2/N1 =	0
2		4	P3/N1 =	0
3	-	5	P3/N2 =	0
1	_	6	P1/N3	-1
	_	2	P2/N3	-1
	-	3	P2/N1	-1	-362 =-90°
	_	4	P3/N1	-1
		5	P3/N2	-1
	-	6	P1/N2
	—	1	P2/N3	-2
	_	3	P2/N1	-2
	—	4	P3/N1	-2	-619 = -180°
		5	P3/N2	-2
	—	6	P1/N2	4
		1	P1/N3	4
		2	P2/N1	-3
		4	P3/N1	-3
	_	5	P3/N2 P1/N2	-3 3	667 = + 180°
		6 1	P l/N 3	3
	—	2	P2/N3	3
	1-0A -	3	pVnI	-4
	2-0C -	5	P3/N2	-4
	3-0B -	6	P1/N2
	4-0A -	1	P l/N 3	2	410 = +90
	5-0B -	2	P2/N3	2
	6-0C -	3	P2/N1	2
		P3/N2 =	-5
6	P1/N2 =	1
1	P1/N3 =	1
2	P2/N3 =	1	153 = +30°
3	P2/N1 -	1
4	P3/N1 =	1
5

809824/0580

5* -

Bevor mit einer Beschreibung des Programms zur Steuerung des Gesamtbetriebs des erfindungsgemäßen Regel- und Steuersystems forgefahren wird, wird nun auf Figur 13 Bezug genommen, die in einem vereinfachten Balkendiagramm den Gesamtbetrieb des Systems zeigt, um den dem Zündwinkel proportionalen Wert TIMTGO zu erzeugen, um die Thyristorpaare im Gleichrichter der Figur 1 zu zünden. Um den Betrieb der Figur 13 zu ver stehen, wird es als vorteilhaft erachtet, zuerst anzunehmen, daß irgendein Thyristorpaar im Gleichrichter gerade gezündet hat. Wie schon erläutert, erzeugt das INT-Flipflop 250 der Figur 9 ein Unterbrechungssignal an den Prozessor, wenn ein Thyristorpaar gezündet wird. Dieses Unterbrechersignal veranlaßt den Prozessor, zu einer Unterbrechungssubroutine zu springen, die das Einlesen des Analog/Digitalwandlers 8o in den Rechner bewirkt. Wie gezeigt, belädt der Prozessor zu diesem Zeitpunkt den Abwärtszähler mit einem Zählwert, der proportional zu einer 20°-Verzögerung ist. Die vorliegende Erfindung ist in der Lage, entweder in einem kontinuierlichen oder nicht kontinuierlichen Strombetrieb zu arbeiten, und der Zweck, daß die 20°-Verzögerung in den Abwärtszähler 224 der Figur 9 geladen wird, besteht darin, dem Prozessor Zeit zu geben, daß er die Betriebsart bestimmen kann, in der der Regler arbeiten soll, und daß er die Verstärkungen und Konstanten in richtiger Weise entweder für den kontinuierlichen oder den diskontinuierlichen Betrieb setzen kann. Die Art und Weise, wie dies durchgeführt wird, wird weiter unten in Verbindung mit dem Programm beschrieben.

Anhand Figur 13 sei bemerkt, daß bei einem Zählwert von 14 im Abwärtszähler 224 ein Umwandlungsimpuls auf der Leitung 78 an den Analog/Digitalwandler geschickt wird, um den Wandler zu aktivieren, damit der Wandler mit der Analog/Digitalwandlung beginnt. Bei Beendigung der 20°-Verzögerung, oder wenn der Abwärtszähler 224 den vorgegebenen Zählwert 0 erreicht, sendet das INT-Flipflop 250 wieder ein zweites Unterbrechungssignal

809824/0580

2747478

an den Prozessor. Bei Empfang des zweiten Unterbrechungssignals führt die Unterbrechungssubroutine des Prozessors nun die Berechnungen des Zündwinkels FINVAL durch, um den TIMTGO-Wert zu entwickeln. Wie aus Figur 13 erkennbar ist, findet die gesamte Auslesung und Berechnung des Zündwinkels zwischen der Zündung aufeinanderfolgender Thyristoren statt. Da alle 60° des Eingangs sinuskurvenzyklus' eine Thyristorzündung erfolgt, wird also die gesamte Berechnung für den Zündwinkel zur Zündung des nächsten Thyristorpaars in einem 60°-Intervall vorgenommen. Die 20°-Verzögerung, die ausgewählt wurde, stellt den Maximalwert dar, die Zeit für die Berechnungen des Reglers gibt (d.h. Zeit, um den Zündwinkel zu berechnen), und um einen positiven TIMTGO-Wert zu erzeugen, wenn die Phasenvoreilrate maximal ist.

Der zweite vom Prozessor gelesene Strom wird zu den Berech nungen der Reglerantwort benutzt. Vorteilig bei der Ausführung der Berechnungen auf diese Weise ist :

1. Die Regelzeitverzögerung, wie vom Gesamtregler gesehen, wird auf ein Minimum gebracht, wodurch die Eigenschaften des Reglers maxinzLert werden.

2. Die zweite Stromlesung besitzt immer einen gewissen endlichen Wert bei allen praktischen Betriebspegeln des Reglers, so daß der Regler während der diskontinuier liehen Strombetriebsart arbeiten kann. Dies ergibt sich aufgrund der Tatsache, daß die zweite Stromlesung 20° nach der ersten Stromlesung vorgenommen wird.

3. Wie noch erläutert wird, wird ein einziger Abwärtszähler, wie der Abwärtszähler 224 der Figur 9 benötigt, da der ZählVorgang immer erst gestartet wird, nachdem das vorausgegangene Thyristorpaar gezündet ist.

Es wird weiter auf Figur 13 Bezug genommen, wenn die Berechnungen abgeschlossen sind, lädt der Prozessor den TIMTGO-Wert

80982A/0580

in den Abwärtszähler 224 der Figur 9, und zu diesem Zeitpunkt beginnt dieser Zähler gegen den Wert O zu zählen. Das Programm verzweigt sich dann unmittelbar zu einer READ TACH-Zählersubroutine RDTACH, bei der der Tachoimpulszähler 88 vom Prozessor gelesen wird und ein Wert einer Gegen-EMK für Vorwärtsspeisung (CEMF) zur Benutzung bei der Berechnung der befohlenen Motorklemmen-spannung (VT) benutzt wird.

Bei Beendigung der Subroutine RDTACH verzweigt sich das Programm zurück zur Unterbrechungssubroutine, wobei diese Subroutine eine Änderungsgeschwindigkeit des Stromsetzwerts SPDESI berechnet. Das Programm tritt nun in eine Schleife ein und wartet, bis der Zündzähler den Wert 0 erreicht, wie auf der oberen Linie in Figur 13 gezeigt ist, wobei zu diesem Zeitpunkt das Thyristorpaar gezündet und wieder ein Unterbrechungssignal an den Prozessor gegeben wird und der gerade beschriebene Prozeß wiederholt wird.

Es wird nun auf Figur 14 Bezug genommen, die ein Flußdiagramm hoher Stufe darstellt, welches den Gesamtbetrieb des erfindungsgemäßen Regel- und Steuersystem in größeren Einzelheiten als gerade in Verbindung mit Figur 13 beschrieben zeigt.

Wenn das System zuerst gestartet wird, wie im linken oberen Block der Figur 14 dargestellt ist, liefert das Programm eine PseudoUnterbrechung an das System, indem eine Zahl 16 in den Abwärtszähler 224 der Figur 9 geladen wird. Zu diesem Zeitpunkt werden auch Nullwerte in das Thyristorwählregister 268 der Fig. 11B geladen. Der Abwärtszähler beginnt dann gegen den Wert 0 zu zählen, und wenn der Wert 0 erreicht ist, erzeugt das INT-Fliflop 250 der Figur 9 ein Unterbrechungssignal auf der Leitung 210 an den Prozessor. Der Zweck dafür, daß Nullen in das Thyristorwählregister eingegeben werden, besteht darin, zu verhindern, daß irgendein Thyristorpaar zu diesem Zeitpunkt ge zündet wird.

809824/0580

Der Prozessor tritt nun bei Empfang des Unterbrechungssignals in die Unterbrechungssubroutine ein. Das Programm tritt in einen ersten Lesentscheidungsblock ein, der bestimmt, ob dies die erste oder zweite Stromlesung vom Analog/Digitalwandler der Figur 3 ist. Unter der Annahme, daß es sich um die erste Stromlesung handelt, geht das Programm durch einen Ja-Zweig in einen Block, in dem der erste Strom vom Analog/Digital wandler gelesen wird. Das Programm bestimmt ferner in diesem Block, Ob³^SaS System im kontinuierlichen oder diskontinuierlichen Strombetrieb befindet, wobei es die Werte des ersten Stroms mit einer Konstanten vergleicht, die proportional zu einem vorgegebenen Strom ist. Das Programm läuft dann weiter und setzt den zuvor erwähnten ZUndwinkel für eine 20°-Verzögerung. Das Programm läuft weiter und liest die Systemtaktbits ID1B0 bis ID1B7 auf den Leitungen 90 der Figur 5 aus und berechnet den Wert von NEWTIM. Nach Abschluß der Berechnung von NEWTIM läuft das Programm weiter und berechnet TIMTGO, wobei diese Größe zu diesem Zeitpunkt eine 20°-Verzögerung einschliesst. Das Programm tritt dann in eine Schleife ein und fährt fort, den Systemtakt zu lesen, bis NEWTIM gleich den 5 am wenigsten signifikanten Bits des durch den Wert 32 teilenden Zählers 170 der Figur 5 ist, die als ID1B3 bis ID1B7 bezeichnet sind. Wenn diese beiden Werte gleich sind, lädt der Prozessor den Wert TIMTGO, der proportional zum Zündwinkel ist, in den Abwärtszähler und fährt fort, ein Kenn zeichen (flag) für die zweite Lesung zu setzen.

Das Programm fährt dann fort, zu prüfen, ob eine neue Tachometerlesung im Tachoimpulszählerregister vorhanden ist. Wenn ein neuer Lesewert vorhanden ist, wird er ausgelesen und den Tachometerlesewerten hinzugefügt, die schon im Speicher (CACTI) akkumuliert sind. Das Programm überprüft dann, ob drei aufeinanderfolgende Ablesungen oder Lesewerte akkumuliert sind. Ist dies nicht der Fall, verzweigt sich das Programm nicht und läuft zurück in das Hauptprogramm, bis ein weiteres

809824/0580

Unterbrechungssignal vom Prozessor erhalten wird (d.h.wenn TIMTGO gleich 0 ist). Zu diesem Zeitpunkt erfolgt ein neuer Eintritt in den ersten Leseentscheidungsblock, und bei diesem Eintritt tritt das Programm, da das flag-Kennzeichen für die zweite Lesung gesetzt ist, durch den Nein-Zweig des letzten Entscheidungsblocks aus und tritt in einen Block ein, in dem der Prozessor den zweiten Strom aus dem Analog/Digitalwandler ausliest.

Nachdem der zweite Strom gelesen ist, führt das Programm nun Reglerberechnungen aus, um die Größen FINVAL und TIMTGO zu berechnen. Beim Abschluß dieser Berechnungen schreibt der Prozessor dann die Thyristorpaaradresse in das Thyristorwählregister 268 der Figur 11B. Zu diesem Zeitpunkt tritt der Prozessor wieder in eine Schleife ein, um mit dem Lesen des Systemtakts fortzufahren, bis die Werte von NEWTIM und ID1B3 bis ID1B7 gleich sind. Wenn diese Werte gleich sind, wird dem Prozessor mitgeteilt, wenn TIMTGO in den Abwärtszähler geladen werden soll, was zu dieser Zeit erfolgt. Der Prozessor fährt dann fort, die Thyristorpaaradresse im zuvor erwähnten PH Zähler zu aktualisieren und setzt dann ein flag-Kennzeichen für die erste Stromlesung, so daß beim nächsten Durchgang durch das Programm eine erste Auslesung vorgenommen wird. Das Programm kehrt dann zurück und liest erneut den Tachometer ab, um festzustellen, ob ein Lesewert verfügbar ist, und es prüft dann, ob drei aufeinanderfolgende Tachometerlesewerte akkumuliert sind. Wenn 3 Lesewerte noch nicht akkumuliert sind und ein Geschwindigkeitsregler Anfrage-flag-Kennzeichen (SPDFLG) nicht gesetzt ist, läuft das Programm durch die gerade beschriebene Schleife weiter und läuft zurück durch den ersten Leseentscheidungsblock, aus dem Ja-Zweig heraus und fährt mit den Strom reglerberechnungen fort, wie dies beim zweiten Auslesen gerade beschrieben wurde. Wenn nach der zuvor erwähnten Prüfung bezüglich eines neuen Tachometerlesewerts drei aufeinanderfolgende Lesewerte verfügbar sind, werden neue Werte für die Motorgeschwindigkeit (CACT), stetig gemachte Motorbeschleunigung

809824/0580

2747478

(TACSMD) lind GegeneLektromotorische Kraft

(CEMF) berechnet. Der Geschwindigkeitsregler(SPDFLG) wird auf Null gesetzt, um zu bewirken, daß eine Geschwindigkeitsreglerberechnung durchgeführt wird. Bei Abschluß dieser Berechnungen wird ein flag-Kennzeichen für eine zweite Stromlesung gesetzt, wodurch angezeigt wird, daß die erste Lesung gerade gemacht wurde, und das Programm zweigt zum Hauptprogramm zurück, wobei ein Unterbrechungssignal vom INT ZUndlogik Flipflop 250 der Figur 9 abgegeben wird, wie zuvor beschrieben wurde. Wenn jedoch kein flag-Kennzeichen für die zweite Auslesung gesetzt wird, wird ein Ja-Zweig zu einem Block genommen, um die Zeit zur Durchführung der Geschwindigkeitsreglerberechnung zu prüfen, die Größe SPDFLG wird um 1 erhöht und dann bezüglich des Werts 2 geprüft. Wenn dieser Test durchgeht, wird mit der Geschwindigkeitsreglerberechnung begonnen. Wenn nicht, wird, wie schon zuvor, wieder in das Hauptprogramm eingetreten. Diese Prozedur stellt sicher, daß Regler- und Verstetigungsberechnungen zwischen dem Zünden der Thyristoren nicht im gleichen Intervall durchgeführt werden. Dies wurde getan, um eine Überlastung des Rechners zu verhindern. Bei Abschluß der Geschwindigkeitsreglerberechnungen läuft das Programm bei schwebendem Empfang des Unterbrechungssignals vom Zündzähler zurück in das Hauptprogramm.

Auf dem breiten Hintergrund der Beschreibung des Systembetriebs in Verbindung mit den Figuren 13 und 14 wird nun auf die Fi -guren 15 bis 24 Bezug genommen, die in Form detaillierter Flußdiagramme die Ausführung des Stromreglerprogramms zur Steuerung und Regelung des erfindungsgemäßen Regler- und Steuersystems zeigen. Es wird zuerst auf Figur 15 Bezug genommen, die ein Flußdiagramm darstellt, welches das erfindungsgemäße Hauptprogramm wiedergibt. Nicht enthalten in Figur 15 ist eine Standardauslöseroutine, die normalerweise jedes Programm durchläuft, um alle verschiedenen Register und Speicherplätze im Speicher für einen Programmlauf vorzubereiten. Da diese Art der Auslösung bekannt ist, ist sie in Figur 15 nicht dargestellt, vielmehr wird angenommen, daß das Programm an einer Einsprungstelle beginnt,

809824/0580

die BEGIN bezeichnet 1st. Wenn das System zuerst startet, wobei der Start an der Einsprungstelle BEGIN erfolgt, liest der Prozessor zuerst die Einrichtung 3, den Tachoimpulszähler 88, wie in den Figuren 4 und 7 dargestellt ist. Die durch den Rechner gelesenen Bits sind die Bits ID3B0 bis ID3B7 auf den Leitungen22. Diese Bits werden durch den 8 Bit-Multiplexer der Figur 4 in Abhängigkeit von einer Leseadresse, die durch die Bits IR5 bis IR7 bezeichnet ist, und einen READ P Impuls auf der Auslöseleitung ausgelesen, die zum Multiplexer 128 führt.

Der Prozessor prüft dann in einem Entscheidungsblock TACH COUNT = 0, um zu bestimmen, ob der Motor sich dreht. Sofern der Tachozähler (tach count) -Lesewert (ID3B0-ID3B7) nicht 0 ist, zeigt der Prozessor an, daß CEMF nicht 0 ist und der Motor sich dreht, und das Programm ninunt eine Nein-Verzweigung von diesem Entscheidungsblock und läuft in der Schleife zurück zu BEGIN, bis CEMF oder TACH COUNT 0 ist. Wenn TACH COUNT 0 ist, tritt das Programm durch eine Ja-Verzweigung in den nächsten Aktionsblock, in welchem der Prozessor die Ein richtung 0 (18· der Figur 4) liest. ID4B0 ist das zu diesem Zeitpunkt vom Prozessor gelesene Bit, um im Ein/Aus-Schalter zu lesen und um festzustellen, ob der Motor eingeschaltet wurde. Zusätzlich sendet der Prozessor einen "Leseeinrichtung 0ⁿ-Befehl an die Prozessor/Systemschnittstelle, wobei das RDVO-Signal auf der Leitung 130 zum INT Flipflop 250 erzeugt wird, wodurch dieses Flipflop zurückgesetzt wird. Das INT Flipflop 250 befindet sich nun in einem Zustand, in dem es ein Unterbrechungssignal zur richtigen Zeit während des Betriebs des Systems erzeugt.

Das Programm läuft nun in einen Entscheidungsblock ON/OFF SCHALTER EIN. Wenn, in diesem Entscheidungsblock, der ON/OFF-Schalter, der gerade von der Einrichtung 0 gelesen wurde, nicht im eingeschalteten Zustand liegt, nimmt das Programm

809824/0580

eine Nein-Verzweigung zurück zum Beginn des Programms und läuft im Programm so lange um, bis der ON/OFF-Schalter eingeschaltet ist. Es wird nun angenommen, daß der ON/OFF -Schalter eingeschaltet sei, wobei dann das Programm durch eine Ja-Verzweigung austritt und in einen Aktionsblock eintritt, in dem der Prozessor einen "Schreibe anrichtung 1"-Befehl zusammen mit Datenbits WDBO-WDB7 zur Prozessor/Systemschnittstelle der Figur 4 überträgt, um die Erzeugung des WDV1-Signals auf der Leitung 212 zu veranlassen, das zur Zündlogik der Figur 9 gesendet werden soll, und um den Zählwert 16 in die Schreibdatenverriegelung und in den Abwärtszähler 224 in der zuvor beschriebenen Weise zu laden. Der Zweck, den Zählwert 16 in den Abwärtszähler 224 zu laden, besteht darin, eine PseudoUnterbrechung an den Prozessor zu liefern, so daß der Prozessor mit der Ausführung des Hauptprogramms und allen anschließenden Subroutinen beginnen kann, in die ein Eintritt vom Hauptprogramm aus erfolgt.

Zu diesem Zeitpunkt beginnt der Abwärtszähler mit der Abwärtszählung, während das Programm umgehend an eine START-Einsprungstelle weiterläuft, vergleiche Figur 15. Der Prozessor sendet einen "Lies H.nrichtung 6"-Befehl zur Prozessor/Systemschnittstelle, um das Ablesen des Drehzahlreferenzänderungsschalters durchzuführen, der durch Bit ID6BO auf den Leitungen 66 ge -zeichnet ist, vergleiche Figur 4. Der Zustand des Bits ID6B0 wird nun vom Prozessor abgefragt, um festzustellen, ob der Drehzahländerungsschalter sich im Ein-Zustand befindet. Der Drehzahländerungsschalter ist als ein vom Benutzer gesteuerter Schalter auf einer Konsole ausgebildet, der nicht dargestellt ist, und bildet einen Teil der Drehzahlreferenzschalter 18 (Eingangseinrichtungen 6 und 7), die von einem Benutzer betätigt werden, wenn der Benutzer wünscht, die Drehzahlreferenzeingabe an den Datenprozessor zu ändern, um die Drehzahl des Motors zu ändern. Solange dieser Schalter im Ein-Zustand liegt, fährt das Programm fort und tritt durch den Ja-Zweig des

809824/0580

Entscheidungsblocks CHANGE SPEED SW ON aus und kehrt im Programm zurück zum START-Punkt.

Es werde nun angenommen, daß der Drehzahländerungsschalter nicht im Ein-Zustand liegt, wobei dann das Programm durch eine Nein-Verzweigungen einen Aktionsblock eintritt, in dem der Prozessor Befehle zur Prozessor/Systemschnittstelle sendet, um die Einrichtungen 6 und 7 über Leitungen 66 in den Prozessor einzulesen. In diesem Augenblick werden die zuvor erwähnten Drehzahlreferenzschalter, die einen Drehzahlsollwert des Motors in Umdrehungen pro Minute kennzeichnen (Bits ID6B3 bis ID6B7 und ID7BO bis ID7B7) in einem Speicherplatz im Prozessorprogramm 62 gespeichert, der als CHALF bezeichnet ist und den Speicherplatz für den Drehzahlsollwert darstellt.

Das Programm fährt nun fort, das Vorzeichen des Platzes CHALF gemäß der Einstellung des FWD/REV-Schalters zu setzen, wobei zuerst ein "Leseeinrichtung O^M-Signal zur Systemschnittstelle gesendet wird und Bit IDOB5 aus der Einrichtung 0 ausgelesen wird. Wenn IDOB5 angibt, daß der Motor in Vorwärtsrichtung laufen soll, wird der Platz CHALF nicht verändert, wenn jedoch ID0B5 angibt, daß die Richtung des Motors in RUckwärtsrichtung laufen soll, dann wird das binäre Komplement (2's-Komplement) von CHALF genommen und folglich für CHALF substituiert.

Das Programm fährt nun fort, festzustellen, ob der ON/OFF-Schalter sich in der OFF-Stellung befindet. Wenn der Motor in der OFF-Stellung liegt, tritt das Programm durch eine Ja-Verzweigung aus und geht zurück zu BEGIN, wodurch die gerade beschriebenen Operationen wiederholt werden. Wird jedoch angenommen, daß der ON/OFF-Schalter nicht in der OFF-Stellung liegt, tritt das Programm aus dem letzten Entscheidungsblock durch eine Nein-Verzweigung aus und kehrt zur START-Einsprungstelle zurück, wie in Figur 15 dargestellt ist. Das Programm setzt nun den Durchlauf durch die Schleife vom START-Punkt nach unten bis zum ON/OFF-Schalter AUS (OFF)-Entscheidungsblock fort, bis

809824/0580

6?

ein Unterbrechungssignal durch den Datenprozessor vom INT Flipflop 250 in der Zündlogik 9 erhalten wird.

Wie schon in Verbindung mit dem Zündbetrieb der Logik beschrieben wurde, wird das INT Flipflop 250 gesetzt, um ein INT-Signal auf der Leitung 210 zum Prozessor zu schicken, wenn der Abwärtszähler einen Zählwert 0 erreicht. Es ist wichtig, darauf hinzuweisen, daß das Unterbrechungssignal von der Zündlogik zu jeder Zeit während der Ausführung dieser letztgenannten Schleife (d.h. zwischen der START-Einsprungstelle und dem ON/OFF-SCHALTER AUS-Entscheidungsblock) auftreten kann. Wenn die Unterbrechung auftritt, springt der Prozessor vom Hauptprogramm der Figur 15 in eine Startstelle INTPT der Figur 16, den Beginn des Unterbrechungsprogramms. Wie noch ersichtlich wird, kehrt bei Beendigung des Unterbrechungsprogramms, wenn alle Berechnungen abgeschlossen sind, zurück zum Hauptprogramm der Fig.15« zu demjenigen Punkt, an dem die Unterbrechnung auftrat.

Es werde nun angenommen, daß der Prozessor das Unterbrechungssignal auf der Leitung 210 erzeugt hat, wodurch das Programm in die Stelle START INTPT der Figur 16 eintritt. Die erste Operation durch den Prozessor besteht darin, die Stromwerte der verschiedenen Prozessorregister, insbesondere des zuvor in Verbindung mit Figur 2 beschriebenen Zwischenspeichers, zu speichern. Dies stellt eine Standardprozedur bei allen Betriebsprogrammen dar, wenn von einer Subroutine oder Programm zu einer anderen gesprungen wird, so daß diese Werte später wieder gespeichert werden können, wenn eine Rückkehr zum Programm erfolgt, von dem der Sprung aus gemacht wurde.

Dann fährt der Prozessor fort, einen"Lies Einrichtung O"-Befehl zur Prozessorschnittstelle der Figur 4 zu senden, um das Bit IDOBO des ON/OFF-Schalters auszulesen und gleichzeitig das Unterbrechungs-Flipflop zurückzusetzen oder zu löschen, wobei das RDVO-Signal vom Dekoder 126 der Figur 4 zur Zündlogik in der zuvor beschriebenen Weiseges<ndet/&e:r ON/OFF-Schalter wird

809824/0580

- er -

nun geprüft, um festzustellen, ob er im AUS-oder OFF-Zustand ist. Sofern der Schalter im OFF-Zustand liegt, wodurch angezeigt wird, daß Leistung vom Motor abge_ncmnen werden soll, tritt das Programm durch einen Ja-Zweig aus, und die zuvor gespeicherten Register werden nun wieder auf ihre ursprünglichen Werte zurückgespeichert, und das Programm kehrt zur Figur 15 zurück, in der die Operationen ablaufen, wie schon beschrieben wurde. Es werde jedoch angenommen, daß der ON/OFF-Schalter nicht im OFF (AUS)-Zustand liegt, wobei dann das Programm durch eine NEIN-Verzweigung in einen ersten CURRENT READING-Entscheidungsblock (CURFLG =0) eintritt. Im letztgenannten Entscheidungsblock wird ein Test ausgeführt, um festzustellen, ob dies der erste Stromlesewert ist. Der Test wird hier mit variablem Kennzeichen (variable flag) im Speicher vorgenommen, das CURFLG für das erste Stromlesewert-Kennzeichen bezeichnet wird. Wenn CURFLG gleich 0 ist, so zeigt dies an, daß dies der erste Stromlesewert ist, wenn CURFLG eine binäre 1 ist, so zeigt dies an, daß es der zweite Stromlesewert ist.

Unter der Annahme, daß zur Zeit CURFLG gleich 0 ist, tritt das Programm durch eine Ja-Verzweigung aus und tritt in einen Aktionsblock ein, in welchem der Prozessor einen 'Lies Einrichtung 5"-Befehl zur Prozessor/Systemschnittstelle sendet, der anweist, daß der Analog/Digitalwandler 80 die Bits ID5B0 bis ID7B7 durch den 8 Bit-Multiplexer in den Prozessor auf den Eingabedatenleitungen IDO bis ID7 einliest. Der durch die Bits ID5B0 - ID5B7 spezifizierte Wert wird in einem CRNT bezeichneten Platz im Speicher gespeichert, wobei dieser Platz ein Speicherplatz für den gemessenen Motorstrom ist. Das Programm läuft dann zu einem Entscheidungsblock weiter, in dem ein im Speicher gespeicherter konstanter Wert CURTOL mit dem Absolutwert von CRNT verglichen wird. Der Wert von CURTOL ist einem Wert von 1 bis 2 Prozent des Motornennstroms proportional und wird benutzt, um eine Prüfung bezüglich des diskontinuierlichen Strombetriebs vorzunehmen. Sofern CURTOL kleiner als CRNT ist, tritt das Programm durch eine Ja-Verzweigung aus und geht in

809824/058 0

- 6er -

den diskontinuierlichen Betrieb, während dann, wenn CURTOL größer als CRNT ist, der kontinuierliche Betrieb vorliegt, und das Programm durch die Nein-Verzweigung austritt.

Es wird zuerst angenommen, daß der Motor im diskontinuierlichen Betrieb arbeitet. Wenn also durch den Ja-Zweig ausgetreten wird, setzt der Prozessor ein Betriebsart-Kennzeichen MODFLG im Speicher auf einen Wert 1, wodurch angezeigt wird, daß das System nun im diskontinuierlichen Strombetrieb arbeitet. Im Speicher sind vier Konstanten gespeichert, die G1 und G2 bezeichnet sind. Es sind zwei Konstanten G1 und zwei Konstanten G2 vorhanden, wobei ein Paar verwendet wird, wenn das System im diskontinuierlichen Betrieb arbeitet, und das andere Paar der Größen G1 und G2 verwendet wird, wenn das System im kontinuierlichen Betrieb arbeitet. Diese Konstanten, die für kontinuierlichen und diskontinuierlichen Strombetrieb benutzt werden, sind Verstärkungskonstanten, die gewählt sind, um die von der Motorantriebsschleife geforderte Gesamtverstärkung zu schaffen, wenn der Motor in dem einen oder dem anderen Betrieb arbeitet. So wählt z.B. im diskontinuierlichen Betrieb das Programm die richtigen G1 und G2 aus, die Verstärkungen von 32 bzw. 0 besitzen. Im letzteren Aktionsblock werden auch negative und positive obere und untere Grenzwerte (VRLIMN und VRLIMP) vom Speicher ausgelesen und in die Unterbrechungssubroutine gebracht, um beim Aufbau von oberen und unteren Grenzwerten für die Motorspannung verwendet zu werden, die durch den Stromregler berechnet werden.

Bei Abschluß dieser letzten Operationen tritt das Programm in die Anschlußstelle B der Figur 17 ein. Unter Bezugnahme auf Figur 17 sei bemerkt, daß die Anschlußstelle A von der Fig.16 ebenfalls in die Figur 17 läuft. Wie schon beschrieben, erfolgt ein Einsprung an der Anschlußstelle A in die Figur 17, sofern das System im kontinuierlichen Betrieb arbeitet. Beim Einsprung in die Anschlußstelle A sind die im ersten Aktionsblock

809824/0580

JO _

stattfindenden Operationen dieselben wie die im letzten Aktionsblock der Figur 16 beschriebenen Aktionen, mit der Ausnahme, daß MODFLG für den kontinuierlichen Betrieb gleich 0 gesetzt ist. Das Programm wählt auch die richtigen G1 und G2 für den kontinuierlichen Strombetrieb (ein Beispiel für diese Verstärkungswerte ist G1=15 und G2=11).

Beim Einsprung in die Anschlußstelle B der Figur 17 setzt der Prozessor den ZUndwinkel derart, daß eine Unterbrechung von 20° nach dem Zünden des letzten Thyristorpaars bewirkt wird. Dies wird dadurch verwirklicht, daß der ZUndwinkel FINVAL im Speicher gleich FINVAL minus einer Zahl gesetzt wird, die proportional zu 40° ist. Wenn 40° von der Größe FINVAL subtrahiert werden, wird eine Unterbrechung zur richtigen Zeit für den zweiten Stromlesewert bewirkt. Sofern TIMTGO unter Benutzung des alten Werts von FINVAL berechnet wäre, würde das Thyristorpaar 60° später gezündet werden. Durch Subtraktion von 40° vom Wert FINVAL wird der Abwärtszählerwert derart gesetzt, daß er eine Unterbrechung 20° nach der Zündung des letzten Thyristorpaars erzeugt. Das Programm läuft nun in einen Aktionsblock weiter, in welchem ein Speicherplatz DESI, der den gewünschten Stromsollwert kennzeichnet, gleich sich selbst plus einem berechneten Wert SPDESI gesetzt wird, der eine gewünschte Änderungsgeschwindigkeit des Stromsollwerts angibt.

Das Programm läuft nun in eine Anschlußstelle E der Figur 20 und tritt in einen Aktionsblock ein, in dem der Prozessor nun einen "Lies Einrichtung 1"-Befehl zur Prozessorschnittstelle schickt, um die Systemtaktbits ID1B0 - ID1B7 auf den Leitungen 190 zu lesen, wie in Figur 4 und 5 dargestellt ist. Im nächsten Aktionsblock wird das 60°-Intervall, das durch die Bits IdIBO bis ID1B7 gekennzeichnet ist, im Platz KOCT gespeichert (vergleiche Tabelle 2), und die Zeit innerhalb des Intervalls, durch die Bits ID1B3 bis ID1B7 gekennzeichnet, wird in einem als TCLOCK bezeichneten Speicherplatz gespeichert.

809824/0580

?4

Der Prozessor fährt nun fort, den Wert von NEWTIM zu berechnen und setzt diesen Speicherplatz im Speicher gleich TCLOCK plus 2, was die Verzögerungszeit darstellt, die zuvor zur Berechnung bei der Ableitung der TIMTGO-GIeichung beschrieben wurde. Zu diesem Zeitpunkt wird ferner die lange Taktzählkorrektur CORR gleich 0 gesetzt. Das Programm tritt nun in einen NEWTIM > 30 Entscheidungsblock ein. Sofern NEWTIM größer als 30 ist, tritt das Programm durch eine Ja-Verzweigung aus und setzt das CORR-Bit auf den Wert 1. Das Programm läuft dann in einen weiteren Entscheidungsblock NEWTIM > Wenn NEWTIM 32 oder größer ist, tritt das Programm durch eine Ja-Verzweigung in einen Aktionsblock oben im rechten Teil der Figur 20 ein, in welchem NEWTIM entweder auf den Wert 0 oder 1 gesetzt wird, intern NEWTIM = NEWTIM-32 gesetzt wird. Sofern NEWTIM den Wert 32 besitzt, wird diese Größe auf den Wert Null gesetzt, während NEWTIM auf den Wert 1 gesetzt wird, wenn diese Größe gleich 33 (d.h. TCLOCK =31 + 2 » 33) ist.

Es wird nun wiederum auf die Entscheidungsblöcke NEWTIM y> und NEWTIM > 31 der Figur 20 Bezug genommen. Wenn eine dieser Entscheidungen negativ ist, tritt das Programm durch eine Nein-Verzweigung des betreffenden Entscheidungsblocks aus und tritt in einen Aktionsblock ein, in welchem die Nulldurchgangszahl PHA im Speicher benutzt wird, um TIMTGO zu berechnen, wobei der Wert von KOCT als eine Adresse zur PH-Tabelle (TABPH) verwendet wird, in dem PHA gleich TABPH gesetzt wird (vergleiche Tabelle 2). Der Prozessor fährt nun fort, TIMTGO dadurch zu berechnen, daß TIMTGO gleich FINVAL,(dem Zündwinkel^ minus TABTP (die Offset-Korrektur der Tabelle 2, adressiert durch die Differenz zwischen PHA und PH) minus 8 χ TCLOCK (das gerade gelesene Zeitintervall) minus dem Wert von CORR gesetzt wird. CORR ist zu dieser Zeit entweder 0 oder 1, je nachdem, ob NEWTIM größer oder kleiner 31 war. Der Prozessor tritt dann in einen Entscheidungsblock CURFLG = 0 ein, in dem wiederum ein Test durchgeführt wird, um festzustellen, ob dies der

809824/0580

erste Stromlesewert ist. Sofern CURFLG nicht gleich 0 ist, was anzeigt, daß es der zweite Stromlesewert ist, dann erfolgt ein Einsprung in Figur 21 an der Anschlußstelle F, wobei in einen Aktionsblock eingetreten wird, in welchem der Prozessor die Thyristorpaar- und Brückenadresse an die Einrichtung 3, das Thyristorwähl- und Antriebsrichtungsregister 268 der Figur 11B, schreibt, in dem ein WDV3-Befehl über die Leitungen 270 ausgesendet wird und die Thyristorpaar- und Brückenadresse über die Leitungen 266 als Schreibdatenbits WDBO bis WDB7 vom Treiber 138 der Prozessor/Systemschnittstelle 4 gesendet wird. Die Thyristorpaar- und Brückenadressen kommen von einer als OCTF bezeichneten Tabelle im Speicher, die 12 separate Adresseneinsprungstellen, 6 für die Vorwärtsthyristorbrücke und 6 für die RUckwärtsthyristorbrücke, enthält. Die Plätze in der Tabelle OCTF werden durch den Inhalt des PH-Zählers adressiert, der das zu zündende Thyristorpaar und das Richtungskennzeichen DIRFLG spezifiziert, welches ein flag-Kennzeichen im Speicher ist, das angibt, ob die Vorwärts- oder die Rückwärtsbrücke zu zünden ist.

Es sei daran erinnert, daß die Zündung der Thyristoren tatsächlich nach der Durchführung der Berechnung von TIMTGO (d.h. im Anschluß an das Lesen des zweiten Stroms) stattfindet, es ist daher notwendig, die Thyristorpaar- und Brückenadresse zu ändern, um die richtigen Thyristoren zu zünden. Handelt es sich dagegen um einen ersten Stromlesewert, so ist es nicht wün sehenswert, die Thyristorpaar- und Brückenadresse zu ändern, da zu diesem Zeitpunkt kein Zünden erfolgt. Handelt es sich also nicht um den ersten Stromlesewert, so erfolgt ein Ein sprung in Figur 21 am Punkt G aus Figur 20, und die Aktualisierung der Thyristorpaar- und Brückenadresse wird umgangen.

Das Programm läuft nun in einen Entscheidungsblock TIMTGO < 16. Wenn TIMTGO kleiner als 16 ist, tritt das Programm durch eine Ja-Verzweigung aus und in einen Aktionsblock ein, in welchen der Prozessor die Zahl 16 zur Einrichtung 1, den Abwärts-

809824/0580

- TZ -

zähler, schreibt, in dem ein WDV1-Signal von der Prozessor/ Systemschnittstelle zusammen mit der Zahl 16 auf den Schreibdaten-Sammelleitungen WDBO bis WDB7 erzeugt wird, wie zuvor erläutert wurde. Der Grund für den Test TIMTGO < 16 besteht darin, daß ein minimaler Grenzwert für den Wert von TIMTGO gesetzt ist, um sicher zu stellen, daß ständig mindestens 4 Verzögerung vor der Erzeugung eines Unterbrechungssignals an den Datenprozessor vorhanden ist, so daß ein Umwandlungsbefehl zum Analog/Digitalwandler 80 gesendet wird, um die Durchführung einer neuen Umwandlung zu veranlassen.

Sofern in Figur 21 TIMTGO nicht kleiner als 16 ist, zweigt das Programm durch eine Nein-Verzweigung ab und tritt in einen Aktionsblock READ DEVICE 1 ein, in welchem der Prozessor wieder die Systemtaktbits ID1B0 bis ID1B7 liest. Das Programm tritt dann über einen Entscheidungsblock ID1B3 - ID1B7= NEWTIM in eine Schleife ein, die durch eine Nein-Verzweigung zurück zum Aktionsblock READ DEVICE 1 führt, und das Programm läuft so lange in dieser Schleife um, bis der Systemtakt gleich NEWTIM ist. Wenn diese beiden Werte gleich sind, ist es Zeit, den Abwärtszähler zu beladen, und das Programm nimmt eine Ja-Verzweigung und tritt in einen Aktionsblock ein, in dem der Prozessor nun TIMTGO in den Abwärtszähler 224 der Figur 9 schreibt.

Wie schon beschrieben, startet der Abwärtszähler, um TIMTGO abwärts gegen 0 zu zählen, wenn das nächste Taktsignal von 88 Mikrosekunden Dauer (vergleiche Figuren 9 und 10) auftritt, das dem Laden des Abwärtszählers folgt. Wenn der Abwärtszähler den Wert 0 erreicht, erzeugt der Prozessor wieder ein Unterbrechungssignal auf der Leitung 210 der Figur 9 und erzeugt auf diese Weise eine weitere Unterbrechung für den Prozessor, wie schon beschrieben wurde. Unmittelbar nach der Übertragung der Größe TIMTGO in den Abwärtszähler geht der Prozessor von der Anschlußstelle H in Figur 21 zur Anschlußstelle H in Figur 22 und tritt in einen Entscheidungsblock CURFLG = 0 ein.

809824/0580

In diesem Entscheidungsblock wird dann ein Test durchgeführt, um festzustellen, ob dies der erste Stromlesewert ist. Sofern es der erste Lesewert ist, tritt der Prozessor durch eine Nein-Verzweigung aus und in einen Aktionsblock ein, in dem der Platz CURFLG, das Stromlesekennzeichen gleich dem Wert 1 gesetzt ist, um anzugeben, daß der zweite Lesewert im nächsten Durchgang durch das Programm an der Reihe ist. Handelt es sich um den ersten Lesewert, so tritt das Programm aus dem Entscheidungsblock CURFLG = 0 durch eine Ja-Verzweigung aus und tritt in einen Aktionsblock ein, in dem der Reihenfolgezähler oder Sequenzzähler PH gleich PH + 1 gesetzt wird, wodurch die Thyristorpaaradresse erhöht wird, so daß das richtige Thyristorpaar bei der nächsten Berechnung von TIMTGO gezündet wird.

Der Prozessor tritt nun in einen Entscheidungsblock PH ^ 6 ein. Sofern PH größer als 6 ist, tritt das Programm durch eine Ja-Verzweigung aus und in einen Aktionsblock ein, in dem PH nun in Vorbereitung der Zündung des Thyristorzellenpaars, welches der PH-Adresse 1 entspricht, gleich dem Wert 1 gesetzt wird. Sofern andererseits PH nicht größer als 6 ist, wird PH nicht verändert, und das Programm tritt durch eine Nein-Verzweigung aus und in einen Aktionsblock ein, in dem der Platz CURFLG gleich 0 gesetzt wird, zur Vorbereitung auf den ersten Stromlesewert beim nächsten Durchgang durch das Programm. Die Unterbrechungssubroutine ruft nun eine Subroutine, die RDTACH bezeichnet ist, vergleiche Figur 24.

Es wird nun auf Figur 24 Bezug genommen, in der der Prozessor in eine Einsprungstelle START RDTACH zur READ-Tachometerroutine eintritt. In der Subroutine RDTACH liest der Prozessor zuerst die Eingangseinrichtung 1, den Systemtakt, in dem die ersten signifikantesten Bits (ID1B0-ID1B2) dieses Takts gelesen werden. Es sei daran erinnert, daß diese Bits ein 60°- Intervall der Eingangsspannung definieren, wenn die Auslesung durch den Prozessor vorgenommen wird. Der Prozessor tritt nun

809824/0580

-Pr-

in einen Entscheidungsblock PHOCT = ID1B0 - ID1B2 ein. In diesem Entscheidungsblock wird ein Test durchgeführt, um festzustellen, ob ein Phasennulldurchgang seit dem letzten Durchlauf durch die Subroutine stattgefunden hat. Dies wird durch einen Vergleich der drei signifikantesten Bits des 360°-Systemtakts (ID1B0-ID1B2) mit dem Platz PHOCT verwirklicht, der den Lesewert oder Wert des 60°-Intervalls vom vorausgegangenen Durchgang durch die Subroutine enthält. Eine Änderung in ID1B0-ID1B2 bedeutet, daß ein Nulldurchgang aufgetreten ist, und daß ein neuer Wert in PHOCT gespeichert werden soll, um diesen Speicherplatz für nachfolgende Tests zu aktualisieren. Dies wird in einem Aktionsblock durchgeführt, in den ein Eintritt von einer Nein-Verzweigung des Entscheidungsblocks PHOCT ist gleich ID1B0-ID1B2 erfolgt, in dem PHOCT gleich ID1B0-ID1B2 gesetzt wird. Hat andererseits keine Änderung bei den Nulldurchgängen stattgefunden, dann tritt das Programm durch eine Ja-Verzweigung aus und kehrt von dem Punkt zu Figur 22 zurück, den es verlassen hatte, um in einen Entscheidungsblock CURFLG = 1 einzutreten. JEs wird nun wieder auf Fig. 24 Bezug genommen, und es wird angenommen, daß eine Änderung in den Nulldurchgängen erfolgte, wodurch der Wert von ID1B0-ID1B2 geändert ist. Als Ergebnis tritt das Programm aus dem Entscheidungsblock PHOCT = ID1B0 - ID1B2 aus, wobei PHOCT in der zuvor angegebenen Weise gesetzt ist, und tritt in einen Aktionsblock ein, in welchem der Prozessor nun die Einrichtung 3, den Tachoimpulszähler, liest, in dem er die Bits ID3B0-ID3B7 und ID0B4 in den Prozessor liest. Unter Bezugnahme auf Fig. 7 sei daran erinnert, daß das Bit ID0B4 als dasjenige Bit identifiziert war, welches die Laufrichtung des Motors angibt. In diesem Aktionsblock wird der Wert des Tachoimpulszählers in den Prozessor gelesen, und das Vorzeichen dieses Werts wird gemäß dem Zustand von ID0B4 gesetzt. Der Wert des Tachoimpulszählers stellt als solcher entweder eine positive oder negative Zahl dar, die angibt, daß der Motor entweder in Vorwärts- oder in RUckwärtsrichtung läuft. Im vorliegenden System bewirkt die

809824/0580

2747A78

Adressierung der Eingabeeinrichtung 3 durch den 8 Bit-Multiplexor der Figur 4 auch, daß das Bit ID0B4 durch diesen Multiplexer gelesen und gleichzeitig mit den Bits ID3B0 bis ID3B7 in den Prozessor eingegeben wird.

In Figur 24 tritt der Prozessor nun in einen Aktionsblock ein, in dem der Tachometerlesewert der Summe der zuvor abgegriffenen Lesewerte hinzu addiert wird, in dem ID3B0-ID3B7 einem Platz CACTI hinzuaddiert wird, der als Tachozählerakkumulator im Speicher festgelegt ist. Es läßt sich daher er kennen, daß bei Jedem Durchgang durch die RDTACH-Subroutine die Tacholesewerte vom Tachoimpulszähler 88 als eine Summe im Speicherplatz CACTI akkumuliert werden. Der Prozessor schreitet dann in den nächsten Aktionsblock, in dem eine Zahl des Lesewertzählers CKNT im Speicher aktualisiert oder um den Wert 1 erhöht wird, wobei CKNT = CKNT + 1 gesetzt wird. Der Zweck des Zählers CKNT besteht darin, die Zahl der akkumulierten Lesewerte in CACTI zu verfolgen. Dies wird durch einen Entscheidungsblock CKNT = 3 im rechten oberen Teil der Figur 24 angezeigt, der einen Test durchführt, um festzustellen, ob 3 Lesewerte akkumuliert sind. Sofern CKNT nicht gleich 3 ist, werden die Drehzahlstetigkeitsberechnungen nicht durchgeführt, das Programm tritt daher durch eine Nein-Verzweigung aus und kehrt zur Unterbrechungssubroutine zurück, die es verlassen hat, um in den Entscheidungsblock CURFLG = 1 der Figur 22 einzutreten, wie erläutert wurde.

Es wird nun in Figur 24 angenommen, daß drei Lesewerte akkumuliert sind, wobei dann das Programm durch eine Ja-Verzweigung austritt und in einen Entscheidungsblock eintritt, in dem eine nichtverstetigte Motordrehzahl berechnet wird. Dies wird dadurch bewirkt, daß der Platz TEMP im Speicher gleich der Summe der über die letzten zwei Durchgänge akkumulierten Tachoimpulse gesetzt wird. Dies ist die mittlere Motordrehzahl. Die Summe wird dadurch verwirklicht, daß TEMP=CACT gesetzt wird, wobei

809824/0580

CACT einen Speicherplatz darstellt, der die alte Summe der Tachometerdrehzahllesewerte mit dem Speicherplatz CACTI speichert, welcher die Summe der neuen Tachometerlesewerte enthält. In diesem Aktionsblock wird der Speicherplatz CACT auch gleich CACTI gesetzt, so daß er die Summe der alten Lesewerte reflektiert oder wiedergibt. Ferner wird CACTI gleich dem Wert 0 gesetzt, so daß CACTI zur Akkumulierung der Summe der nächsten Lesewerte in nachfolgenden Durchgängen ausgelöst werden kann. Ferner wird ein Drehzahl-Kennzeichen SPDFLG auf eine binäre 0 gebracht. SPDFLG wird benutzt, wie noch erläutert wird, um dem Prozessor mitzuteilen, ob Drehzahlreglerberechnungen durchgeführt werden sollen oder die Drehzahlregle rberechnungen ausgelassen werden sollen. Wenn SPDFLG gleich Null ist, gibt dieses Kennzeichen dem Programm an, daß die Drehzahlreglerberechnungen ausgelassen werden sollen. Das Programm schreitet dann in den nächsten Aktionsblock der Fig.24, in dem eine stetige Drehzahl berechnet wird. Dies wird dadurch bewirkt, daß ein Speicherplatz TACSMD = Platz TEMP-TACSUM gesetzt wird. Zusätzlich wird in diesem Aktionsblock ein Speicherplatz TACSUM gleich TACSUM + TACSMD gesetzt. Der Platz TACSUM enthält einen Wert, der proportional zu der stetigeren Drehzahl ist, und TACSMD ist die Drehzahlrate, die eine Ableitung von TACSUM ist. Das Programm fährt nun fort, ^die Geger.elektromotorische Kraft CEMF zu

berechnen, die nachfolgend bei der Berechnung der Motorklem men^,spannung VT benutzt wird. CEMF wird dadurch berechnet, daß ein Platz CEMF im Speicher gleich KV, multipliziert mit dem Speicherplatz TEMP, gesetzt wird. KV ist eine Konstante, die im Speicher gespeichert ist und einen Wert besitzt, der aus der Formel KV = CEMF (VOLTS), dividiert durch Umdrehungen pro Minute, abgeleitet ist.

Wenn die Drehzahlberechnungen nun angeschlossen sind, kehrt der Prozessor zur Unterbrechungsubroutine in Figur 22 zurück und tritt in den Entscheidungsblock CURFLG = 1 ein. In diesem Entscheidungsblock führt das Programm keine Strom-Drehzahl-

809824/0580

reglerberechnungen aus, wenn CURFLG gleich 1 ist, wodurch angezeigt wird, daß dies der zweite Stromlesewert ist. Das Programm nimmt dann eine Ja-Verzweigung, die zur Stelle J am oberen Ende der Figur 22 eintritt, in der die Zwischenregister wieder hergestellt werden, wie beschrieben wurde, und das Programm zum Hauptprogramm an der Unterbrechungsstelle in Figur 15 zurückkehrte. Es soll jedoch angenommen werden, daß CURFLG nicht gleich 1 ist, wodurch angezeigt wird, daß dies der erste Stromlesewert ist, und der Prozessor tritt dann in eine Anschlußstelle I der Figur 23 ein, in der das Drehzahl-Kennzeichen SPDFLG gleich SPDFLG + 1 gesetzt wird; In einem Entscheidungsblock SPDFLG = 1 wird nun ein Test durchgeführt, um festzustellen, ob das Drehzahl-Kennzeichen gesetzt ist. Wenn das Drehzahl-Kennzeichen gesetzt ist, werden Drehzahlreglerberechnungen durch das Programm durchgeführt, welches durch eine Ja-Verzweigung dieses Entscheidungsblocks austritt und in einen Aktionsblock eintritt, um einen Drehzahlfehler zu berechnen.

Der Drehzahlfehler wird dadurch berechnet, daß ein Platz ERRACT im Speicher, der gleich dem Speicherplatz zur Speicherung des Drehzahlfehlers ist, gleich dem Inhalt des Platzes CHALF, dem Drehzahlsollwert, minus dem Inhalt des Platzes CACT, der alten Summe der Drehzahllesewerte oder der Drehzahl vor der Verstetigung, gesetzt wird. Beim Weiterschreiten durch das Programm, löst der Prozessor nun die Berechnung des Stromsollwerts aus, wobei gesetzt wird: Speicherplatz ERRACT=G3 x ERRACT -G4 χ TACSMD, G3 und GA sind Reglerverstärkungen, die gemäß dem speziellen Antriebsmotor gesetzt sind, um die gewünschte Drehzahlantwort abzugeben. In dieser AusfUhrungsform wurden Werte G3 = 1 und G4 = 16 verwendet.

Der Prozessor fährt nun fort, den Stromsollwert zu berechnen, wobei ein Wert TDESI = TDESI + ERRACT gesetzt wird. Das Programm läuft nun weiter in einen Entscheidungsblock TDESI > CURLMP am oberen Ende der Figur 23. Im vorliegenden Antriebssystem wird

809824/0580

ein maximaler Grenzwert für den Motorstrom festgelegt, es wird daher ein Test durchgeführt, um festzustellen, ob der Wert von TDESI, der berechnete Motorstrom, größer oder kleiner als die festgelegten Stromgrenzwerte CURLMP und CURLMN sind. CURLMP ist der positive Stromgrenzwert, und CURLMN ist der negative Grenzwert, wie in einem Entscheidungsblock TDESI > CURLMN der Figur 23 angegeben ist. Sofern TDESI größer als CURLMP ist, tritt das Programm durch eine Ja-Verzweigung aus und tritt in einen Aktionsblock ein, in welchem TDESI gleich dem maxinalen Stromgrenzwert CURLMP gesetzt wird. Ist andererseits CURLMP nicht größer als TDESI, so tritt das Programm durch eine Nein-Verzweigung aus und in einen Entscheidungsblock TDESI ■<" CURLM ein. Sofern dieser Test positiv ist, tritt das Programm durch eine Ja-Verzweigung aus, in der TDESI gleich CURLMN gesetzt wird. Sofern andererseits der Test negativ ist, tritt das Programm durch eine Nein-Verzweigung aus und in einen Aktionsblock ein, in welchem der Stromänderungsollwert nun berechnet wird. Der Stromänderungssollwert wird dadurch berechnet, daß ein Platz im Speicher , der SPDESI bezeichnet ist (Stromsollwertänderung) gleich TDESI (dem berechneten Stromsollwert) minus DESI (Stromsollwert) gesetzt wird und die Differenz durch 3 geteilt wird. Der Divisor 3 wird verwendet, um die Durchschnittsbildung des Stromänderungssollwerts über 3 Durchgänge durch das Stromreglerberechnungsprogramm für jede Drehzahlreglerberechnung in Betracht zu ziehen.

Für den Stromänderungssollwert SPDESI wird ebenfalls ein Stromänderungsgrenzwert (current rate limit) festgelegt. Dies wird dadurch bewirkt, daß das Programm nun in einen Entscheidungsblock SPDESI y- RTLMP eintritt, in dem ein Test durchgeführt wird, um festzustellen, ob SPDESI größer als RATLMP ist, was eine positive Änderungsgrenze darstellt. Sofern es größer ist, dann tritt das Programm durch eine Ja-Verzweigung in einen Aktionsblock SPDESI => RATLMP, der die maximale positive Änderungsgrenze für SPDESI festlegt. Ist andererseits SPDESI kleiner als RATLAMP, dann tritt das Programm durch eine Nein -

809824/0580

Verzweigung aus und tritt in einen Entscheidungsblock SPDESI <. RATLMN ein. In diesem Entscheidungsblock tritt das Programm, sofern SPDESI kleiner als RATLMN ist, durch eine Ja-Verzweigung aus, wodurch SPDESI=RATLMN gesetzt wird und eine minimale Änderungsgrenze hergestellt wird. Sofern SPDESI nicht kleiner als RATLMN ist, dann tritt das Programm durch eine Nein-Verzweigung aus und tritt in die Stelle J der Figur 22 ein, in der die zuvor bewahrten Prozessorregister wieder hergestellt werden und das Programm an der Unterbrechungsstelle zurück zum Hauptprogramm zurückkehrt, wie zuvor beschrieben wurde.

Es wird weiter in Figur 23 auf den Entscheidungsblock SPDFLG = 1 Bezug genommen. Sofern SPDFLG gleich 1 ist, zeigt dies an, daß die Drehzahlreglerberechnungen ausgelassen werden sollen, so daß das Programm von diesem Block durch eine Nein-Verzweigung austritt und zur Stelle J der Figur 22 zurückkehrt, wie gerade beschrieben wurde.

Es wird nun auf Figur 16, und zwar den Entscheidungsblock erster Stromlesewert CURFLG = 0 Bezug genommen, in dem ein Test durchgeführt wird, um festzustellen, ob das Programm den ersten oder den zweiten Stromlesewert nimmt. Wenn CURFLG nicht gleich Null ist, zeigt dies an, daß der erste Stromlesewert gerade genommen wurde, wie schon erläutert wurde, daß der zweite Stromlesewert genommen werden soll, und daß die Stromreglerberechnungen durchgeführt sind. Unter dieser Bedingung tritt der Prozessor nun durch eine Nein-Verzweigung an der Anschlußstelle C aus und tritt in Figur 18 ein.

Die erste in Figur 18 stattfindende Operation besteht darin, daß der Prozessor einen "Lies Einrichtung 5"-Befehl sendet, um den Analog/Digitalstromwandler 80 auszulesen und die Bits ID5B0-ID5B7 im Speicherplatz CRNT zu speichern, wobei dieser Speicherplatz zur Speicherung des tatsächlichen Motorstroms oder des Ist-Wert des Motorstroms dient. Der Prozessor tritt

809824/0580

2747478

nun in einen Aktionsblock und berechnet den Stromfehler dadurch, daß der Speicherplatz IDIFF gleich dem Speicherplatz DESI, den Stromsollwert, minus CRNT, den tatsächlichen Motorstrom, gesetzt wird. In einem Entscheidungsblock IDIFF ^ + IDLIM wird ein Test durchgeführt, um festzustellen, ob der Stromfehler größer als ein positiver Stromfehlergrenzwert ist, der durch die Konstante + IDLIM gegeben ist. Sofern IDIFF größer als + IDLIM ist, zweigt das Programm durch einen Ja-Ausgang ab und tritt in einen Aktionsblock, in dem ein IDIFF gleich + IDLIM gesetzt wird. Sofern andererseits IDIFF nicht größer als + IDLIM ist, tritt das Programm durch eine Neinverzweigung aus und tritt in einen Entscheidungsblock IDIFF - IDLIM ein. In diesem Block wird dieselbe Art von Entscheidung getroffen, um festzustellen, ob IDIFF kleiner als ein negativer oder minimaler Stromfehlergrenzwert ist. Ist dies der Fall, tritt das Programm durch eine Ja-Verzweigung aus, in der IDIFF gleich - IDLIM gesetzt wird. Ist andererseits IDIFF nicht größer als-IDLIM, tritt das Programm durch eine Nein-Verzweigung aus und tritt in einen Aktionsblock ein, in dem die Motorklemmenspannung durch den Regler berechnet wird.

Die Motorklemmenspannung wird dadurch berechnet, daß ein Speicherplatz VR, der einen mittleren Wert bei der Berechnung darstellt, gleich (G1 χ IDIFF) - (G2 χ IDIFFO) gesetzt wird. Die Verstärkungen G1 und G2 wurden oben festgelegt. Die Verstärkung 1 (G1) für den diskontinuierlichen Strombetrieb ist normalerweise das 2- bis 3-fache des Werts für den kontinuierlichen Strombetrieb, und die Verstärkung 2 ist für den diskontinuierlichen Strombetrieb gleich 0. Der Term IDIFFO stellt einen Speicherplatz im Speicher dar, der den alten Wert von IDIFF speichert. Das Programm schreitet dann zu einem Entscheidungsblock DIRFLG = 0 fort. In diesem Entscheidungsblock wird ein Test vorgenommen, um festzustellen, ob die Vorwärtsbrücke gezündet werden soll, wobei der Zustand der Größe DIRFLG ge -testet wird, die ein Kennzeichen im Speicher darstellt, welches

809824/0580

sz

angibt, welche Brücke gezündet werden soll. Wenn DIRFLG nicht gleich Null 1st, wodurch angezeigt wird, daß die Thyristoren der Rückwärtsbrücke gezündet werden sollen, erfolgt der Ausgang durch eine Nein-Verzweigung und VR wird gleich VRO-VR gesetzt, wobei VRO von einem Platz im Speicher herkommt, der den alten Wert von VR speichert. Sofern DIRFLG gleich 0 ist, wodurch angezeigt wird, daß die Thyristoren der Vorwärtsbrücke gezündet werden sollen, tritt das Programm durch eine Ja-Verzweigung in einen Aktionsblock, in dem VR gleich VRO + VR gesetzt wird.

Bei Vollendung der Berechnung von VR tritt das Programm in einen Entscheidungsblock VR > VRLIMP. Es gibt zwei Konstanten (VRLIMP und VRLIMN), die im Speicher gespeichert sind und positive und negative Grenzwerte für das Maximum und das Minimum der berechneten Spannung angeben. Sofern VR größer als VRLIMP ist, erfolgt ein Ausgang von diesem Entscheidungsblock durch eine Ja-Verzweigung in einen Aktionsblock, in dem VR gleich VRLIMP gesetzt wird. Andererseits wird, sofern VR nicht größer als VRLIMP ist, eine Nein-Verzweigung genommen, und es erfolgt ein Einsprung in einen Entscheidungsblock VR -< VRLIMN. In diesem Block wird eine Ja-Verzweigung genommen, in der VR gleich VRLIMN gesetzt wird, sofern VR kleiner als VRLIMN ist. Ist dies nicht der Fall, wird eine Nein-Verzweigung genommen, und VRO, der Platz zur Speicherung des alten Werts von VR, wird durch das Setzen von VRO = VR aktualisiert.

Das Programm tritt nun in die Stelle D ein, wobei es Figur 18 verlässt und in die Stelle D der Figur 19 eintritt. Beim Eintreten in Figur 19 tritt der Prozessor in einen Entscheidungsblock MODFLG = 0 ein, in dem ein Test durchgeführt wird, um festzustellen, ob das System im kontinuierlichen oder diskontinuierlichen Strombetrieb arbeitet. Sofern MODFLG nicht gleich 0 ist, zeigt dies an, daß das System im kontinuierlichen Betrieb arbeitet. Der Prozessor tritt dann aus einer Nein-

809824/0580

Verzweigung aus und tritt in einen Entscheidungsblock DIRFLG = 0 ein. Im Flußdiagramm der Figur 19 wird die Entscheidung getroffen, ob es passend ist, die Richtung des Motors umzukehren. Das Kriterium für die Richtungsumkehr des Motors besteht darin, daß das System im diskontinuierlichen Strombetrieb arbeiten muß und das Vorzeichen des Stromsollwerts (DESI) dem Richtungs-Kennzeichen (DIRFLG) entgegen gesetzt sein muß. Diese Bestimmung der Stromumkehr wird folgendermaßen erläutert. Sofern der Entscheidungstest MODFLG = 0 positiv ist, tritt der Prozessor durch eine Ja-Verzweigung aus und zeigt damit einen diskontinuierlichen Betrieb in einem Vorzeichen des Entscheidungsblocks DESI OPP DIRFLG an. Im letzteren Entscheidungsblock wird die Feststellung getroffen, ob DESI der Größe DIRFLG entgegengesetzt ist. Sofern DESI nicht entgegengesetzt ist, wird eine Nein-Verzweigung genommen, und das Programm tritt in den Entscheidungsblock DIRFLG = 0, wie schon beschrieben wurde. Wenn jedoch DESI der Größe DIRFLG entgegengesetzt ist, nimmt das Programm eine Ja-Verzweigung und tritt in einen Aktionsblock, in dem das Richtungs-Kennzeichen DIRFLG gegenüber dem augenblicklichen Zustand umgekehrt wird. Wie in diesem Aktionsblock gezeigt ist, wird, wenn DIRFLG gleich dem Wert 1 gesetzt ist, dadurch angezeigt, daß der Strom in der Rückwärtsbrücke und nicht in der Vorwärtsbrücke fließt. Wenn DIRFLG gleich 0 gesetzt ist, dann wird die VorwärtsbrUcke gezündet. Das Programm läuft nun weiter in den Entscheidungsblock DIRFLG = 0, um die relative Polarität der Größe CEMF und der Spannung von der Brücke festzustellen. Sofern die RUckwärtsbrücke gezündet werden soll, wird die Nein-Verzweigung von diesem Entscheidungsblock genommen, und es erfolgt ein Einsprung in einen Aktionsblock, in dem die gewünschte Klemmenspannung VT dadurch berechnet wird, daß VT = CEMF (die Gegen-EMK) minus VR (die Motorspannung, da die Polaritäten entgegengesetzt sind) gesetzt wird. Wenn die Vorwärtsbrücke gezündet werden soll, wie durch DIRFLG = 0 angezeigt wird, dann erfolgt ein Einsprung durch den Ja-Zweig in einen Aktionsblock, in dem die gewünschte Motorklemmenspannung VT dadurch berechnet

809824/0580

wird, daß VT = CEMF + VR gesetzt wird, um die richtige Polarität zu liefern.

Im vorliegenden System sind der Motorklemmenspannung positive und negative Grenzwerte auferlegt, die der Berechnung von VT unmittelbar folgenden Tests müssen also bestimmen, ob VT gleich oder kleiner als die positiven und negativen Grenzwerte ist. Der erste Entscheidungsblock nach der Berechnung von VT hat zum Inhalt VT > VTLIMP. Sofern VT über dem positiven Grenzwert liegt, wird ein Ja-Zweig in einen Aktionsblock genommen, in dem VT gleich dem maximalen positiven Grenzwert VTLIMP gesetzt wird. Sofern andererseits VT kleiner als VTLIMP ist, wird eine Nein-Verzweigung genommen, und ein ähnlicher Test für VT < VTLIMN ausgeführt. Sofern VT kleiner als die minimale Grenze ist, wird eine Ja-Verzweigung genommen, und VT gleich VTLIMN gesetzt. Sofern dies nicht der Fall ist, wird eine Nein-Verzweigung vom Entscheidungsblock VT <C VTLIMN genommen und ein Einsprung in einen Aktionsblock der Fig. 19 vorgenommen, in welchem der Zündwinkel FINVAL zur Erzeugung der gewünschten VT aus der Wertetabelle genommen wird, die aufgrund der zuvor angegebenen Beziehung

FINVAL = 245,8 COS"¹ (3VT/ 1f V^)

berechnet 1st, wie oben angegeben ist. Es sei daran erinnert, daß diese Werte der Größe FINVAL oben geschildert und in Tabelle 1 dargestellt sind. Diese Art des Einsprungs in eine Tabelle ist bekannt und stellt eine geradlinige Art dar, die Tabelle mit einer Adresse zu adressieren, die durch den Wert von VT angegeben ist, und wobei der Wert des adressierten Platzes als Zündwinkel FINVAL benutzt wird.

Das Programm verläset nun Figur 19 an der Anschlußstelle E und tritt in die Anschlußstelle E der Figur 20 ein, in der der Systemtakt durch den Prozessor in einer schon geschilderten Weise ausgelesen wird. Das Programm setzt seine Ausführung in Figur 20 nicht fort und kehrt bei seiner Ausführung schließlich

809824/0580

zurück zur Unterbrechungsstelle des Hauptprogramms In der schon geschilderten Welse.

Nachdem die Erfindung In Einzelheiten beschrieben ist, läßt sich würdigen, daß die Gesamtstruktur und das Gesamtverfahren des vorliegenden Systems ein Hauptprogramm umfasst, das kontinuierlich in einer Schleife umläuft, um die Drehzahlreferenzschalter und die Motorrichtungsschalter auszulesen und den Geschwindigkeitssollwert für den Motor zu berechnen. Das Unterbrechungsprogramm erhält die Drehzahlsollwertdaten vom Hauptprogramm und liest die Motordrehzahl, den Ankerstrom und die Zeit, die durch den 360°-Systemtakt gemessen werden. Das Unterbrechungsprogramm berechnet ferner den gewünschten Zündwinkel der Thyristoren und steuert den Prozessor, daß dieser Daten, deren Wert proportional zum Zündwinkel ist, an einen Zähler im System, und ein Adressenwort an eine Thyristorwählanordnung sendet, um die Generatoren von Steuerimpulsen für die direkte digitale Zündung der Thyristoren, die durch die Adressendaten ausgewählt sind, zu veranlassen, ein umkehrbares Dreiphasen-Motorantriebssystem zu regeln und zu steuern. Das Programm ist mit dem Zünden der Thyristoren dadurch synchronisiert, daß eine Unterbrechung bei jedem Thyristorzündvorgang erzeugt wird, um die Reglerberechnungen zu starten, um den Zähler zur richtigen Zeit zu beladen, um dadurch die ZUndzeit für einen nächsten, zu zündenden Thyristor zu steuern.

Der Prozessor des Systems liest den Ankerstrom zweimal pro 60 elektrischen Graden aus. Eine erste Ankerstromauslesung wird zu einer vorgegebenen Zeit (z.B. 4 Grad) bevor der nächste Thyristor gezündet werden soll, vorgenommen. Diese erste Stromauslesung bzw. Stromlesewert wird verwendet, um die Art des Stromreglerbetriebs (kontinuierlich oder diskontinuierlich) zu bestimmen. Eine zweite Stromauslesung bzw. Stromlesewert wird vorgenommen, und die Reglerberechnungen werden ungefähr 20° nach der vorausgegangenen Zündung eines Thyristors gestartet.

809824/0580

der zweite Stromlesewert wird durch das Stromreglerprogramm als Stromriickkopplung zur Steuerung des Gesamtstromreglers verwendet.

Es wurde ein Regel- und Steuersystem zur Regelung einer Last, z.B. eines Gleichstrommotors beschrieben, welches sich der Vorteile eines Prozessors, z.B. eines Mikrocomputers,bedient und die Möglichkeiten bekannter analoger Regel- und Steuersysteme weit übertrifft, wobei nur begrenzte zusätzliche Ausgaben erforderlich sind.

809824/0580

Claims (1)

1. Vl-

   2747478

   U'138-21-DSA-2'112-2*113 General Electric Company

   Patentansprüche

   1. Verfahren zur Steuerung oder Regelung eines Gleichstrommotors in einem einen Datenprozessor enthaltenden System, der zur Berechnung eines Zündwinkels programmiert ist, um einen Zündimpuls zur Zündung eines steuerbaren Gleichrichters zu erzeugen, der zwischen einer Wechselstrom quelle und dem Gleichstrommotor liegt, um dessen Drehzahl zu regeln,

   dadurch gekennzeichnet, daß in dem Prozessor Parameter gespeichert werden, die proportional zur gewünschten Motordrehzahl und den gewünschten Zündwinkeln sind,

   daß ein Unterbrechungssignal an den Prozessor geliefert wird,

   daß der Prozessor als Antwort auf das Unterbrechungssignal einen der tatsächlichen Motordrehzahl proportionalen Wert und einen dem Motorstrom proportionalen Wert abliest,

   809824/0580

   einen dem Zündwinkel proportionalen Wert berechnet, der durch die kombinierten Differenzen zwischen der gewünschten Motordrehzahl und der tatsächlichen Motordrehzahl und einen Wert festgelegt wird, der proportional zum zuvor ausgelesenen Motorstrom und dem zuletzt ausgelesenen Motorstrom und zuvor berechneten Differenzen der kombinierten Differenzen ist, daß der Prozessor ferner in Abhängigkeit des Unterbrechungssignals einen der gespeicherten Zündwinkel auf der Grundlage des berechneten Werts auswählt, einen Zündimpuls zur Zündung eines Gleichrichters zu einer Zeit erzeugt, die durch den Wert des gewählten Zündwinkels festgelegt ist, und die letzten beiden Schritte wiederholt und dabei den Zündimpuls als Unterbrechungssignal verwendet.

   2. Verfahren nach Anspruch 1,
   dadurch gekennzeichnet, daß der die Erzeugung des Zündimpulses betreffende Verfahrensschritt das Voraussetzen des gewählten Zündwinkels in einen Zähler, das Zählen des Zählerinhalts mit einer vorgegebenen Geschwindigkeit oder Rate und das Erzeugen des Zündwinkels einschließt, wenn der Zähler einen vorgegebenen Zählwert erreicht.

   3. Verfahren nach Anspruch 1 oder 2,
   dadurch gekennzeichnet, daß der Prozessor in Abhängigkeit vom Unterbrechungssignal derart gesteuert wird, daß er Zeichen (indicia) ausliest, die von der Wechselstromquelle abgeleitet sind und einen Wert besitzen, der ein Zeitintervall der Wechselstrom quelle bezeichnen, daß der Prozessor in Abhängigkeit vom Unterbrechungssignal ferner einen der gespeicherten Zündwinkel auf der Basis des berechneten Werts, und einen durch die Zeichen (indicia) vorgegebenen Gleichrichter auswählt, der gezündet werden soll, und den Wert der

   809824/0580

   - 3 - 2747478

   ausgelesenen Zeichen (indicia) um eine festgelegte Größe ändert, um einen nächsten, zu zündenden Gleichrichter auszuwählen.

   U. Steuer- und Regelsystem zum Zünden eines steuerbaren Gleichrichters zwischen einer Wechselstromquelle und einem Gleichstrommotor, in Abhängigkeit von einem Zündimpuls, der dem Gleichrichter zugeführt wird, gekennzeichnet durch einen Datenprozessor (10), der gemäß seiner Programmierung selektiv Betriebsparameter ausliest, die von dem System geliefert werden, wobei die Parameterwerte, die propor tional zur gewünschten Motordrehzahl, der tatsächlichen Motordrehzahl und dem Motorstrom sind, Zeichen (indicia) enthalten, die für das Phasenintervall der Wechselstrom quelle kennzeichnend sind, wobei der Prozessor die Parameter und Zeichen (indicia) verarbeitet und einen digitalen Wert berechnet, der proportional zum Zündwinkel ist, um einen Zündimpuls zum Zünden eines Gleichrichters zu erzeugen,

   Takteinrichtungen (60) zur Erzeugung eines Taktsignals mit einer vorgegebenen Frequenz, die eine Phasendetektoreinrichtung enthalten, die an eine Wechselstromquelle (106) angeschlossen sind und digitale Signale zum Prozessor (10) liefern, die für das Phasenintervall der Wechselstrom quelle (106) definierende Zeichen (indicia) kennzeichnend sind, wobei die Takteinrichtungen (60) Zündlogik ein schließlich Zählereinrichtungen (170, 168, 174) enthalten, die vom Prozessor (10) einen berechneten digitalen Wert zugeführt erhalten, der proportional zum Zündwinkel und vom

   Taktsignal abhängig ist, um die vorgegebene Frequenz zu zählen, daß die Zündlogik einen Zündimpuls zum Zünden des Gleichrichters (16) erzeugt, wenn der Zähler einen bestimmten Zählwert erreicht, und ferner dem Prozessor (10) signalisiert, selektiv die Parameter und Zeichen (indicia) auszulesen und den dem ZUndwinkel proportionalen Wert zur

   809824/0580

   2747478

   nächsten Gleichrichterzündung zu berechnen.

   Steuer- und Regelsystem nach Anspruch 4, dadurch gekennzeichnet, daß die Zeichen (indicia) erste digitale Signale, die das Phasenintervall der Wechselstromquelle (106) kennzeichnen, und zweite digitale Signale enthalten, die einen Zeitpunkt innerhalb des Phasenintervalls kenn zeichnen, zu dem der Prozessor die Zeichen liest, und daß die ZUndlogik (72) eine zweite Zählereinrichtung (224) zum Empfang des ersten digitalen Werts vom Prozessor (10) an dem durch den zweiten digitalen Wert festgelegten Zeitpunkt enthalten, daß die zweite Zählerein richtung (224) auf das Taktsignal anspricht und mit dieser vorbestimmten Frequenz oder Geschwindigkeit (Rate) zählt, und daß die ZUndlogik (72) einen Zündimpuls zum Zünden des Gleichrichters (16) und ein Unterbrechungssignal an den Prozessor (10) erzeugt, um dem Prozessor (10) mitzuteilen, daß er selektiv die Parameter und Zeichen (indicia) ausliest.

   Steuer- und Regelsystem nach Anspruch 4, das zur Zündung von entgegengesetzt gepolten steuerbaren Gleichrichtern in einem reversiblen Brückengleichrichter in beiden Polaritäten dient, wobei der Brückengleichrichter zwischen einer Wechselstromquelle und einem Gleichstrommotor angeordnet ist und das Zünden in Abhängigkeit von einem ZUndimpuls erfolgt, der selektiv den Gleichrichtern zugeführt wird, um die Drehzahl und die Richtung der Motordrehung zu regeln,

   dadurch gekennzeichnet, daß Wähleinrichtungen (84) an den reversiblen Brtickengleichrichter (96, 98) angeschlossen sind, um eine berechnete Gleichrichteradresse vom Prozessor (10) zu empfangen, wenn die Wähleinrichtungen (84) vom Prozessor (10) adressiert sind.

   809824/0580

   - 5 - 2747478

   7. Verfahren zum Ableiten eines einem Zündwinkel proportionalen Werts, um einen Zündimpuls zum Zünden steuerbarer Gleichrichter zu erzeugen, die zwischen einer Wechselstromquelle und einem Gleichstrommotor liegen, um den Leistungstransfer von der Wechselstromquelle zum Gleichstrommotor zu regeln, wobei ein Datenprozessor vorgesehen und programmiert ist, um Systemparameter auszulesen und Berechnungen durchzuführen, dadurch gekennzeichnet,

   daß mit der Wechselstromquelle synchronisierte Zeichen (indicia) erzeugt werden, die einen einem Phasenintervall der Wechselstromquelle proportionalen ersten Wert, der von den Phasennulldurchgängen der Wechselstromquelle abgeleitet ist, und einen mit dem ersten Wert synchronisierten zweiten Wert kennzeichnen, der einen ZeitZuwachs innerhalb des Phasenintervalls angibt,

   daß der Prozessor ausgesteuert wird, um selektiv Systemparameter auszulesen, die proportional zur gewünschten Motordrehzahl, der tatsächlichen Motordrehzahl und dem Motorstrom und dem Zeichen (indicia) sind,

   daß im Prozessor ein Wert berechnet wird, der einen Zeitpunkt zur Benutzung eines berechneten Zündwinkels dadurch festlegt, daß der zweite Wert mit einer vorgegebenen, der Systemberechnungszeit proportionalen Konstanten verglichen wird,

   daß im Prozessor aus den vom Prozessor ausgelesenen Systemparametern ein Wert berechnet wird, der proportional zu einer geforderten Motorklemmenspannung ist,

   daß im Prozessor gemäß dem Wert der berechneten Motorklemmenspannung ein Wert ausgewählt wird, der proportional zum ZUndwinkel ist,

   daß im Prozessor vom ersten Wert eine Adresse eines zu zündenden Gleichrichters abgeleitet wird,

   809824/0580

   - 6 - 2747478

   daß im Prozessor gemäß dem Wert der berechneten Motorklemmenspannung ein Zündwinkel ausgewählt wird,

   daß der Wert des zur Benutzung des Zündwinkels berechneten Zeitpunkts wiederholt mit dem zweiten Wert verglichen wird, um einen Vergleich zu erhalten,

   daß die Größe des Zündwinkels inkrementell geändert wird, wobei zu einer Zeit gestartet wird, zu der der Vergleich durchgeführt ist, und

   daß ein Zündimpuls zum Zünden eines Gleichrichters erzeugt wird, der durch die abgeleitete Adresse gekennzeichnet ist, wenn die Größe des Zündwinkels einen bestimmten Wert erreicht.

   8. Verfahren zur Regelung der Verstärkung eines digitalen Regelsystems mit geschlossenem Regelkreis in kontinuierlichem und diskontinuierlichem Strombetrieb, wobei das Regelsystem einen Gleichstrommotor und einen Datenprozessor enthält, in dem Werte gespeichert sind, und der programmiert ist, um einen Zündwinkel aus Systemparametern zu berechnen, die proportional zu der gewünschten Motordrehzahl, tatsächlichen Motordrehzahl und dem Motorstrom sind, um einen Zündimpuls zum Zünden eines Gleichrichters zu erzeugen, der zwischen einer Wechselstromquelle und einem Gleichstrommotor liegt, um die Leistungsübertragung zwischen der Wechselstromquelle und dem Gleichstrommotor zu regeln,
   dadurch gekennzeichnet,

   daß der Motorstrom ein erstes Mal in den Prozessor eingelesen wird,

   daß dieser Motorstrom im Prozessor mit einem gespeicherten Wert verglichen wird, der proportional zu einem vorgegebenen Strom ist, wobei gemäß den Ergebnissen dieses Vergleiches eine der beiden System-Strombetriebsarten eingestellt wird,

   809824/0580

   daß im Prozessor gemäß der eingestellten Strombetriebsart ein gespeicherter Wert ausgewählt wird, der proportional zu einer vorgegebenen Systemverstärkung ist,

   daß nach einer vorgegebenen Verzögerung dem Prozessor signalisiert wird, selektiv die Systemparameter auszulesen und auch den Motorstrom ein zweites Mal abzulesen, einen Wert aus den Systemparametern und der gewählten Systemverstärkung zu berechnen, der proportional zu einer geforderten Motorklemmenspannung ist, und einen gespeicherten digitalen Wert unter Verwendung des durch die berechnete Motorklemmenspannung spezifizierten Werts auszuwählen, der proportional zu dem Zündwinkel ist,

   daß die Größe des gewählten Zündwinkels inkrementell geändert wird, und daß ein Zündimpuls zum Zünden des Gleichrichters geliefert wird, wenn die Größe des Zündwinkels einen bestimmten Wert erreicht.

   Verfahren zur Steuerung der Motordrehrichtung eines Gleichstrommotors in einem Regel- und Steuersystem mit geschlossenem Regelkreis, das in kontinuierlichem und in diskontinuierlichem Strombetrieb arbeiten kann und einen Datenprozessor enthält, in dem Werte gespeichert sind, und der zur Berechnung eines Zündwinkels aus den Systemparametern programmiert ist, die dem Prozessor geliefert werden und proportional zur gewünschten und zur tatsächlichen Motordrehzahl und zur gewünschten und tatsächlichen Drehrichtung des Motors sind, wobei das System einen Motorstrom umkehrbarer Polarität aufweist, um einen ZUndimpuls zur Zündung eines ausgewählten Gleichrichters in einer reversiblen Brücke zu erzeugen, die zwischen einer Wechselstromquelle und dem Gleichstrommotor liegt,
   dadurch gekennzeichnet,

   daß der Prozessor angesteuert wird, um selektiv die Systemparameter auszulesen und auch den Motorstrom ein erstes Mal abzulesen,

   809824/0580

   daß im Prozessor ein gewünschter Motorstrom aus den Motordrehzahlparametern berechnet wird,

   daß der Motorstrom im Prozessor mit einem gespeicherten Wert verglichen wird, der proportional einem vorgegebenen Strom ist, wobei eine der beiden Strombetriebsarten gemäß dem Ergebnis des Vergleichs als ein erstes Kriterium für die Motorrichtungsumkehr eingestellt wird,

   daß dem Prozessor nach einer vorgegebenen Verzögerungszeit signalisiert wird,

   selektiv die Systemparameter zu lesen und auch den Motorstrom ein zweites Mal auszulesen,

   die Polaritäten des zuvor berechneten gewünschten Motorstroms und eines zuvor eingestellten Werts, der den zur Zeit gewählten Gleichrichter angibt, zu vergleichen und, sofern die Polaritäten entgegengesetzt sind, ein zweites Kriterium für die Motor-Richtungsumkehr zu schaffen,

   einen entgegengesetzten Gleichrichter zum Zünden auszuwählen, sofern das erste aufgestellte Kriterium die diskontinuierliche Strombetriebsart kennzeichnet und das erste Kriterium erfüllt war,

   einen der geforderten Motorklemmenspannung proportionalen Wert aus zuvor ausgelesenen Systemparametern zu berechnen,

   einen gespeicherten digitalen Wert unter Verwendung des durch die berechnete Motorklemmenspannung spezifizierten Werts auszuwählen, der proportional dem ZUndwinkel ist,

   daß die Größe des gewählten Zündwinkels inkrementell geändert wird, und

   daß ein Zündimpuls zum Zünden des ausgewählten Gleich richters geliefert wird, wenn die Größe des Zündwinkels einen bestimmten Wert überschreitet, um eine Motorumkehr

   809824/0580

   durchzuführen, so als sei ein entgegengesetzter Gleichrichter ausgewählt worden.

   10. Verfahren nach Anspruch 7, das die Steuerung eines Gleichstrommotors in einem System betrifft, welches programmiert ist, um die Systemparameter auszulesen und Berechnungen zum Erzeugen eines Werts durchzuführen, der proportional zum Zündwinkel ist, um einen Zündimpuls zum Zünden eines ausgewählten steuerbaren Gleichrichterpaars in einer reversiblen Brücke zu liefern, die zwischen einer mehr phasigen Wechselstromquelle und dem Gleichstrommotor liegt, um die Leistungsübertragung zwischen der Wechselstrom quelle und dem Gleichstrommotor und die Drehzahl und die Drehrichtung des Motors zu regeln, dadurch gekennzeichnet,

   daß der Motorstrom im Prozessor mit einem gespeicherten Wert verglichen wird, der proportional zu einem vorgegebenen Strom ist, wobei gemäß dem Ergebnis des Vergleichs eine der beiden System-Strombetriebsarten als erste Kriterium für die Wahl eines entgegengesetzten Gleichrichterpaars aufgestellt wird,

   daß im Prozessor gemäß der aufgestellten Strombetriebsart ein gespeicherter Wert ausgewählt wird, der proportional zu einer vorgegebenen Systemverstärkung ist,

   daß im Prozessor aus den Motordrehzahlparametern ein gewünschter Motorstrom berechnet wird,

   daß die Zeichen (indicia) ausgelesen werden und vom ersten Wert der Zeichen eine Adresse für das zu zündende Gleichrichterpaar abgeleitet wird,

   daß dem Prozessor nach einer vorgegebenen Verzögerung signalisiert wird,

   die Systemparameter zu lesen und auch den Motorstrom ein zweites Mal auszulesen,

   809824/0580

   die Polaritäten des zuvor berechneten gewünschten Motorstroms und eines zuvor aufgestellten, das ausgewählte Gleichrichterpaar in der Brücke kennzeichnenden Werts zu vergleichen, und sofern die Polaritäten entgegengesetzt sind, ein zweites Kriterium für die Motor-Richtungsumkehr aufzustellen,

   die Zeichen (indicia) zu lesen,

   einen Wert zu berechnen, der einen Zeitpunkt zur Verwendung eines berechneten Zündwinkels dadurch zu bezeichnen, daß der genannte zweite Wert mit einer vorgegebenen Konstanten kombiniert wird, die proportional zur Systemberechnungszeit ist,

   einen Wert aus den Systemparametern und der ausgewählten Systemverstärkung zu berechnen, der proportional zur geforderten Motorklemmenspannung ist,

   einen zuvor berechneten Wert, der proportional zum Zündwinkel ist, gemäß dem Wert der berechneten Motorklemmenspannung auszuwählen,

   daß die abgeleitete Gleichrichterpaaradresse der Brücke zugeführt wird, um ein entsprechend dem zweiten Kriterium spezifiziertes Paar zu adressieren,

   daß die zur Verwendung des ZUndwinkels berechnete Zeit wiederholt mit dem zweiten Wert verglichen wird, um einen Vergleich oder Vergleichswert zu erhalten,

   daß die Größe des Zündwinkels inkrementell verändert wird, wobei zu einem Zeitpunkt gestartet wird, zu dem der Vergleichswert erhalten ist, und

   daß ein Zündimpuls zu dem adressierten Gleichrichterpaar geschickt wird, um die Drehzahl und die Drehrichtung des Gleichstrommotors zu regeln, wenn die Größe des ZUndwinkels einen bestimmten Wert erreicht.

   - 11 809824/0580

   ¹¹ " 27A7476

   11. Digitaler Drehzahlregler zur Zufuhr von Zündimpulsen an steuerbare Gleichrichter, die zwischen einer Wechselstromquelle und einem Gleichstrommotor liegen, um Leistung von der Wechselstromquelle dem Motor zuzuführen, gekennzeichnet durch Einrichtungen (60) zur Erzeugung eines Taktgrundsignals, Einrichtungen, die mit der Wechselstroraquelle (106) verbunden sind und auf das Taktsignal ansprechen, um mit der Wechselstromquelle synchronisierte Zeichen zu erzeugen, die einen ersten Wert kennzeichnen, der proportional zu einem Phasenintervall der Wechselstromquelle ist, das von festgestellten Phasennulldurchgängen der Wechselstrom quelle abgeleitet wird, und die einen zweiten Wert kennzeichnen, der mit dem ersten Wert und dem Taktsignal synchronisiert ist und einen Zeitzuwachs innerhalb des Intervalls angibt,

   Einrichtungen zur Erzeugung eines ersten Parameters, der proportional zum Motorstrom ist,

   Einrichtungen .".ur Erzeugung eines zweiten Parameters, der proportional zur gewünschten Motordrehzahl ist,

   Einrichtungen zur Erzeugung eines dritten Parameters, der proportional zur tatsächlichen Motordrehzahl ist,

   einen Datenprozessor, der derart programmiert ist, daß er selektiv in Abhängigkeit von einem Unterbrechungssignal Parameter und Zeichen (indicia) ausliest, wobei das Unterbrechungssignal an den Prozessor angelegt ist, um einen dem Zündwinkel proportionalen Wert von der Größe der erforderlichen Motorklemmenspannung auszuwählen, wobei die Motorklemmenspannung von den Parametern und Zeichen abgeleitet ist₇und wobei der Prozessor vom zweiten Wert eine Zeit berechnet, um den Zündwinkel extern zu übertragen und eine Adresse eines zu zündenden Gleichrichters vom ersten Wert für die äußere Übertragung zu

   809824/0580

   2747478

   bestimmen,

   daß Wähleinrichtungen (84) mit den Gleichrichtern (16, 94) verbunden sind und die Gleichrichteradresse vom Prozessor (10) empfangen, um die Wahl des zu zündenden Gleichrichters (94) vorzunehmen, und

   daß Einrichtungen einschließlich Zählereinrichtungen für den Empfang des gewählten Zündwinkels vom Prozessor (10) zu dem Zeitpunkt vorgesehen sind, der durch die berechnete Zeit für die äußere Übertragung festgelegt ist, wobei die Zählereinrichtungen auf das Taktsignal ansprechen und den Inhalt des Zählers zählen, um die Erzeugung eines Zündimpulses an die Wähleinrichtungen (84) zu veranlassen, um den addresierten Gleichrichter zu zünden, und um ein Unterbrechungssignal dem Prozessor (10) zuzuführen, wenn der Zähler einen bestimmten Zählwert erreicht.

   809824/0580