DE2741050A1 - Verfahren zum sendeseitigen erzeugen eines paritaetsbits und zum empfangsseitigen ueberpruefen der aus informationswort und mituebertragenem paritaetsbit bestehenden informationsbloecke - Google Patents

Verfahren zum sendeseitigen erzeugen eines paritaetsbits und zum empfangsseitigen ueberpruefen der aus informationswort und mituebertragenem paritaetsbit bestehenden informationsbloecke

Info

Publication number
DE2741050A1
DE2741050A1 DE19772741050 DE2741050A DE2741050A1 DE 2741050 A1 DE2741050 A1 DE 2741050A1 DE 19772741050 DE19772741050 DE 19772741050 DE 2741050 A DE2741050 A DE 2741050A DE 2741050 A1 DE2741050 A1 DE 2741050A1
Authority
DE
Germany
Prior art keywords
information
bits
bit
binary value
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772741050
Other languages
English (en)
Other versions
DE2741050C2 (de
Inventor
Peter Dipl Phys Dr Rau
Rolf Dipl Phys Zeitraeg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772741050 priority Critical patent/DE2741050C2/de
Publication of DE2741050A1 publication Critical patent/DE2741050A1/de
Application granted granted Critical
Publication of DE2741050C2 publication Critical patent/DE2741050C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

  • Verfahren zum sendeseitigen Erzeugen eines Paritätsbits und
  • zum empfangsseitigen Überprüfen der aus Informationswort und mitübertragenem Paritätsbit bestehenden Informationsblöcke.
  • Die Erfindung betrifft ein Verfahren zum sendeseitigen Erzeugen eines Paritätsbits, das die Anzahl der Bits eines bestimmten Binärwerts binärcodierter Informationsworte auf einen geraden oder ungeraden Wert ergänzt und zur empfangsseitigen Überprüfung der aus einem Informationswort und einem solchen mitübertragenen Paritätsbit bestehenden InformatlonsblQcke auf Geradzahligkeit oder Ungeradzahligkeit der Bits der bestimmten Binärwerte, wozu sendeseitig und empfangsseitig die Informationsworte bzw.
  • Informationsblöcke seriell ausgewertet werden und dabei jeweils mit dem Auftreten von Bits der bestimmten Binärwerte die Kipplage einer sendeseitigen bzw. einer empfangsseitigen Kippstufe ändern und wobei sich aus der am Informationswortende bzw, Informationsblockende erreichten Kipplage der Binärwert des Paritätsbits bzw, das Uberprüfungsresultat ergibt.
  • Mit einem solchen Verfahren lassen sich Bitverfälschungen, die während der Informationsübertragung zustande kommen, mit relativ großer Wahrscheinlichkeit erkennen. Wenn nämlich auf der Sendeseite beispielsweise die 1-Bits der Informationsworte auf einen geradzahligen Wert durch ein Paritätsbit ergänzt worden sind, muß bei fehlerfreier Übertragung in dem auf der Empfangsseitige ankommenden, aus Informationswort und Paritätsbit bestehenden Informationsblock wieder eine geradzahlige Anzahl von 1-Bits festgestellt werden können, was nicht der Fall ist, wenn der Binärwert eines Bits in den jeweils anderen der beiden möglichen Binärnerte verfälscht worden ist, vorausgesetzt, daß nicht eine geradzahlige Anzahl solcher Fehler oder ein sogenannter Doppelfehler vorliegt, bei dem ein erstes Bit in der einen Richtung und ein anderes Bit in der anderen Richtung verfälscht worden ist.
  • tiblicherweise arbeiten die zu diesem Zwecke verwendeten Paritätsprüfen auf der Sendeseitige und der Empfangsseite im Parallelbetrieb, d.h. die einzelnen Bits eines Informationswortes bzw.
  • Informationsblocks liegen gleichzeitig an den Eingängen des Prüfers an und werden gleichzeitig ausgewertet (siehe z.B.
  • Siemens vDatenbuch 1972/73" Integrierte Schaltungen, Seiten 104, 105). Solche Paritätsprüfer erfordern eine verhältnismäßig große Anzahl von UND-, NAND-, ODER- und NOR-Schaltungen.
  • Es ist jedoch auch schon ein Verfahren zum Erzeugen der Paritätsbits und zum Auswerten der Paritätsbits umfassenden Informationsblöcke bekannt geworden (DT-OS 2 252 751), bei dem die Informationsworte bzw. Informationsblöcke, wie eingangs erwähnt, seriell ausgewertet werden und dabei eine bistabile Kippstufe hin- und herschalten, so daß am Ende der Auswertezeit die Kipplage der Kippstufe in Binärwert des Paritätsbits bzw. Datenüberprüfungsresultat ergibt.
  • Die Schaltungsanordnung zur Durchführung dieses Verfahrens benötigt außer den Schiebetakten für ein sendeseitiges und ein empfangsseitiges Schieberegister und den Zähltakten für die erwähnten sendeseitigen und empfangsseitigen Kippstufe Löschimpulse, die der Einstellung eines definierten Anfangszustandes der Kippstufe dienen, und Prüfimpulse, die mit den Ausgangssignalen der bistabilen Kippstufen verknüpft werden und damit zur Bildung der Paritätsbits beitragen. Löschimpulse und Prüfimpulse haben nacheinander innerhalb der für das Paritätsbit vorgesehenen Zeitspanne zu liegen, mit der Folge, daß ein Paritätsbit vom 1-Binärwert eine geringere Impulsbreite als die entsprechenden Bits der Informationsworte aufweist.
  • Dies ist jedoch unerwünscht, da damit gerade die Paritätsbits gegen Verfälschungen auf der Übertragungsstrecke besonders anfällig sind. Die erwähnten Lösch- und Prüfimpulse werden im Zusammenhang mit der sonstigen Verarbeitung der Informationswörter, beispielsweise im Zusammenhang mit deren Vermittlung in einer Vermittlungsstelle, nicht benötigt, so daß ihre rzeugung einen zusätzlichen Aufwand erforaert.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein in diesen Punkten günstigeres Verfahren anzugeben, das jedoch genauso wie das vorerwähnte bekannte Verfahren zu einer seriellen Behandlung der Informationsbits auf der Sendeseite bzw. Informationsblockbits auf der Empfangsseite führt.
  • Diese Aufgabe wird bei einem Verfahren der eingangs erwähnten Art erfindungsgemäß dadurch gelöst, daß sendeseitig die bistabile Kippstufe durch das erste Bit jedes informationswortes, je nach dem ob eine Ergänzung auf eine gerade oder ungerade Anzahl von Bits eines bestimmten Binärwertes vorgenommen werden soll, in die denselben oder den entgegengesetzten Binärwert dieses Bits anzeigende Kipplage eingestellt bzw. in dieser Kipplage belassen wird, daß empfangsseitig die bistabile Kippstufe bei Vorliegen eines ergänzenden Paritätsbits jeweils durch das erste Bit des zugehörigen Informationswortes im Falle dessen Binärwert O in die den fehlerfreien Zustand kennzeichnende Kipplage und im Falle dessen Binäriwert 1 in die den Fehlerzustand kennzeichnende Kipplage eingestellt bzw. in dieser Kipplage belassen wird, oder daß empfangsseitig die jeweils umgekehrten Zuordnungen bestehen, je nach dem, ob sendeseitig eine Ergänzung der 1-Binärwerte oder der G-Binärwerte aufweisenden Bits vorgenommen worden ist.
  • Gemäß weiterer Ausgestaltung der Erfindung wird eine Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens angegeben, die dadurch gekennzeichnet ist, daß die sendeseitige Xippstufe ein JE-Flip-Flop ist, dessen einem Informationseingang die Bits der auszusendenden Informationsworte direkt zugeführt werden und dessen anderer Informationseingang an dem Ausgang eines Exclusiv-0DER-Gliedes angeschlossen ist, an dessen einem Verknüpfungseingang die Bits der Infor:nationsworte und an dessen anderem Verimüpfungseingang jeweils beim Auftreten des ersten Bits eines Informatonswortes der bestimmte eine Binärwert, während der übrigen Bits der Informationsworte der andere Binärwert anliegt, daß der eine Informationseingang der empfangsseitigen Kippstufe an den Ausgang eines ersten Exclusiv-ODER-Gliedes angeschlossen ist, dessen einem Verknüpfungseingang die Bits der empfangenen Informationsworte und dessen anderem Verknüpfungseingang gleichzeitig mit den ersten Bits der Informationsworte der Binärwert des zugehörigen Paritätsbits, während der übrigen Bits der ainärwert eines nicht ergänzenden Paritätsbits zugeführt wird, und daß der andere Informationseingang dieser Kippstufe an den Ausgang eines zweiten Exclusiv-ODER-Gliedes angeschlossen ist, dessen einem Verknüpfungseingang das Ausgangssignal des ersten Exclusiv-ODER-Gliedes zugeführt wird und an dessen anderem Verknüpfungseingang gleichzeitig mit dem aus der Verknüpfung der ersten Bits der Informationsworte resultierenden Ausgangssignale des ersten Exclusiv-ODER-Gliedes der Binärwert eines ergänzenden Paritätsbits und während der übrigen Bits der Informationswörter der Binärwert eines nicht ergänzenden Paritätsbits anliegt.
  • Nachstehend wird die Erfindung anhand eines Ausführungsbeispiels der Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens näher erläutert. Es wird dabei davon ausgegangen, daß die zu sichernden Informationsworte in Paralleldarstellung über das Koppelnetz DJ einer PCM-Zeitmultiplexvermittlungsanlage übertragen werden sollen.
  • Die auf der Eingangsseite dieses Koppelnetzes ankommenden Informationsworte werden daher über einen Eingang E bitweise in ein Schieberegister SR1 eingespeichert.
  • Die eigentliche der Erzeugung des Paritätsbits dienende Schaltungsanordnung besteht aus einem J-E Flip-Flop FF1 und aus einem Exclusiv-ODER-Glied E01.
  • Unter der Voraussetzung, daß durch das zu erzeugende Paritätsbit auf eine gerade Anzahl der 1-Binärwerte ergänzt werden soll, werden die Bits der Informationsworte außerdem dem J-Informationseingang des erwähnten Flip-Flops FF1 zugeführt. Der K-Informationseingang des Flip-Flops steht mit dem Ausgang des Exclusiv-OD<R-Gliedes E01 in Verbindung, dessen einem Eingang ebenfalls die Bits der Informationsworte zugeführt werden und an dessen anderem Eingang jeweils gleichzeitig mit dem Auftreten des ersten Bits der Infcrmotionswörter ein 1-Binärwert, während der übrigen Bits jedoch ein 0-Binärwert anliegt.
  • Das logische Verhalten des erwähnten JK-Flip-Flops ist derart, daß bei Anliegen eines O-Binärwerts am J-Eingang und eines 1-Binärwer 49 am Eingang an dem einen Ausgang der O-Binärwert auftritt, bei umgekehrte Potentialverhältnissen an diesem Ausgang ein 1-Binärwert abgegeben wird, bei Anliegen des 0-3inärwerts an beiden Eingängen die Kipplage unverändert bleibt und bei Anliegen eines 1-Binärwerts an beiden Eingängen sich die jeweils andere Kipplage einstellt, unabhängig davon, welche Kipplage das Flip-Flop vorher eingenommen hatte.
  • Wenn nun also das erste Bit eines Informationswortes, das dem Eingang des Flip-Flops FF1 zugeführt wird, den 1-Binärwert aufweist, dann wird dem Eingang ein 0-3inärwert zugeführt, da das Exclusiv-ODER-Glied E01 wegen in diesem Falle 1-Binärwert an beiden Eingängen den O-Binärwert lIefert, mit der Folge, -daß sich eine Kipplage einstellt, in der an dem einen ausgenützten Ausgang der 1-Binärwert auftritt. Alle weiteren Bits des betreffenden Informationswortes führen zu einer Änderung der Kipplage des Flip-Flops FF1. Wenn also beispielsweise in dem betrachteten Informationswort' 3 Bits den 1-Binärwert und die übrigen Bits den O-Binärwert aufweisen, dann liefert das Flip-Flop P nach höchstens dreimaligem Umschalten ein Paritätsbit mit dem Binärwert 1, das zusammen mit den übrigen nunmehr im Schieberegister SR1 stehenden Bits des Informationswortes in das Register RG übernommen und daraufhin über das Koppelnetz KN weitergeleitet wird. Damit steht ein Informationsblock aus beispielsweise 8 Informationsbits und einem Paritätsbit im Register RG, bei dem, wie gewünscht, eine gerade Anzahl von Bits, nämlich 4 Bits, den Binärwert 1 aufweisen. Dieser Informationsblock gelangt bei Auftreten eines Übernahmeimpulses TÜ zur übertragung, der mit dem ersten Bit des nachfolgenden Tnformations wort es zusammenfällt.
  • Auf der Empfangsseite, also ausgangsseitig des Koppelnetzes KN ist ebenfalls ein JK Flip-Flop FF3 vorhanden.
  • Der J-Eingang dieses Flip-Flops ist an den Ausgang eines ersten empfangsseitigen 7xclusiv-ODER-Gliedes 02 angeschlossen. Dem einen Eingang dieses Verknüpfungsgliedes werden von einem Schieberegister SR2 aus, das die in Parallelforin übertragenen Informationsworte übernimmt, nacheinander die Bits dieser Informationsworte zugeführt. An den anderen Eingang des Exclusiv-ODER-Gliedes EC2 gelangt gleichzeitig mit dem Auftreten des jeweils ersten Bits eines Informationswortes das zu diesem Informationswort gehörige Paritätsbit. Das Paritätsbit ist vorher gleichzeitig mit der Aufnahme der Tnforrnatlonsbits in das Schieberegister SR2, veranlaßt durch einen Übernahmetakt Tü am einen Eingang eines UTD-Gliedes U1 in ein D-Flip-Flop FF2 übernommen worden, an dessen Ausgang es beim nächsten Taktschritt also bei der Ausgabe des ersten Informationsbits aus dem Schieberegister SR2 am erwähnten Exclusiv-ODER-Glied E02 anliegt.
  • Der Eingang des Flip-Flops FF3 steht mit dem Ausgang eines zweiten empfangsseitigen Exclusiv-ODE-Glieaes E03 in Verbindung.
  • Dem einen Eingang dieses Verknüpfungsgliedes wird das Ausgangssignal des ersten Rxclusiv-ODER-Gliedes :02 zugeführt, am anderen Eingang liegt gleichzeitig mit der Abgabe eines Ausgangssignals durch das Exclusiv-ODER-Glied E02 ein bernahmeimpuls Tau2.
  • Wenn, wie angenommen, das empfangene Paritätsbit den 1-9inärwert aufweist und das erste Bit des zugehörigen Informationswortes beispielsweise ebenfalls den 1-Binärwert hat, dann liefert mit Auftreten dieses ersten Informationsbits das Exclusiv-ODR-Glied E02 einen O-Binärwert an den J-Eingang des Flip-Flops FF3, der auch an dem einen Eingang des zweiten Exclusiv-ODER-Gliedes E03 anliegt. Dieses Verknüpfungsglied liefert wegen des gleichzeitig am zweiten Eingang liegenden 1-SinärwerQes einen 1-9inarwert an den Eingang des Flip-Plops FF3 mit der Folge, daß dieses Flip-Flop in eine Kipplage gebracht bzw. in dieser Kippiage belassen wird, in der sein ausgenützter Ausgang den 0-Binärwert liefert. Ein Ausgangssignal dieses Binärwertes zeigt den fehlerfreien a-,'l an, was zu diesem Zeitpunkt den tatsächlichen Verhaltnissen entspricht. Da nämlich wegen des Paritätsbits vom 1-3inärwert und wegen der vorausgesetzten sendeseitigen Ergänzung auf eine gerade Anzahl von 1-Binärwerten im Informationswort eine ungerade Anzahl von 1-Binärwerten zu erwarten ist, steht das Auftreten des 1-Binärwertes beim ersten Bit des Informationswortes noch nicht in Widerspruch zu dieser Erwartung. Hätte das erste Bit des Infatmationswortes den O-BinOrwert aufgewiesen, dann wäre das Flip-Flop PF3 in eine Kipplage gebracht worden, in der es an dem besagten Ausgang einen 1-3inärwert abgibt, was dem Vorliegen eines Fehlers entspricht, der ja bei auf das erste Bit beschränkter Betrachtung auch vorliegt.
  • Während der zweiten bis n-ten Bits der Informationsworte liegt am Eingang des UND-Gliedes U1, dem während des ersten Bits der Sbernahmeimpus zugeführt worden war, dauernd ein 0-3inärwert, so daß am Eingang des Flip-Flops FF2 und damit auch an seinem hier ausgenutzten Ausgang dauernd der O-Binärwert auftritt.
  • Der zweite Eingang des Exclusiv-ODER-Gliedes E03, dem der bernahmeimpuls T22 zugeführt worden war, erhält ebenfalls dauernd den O-Binärwert. Dieses bedeutet, daß alle zweiten bis n-ten Informationsbits vom 1-Binärwert ein Umschalten des Flip-Flops FF3 bewirken, so daß bei richtig übertragenem Informationsblock, dessen Informationswort voraussetzungsgemäß 3 Bits vom 1-Binärwert aufweist, am Wortende diese Kippstufe den O-Binärwert abgibt, womit Fehlerfreiheit angezeigt ist. Mit Hilfe eines Ubernahmeimpulses Tau2, der am Wortende an den einen Eingang eines UND-Gliedes U2 gelegt wird, an dessen anderem Eingang das Augangssignal des Flip-Flops FF3 liegt, kann erreicht werden, daß lediglich die am Wortende erreichte Kipplage des Flip-Flops FF3 zur Anzeige gelangt.
  • Wenn sendeseitig, anders als hier zur Erläuterung angenommen, durch das Paritätsbit eine Ergänzung der den O-Binärwert aufweisenden Bits vorgenommen worden ist, dann sind bei der empfangsseitigen Schaltungsanordnung die Zuordnungen zwischen Binärwerten, Kipplagen und Anzeigeergebnissen entsprechend zu vertauschen.

Claims (2)

  1. Patentansprüche 1. Verfahren zum sendeseitigen Erzeugen eines Paritätsbits, das die Anzahl der 3its eines bestimmten Binärwerts binär codierter Informationsworte auf einen geraden oder ungeraden Wert ergänzt, und zur empfangsseitigen tiberprüfung der aus einem Informationswort und einem solchen mitübertragenen Paritätsbi; bestehenden Informatüisblöcke auf Geradzahligkeit oder Ungeradzahligkeit der Bits der bestimmten Binärwerte, wozu sendeseitig und empfangsseitig die Informationsworle bzw. Informationsblöcke seriell ausgewertet werden und dabei jeweils mit dem Auftreten von Bits der bestimmten Binärwerte die Kipplage einer sendeseitigen bzw. einer empfangsseitigen Kippstufe ändern, und wobei sich aus der am Informationsende bzw. Informationsblockende erreichten Kipplage der 31närwert des Paritätsbits bzw. das Überprüfungsresultat ergibt, dadurch gekennzeichnet, daß sendeseitig die bistabile Kippstufe (FF1) durch das erste Bit jedes Informationswortes, Je nach dem, ob eine Ergänzung auf eine gerade oder ungerade Anzahl von Bits eines bestimmten Binärwertes vorgenommen werden soll, in die denselben oder den entgegengesetzten Binärwert dieses Bits anzeigende Kipplage eingestellt bzw. in dieser Kipplage belassen wird, daß empfangsseitig die bistabile Kippstufe bei Vorliegen eines ergänzenden Paritätsbits jeweils durch das erste Bit des zugehörigen Informationswortes im Falle dessen Binärwerts O In die den fehlerfreien Zustand kennzeichnende Kipplage und im alle dessen Binärwert 1 in die dem Fehlerzustand kennzeicnnende Kipplage eingestellt bzw. in dieser Kipplage belassen wird, oder daß empfangsseitig die jeweils ungevehrten Zuordnungen bestehen, je nach dem, ob sendeseitig eine Ergänzung der 1-Binärwerte oder der O-Binärverte aujweisenden Bits vorgenommen worden ist.
  2. 2. Schaltungsanordnung zur Durchf;ahrung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß die sendeseitige Kippstufe (FF1) ein JE-Flip-Flop ist, dessen einem Informationseingang (J, K) die Bits der auszusendenden Informationsworte direkt zugeführt werden und dessen anderer Informationseingang (K, J) an den Ausgang eines Exclusiv-ODER-Gliedes (301) angeschlossen ist, an dessen einem Verknüpfungseingang die Bits der Informationsworte anliegen an an dessen anderem Verknüpfungseingang jeweils beim Auftreten des ersten Bits eines Informationswortes der bestimmte eine Binärwert, während der übrigen Bits des Informationswortes der andere Binärwert anliegt, daß die empfangsseitige Kippstufe (FF3) ein JK-Flip-Flop ist, dessen einer Informationseingang (J, x) an den Ausgang eines ersten Exclusiv-ODER-Gliedes (E02) angeschlossen ist, dessen einem Verknüpfungseingang die Bits der empfangenen Informationsworte und dessen anderem Verknüpfungseingang gleichzeitig mit den ersten Bits der Informationsworte der Binärwert des zugehörigen Paritätsbit, während der übrigen Bits der Binärwert eines nicht ergänzenden Paritätsbits zugeführt wird, und daß der andere Informationseingang (K, J) dieser Kippstufe (FF3) an den Ausgang eines zweiten Exclusiv-ODER-Gliedes (E03) angeschlossen ist, dessen einem Verknüpfungseingang das Ausgangssignal des ersten Exclusiv-ODER-Gliedes (E02) zugeführt wird und an dessen anderem Verknüpfungseingang gleichzeitig mit dem aus der Verknüpfung der ersten Bits der Informationsworte resultierende Ausgangssignal des ersten Exclusiv-ODER-Glides (EO) der Binärwert eines ergänzenden Paritätsbits und währen der übrigen Bits der Informationsworte der Binärwert eines nicht ergänzenden Paritätsbits anliegt.
DE19772741050 1977-09-12 1977-09-12 Schaltungsanordnung zum sendeseitigen Erzeugen eines Paritätsbits und zur empfangsseitigen Überprüfung der aus einem Informationswort und einem mitübertragenem Paritätsbit bestehenden Informationsblöcke Expired DE2741050C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19772741050 DE2741050C2 (de) 1977-09-12 1977-09-12 Schaltungsanordnung zum sendeseitigen Erzeugen eines Paritätsbits und zur empfangsseitigen Überprüfung der aus einem Informationswort und einem mitübertragenem Paritätsbit bestehenden Informationsblöcke

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772741050 DE2741050C2 (de) 1977-09-12 1977-09-12 Schaltungsanordnung zum sendeseitigen Erzeugen eines Paritätsbits und zur empfangsseitigen Überprüfung der aus einem Informationswort und einem mitübertragenem Paritätsbit bestehenden Informationsblöcke

Publications (2)

Publication Number Publication Date
DE2741050A1 true DE2741050A1 (de) 1979-07-26
DE2741050C2 DE2741050C2 (de) 1982-07-01

Family

ID=6018759

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772741050 Expired DE2741050C2 (de) 1977-09-12 1977-09-12 Schaltungsanordnung zum sendeseitigen Erzeugen eines Paritätsbits und zur empfangsseitigen Überprüfung der aus einem Informationswort und einem mitübertragenem Paritätsbit bestehenden Informationsblöcke

Country Status (1)

Country Link
DE (1) DE2741050C2 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3567916A (en) * 1969-01-22 1971-03-02 Us Army Apparatus for parity checking a binary register
DE2252751A1 (de) * 1972-10-27 1974-05-09 Bosch Elektronik Gmbh Verfahren zum geben und empfangen einer folge von digitalen informationsbloecken
US3887901A (en) * 1974-04-29 1975-06-03 Sperry Rand Corp Longitudinal parity generator for mainframe memories

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3567916A (en) * 1969-01-22 1971-03-02 Us Army Apparatus for parity checking a binary register
DE2252751A1 (de) * 1972-10-27 1974-05-09 Bosch Elektronik Gmbh Verfahren zum geben und empfangen einer folge von digitalen informationsbloecken
US3887901A (en) * 1974-04-29 1975-06-03 Sperry Rand Corp Longitudinal parity generator for mainframe memories

Also Published As

Publication number Publication date
DE2741050C2 (de) 1982-07-01

Similar Documents

Publication Publication Date Title
DE2342009C2 (de) Prüfsystem
DE2539109C2 (de) Schaltungsanordnung zum Übertragen von digitalen Signalfolgen
DE3614062A1 (de) Verfahren zur flusssteuerung von daten innerhalb eines vermaschten datennetzes
DE2736967A1 (de) Asynchrone telemetrieschaltung
DE3526020A1 (de) Einrichtungen zur erzeugung der kennzeichnung von unbeschalteten rbertragungsstrecken eines digitalen rbertragungssystems
DE2741050A1 (de) Verfahren zum sendeseitigen erzeugen eines paritaetsbits und zum empfangsseitigen ueberpruefen der aus informationswort und mituebertragenem paritaetsbit bestehenden informationsbloecke
DE2459758B2 (de) Schaltungsanordnung zur exklusiven Verbindung von zwei Datenleitungen in einer Nachrichtenanlage
EP0075310A1 (de) Schaltungsanordnung für Fernmeldevermittlungsanlagen, insbesondere Fernsprechvermittlungsanlagen, mit Einrichtungen zur Sicherung der Übertragung codierter Signale
DE3821871C2 (de)
DE2236781C2 (de) Schaltungsanordnung für Mehrfrequenzen-Codezeichenempfänger in Fernmelde-, insbesondere Fernsprechanlagen mit zusätzlichem Datenverkehr
DE2424860C3 (de)
DE2739978C2 (de) Synchronisationsverfahren für Zeitmultiplex-Systeme
DE2430760A1 (de) Hdb3-codec
DE2547936C3 (de) Verfahren zum Prüfen digital arbeitender Nachrichtenverbindungen mit zufallsähnlichen Binärzeichenfolgen
DE2329770C3 (de) Schaltungsanordnung zur Datensicherung bei der Duplex-Übertragung in Fernmeldeanlagen
DE3836500C2 (de) Schaltungsanordnung zur Fehlererkennung bei der Übertragung von Daten zwischen einer Sende- und einer Empfangseinrichtung
DE3136524A1 (de) Verfahren und schaltungsanordnung zum uebertragen von steuersignalen und nachrichtensignalen in einem fernmeldevermittlungssystem, insbesondere digitalen daten- und fernschreibvermittlungssystem
DE1916471B2 (de) Sendeschaltung zur Abgabe von Fernschreib Zeichen an eine Fern schreib Ubertragungsstrecke, wobei die Fernschreib Zeichen von einer Zeicheneingabeeinnchtung parallel in Stufen eines Schieberegisters ein gegeben werden
EP0556697B1 (de) Verfahren und Anordnung zur Übertragung von Zusatzinformation
DE3342638A1 (de) Verfahren zur betrieblichen ueberwachung von digitalen uebertragungsstrecken
EP0005489B1 (de) Verfahren und Schaltungsanordnung zur Datenübertragung zwischen einer Zentralstation und einem von mehreren Datenteilnehmern in einem envelopestrukturierten, synchronen Datennetz
DE2424860B2 (de) Verfahren zur anschaltung von synchronen datenendeinrichtungen mit halbduplexschnittstelle an ein datennetz
DE2407285B1 (de) Verfahren und Einrichtung zur Wortsynchronisation bei der digitalen,seriellen Datenuebertragung
DE2015511C (de) Digitale Multiplexeranordnung für die Übertragung von multiplexen Zeitimpulsen und digitalen Signalen
DE4203968A1 (de) Verfahren und schaltungsanordnung zur schleifenschaltung bei multiplex-systemen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee