-
Großintegrierter Halbleiter-Speicherbaustein in Form einer
-
unzerteilten Halbleiterscheibe.
-
Die Erfindung bezieht sich auf einen großintegrierten Halbleiter-Speicherbaustein
in Form einer unzerteilten Halbleiterscheibe mit intern angeordneten zentralen Schaltungen,
wie Ansteuer- und Auswahlschaltungen neben dem eigentlichen Speicherfeld.
-
Halbleiter-Speicherbausteine sind - pro Speicherzelle gerechnet -um
so billiger, je billiger die fertig behandelten Halbleiterscheiben, die sogenannten
hafer sind, aus denen heute noch die Plättchen, die sogenannten Chips für die einzelnen
Halbleiter-Speicherbausteine durch Zerteilen gewonnen werden, je mehr Speicherstellen
auf einem Chip untergebracht sind und je mehr brauchbare Chips eine Halbleiterscheibe
im Mittel besitzt. Gegenwärtig wird mit einer Verdoppelung der Packungsdichte, d.h.
der Anzahl von aktiven Elementen je Flächeneinheit, und einer gleichzeitigen Verdoppelung
der optimalen PlättchengröBe jeweils innerhalb eines Zeitraumes von drei Jahren
gerechnet. Beide Einflußgrößen bedeuten eine Verbilligung der Speicher pro Speicherstelle
und zugleich eine Erhöhung der Zuverlässigkeit. Letzteres ergibt sich daraus, daß
bei großen Bausteinen weniger Kontaktstellen pro Speicherstelle an Chips anzubringen
sind.
-
Diese Entwicklung kann durch uebergang auf die größtmöglichen Chips,
d.h. eine unzerteilte Halbleiterscheibe beschleunigt werden. Als Ziel wird dabei
der Bau gro!3er, mäßig schneller Arbeitsspeicher für datenberarbeitende Anlagen
mit einer Speicherkapazität von mehr als 10 M Bytes mit einer Zugriffszeit von weniger
als einer Mikro sekunde im Auge behalten. Die Zuverlässigkeit im Betrieb derartiger
Arbeitsspeicher soll dabei mindestens ebenso groß sein wie diejenige der heute üblichen
kleineren Arbeitsspeicher. Dieser Entwicklungsschritt ist natürlich nur mit modernen,
voraussetzungsgemäß heute jedoch bereits beherrschbaren technologischen Verfahren
auszuführen.
-
In diesem Zusammenhang ist es allgemein bekannt, daß es z.Zt.
-
aussichtslos ist, flächenmäßig gut ausgenutzte Ha1bleiterscheiben
fehlerfrei herzustellen. Um mit den heute beherrschten technologischen Verfahren
trotzdem eine wirtschaftliche Ausbeute zu erhalten, wird deshalb bisher eine Haibleiterscheibe
in eine Mehrzahl von Flächenbereichen unterteilt, in denen parallel dieselben Maskierungs-
bzw. Ätzvorgänge oder Verfahrensschritte zum Aufbau von Diffusionsschichten bzw.
epitaktischen Schichten ausgeführt werden. Eine fertig behandelte Halbleiterscheibe
besitzt dann in diesen Plächenbereichen jeweils identische Schaltungsanordnungen,
z.B. eine Speicheranordnung.
-
Durch Zerteilen der fertig behandelten Halbleiterscheibe in eine Vielzahl
von Chips, die jeweils einen solchen Flächenbereich aufweisen, durch Ankontaktieren
von externen Verbindungsleitungen, durch Einbetten in ein Gehäuse und Ankontaktieren
der Verbindungsleitungen an externe Gehäuseanschlüsse entsteht dann daraus jeweils
ein fertiger Baustein. In erster Näherung steigt die Wahrscheinlichkeit für eine
verbesserte Ausbeute, d.h. das Verhältnis zwischen der Anzahl fehlerfreier Chips
und der gesamten Menge aller hergestellten Bausteine, je kleiner der Flächenbereich
eines Bausteins ist.
-
Es hat daher nicht an Versuchen gefehlt, nach Wegen zu suchen, wie
einzelne Fehler bzw. fehlerhafte Speicherbereiche in einem Speicherbaustein unschädlich
gemacht werden können, so daß auch fehlerbehaftete Speicherbausteine noch brauchbar
sind. Eine elegante Methode, Fehlstellen in einem Speicher unschädlich zu machen,
ist die Verwendung fehlerkorrigierender Informationscodes, die so viele Fehler zu
korrigieren gestatten, wie fehlerhafte Bits in einem Speicherwort maximal erwartet
werden. Mit konvolutionellen Codes sind auch solche Mehrfachfehler korrigierbar,
die allerdings nur mehrere, auf einen Innenbereich beschränkte Fehler in einem im
übrigen fehlerfreien Speicherwort zu beheben vermögen.
-
Eine Schwierigkeit bei der Korrektur von Mehrfachfehlern liegt immer
darin, daß bei den dazu verwendeten Codes das Verhältnis der Anzahl korrigierbarer
Fehler zur notwendigen Redundanz noch sehr ungünstig ist.
-
Eine weitere bekannte Ersetzungs- und Korrekturmethode wurde für magnetische
Speicher oder größere Systeme vorgeschlagen, die darin besteht, Speicherworte mehrmalig
zu lesen und wieder einzuschreiben. Sie ist aber für Speicher aus unzerteilen Halbleiterscheiben
ungenügend, da sie von der Voraussetzung ausgeht, daß nur wenige kleine Speicherbereiche
defekt sind.
-
Wirksame Mittel zur Ausbeuteverbesserung sind bekannte Verfahren,
die schadhafte Speicherbereiche durch technologische Eingriffe kennzeichnen oder
umgehen. Die dazu bekannten Verfahren erfordern aber spezielle Prozesse für gezielte
Veränderungen an Speicherzeilen oder deren Anschlüssen. Wegen der teilweise individuellen
Leiterbahnführungen sind solche Prozesse in der bekannten Form unter Umständen zu
teuer. Weiterhin ist es bekannt, Speicherbausteine danach zu sortieren, an welchen
Stellen sie fehlerhafte Teilbereiche enthalten und diese Bausteine dann in einem
Speicher so einzusetzen, daß aus der Adresse eines Speicherwortes geschlossen werden
kann, welche Bitstelle dieses Speicherwortes fehlerhaft sein kann. Mit dieser Methode
läßt sich gegenüber anderen Korrekturmethoden Redundanz einsparen, jedoch ist sie
bei
großen Fehlerdichten nicht mehr ausreichend wirksam.
-
Navh dem bekannten Stand der Technik sind dagegen Korrekturverfahren
besonders vorteilhaft,bei denen defekte Speicherbereiche durch Umadressierung umgangen
werden. Dabei werden in einem dem eigentlichen Speicherbaustein vorgeschalteten
Hilfsspeicher, vorzugsweise einem programmierbaren Festwertspeicher, defekte Speicherbereiche
gekennzeichnet und durch umcodieren der Speicheradresse durch einwandfreie Speicherbereiche
ersetzt. Werji der Inhalt des vorgeschalteten Hilfsspeichers auch später noch veränderbar
ist, lassen sich damit auch viele, erst während des Betriebes auftretenden Fehler
des Speicherbausteines kennzeichnen und umgehen.
-
Der Erfindung liegt daher die Aufgabe zugrunde, einen großintegrierten
Halbleiter-Speicherbaustein der eingangs genannten Art zu schaffen, der mit einer
wirtschaftlichen Ausbeute mittels heute beherrschbarer Fertigungstechnologien herstellbar
ist, bei dem insbesondere die erhöhten Fehlermöglichkeiten, bedingt durch eine größere
Anzahl von aktiven Elementen auf einem Chip, nämlich der unzerteilten Halbleiterscheibe
beherrscht werden. Diese AUÎ-gabe wird erfindungsgemäß dadurch gelöst, daß die Gesamtheit
der auf der Halbleiterachse zusammengefaßten Schaltungen jeweils in redundant ausgeführte
Bereiche unterteilt ist, so daß mehr 3ereiche einer jeden Art zur Auswahl stehen
als funktionell erforderlich sind, daß jeder Bereich, der durch einen anderen Bereich
gleicher Art ersetztbar ist, geometrisch und funktionsmäßig so gestaltet ist, daß
er nach Herstellung der Halbleiterscheibe zunächst unabhängig von allen anderen
Bereichen auf einwandfreie Funktion zu prüfen ist und daß als defekt ermittelte
Bereiche dadurch unschädlich gemacht sind, daß bei ihnen eine einzige Leitungsverbindung,
nämlich eine Leitungsbrücke zur Betriebsspannungsquelle offen gehalten ist.
-
Diese Lösung hat folgenden Vorteil: In dem so strukturierten Aufbau
eines Halbleiter-Speichers ist bereits der Ausfall defekter Bereiche, sowohl bei
zentralen Schaltungen, als auch in der
eigentlichen Speicherfläche,
einkalkuliert. Diese Struktur bietet die Möglichkeit, defekte Bereiche von vornherein
auszuscheiden; eine Halbleiterscheibe ist jedoch auch dann noch verwendbar, solange
nur eine ausreichende Anzahl von funktionsfähigen Bereichen jeder Art zur Verfügung
steht. Die funktionsfähigen Bereiche lassen sich mit einer individuellen Leiterbrücke
an Betriebsspannung legen und sind dann mit den übrigen funktionsfähigen Bereichen
zu einer Einheit vereinigt voll funktionsfähig. Um dies zu ermöglichen, sind gleiche
Bereiche, die einander ersetzen können, seien an ihren Ein- und Ausgängen parallelgeschaltet
und alle Ein- und Ausgänge eines Bereichs nur über Eingangs- und Ausgangstransistoren
mit Eingangs- und Ausgangs-Signalleitungen oder anderen Bereichen der hochintegrierten
Einheit verbunden.
-
Sind z.B. diese Transistoren Feldeffekt-Transistoren vom Anreicherungstyp
und dann alle Eingangs- und Ausgangstransistoren al-1er miteinander verbundenen
Bereiche vom gleichen Leitfähigkeitstyp, dann gilt, daß mit Sicherheit nicht nur
alle Eingangs-, sondern auch alle Ausgangstransistoren eines defekten Bereichs dann
hochohmig sind, wenn dieser defekte Bereich von seiner Versorgungsspannung getrennt
ist. Dies gilt mit einer Ausnahme, wenn einer der genannten Feldeffekt-Transistoren
einen niederohmigen Schluß zwischen seinem Signalspannungs-Anschluß und Bezugsspannung
(meist 0 V) oder Substrat hat. Von dieser letztgenannten Art von Defekten abgesehen,
genügt es also, defekte Bereiche von der Versorgungsspannung getrennt zu halten,
um ihren Einfluß auf parallelgeschaltete einwandfreie Bereiche zu unterbinden. Hingegen
genügt es nicht, z.B. einen defekten Bereich von seinen Ausgangsleitungen abzutrennen,
da unbeabsichtigte Schlüsse auch in der Spannungsversorgung innerhalb der einzelnen
Bereiche vorkommen und die Funktion der gesamten integrierten Einheit beeinträchtigen
können.
-
In solchen hoch integrierten Einheiten, die in einzelne Bereiche aufgeteilt
sind und in denen Reserve-Bereiche zum Ersatz defekter Bereiche vorgesehen sind,
können so defekte Bereiche dadurch unschädlich sein, daß sie von der Versorgungsspannung
getrennt
bleiben oder werden. Nur solche Bereiche werden an Versorgungs
spannung gelegt, die bei einem vorangegangenen Test als einwandfrei befunden wurden.
Nur diese geringe Anzahl von Verbindungen zwischen den einzelnen Bereichen und der
Versorgungsspannungs-Leitung muß deshalb für jede einzelne integrierte Einheit individuell
festgelegt und ausgeführt werden je nach der Verteilung der defekten Bereiche innerhalb
der individuellen integrierten Einheit.
-
Als mögliche Verfahren zur Herstellung dieser individuellen Verbindung
bieten sich an, Thermokompressions-Verfahren mit Bondleitungen oder das Herstellen
von Leiterbrücken durch nochmaliges Metallisieren der bereits oberflächenpassivierten
Einheit und Absätzen dieser neuen Metallisierung bis auf die gewurischten Leiterbrücken
und selbstverständlich auch bis auf die Bondflecke zum Verbinden der integrierten
Einheit mit ihrem Gehäuse.
-
Dazu sind waferindividuelle Masken erforderlich oder Verfahren zum
nachträglichen gezielten Auftrennen nicht gewünschter Verbindungen. Darüber hinaus
ist das kontaktieren zwischen Metall-Leiterbahnen und diffundierten Leiterbahnen
mittels individuell gesteuertem Laserstrahl möglich. Auch andere Verfahren zum individuellen
Herstellen oder Auftrennen der Verbindungen zwischen den einzelnen Bereichen und
der Versorgungsspannungs-Leitung sind denkbar, ändern aber nichts an dem Grundgedanken
der Erfindung.
-
Die erfindungsgemäße Schaltung ist für viele Schaltkreistechnologien
geeignet und nicht auf Feldeffekttransistor-Schaltungen beschränkt. Sie ist z.B.
auch bei TTL-Schaltungen vorteilhaft anwendbar.
-
Die Erfindung nutzt dabei auch topologische Eigenschaften einer unzerteilen
Halbleiterscheibe in besonders vorteilhafter Weise.
-
Nach der heutigen theoretischen Kenntnis haben auch die zunächst unzerteilten
Halbleiterscheiben für herkömmliche, flächenhaft weniger ausgedehnte Speicherbausteine
eine topologische Verteilung
der Fehlstellendichte Eine theoretische
Abhandlung über dieses Problem ist in IEEE Journal of Solid-State Circuits, Band
SC-9, Juni 1974 auf den Seiten 96 bis 10, veröffentlicht, deren Ergebnisse hier
zugrunde gelegt sind. Diese Untersuchung behandelt die Fehlstellendichte auf unzerteilten
Halbleiterscheiben in Abhängigkeit von Polarkoordinaten. Dieser Aufsatz ist zwar
im Hinblick auf die konventionelle Herstellung von Halbleiterchips geschrieben,
läßt Angaben über die Art der auftretenden Fehler sowie die Technologie der gefertigten
Halbleiter vermissen, qualitativ ist jedoch daraus folgendes Ergebnis abzuleiten:
Eine unzerteilte Haibleiterscheibe weist einen inneren Bezirk mit einer minimalen
Fehistellendichte auf, der etwa 50% der Gesamtfläche bedeckt. Sie besitzt darüber
hinaus einen diesen umgebenden Bezirk mit einer 1,4 bis 1,5 - fachen Fehlerdichte,
der etwa 20% der Fläche ausmacht. Weiterhin läßt sich daraus generell noch die Aussage
ableiten, daß die Fehlstellendichte zum Rand der Halbleiterscheibe hin immer stärker
zunimmt.
-
Bei diesen topologischen Eigenschaften wird man daher versuchen, die
nutzbare Fläche der unzerteilten Halbleiterscheibe nach Möglichkeit so aufzuteilen,
daß die aktiven Speicherbereiche im Inneren Bezirk liegen, viele der Bondstellen,
die demgegenüber einen großen Flächenbedarf haben, wird man dagegen vorzugsweise
in den äußeren Bereich verlagern, insbesondere die Anschlußstellen für die externen
Signale.
-
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der
Zeichnung näher erläutert. Dabei zeigt Fig. 1 eine unzerteilte Halbleiterscheibe
in schematischer Darstellung mit der flächenhaften Aufteilung der Speicherbereiche
und zentralen Schaltungen und Fig. 2 einen Ausschnitt aus der Darstellung gemä3
Fig. 1 für einen 8K-Speicherbereich.
-
In Fig. 1 ist schematisch die flächenhafte Unterteilung einer unzerteilten
Halbleiterscheibe in 36 Speicherbereiche S1 bis 332 bzw. SR dargestellt, die als
virtuelle Speicherbausteine aufgefaßt werden können und jeweils eine Kapazität von
8K -Byte aufweisen
sollen. Die Speicherelemente dieser virtuellen
Speicherbau steine seien wie herkömmliche dynamische MGS-Speicherzellen ausgebildet.
Deshalb wird hier darauf nicht näher eingegangen.
-
Einen weiteren großen Anteil an der nutzbaren Halbleiteroberfläche
nehmen zentrale Schaltungen ZS ein. Das sind Schaltungen, über die der Speicherbaustein
die externen Signale austauscht. Dieser Block ist - hier nicht mehr dargestellt,
in zwei flächenmäßig etwa gleichgroße Teile aufgeteilt, von denen jeder Teil die
gleichen Schaltungen enthält, um für nötige Redundanz bei Fehlern zu sorgen.
-
Die genannten Schaltungen des Speicherbausteins liegen alle im wesentlichen
innerhalb eines durch eine Randlinie RL1 umgebenen inneren Bezirks der Halbleiterscheibe,
in dem mit der geringsten Fehlstellendichte gerechnet werden kann. In diesem Bereich
legen auch Verbindungsleitungen ZL zwischen den Speicherbereichen SN und den zentralen
Schaltungen ZS.
-
Der Flächenbereich zwischen der Randlinie RL1 und einer weiteren Randlinie
RL2 ist theoretisch bereits mit einer ansteigenden Fehlstellendichte behaftet, die
in der anschließenden Randzone nach außen hin steigert und zunimmt. Da diese Randzonen
wegen der relativ hohen Fehlerdichte nur wenig zur Gesamt-Speicherkapazität der
Halbleiterscheibe beitragen können, bleiben diese von vorn herein von aktiven Halbleiterschaltungen
frei und enthalten nur Leitungen, die von bzw. zu der Halbleiterscheibe mit den
aktiven zentralen Bereichen führen. Dies sind vor allem Potentialleitungen OV-L,+5V-L
sowie +12V-L.
-
In Fig. 2 ist ein Ausschnitt aus dieser flächenhaften Aufteilung der
unzerteilten Halbleiterscheibe für einen 8K-Speicheroereich etwas genauer dargestellt.
Zwischen Massepotential, angegeben durch zwei Potentialleitungen OV-L liegt ein
durch eine Länge L und eine Breibe B definierter Flächenbereich, der einen der 8K-Speicherbereiche
Sn aufnimmt. Schematisch sind Anschlußflecken ADR am rechten Rand erkennbar, über
die von den hier nicht dargestellten
zentralen Schaltungen ZS
dem Speicherbereich die Adressensignale zugefiihrt werden. Die insgesamt so zugeführte
Speicheradresse zerfällt in eine Wort- und eine Bit-Adresse, zum Zwischenspeichern
der Adresse sind daher Adresspuffer AWB bzw. ABB schematisch angegeben, die den
.Wort- bzw. Bitteil dieser Adresse aufnehmen.
-
Um den zentral angeordneten aktiven Speicherbereich, der in zwei gleichgroße
Flächen mit je zwei 2 x 2K-Speicherzellen SZ aufgeteilt ist, sind Decodierschaltungen
angeordnet. Aus Derundanzgründen sind diese Decodierschaltungen doppelt vorgesehen,
so daß 64 Wort-Decodierer W-DEK links - bzw. rechtsbündig zur Speicherfläche liegen.
Für die Bitauswahl sind 2 x 64 Bit- Decodierer B-DEK vorgesehen, die sich unten
bündig an den eigentlichen Speicherbereich anschließen. Zwischen den beiden Hälften
des Speicherbereichs mit den Speicherzellen SZ liegen schließlich noch 2 x 64 Bewerterschaltungen
BW und nach oben anschließend an diesen Speicherbereich Kompensationsschaltungen
KP. Der verbleibende Raum zwischen diesen Kompensationsschaltungen KP und der oben
liegenden Potentialleitungen OV-L steht für hier nicht mehr eingezeichnete Leitungen
zwischen den Wortdecodierern W-DEK und den Wortadresspuffern AWB zur Verfügung.
-
In Fig. 2 sind bezüglich dieses Speicherbereichs intern zu betrachtende
Steuer- und Signalleitungen nicht dargestellt. Anders ist dies mit den eigentlichen
Potentialleitungen. Hier sind schematisch Anschlußflecken AF in Fig. 2 dargestellt,
die schematisch die Kor.-takt stellen für entsprechende Potentialzuleitungen auf
der Halbleiterscheibe darstellen sollen. Diese Kontaktstellen sind jeweils paarweise
vorgesehen und jedes Paar von Anschlußflecken AF ist untereinander durch eine Leitungsbrücke
elektrische leitend verbunden. Nach dem Fertigstellen und Prüfen der Teil schaltungen
der Halbleiterscheibe werden an diese Anschlußflecken AF von außen Bondleitungen,
die hier nicht mehr daegestellt sind, ankontaktiert.
-
Wie der paarweisen Anordnung von Anschlußflecken AF zu entnehmen ist,
werden die Bondleitungen im Halbleiterbaustein mehrfach ausgeführt, um Kontaktierungsfehler
durch Redundanz unschädlich zu machen.
-
Bei Drahtbondung sieht das beispielsweise so aus, daß die Zahl der
Anschlußflecken AF auf der Haibleiterscheibe einerseits und im Gehäuse andererseits
derart verdoppelt wird, daß je zwei benachbarte Bondflecke metallisch leitend verbunden
sind; demgemäß wird auch die Zahl der Bonddrähte verdoppelt.
-
Die Auswirkung dieser Maßnahme auf Ausbeute und Zuverlässigkeit ist
in der parallelen Patentanmeldung P .. .. ...
-
"GroBintegrierter Halbleiter-Speicherbaustein in Form einer unzerteilten
Halbleiterscheibe" näher erläutert.
-
Für den vorliegenden Zusammenhang ist jedoch damit erkennbar, daß
die einzelnen, vielfach redundant vorgesehenen Bereiche insbesondere dann selbständig
prüfbare Einheiten bilden, wenn in ihnen zusätzlich Metailisierungsflecken zum Aufsetzen
von Prüfspitzen vorgesehen sind. Nach einem dann durchgeführten Test können die
fehlerfreien Bereiche über Leiterbrücken an den in Fig. 2 dargestellten Anschlußflecken
AF an Betriebsspannung gelegt werden und sind danach in der integrierten Einheit
betriebsfähig.
-
Im vorliegenden Beispiel ist dies nun schematisch für einen Speicherbereich
dargestellt. Analog gilt dies aber auch für die in Gruppen unterteilten zentralen
Schaltungen, Detailschaltungen, insbesondere aus diesem Bereich und eine schaltungsmäßige
Funktionsbeschreibung sind in einer weiteren parallel laufenden Patentanmeldung
P . .. ...
-
"Großintegrierter Halbleiter-Speicherbaustein in Form einer unzerteilten
Halbleiterscheibe" näher ausgeführt und daher hier nicht wiederholt.
-
2 Patentansprüche 2 Figuren