DE2153116A1 - Funktionsueberwachter informationsspeicher, insbesondere integrierter halbleiterspeicher - Google Patents
Funktionsueberwachter informationsspeicher, insbesondere integrierter halbleiterspeicherInfo
- Publication number
- DE2153116A1 DE2153116A1 DE2153116A DE2153116A DE2153116A1 DE 2153116 A1 DE2153116 A1 DE 2153116A1 DE 2153116 A DE2153116 A DE 2153116A DE 2153116 A DE2153116 A DE 2153116A DE 2153116 A1 DE2153116 A1 DE 2153116A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- words
- memory blocks
- groups
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims description 125
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000012360 testing method Methods 0.000 claims description 23
- 230000006870 function Effects 0.000 claims description 7
- 239000003139 biocide Substances 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Funktionsüberwachter Informationsspeicher, insbesondere
integrierter Halbleiterspeicher.
In Fernsprechvermittlungsanlagen mit speicherprogrammierter Zentralsteuerung wie auch in anderen Datenverarbeitungsanlagen,
bei denen große Anforderungen an die Betriebssicherheit gestellt werden, kommt der Funktionsüberwachung
der in solchen Anlagen enthaltenen Informationsspeicher besondere Bedeutung zu.
Von Interesse ist hierbei in erster Linie die Überwachung auf Fehler erster Ordnung, d.h. solcher Fehler, die durch
totalen Ausfall oder totale Funktionsunfähigkeit eines einzigen Bauelementes Zustandekommen. Bei der Überwachung
eines Speichers auf solche Fehler genügt es im allgemeinen nicht, nur die Ein- und Ausgänge des Speichers zu überwachen.
Es könnten in diesem Falle nämlich Fehler erster Ordnung die ausgangsseitig sich bezüglich der Überwachungskriterien kompensierende Mehrfachfehler hervorrufen, unter
Umständen nicht erkannt werden. So könnte beispielsweise ein Fehler in der Adressierung des Speichers zur Auswahl
einer falschen Speicherzelle und damit beispielsweise zum Auslesen eines falschen Speicherwortes führen, ohne daß
dies von einer ausgangsseitigen Prüfvorrichtung erkannt werden kann, da ja das ausgelesene Speicherwort als solches
nicht verfälscht ist.
Derartige nicht erkennbare Fehler könnten vermieden werden, wenn die Funktion der zentralen Einrichtungen des Speichers,
also beispielsweise des Adressendekoders gesondert über-
VPA 9/610/1225 Rr/Hus
309819/0929
_ 2 —
wacht werden. Der hierzu erforderliche Aufwand ist allerdings beträchtlich. Hinzu kommt, daß bei den in neuerer
Zeit immer häufiger eingesetzten integrierten Halbleiterspeichern, bei denen in einem Baustein die Speicherzellen,
die Adressierungselektronik, d.h. Dekoder und Treiber, und die Schreib- und leseelektronik miteinander zu einem vollständigen
funktionsfähigen Speicher vereinigt sind, der Zugriff zu den zentralen Einrichtungen erschwert bzw. unmöglich
gemacht ist und damit das obenerwähnte Überwachungsprinzip unter Umständen nicht anwendbar ist.
Aufgabe der Erfindung ist es daher einen Informationsspeicher und insbesondere einen integrierten Halbleiterspeicher
anzugeben, der im Hinblick auf eine wenig Aufwand erfordernde Möglichkeit der Punktionsüberwachung und im
Hinblick auf im Zusammenhang mit der Punktionsüberwachung bei integrierten Halbleiterspeichern vorhandenen Gegebenheiten
konzipiert ist.
Die Erfindung betrifft also einen funktionsüberwachten
Informationsspeicher, insbesonder integrierten Halbleiterspeicher,
der erfindungsgemäß dadurch gekennzeichnet ist,
daß er aus bezüglich der zu überwachenden Punktionen autonomen Speicherblöcken besteht, an deren mit zu überwachenden
Punktionen in Zusammenhang stehenden gemeinsamen Zuleitungen hinter der Abzweigung zum letzten Speicherblock
eine erste Prüfeinrichtung angeschlossen ist, und die zur Speicherung derartig kleiner Teilinformationen
dienen, daß Punktionseinzelfehler innerhalb eines Speicherblocks oder auf dessen individuellen Zuleitungen nur so
kleine Teile der am Gesamtspeicherausgang auftretenden Informationen berühren, daß deren Verfälschungen sich
nicht zu einem Ergebnis kompensieren, das für eine an den Gesamtspeicherausgang angeschlossene zweite Prüfeinrichtung
als fehlerhaft nicht erkennbar ist.
VPA 9/610/1225 - 3 -
309Ö19/0929
_ 3 —
Die Vorteile einer wenig aufwendigen und wirksamen Funktionsüberwachung
von Informationsspeichern kommen insbesondere bei integrierten Halbleiterspeichern sum Tragen, da die
erfindungsgemäß vorgesehene Dezentralisierung von bei
konventionellen nicht integrierten Speichern zentralen Einrichtungen bei integrierten Speichern aufgrund der
Eigenheiten der ihnen zugrundeliegenden Technologie im gewissen Umfange sowieso schon gegeben ist.
In weiterer Ausgestaltung der Erfindung wird angegeben, wie die erfindungsgemäße Speicherkonzeption auch bei
großen Speichern beibehalten werden kann, ohne daß der durch die Dezentralisierung bedingte Aufwand zu groß wird.
Im Folgenden wird die Erfindung anhand von drei Ausführungsbeispielen näher erläutert.
Die Fig. 1 zeigt die Konzeption eines erfindungsgemäß aufgebauten Informationsspeichers mit kleinerer Speicherkapazität.
Die Fig. 2 und 3 zeigen nach dem erfindungsgemäßen Konzep aufgebaute Informationsspeicher mit größerer Speicherkapazität.
In der Fig. 1 wie auch in den übrigen Figuren wird der erfindungsgemäße Informationsspeicher lediglich im Hinblick
auf die Überwachung der Adressierung erläutert. Bei Bedarf kann das erfindungsgemäße Konzept des Speicheraufbaus
selbstverständlich auch im Hinblick auf andere zu überwachende Funktionen als die Adressierung, beispielsweise
auch auf die Befehlsdekodierung bzw. auf die Taktversorgung ausgedehnt werden.
-TPA 9/610/1225 - 4 -
303819/0929
Der Informationsspeicher gemäß Pig. 1 besteht aus m zumindest bezüglich der Adressierung autonomen Speicherblöcken
B1, B2 bis Bm. Er besteht also aus Speicherblöcken, die jeweils eigene Adressenzuleitungen s11 bis
smx sowie jeweils eigene Adressendekoder D1 bis Dm aufweisen. Ihre Speichermedien S1 bis Sm sind im beschriebenen
Beispiel zur Speicherung von η Worten zu jeweils ein Bit ausgelegt, wobei η die Wortkapazität des gesamten Speichers
ist. Der beschriebene Informationsspeicher ist also zur Speicherung von η Worten von jeweils m Bit ausgelegt.
An die für alle Speicherblöcke gemeinsamen Adresseingangsleitungen
A1 bis Ax, von denen die individuellen Adreßeingangsleitungen
s11 bis sxm der Speicherblöcke abzweigen, ist hinter der Abzweigung zum letzten Speicherblock Bm eine
erste Prüfeinrichtung P1 angeschlossen, die beispielsweise ein Paritätsnetzwerk sein kann. An die Ausgänge bT bis bm
der einzelnen Speicherblöcke B1 bis Bm, die die Bits 1 bis m liefern, ist eine zweite Prüfeinrichtung P2 angeschlossen,
die ebenfalls ein Paritätsnetzwerk sein kann.
Ein Fehler der den Adresseingangsleitungen A1 bis Ax zugeführten Adressen wird von der Prüfeinrichtung P1 erkannt
und gemeldet. Aufgrund der Anordnung dieser Prüfeinrichtung P1 hinter der Abzweigung zum letzten Speicherblock ist
ausserdem gewährleistet, daß auch Fehler, die durch Unterbrechung der zwischen einzelnen Abzweigungen liegenden
Abschnitte der Adresseingangsleitungen A1 bis Ax verursacht sein können, erkannt werden, bei Nichtansprechen der Prüfeinrichtung
P1 also davon ausgegangen werden kann, daß dem individuellen Adresseingangsleitungen s11 bis smx sämtlicher
Speicherblöcke B1 bis Bm dieselben Adressen zugeführt worden sind. Tritt nun ein Fehler auf einer der
individuellen Zuleitungen der Speicherblöcke bzw. innerhalb der einzelnen Speicherblöcke auf, sei es im
VPA 9/610/1225 - 5 -
309819/0929
individuellen Dekoder D oder in der Speicherzelle S selbst, dann wird von diesem Fehler beim Auslesen aus dem Speicher
lediglich ein Bit betroffen. Unter der Voraussetzung, daß die ausgelesene Information mit einem Paritätsbit versehen
war wird dieser Fehler in allen Fällen, in denen er zu einer Verfälschung des ausgelesenen Wortes führt, von der
zweiten Prüfeinrichtung P2 erkannt. Es ist bei der erfindungsgemäßen Speicherkonzeption also vermieden, daß ein Fehler
erster Ordnung gleichzeitig mehrere Bits des ausgelesenen Wortes stört, was dazu führen könnte, daß die Fehler der
einzelnen Bits sich in der Weise kompensieren, daß sie durch eine Paritätskontrolle nicht mehr erkennbar sind.
In der Fig. 2 ist eine Modifikation des erfindungsgemäßen funktionsüberwachten Informationsspeichers dargestellt, die
dann zur Anwendung kommt, wenn Speicher zu realisieren sind, deren Wortkapazität ein Vielfaches derjenigen eines einzelnen
Speicherblockes ist und der im Zusammenhang mit in einem weiter unten näher bezeichneten Kode kodierten Speicherworten
Anwendung findet.
Bei dem in dieser Figur dargestellten Speicher sind die Speicherblöcke in m Speicherblockgruppen G1 bis Gm aufgeteilt,
von denen nur die Speicherblockgruppe G1 in Einzelheiten dargestellt ist. Jede dieser Speicherblockgruppen
umfaßt a Speicherblöcke, die wie bei dem im Zusammenhang mit Fig. 1 beschriebenen Ausführungsbeispiel z.B. bezüglich
der Adressierung jeweils für sich funktionsfähig sind, in Abweichung von diesem Ausführungsbeispiel jedoch zur
Speicherung von η Worten mit mehr als einem Bit, nämlich mit b Bits dienen. Die Gesamtwortanzahl eines solcherart
aufgebauten Speichers ergibt sich als Produkt aus der Anzahl a der Speicherblöcke je Gruppe und der Anzahl η der
in einem einzelnen Block speicherbaren Worte. Die Gesamtbitanzahl des Speicherwortes ergibt sich als Produkt aus
VPA 9/610/1225 - 6 -
309819/0929
der Bitanzahl b der in einem einzelnen Speicherblock speicherbaren Y/orte und der Anzahl m der Speicherblockgruppen.
Jede der Speicherblockgruppen G1 bis Gm weist einen ■Vordekoder
V auf, der dazu dient, die einzelnen Speicherblöcke innerhalb der Speicherblockgruppen auszuwählen.
Zu diesem Zwecke setzt der Vordekoder die an den allen Speicherblockgruppen gemeinsamen Blockadressenleitungen
Ab1 bis Abx auftretende Speicherblockadressen in einen 1 aus a-Kode um, Dementsprechend sind die Eingänge der
Vordekoder der einzelnen Speicherblockgruppen an die Blockadressenleitungen Ab1 bis Abx angeschlossen.
Die Ausgänge jedes der Vordekoder sind an den Eingang jeweils eines anderen blockindividuellen Dekoders D11
bis D1a der betreffenden Speicherblockgruppe angeschlossen. Von den allen Speicherblöcken gemeinsamen Wortadressleitungen
A1 bis Ax führen Abzweigungen zu den einzelnen Speicherblockgruppen bzw. zu den blockindividuellen Wortadresseingangsleitungen
s111 bis s1ax, von denen innerhalb
einer Speicherblockgruppe gleichgeordnete verschiedener Speicherblöcke jeweils miteinander verbunden
sind. Hinter der Abzweigung von den Adressleitungen A1 bis Ax bzw. Ab1 bis Abx zur letzten Speicherblockgruppe
Gm ist, wie auch im Zusammenhang mit Fig. 1 beschrieben, eine erste Prüfschaltung P1 angeschlossen, die ein
Paritätsnetzwerk sein kann.
Gleichgeordnete Ausgänge der Speicherblöcke einer Speicherblockgruppe
sind jeweils miteinander verbunden und stellen jeweils einen Speicherausgang b11 bis bmb des Speichers
dar. An die Gesamtheit dieser Ausgänge ist die zweite Prüfschaltung P2 angeschlossen.
Die Vorgänge bei der Überwachung des erfindungsgemäßen Speichers gemäß Mg, 2 sind im Prinzip dieselben wie sie
VPA 9/610/1225 309819/0929 "7"
im Zusammenhang mit der Fig. 1 beschrieben wurden. Durch die erste Prüfeinrichtung P1 werden die allen Speicherblöcken
bzw. Speicherblockgruppen gemeinsamen Wortadressleitungen A1 bis Ax und Speicherblockadressleitungen Ab1,
Abx, beispielsweise in Form einer Paritätskontrolle überwacht, Wird von dieser Prüfeinrichtung kein Fehlersignal
abgegeben, dann ist auch sichergestellt, daß allen Blockgruppen dieselben Adressen zugeführt worden sind. Dadurch,
daß in den einzelnen Speicherblöcken nunmehr Worte speicherbar sind, die b Bits aufweisen, kann bei der beschriebenen
Anordnung allerdings ein Fehler erster Ordnung auf einer Speicherblockindividuellen Zuleitung bzw. im betreffenden
Dekoder oder in Leitungen innerhalb des Speichermediums zu einem Mehrfachfehler führen, der bis zu b Bits betreffen
kann. Um eine sichere Überwachung zu gewährleisten, müssen daher bei dieser Variante des erfindungsgemäßeii
Speichers die zu speichernden Worte in einem Kode kodiert sein, mit dem Büschelfehler mit der maximalen Länge von
b Bits erkannt werden können. Dementsprechend muß auch die zweite Prüfeinrichtung P2 zum Erkennen derartiger
Kriterien eingerichtet sein.
Teilt man z.B. die gespeicherten Worte der Länge bxm in
b Teilworte der Länge m auf und ordnet jedem dieser Teilworte (mit den Bit-Positionen b11, b21 bis bm1; b21, b22
bis bm2 usw. bis bib, b2b bis bmb) ein Paritätsbit zu,
so kann die Prüfeinrichtung P2 aus einem Paritätsnetzwerk bestehen, das sich aus b Teilnetzwerken zusammensetzt,
mit denen die Teilworte auf die richtige Parität überprüft werden.
Die Fig. 3 zeigt eine modifizierte Form des Speichers gemäß Fig. 2. Die Gruppierung der Speicherblöcke ist bei
dieser Anordnung dieselbe wie bei der in Fig. 2 beschriebenen. Der Unterschied zum Speicher gemäß Fig. 2
VPA 9/610/1225 - 8 -
309819/0929
besteht darin, daß sie an Stelle der dort vorhandenen gruppenindividuellen Vordekoder V einen einzigen zentralen
Vordekoder VZ aufweist, dessen allen Gruppen gemeinsame, die Speicherblockadressen im 1 aus a-Kode führende
Adressenleitungen ab1 bis aba von einer dritten Prüfeinrichtung P3 überwacht werden, die eine 1 aus a-Kontrolle
durchführt. Diese Prüfschaltung ist hinter der Abzweigung der gruppenindividuellen Adressenleitungen der letzten
Speicherblockgruppe Gm an die Speicherblockadressenleitungen ab1 bis aba angeschlossen.
Mehrere Blockgruppen betreffende Fehler der Adressierung werden durch die Prüfeinrichtungen P1 und P3 erkannt,
Fehler, die auf speicherblockindividuellen Adressenzuleitungen bzw. innerhalb der Speicherblöcke auftreten,
werden unter den im Zusammenhang mit Fig. 2 erwähnten Voraussetzungen bezüglich des' verwendeten Kodes von der
Prüfeinrichtung P2 erkannt.
Die im Zusammenhang mit den in den Figuren 2 und 3 dargestellten erfindungsgemäßen Speieherstrukturen erläuterte
Gruppierung der Speicherblöcke kann selbstverständlich auch dann mit Vorteil vorgenommen werden, wenn die
einzelnen Speicherblocke, wie im Zusammenhang mit Fig.
beschrieben, Worte mit Jeweils nur einem Bit speichern.
6 Patentansprüche
3 Figuren
3 Figuren
VPA 9/610/1225 - 9 -
309819/0929
Claims (3)
- PatentansprücheFunktionsüberwachter Informationsspeicher, insbesondere integrierter Halbleiterspeicher, dadurch gekennzei chnet , daß er aus bezüglich der zu überwachenden Funktionen autonomen Speicherblöcken (B1 bis Bm) besteht, an deren mit zu überwachenden Funktionen in Zusammenhang stehenden gemeinsame Zuleitungen (A1 bis Ax) hinter der Abzweigung zum letzten Speicherblock (Bm) eine erste Prüfeinrichtung (P1) angeschlossen ist, und die zur Speicherung derartig kleiner Teilinformationen dienen, daß Funktionseinzelfehler innerhalb eines Speicherblocks (B1 bis Bm) oder auf dessen individuellen Zuleitungen (s11 bis smx) nur so kleine Teile der am Gesamtspeieherausgang (b1,'b2 bis bm) auftretenden Informationen berühren, daß deren Verfälschungen sich nicht zu einem Ergebnis kompensieren, das für eine an den Gesamtspeicherausgang (b1, b2 bis bm) angeschlossene zweite Prüfeinrichtung (P2) als fehlerhaft nicht erkennbar ist (Fig. 1).
- 2. Informationsspeicher nach Anspruch 1, dadurch gekennzei chnet , daß er aus einer der Bitanzahl der zu speichernden Worte entsprechenden Anzahl von Speicherblöcken (B1 bis Bm) besteht, die jeweils zur Speicherung einer der Speicherwort-Gesamtanzahl (n) entsprechenden Anzahl von jeweils 1 Bit aufweisenden Speicherworten dienen (Fig. 1).
- 3. Informationsspeicher nach Anspruch 2, dadurch gekennzeichnet , daß er aus Speicherblockgruppen besteht, und daß er gruppenindividuelle Vordekoder zur Auswahl der Speicherblöcke aufweist.VPA 9/610/1225 - 10 -309819/0929- ίο -Informationsspeicher nach. Anspruch 2, dadurch gekennzei chnet , daß er aus Speicherblockgruppen besteht, daß er einen zentralen Vordekoder zur Auswahl gleichgeordneter Speicherblöcke aller Speicherblockgruppen aufweist, und daß an die Vordekoder-Ausgangsleitungen hinter der Abzweigung zur letzten Speicherblockgruppe eine dritte Prüfschaltung angeschlossen ist.Informationsspeicher nach Anspruch 1,dadurch gekennzeichnet , daß er aus Speicherblockgruppen (GrI bis Gm) besteht, daß die Anzahl (m) der Speicherblockgruppen (G1 bis Gm) zusammen mit der Bitanzahl (b) der in den einzelnen Speicherblöcken (S11 bis S1a) speicherbaren Worten als Produkt die Gesamtbitanzahl (b χ m) eines Speicherwortes ergibt, daß die Speicherblockgruppen (G1 bis Gm) jeweils Speicherblöcke (S11 bis S1a) in einer Anzahl (a) aufweisen, die zusammen mit der Anzahl (n) der in einem Speicherblock speicherbaren Worte als Produkt die Gesamtwortanzahl (axn) des Speichers ergibt, und daß er gruppenindividuelle Vordekoder (V) zur Auswahl der Speicherblöcke innerhalb der Speicherblockgruppen aufweist (Fig. 2).Informationsspeicher nach Anspruch 1, dadurch gekennzeichnet , daß er aus Speicherbiocte gruppen (G1 bis Gm) besteht, daß die Anzahl (m) der Speicherblockgruppen (G1 bis Ga) zusammen mit der Bitanzahl (b) der in den einzelnen Speicherblöcken (S11 bis S1a) speicherbaren Worte als Produkt die Gesamtbitanzahl (b χ m) eines Speicherwortes ergibt, daß die Speicherblockgruppen (G1 bi3 Gm) jeweils Speicherblöcke (SII bis S1a) in einer Anzahl (a) aufweisen, die zusammen mit der Anzahl (n) der in einem Speicher-VPA 9/610/1225 - 11 -309819/0929"block speieherbaren Worte als Produkt die Gesamtwortanzahl (a χ η ) des Speichers ergibt, daß er einen zentralen Vordekoder (Vz) zur Auswahl gleichgeordneter Speicherblöcke (S11 bis S1a) aller Speicherblockgruppen (G1 bis Gm) aufweist, und daß an die Vordekoder-Ausgangsleitungen (ab1 bis aba) hinter der Abzweigung zur letzten Speicherblockgruppe (Gm) eine dritte Prüfeinrichtung (P3) angeschlossen ist.VPA 9/610/1225309619/0929
Priority Applications (18)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BE790527D BE790527A (fr) | 1971-10-25 | Memoire d'informations a fonctionnement controle, et notamment memoire integree a semi-conducteurs | |
DE2153116A DE2153116C3 (de) | 1971-10-25 | 1971-10-25 | Funktionsüberwachter Informationsspeicher, insbesondere integrierter Halbleiterspeicher |
AT823072A AT327296B (de) | 1971-10-25 | 1972-09-25 | Schaltungsanordnung zur uberwachung der speicherblocke eines informationsspeichers |
CH1441472A CH552870A (de) | 1971-10-25 | 1972-10-03 | Informationsspeicher, insbesondere integrierter halbleiterspeicher. |
GB4656072A GB1391976A (en) | 1971-10-25 | 1972-10-10 | Information stores |
NO3641/72A NO136013C (de) | 1971-10-25 | 1972-10-11 | |
IT30609/72A IT969650B (it) | 1971-10-25 | 1972-10-18 | Memoria di informazioni special mente memoria a semiconduttori integrata con funzionamento sorvegliato |
FI2917/72A FI56289C (fi) | 1971-10-25 | 1972-10-20 | Funktionsoevervakat informationsminne speciellt integrerat halvledarminne |
SE7213688A SE388708B (sv) | 1971-10-25 | 1972-10-23 | Funktionsovervakat informationsminne |
LU66345A LU66345A1 (de) | 1971-10-25 | 1972-10-23 | |
FR7237654A FR2157924B1 (de) | 1971-10-25 | 1972-10-24 | |
AR244799A AR194515A1 (es) | 1971-10-25 | 1972-10-24 | Memoria de informacion de funcionamiento supervisado particularmente memoria de semiconductores integrados |
US00300324A US3801802A (en) | 1971-10-25 | 1972-10-24 | Information storage having monitored functions |
JP10658572A JPS5441858B2 (de) | 1971-10-25 | 1972-10-24 | |
AU48136/72A AU462597B2 (en) | 1971-10-25 | 1972-10-25 | Information storage having monitored functions |
ZA727620A ZA727620B (en) | 1971-10-25 | 1972-10-25 | Improvements in or relating to information stores |
NL7214433.A NL162762C (nl) | 1971-10-25 | 1972-10-25 | Ten aanzien van zijn functie bewaakt informatiegeheugen van het geintegreerd halfgeleidertype. |
BR7468/72A BR7207468D0 (pt) | 1971-10-25 | 1972-10-25 | Armazenador de informacoes com supervisao de funcoes especialmente armazenador de semicondutores integrado |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2153116A DE2153116C3 (de) | 1971-10-25 | 1971-10-25 | Funktionsüberwachter Informationsspeicher, insbesondere integrierter Halbleiterspeicher |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2153116A1 true DE2153116A1 (de) | 1973-05-10 |
DE2153116B2 DE2153116B2 (de) | 1975-05-07 |
DE2153116C3 DE2153116C3 (de) | 1976-01-08 |
Family
ID=5823331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2153116A Expired DE2153116C3 (de) | 1971-10-25 | 1971-10-25 | Funktionsüberwachter Informationsspeicher, insbesondere integrierter Halbleiterspeicher |
Country Status (18)
Country | Link |
---|---|
US (1) | US3801802A (de) |
JP (1) | JPS5441858B2 (de) |
AR (1) | AR194515A1 (de) |
AT (1) | AT327296B (de) |
AU (1) | AU462597B2 (de) |
BE (1) | BE790527A (de) |
BR (1) | BR7207468D0 (de) |
CH (1) | CH552870A (de) |
DE (1) | DE2153116C3 (de) |
FI (1) | FI56289C (de) |
FR (1) | FR2157924B1 (de) |
GB (1) | GB1391976A (de) |
IT (1) | IT969650B (de) |
LU (1) | LU66345A1 (de) |
NL (1) | NL162762C (de) |
NO (1) | NO136013C (de) |
SE (1) | SE388708B (de) |
ZA (1) | ZA727620B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2739952A1 (de) * | 1977-09-05 | 1979-03-15 | Computer Ges Konstanz | Grossintegrierter halbleiter-speicherbaustein in form einer unzerteilten halbleiterscheibe |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53107437U (de) * | 1977-02-04 | 1978-08-29 | ||
JPS558608A (en) * | 1978-06-30 | 1980-01-22 | Hitachi Ltd | Semiconductor memory device |
US4562576A (en) * | 1982-08-14 | 1985-12-31 | International Computers Limited | Data storage apparatus |
JP2558904B2 (ja) * | 1990-01-19 | 1996-11-27 | 株式会社東芝 | 半導体集積回路 |
US5224070A (en) * | 1991-12-11 | 1993-06-29 | Intel Corporation | Apparatus for determining the conditions of programming circuitry used with flash EEPROM memory |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3122724A (en) * | 1960-06-17 | 1964-02-25 | Ibm | Magnetic memory sensing system |
NL279116A (de) * | 1961-05-31 | |||
US3566093A (en) * | 1968-03-29 | 1971-02-23 | Honeywell Inc | Diagnostic method and implementation for data processors |
-
0
- BE BE790527D patent/BE790527A/xx unknown
-
1971
- 1971-10-25 DE DE2153116A patent/DE2153116C3/de not_active Expired
-
1972
- 1972-09-25 AT AT823072A patent/AT327296B/de not_active IP Right Cessation
- 1972-10-03 CH CH1441472A patent/CH552870A/de not_active IP Right Cessation
- 1972-10-10 GB GB4656072A patent/GB1391976A/en not_active Expired
- 1972-10-11 NO NO3641/72A patent/NO136013C/no unknown
- 1972-10-18 IT IT30609/72A patent/IT969650B/it active
- 1972-10-20 FI FI2917/72A patent/FI56289C/fi active
- 1972-10-23 LU LU66345A patent/LU66345A1/xx unknown
- 1972-10-23 SE SE7213688A patent/SE388708B/xx unknown
- 1972-10-24 AR AR244799A patent/AR194515A1/es active
- 1972-10-24 FR FR7237654A patent/FR2157924B1/fr not_active Expired
- 1972-10-24 JP JP10658572A patent/JPS5441858B2/ja not_active Expired
- 1972-10-24 US US00300324A patent/US3801802A/en not_active Expired - Lifetime
- 1972-10-25 NL NL7214433.A patent/NL162762C/xx not_active IP Right Cessation
- 1972-10-25 AU AU48136/72A patent/AU462597B2/en not_active Expired
- 1972-10-25 ZA ZA727620A patent/ZA727620B/xx unknown
- 1972-10-25 BR BR7468/72A patent/BR7207468D0/pt unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2739952A1 (de) * | 1977-09-05 | 1979-03-15 | Computer Ges Konstanz | Grossintegrierter halbleiter-speicherbaustein in form einer unzerteilten halbleiterscheibe |
Also Published As
Publication number | Publication date |
---|---|
AU462597B2 (en) | 1975-06-26 |
LU66345A1 (de) | 1973-01-23 |
SE388708B (sv) | 1976-10-11 |
FR2157924A1 (de) | 1973-06-08 |
JPS4852140A (de) | 1973-07-21 |
FI56289B (fi) | 1979-08-31 |
AT327296B (de) | 1976-01-26 |
BR7207468D0 (pt) | 1973-09-13 |
NL162762B (nl) | 1980-01-15 |
ATA823072A (de) | 1975-04-15 |
NL162762C (nl) | 1980-06-16 |
NL7214433A (de) | 1973-04-27 |
CH552870A (de) | 1974-08-15 |
BE790527A (fr) | 1973-04-25 |
IT969650B (it) | 1974-04-10 |
DE2153116C3 (de) | 1976-01-08 |
ZA727620B (en) | 1973-07-25 |
US3801802A (en) | 1974-04-02 |
GB1391976A (en) | 1975-04-23 |
AU4813672A (en) | 1974-04-26 |
DE2153116B2 (de) | 1975-05-07 |
AR194515A1 (es) | 1973-07-23 |
NO136013C (de) | 1977-07-06 |
FR2157924B1 (de) | 1976-10-29 |
NO136013B (de) | 1977-03-28 |
FI56289C (fi) | 1979-12-10 |
JPS5441858B2 (de) | 1979-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2030760C2 (de) | Paritätsprüfschaltung für eine Speicherschaltung | |
DE2610411C2 (de) | Schaltungsanordnung zur Ermittlung derjenigen fehlerfreien Einheit aus einer Vielzahl von Einheiten einer Datenverarbeitungsanlage mit der geringsten Benutzungshäufigkeit | |
DE3785469T2 (de) | Halbleiterspeichergeraet mit redundanter speicherzelle. | |
DE2058698A1 (de) | Datenspeichersystem | |
EP0013737A1 (de) | Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem | |
DE1901806A1 (de) | Schaltungsanordnung zur Kompensation schadhafter Speicherzellen in Datenspeichern | |
DE3618136C2 (de) | ||
EP1113362B1 (de) | Integrierter Halbleiterspeicher mit einer Speichereinheit zum Speichern von Adressen fehlerhafter Speicherzellen | |
DE3329022A1 (de) | Datenspeichereinrichtung | |
DE2450468C2 (de) | Fehlerkorrekturanordnung für einen Speicher | |
DE60215687T2 (de) | Fehlerkorrektion von multibit-baueinheiten mit unbeschränkter erkennung von doppelfehlern | |
DE2153116C3 (de) | Funktionsüberwachter Informationsspeicher, insbesondere integrierter Halbleiterspeicher | |
DE2906789B2 (de) | ||
EP1222545A1 (de) | Verfahren und schaltungsanordnung zum speichern von datenworten in einem ram modul | |
DE19545743A1 (de) | Halbleiterspeichervorrichtung mit Speicherzellenmatrix | |
EP0353660B1 (de) | Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen | |
DE10062404A1 (de) | Vorrichtung und Verfahren zum Reduzieren der Anzahl von Adressen fehlerhafter Speicherzellen | |
DE2004934A1 (de) | ||
DE4429633C2 (de) | Verfahren und Vorrichtung zur Überwachung von Speicherzellen eines Speichers | |
DE3009317A1 (de) | Hybrid-assoziativspeicher | |
DE4435457C2 (de) | Verfahren zum Archivieren von Prozeßdaten | |
DE10137332B4 (de) | Verfahren und Anordnung zur Ausgabe von Fehlerinformationen aus Halbleitereinrichtungen | |
DE3105503A1 (de) | Assoziativer zugriffsspeicher | |
DE2714314A1 (de) | Datenverarbeitende vorrichtung mit einem datenspeicher | |
DE4030629C2 (de) | Anordnung zur Sicherung von mit den Speichereinträgen eines Arbeitsspeichers gekoppelten Steuerinformationen in einem Multiprozessorsystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |