DE2739669A1

DE2739669A1 - Multiplex-decoder mit verzerrungsfreiem differenzverstaerker

Info

Publication number: DE2739669A1
Application number: DE19772739669
Authority: DE
Inventors: Masanori Ienaka; Yasuo Kominami
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1976-09-13
Filing date: 1977-09-02
Publication date: 1978-03-16
Also published as: DE2739669C2; US4139738A; JPS5335301A; JPS5525550B2

Description

B_e_s_c_h_r_e_i_b_u_n_cj ,

Die Erfindung bezieht sich auf einen Multiplex-Decoder, insbesondere auf einen Multiplex-Decoder mit einem verzerrungsfreien, doppelt abgeglichenen Differenzverstärker.

Die Erfindung und der Stand der Technik werden anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen:

Fig. 1 ein Schaltbild mit dem Grundaufbau des erfindungsgemäßen Multiplex-Decoders;

Fig. 2 das Schaltbild einer zweiten Ausführungsform des erfindungsgemäßen Multiplex-Decoders;

Fig. 3 das Schaltbild eines Multiplex-Decoders mit bekannten Differenzverstärkern; und

Fig. 4 in einem Diagramm die Abhängigkeit des Emitterwiderstandes vom Emitterstrom eines Transistors.

Es wurde bereits eine Vollwellen-Koinzidenz-Zeittei]schaltung mit einem doppelt abgeglichenen (double-balanced) Differenzverstärker der in Fig. 3 gezeigten Art als Multiplex-Decoder für FM-Stereo-Rundfunkempfänger vorgeschlagen (s. z.B. die in der US-PS 3 5 73 382 beschriebenen Den.oduiatoren) . Be:i derartigen Multiplex-Decodern bereiten jedoch die auftretenden Signalverzerrungen ernste Schwierigkeiten. Derartige Signa]Verzerrungen dürften hauptsächlich auf dem in Differenzschaltung geschalteten Transistorpaar beruhen, dessen Basen ein zusammengesetztes Stereosignal zugeführt wird. Die Transistoren Q₅ und Qg bilden einen sogenannten Signaleingabeverstärker. Beim Empfang von Stereoprogrammen dienen andere in Differenzschaltung geschaltete Transistorpaare Q₁, Q₂ und Q₃, Q., denen ein Schaltsignal eines Unterträgers zugeführt wird, als jeweilige Schaltelemente. Im einzelnen wird den Basen der Transistoren Q₁ und Q₄ der gleiche Unterträger von 38 kHz zugeführt, der jedoch gegenüber dem den Basen der Transistoren Q₂ und Q₃ zugeführten Signal um 180 phasenverschoben ist. Die Kollektoren der Tran-

80981 1 /0770

sistoren Q₁ und Q, und die der Transistoren Q₂ und Q. sind jeweils miteinander verbunden und über Lastwiderstände R^ bzw. R_LR an eine Speisespannung +V angeschlossen. Dann werden die demodulierten, stereophon auf den linken und rechten Kanal bezogenen Signale vom Ausgang OUT_T bzw. OUT₁, abgegriffen, die mit den Verbindungspunkten der Kollektoren und Belastungswiderstände verbunden sind. Die paarweise in Differenzschaltung geschalteten Transistoren Q.., Q^/ Q₃ und Q. werden zwischen zwei extremen Zuständen geschaltet; im eingeschalteten Zustand ist die Impedanz fast Null und im ausgeschalteten Zustand fast unendlich. Somit besteht kaum die Möglichkeit, daß Signalverzerrungen auftreten. Die Transistoren Q,- und Q_ß werden jedoch im Zwischenbereich betrieben, d.h. im aktiven Bereich ihrer Kennlinie, so daß an dieser Stelle die Entstehung von Signalverzerrungen sehr wahrscheinlich ist.

Eine genauere Untersuchung der Erscheinung hat zur Aufdeckung folgender Ursachen der Signalverzerrung geführt.

Der Emitterwiderstand re jedes Transistors Q~ und Qg ist nicht stets konstant, sondern vom Emitterstrom abhängig. Genauer, der Emitterwiderstand re und der Emitterstrom IE sind gemäß einer Exponentialfunktion voneinander abhängig. Wenn daher ein Bezugspunkt bei einem kleinen Emitterstrom IE₂ durch Wahl einer niedrigen Basis-Vorspannung bestimmt wird, wird die Änderung des Emitterwiderstandes re- in Bezug auf die Änderung eines Wechselstromsignals iE groß. Dies ist der Grund für die Änderung des Verstärkungsfaktors des Transistors bei Änderung des Eingangssignals und führt direkt zur Signalverzerrung. Um diese Signalverzerrung zu vermindern, kann der Vorspannpunkt auf einen Punkt IE₁ verschoben werden, um den herum die Änderung Are., des Emitterwiderstandes re klein ist, d.h., die Basis-Vorspannung ist hoch und der Emitterstrom groß. Im gegenwärtigen Zustand sollte die Basis-Vorspannung auf 8 bis 9 V eingestellt werden, um die Signalverzerrung auf 0,01 % herabzudrücken. Dies erfordert eine sehr hohe Speisespannung +V , z.B. 30 V. Falls eine verhältnismäßig niedrige Speisespannung +V , beispielsweise

809811/0770

12 V verwendet wird, ist eine derartig hohe Basis-Vorspannung praktisch nicht erreichbar, weil die Ausgangsspannung auf die Speisespannung +V begrenzt ist.

CC

Der Erfindung liegt daher die Aufgabe zugrunde, die Verzerrung des Ausgangssignals eines Multiplex-Decoders möglichst klein zu halten. Es soll weiter ein Multiplex-Decoder geschaffen werden, mit dem die Verzerrung des Ausgangssignals der mit den paarweise in Differenzschaltung geschalteten Schalttransistoren in Reihe liegenden, in einem Paar in Differenzschaltung geschalteten Signaleingabe-Transistoren vermindert ist. Ferner soll ein Multiplex-Decoder mit einem in Differenzschaltung geschalteten Transistorpaar zur Signaleingabe geschaffen werden, die je eine negative Rückkopplung oder Gegenkopplung mit verhältnismäßig kleiner Anzahl von Einzelteilen haben, bei denen die Signalverzerrung vermindert werden kann, ohne die Basis-Vorspannung des Transistors oder die Speisespannung auf einen hohen Wert treiben zu müssen. Ferner soll ein Multiplex-Decoder mit einem Differenzverstärker mit verringerter Verzerrung geschaffen werden, der als monolithische integrierte Schaltung hergestellt werden kann.

Nach einem Aspekt der Erfindung enthält ein Multiplex-Decoder zwei Paare von Differenzschaltungen mit vier Transistoren, die durch Signale zum Schalten des linken und rechten Kanals gespeist werden, und zwei Signaleingabe-Verstärker, die an die jeweilige Differenzschaltung angeschlossen sind, wobei wenigstens ein Signaleingabeverstärker, dem ein zusammengesetztes Stereosignal zugeführt wird, ein Gegenkopplungsverstärker ist.

Der erfindungsgemäße Multiplex-Decoder enthält also zwei Paare von Transistor-Differenzschaltungen, die durch Schaltsignale eines 38-kHz-Unterträgers zum Trennen eines zusammengesetzten Stereosignals in Signale für den linken und den rechten Kanal gespeist werden, einen Differenzverstärker,

809811/0770

der aus zwei Transistoren gebildet ist, die an die jeweiligen Differenzschaltungen zum Verstärken und Eingeben des zusammengesetzten Signals angeschlossen sind, und eine Konstantstromquelle, wobei wenigstens einer der Differenz-Transistorpaarverstärker, der mit dem zusammengesetzten Signal gespeist wird, aus einem Gegenkopplungsverstärker besteht, um die Ausgangssignalverzerrung des Transistorverstärkers infolge Änderungen des Emitterwiderstandes des Transistorverstärkers bei Änderungen des zusammengesetzten Eingangs-Stereosignals zu unterdrücken. Infolgedessen wird die Signalverzerrung der getrennten Signale für den linken und rechten Kanal vermindert.

Weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsformen .

Fig. 1 zeigt das Schaltbild des Grundaufbaus des erfindungsgemäßen MultipIex-Decoders, Fig. 2 das Schaltbild einer konkreten Ausführungsform des Grundaufbaus der Fig. 1.

In den Fig. 1 und 2 sind die Transistoren Q₁, Q₂, Q₃ und Q₄ die Schalttransistoren für den linken und rechten Kanal; sie bilden einen doppelt abgeglichenen Differenzverstärker und werden durch Schaltsignale von 38 kHz, die gegeneinander um 180 phasenverschoben sind, gespeist; diese werden den Basen der Transistoren Q₁ und Q. bzw. den Basen der Transistoren Q₂ und Qo zugeführt. Ein Signaleingabeverstärker 1 zum Verstärken des Bezugs-Vorspannsignals V™« ist mit einer Gegenkopplungsschaltung 2 versehen; der andere Signaleingabeverstärker 3 zur Verstärkung eines Eingangssignals V- , beispielsweise eines zusammengesetzten Stereosignals, ist mit einer Gegenkopplungsschaltung 4 versehen. Ein Belastungswiderstand R__L für den linken Kanal und ein Belastungswiderstand R₁. _ für den rechten Kanal sind an die Speisespannungsquelle +V angeschlossen. Ein Widerstand R verbindet die Verstärker 1 und 3 in Differenzschaltung.

Der Widerstand R dient ferner als Widerstand für die Trennungs-

809811/0770

steuerung. Der Wert des Widerstandes R wird so gewählt, daß die an den Kollektoren der Transistoren g und Q. auftretenden Übersprechsignale durch die außer Phase gedämpften Signale gelöscht werden, die durch den Widerstand R übertragen werden, wobei der Dämpfungsgrad durch die relativen Werte des Widerstandes R und die Ausgangsimpedanz des Verstärkers 1 und des Verstärkers 3 bestimmt wird. Da erfindungsgemäß das Eingangssignal und die Bezugs-Vorspannung dem Decoder über gegengekoppelte Verstärker zugeführt werden, die je aus einem Verstärker A_m und einer negativen Rückkopplungsschaltung β bestehen, kann die Signalverzerrung vermindert werden.

Der Grund für die Verminderung der Signalverzerrung durch die Gegenkopplungsverstärkung ist folgender:

Die gesamte harmonische Verzerrung, die zunächst am Ausgang des Verstärkers A ohne Gegenkopplung erzeugt wird, sei D und die sich durch die Gegenkopplung ergebende Verzerrung D₄-. Dann gilt folgende Gleichung:

D₄. = D - ^D₄-A

worin A der Verstärkungsfaktor des Signaleingabeverstärkers ohne Gegenkopplung und P der Gegenkopplungsgrad der Rückkopplungsschaltung sind. Die obige Gleichung kann folgendermaßen umgeschrieben werden:

"f 1 + pA

Das bedeutet, daß die Verzerrung durch die Gegenkopplung auf 1/(1 + (3a) , beispielsweise 1/100 verringert wird. Die Verzerrung kann somit auf einen unbedeutenden Rest herabgedrückt werden.

Fig. 2 zeigt ein Schaltbild, bei dem das oben erläuterte Prinzip der Erfindung angewandt ist. Der Verstärker 3 enthält einen

80981 1/0770

als Emitterfolger geschalteten npn-Transistor Qg (1. Stufe), einen pnp-Transistor Q_1n mit mehreren Kollektoren (2. Stufe), der in Diodenschaltung zwischen den Kollektor da3 Transistors Qn und die Speisespannung V geschaltet ist, und einen dritten npn-Transistor Q₁,- (3. Stufe). Der Kondensator C₂ ist zwischen die Basis des Transistors Q , und Masse geschaltet, um die Phase des durch den Verstärker 3 verstärkten Signals zu kompensieren und so unerwünschte Schwingungen zu verhindern. Ein zwischen Basis und Emitter des Transistors Q₁g geschalteter Widerstand R, gestattet, daß der Vorstrom durch den anderen Kollektor des Transistors Q₁Q auf einen großen Wert anwächst. Der Transistor Q₁Q kann somit durch eine große Amplitude von seiner Basis zugeführten hochfrequenten Signalen gespeist werden. Die Rückkopplungsschaltung 4 besteht aus einem zwischen die Emitter der Transistoren Q₁₆ und Q_q geschalteten Leitungsweg. Soll der Gegenkopplungsgrad einstellbar sein, so wird zwischen diese Emitter ein als Leitungsweg dienender einstellbarer Widerstand geschaltet. Der Emitter des npn-Verstärkungstransxstors Q₁₆ ist an eine Konstantstromquelle IS₂ angeschlossen. Ähnlich enthält der Verstärker 1 Transistoren Q₁₅, Q₇ und Qg. Die Rückkopplungsschaltung 2 besteht ebenfalls aus einem zwischen die Emitter der Transistoren Q₁₅ und Q- geschalteten Leitungsweg. Der Emitter des Verstärkungstransistors Q₁₅ ist an eine Konstantstromquelle IS₁ angeschlossen.

Das Bezugs-Vorspannsignal Vp,™ und das zusammengesetzte Stereosignal V. werden folgendermaßen einer Gegenkopplungsverstärkung unterzogen.

Wenn das Stereosignal V. über einen bestimmten Bezugswert ansteigt, erhöht sich der Kollektorstrom des Transistors Q₉. Dann steigt der Kollektorstrom durch den anderen Kollektor (Knotenpunkt b) des Transistors Q₁₀ ebenfalls an und die Spannung am Emitter des Transistors Q.,, steigt. Da die erhöhte Emitterspannung auf den Emitter (Knotenpunkt a) des Transistors Q„

80981 1/0770

über den Leitungsweg zwischen den Emittern der Transistoren Q₁₆ und Qg rückgekoppelt wird, sinkt die ßasis-Emitter-Vorspannung des Transistors Q_g und somit auch dessen Kollektorstrom. Die relative Spannungsdifferenz zwischen Basis und Emitter des Eingabe-Verstärkungstransistors Q_g steigt geringfügig an. Der Emitter-Vorstrom des Transistors Q₁g kann auf einen geringen Wert eingestellt werden, beispielsweise auf den Arbeitspunkt IE- der Fig. 4.

Wie erwähnt, kann also erfindungsgemäß die Signalverzerrung durch die Gegenkopplungsverstärkung auf einen kleinen Wert gedrückt werden.

809811/0770

L e e r s e i t e

Claims

SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK

MAMIAHILFPLATZ 2 4 3. MÜNCHEN 9O ^Ar7OQCCQ

POSTADRESSE: POSTFACH 95 OI 6O₁ D-8000 MÖNCHEN 95 ζ. I 0 *J D 0 3

KAS)L LUOWIO SCHIRF

DIPt.. CHEM. OR. ALEXANDER V. FÜNER

DIPL. INQ. PETER STREHL

DIPL. CHEM. DR. URSULA 5CHÜ3SL-HOPF

DIPL. INO. DIETER EBSINQHAUS

DR. INQ. DIETER FINCK

TELEFON (ΟβΟ) 48 9OU

TELEX 8-23 885 AURO O

TELEORAMME AUROMARCPAT MÖNCHEN

HITACHI, LTD. DA-14188

DE/bi
2. September 1977

P_a_t_e_n_t_a_n_s_g_r_ü_c_h_e

Multiplex-Decoder, gekennze ich net durch zwei Paare von Differenzschaltungen, bestehend aus vier Transistoren (Q., Q₂; Q , Q,), die durch Signale zum Schalten des linken und rechten Stereokanals getrieben werden, zur Erzeugung getrennter Signale für den linken und rechten Kanal aus einem zusammengesetzten Stereosignal, und durch einen ersten und einen zweiten Verstärker (1, 3), die an das jeweilige Differenzschaltungspaar zur Zufuhr des zusammengesetzten Stereosignals (V. ) in Gegenphase angeschlossen sind, wobei der mit dem zusammengesetzten Stereosignal gespeiste erste und/oder zweite Verstärker aus einem Gegenkopplungsverstärker (4) besteht.

8098 11/07 70 ORIÖINAL INSPECTED"

2. Multiplex-Decoder nach Anspruch 1, dadurch gekennzeichnet, daß der erste und zweite Verstärker (1, 3) gegengekoppelt und mittels eines Trennungs-Steuerwiderstandes (R ) zum Löschen von Obersprechsignalen verbunden sind, wobei dem ersten und zweiten Verstärker das zusammengesetzte Stereosignal (V. ) bzw. ein Bezugssignal (Vpc-p) zugeführt werden.
3. Multiplex-Decoder nach Anspruch 1, dadurch gekennzeichnet, daß das Kanal-Schaltsignal ein Unterträgersignal mit einer Frequenz von 38 kHz ist.
4. Multiplex-Decoder nach Anspruch 1_; dadurch gekennzeichnet, daß der erste und der zweite Verstärker in Differenzschaltung geschaltet und über ein Widerstandselement (R ) verbunden und je mit einer Konstantstromschaltung (IS₁, IS₂) verbunden sind. '
5. Multiplex-Decoder nach Anspruch 1, dadurch gekennzeichnet, daß der Gegenkopplungsverstärker folgende Bestandteile enthält: einen ersten Transistor (Q₁₆) mit dem Leitfähigkeitstyp des in Differenzschaltung geschalteten Transistorpaars (Q₃/ Q₄)/ dessen Kollektor an die miteinander verbundenen Emitter des in Differenzschaltung geschalteten Schalttransistorpaars und dessen Emitter an eine Konstantstromquelle (IS-) angeschlossen ist, einen zweiten Transistor (Q_g) des Leitfähigkeitstyps des ersten Transistors, dessen Basis das zusammengesetzte Stereosignal (V. )

80981 1 /0770

zugeführt wird und dessen Emitter an einen Emitterwiderstand (R.) angeschlossen sind, einen dritten Transistor (Q₁₀) mit unterschiedlichem Leitfähigkeitstyp, dessen erster Kollektor und dessen Basis an den Kollektor des zweiten Transistors,
dessen Emitter an die Speisespannung (+V ) und dessen zwei-

C C

ter Kollektor an die Basis des ersten Transistors angeschlossen sind, und eine Gegenkopplungsschaltung, die zwischen die Emitter des ersten und zweiten Transistors zur Rückkopplung
einer am Emitter des ersten Transistors auftretenden Emitterspannung zum Emitter des zweiten Transistors geschaltet
ist.

809811/0 770 ^