DE2739663B1 - Differenzverstaerker,insbesondere als Leseverstaerker fuer Bipolar-Speicherbausteine - Google Patents

Description

• Bei der in Fig. 1 dargestellten Schaltungsanordnung eines Schreib-Lese-Speicherbausteins in Bipolartechnik werden zur Auswahl einer Speicherzehlle SZ, z.B. der Speicherzelle SZ-1, Schalttransistoren 2 über eine Bitauswahlschaltung 3 leitend gesteuert. Gleichzeitig erfolgt über die Wortauswahlansteuerung 4 in Verbindung mit einem Schalttransistor 5 mit zugehörigem Widerstand 6 eine Wortansteuerung dadurch, daß eine obere Wortleitung 7 auf etwa-0,9 Volt geschaktet wird, womit sich an einer unteren Wortleitung 8 ein Potential von etwa1,7 Volt einstellt.
• Durch diese Ansteuerprozedur ist nunmehr eine einzelne Speicherzelle, in diesem Falle die Speicherzelle SZ-1 adressiert. Die Speicherzelle selber besteht dabei aus zwei miteinander verschalteten npn-Transistoren 9 mit Doppelemittern, die in bekannter Weise über Dioden 10 und Widerstände 11 miteinander verschaltet sind.
• Zum Auslesen einer in einer derartigen Speicherzelle SZ enthaltenen Information wird die Speicherzelle SZ über eine Schreib-Lese-Steuerung mit einem Schreibeingang 12 und einem Dateneingang 13 angesteuert Im Betriebszustand »Lesen« wird über eine hier nicht dargestellte bekannte Schaltungsanordnung der Schreibeingang 12 auf ein Potential entsprechend logisch »1« gesetzt Damit schaltet der Transistor 14 zwei nachfolgend als Schwellwertschalter angeordnete Differenzverstärker aus den Transistoren 15, 16 und 32 bzw. 17 und 18 mit der Referenzspannungsquelle UR Durch den an den Widerständen 19/2 und 19/3, die mit der Bezugspotentialquelle 20 verknüpft sind, und an den Transistoren 21 und 23 auftretenden Spannungsabfall einerseits, sowie durch den am Widerstand 19/1, der ebenfalls mit der Bezugspotentialquelle 20 verknüpft ist, und am Transistor 25 um etwa 0,4 V kleineren Spannungsabfall andererseits schließen die Transistoren 22 und 24. Damit stellt sich das Potential an den Bitleitungen 26 und 27 auf ca2,1 Volt ein. Der Emitter des leitenden Transistors der ausgewählten Speicherzelle SZ 1, der zur unteren Wortleitung 8 führt, wird damit gesperrt, so daß der gesamte Zellenstrom IZ in die zugehörige Bitleitung 26 fließt Da der Strom in den Bitleitungen 26 und 27 über Stromquellen 28 eingeprägt ist und damit unverändert bleibt, reduziert sich der durch einen über den Transistor 25 geöffneten Transistor 29/1 vom Leseverstärker 30 kommenden Lesestrom IL um den Zellenstrom IZ Zur Erreichung eines optimalen Schalt- und Zugriffsverhaltens der Speicherzelle soll dieser Lesestrom IL möglichst verschwinden, womit der durch die Speicherzelle fließende Zellenstrom IZ ein Maximum erreicht. Bei bekannten Schaltungsanordnungen ist dieser Leseverstärker als Differenzverstärker ausgebildet, wie er z. B.
• in Tietze-Schenk, »Halbleiterschaltungstechnik«, z Auflage, Seite 145 beschrieben wird. Bei der Verwendung derartiger Differenzverstärker als Leseverstärker sind die beiden Leseleitungen mit der Basis der Transistoren des Differenzverstärkers verknüpft, wobei die Leseleitungen über Widerstände geführt sind, die die unterschiedlichen Ströme in den Leseleitungen in eine Differenzspannung umsetzen, die dann der eigentlichen Differenzverstärkerstufe zugeführt wird.
• Analog zu dem vorher beschriebenen Betriebszustand »Lesen« liegt beim Betriebszustand »Schreiben« der Schreibeingang 12 auf einem dem logischen Zustand »Null« entsprechenden Potential. Soll z. B. eine »Eins« geschrieben werden, so liegt der Dateneingang 13 auf einem dem logischen Zustand »1« entsprechenden Potential, womit über den Transistoren 31 der Transistor 32 öffnet. Damit verändern sich über die Schreib-Lese-Steuerung die Potentiale an den Bitleitungen 26 und 27 gegenphasig um etwa 0,4 Volt, so daß 2. B.
• beim Schreiben einer »1« die Bitleitung 26 auf ca - 1,7 Volt und die Bitleitung 27 auf ca2,5 Volt liegt Werden zur Umsetzung der unterschiedlichen Leseströme in die Differenzspannung, wie vorher beschrieben, Widerstände verwendet, so treten dabei Schwierigkeiten auf, die anhand der in F i g. 3 dargestellten Stromspannungscharakteristik erläutert werden Die F i g. 3 zeigt dabei die Abhängigkeit der Lesespannung U(Abszisse) vom Lesestrom J(Ordinate> Im Lesebetrieb fließt der Zellenstrom IZ z. B. in die Bitleitung 26, so daß der eigentliche Lesestrom IL im Optimalfall nahezu Null wird. Der geringe Spannungsabfall dieses Stromes an einem Kopplungswiderstand würde zur Sättigung eines Differenzverstärkertransistors führen und damit zu einer starken Geschwindigkeitseinbuße. Es sind deswegen Potentialumsetzerstufen notwendig, die es ermöglichen, daß die Widerstandsgerade W bei geringem Lesestrom IL bei einer bestimmten vorgegebenen Spannung UL die Abszisse schneidet Der in der zweiten Bitleitung, z. B. 27, fließende über eine Stromquelle 28 eingeprägte Strom ILB definiert die Obergrenze des am Differenzverstärker anliegenden Spannungshubes U(HUB Tritt nun im Betrieb durch Toleranzen ein größerer Strom ILBM aut so vergrößert sich der Hub an den Leseleitungen erheblich Wegen der hohen kapazitiven Belastung und der damit erforderlichen Ladungsumschichtung dieser Leitungen durch die zusammengeschalteten Kollektoren der Schreib-Lese-Transistoren 29/1 und 29/2 führt dies zu einer merklichen Geschwindigkeitseinbuße.
• Diese Nachteile werden bei einer Schaltungsanordnung gemäß der F i g. 2 vermieden. Sie besteht aus zwei emitterseitig an eine Stromquelle 33 gekoppelten Transistoren 34 und 35, die in bekannter Weise über Kollektor-Widerstände 36 mit einem Bezugspotential in Verbindung stehen. Die an den Leseleitungen 39 und 40 anliegende Differenzspannung U (Hub) kann verstärkt am Ausgang 37 abgenommen werden. Anstelle der bekannten Widerstände zur Umsetzung der in den Leseleitungen 39 und 40 fließenden Leseströme sind Dioden 38 vorgesehen Durch diese Diodenkopplung, deren Verlauf in der Fig.3 durch die Kennlinie D gekennzeichnet wird, werden die bisher aufgeführten Nachteile der Widerstandskopplung vermieden. Ein Anwachsen des Stromes ILB nach ILBM vergrößert den Hub U(HUB) nur wenig. Eine Geschwindigkeitseinbuße wie bei der Widerstandskopplung kann daher ausgeschlossen werden Entsprechend der Nichtlinearität der Diodenkennlinie D der F i g. 3 erzeugen bereits die Basisströme der Differenzverstärkertransistoren 34 und 35 so große Spannungsabfälle U, daß auf Potentialumsetzerstufen verzichtet werden kann Damit lassen sich gegenüber der Widerstandskopplung Bauelemente, Chipfläche, Verlustleistung und Laufzeit einsparen.
• Da es bei einem derartig aufgebauten Differenzverstärker nur auf die Gleichmäßigkeit der Differenzverstärkertransistoren und der als Dioden geschalteten Koppeltransistoren ankommt, ist ein Gleichlauf der Toleranzen bei Technologieschwankungen wegen der Gleichartigkeit der Bauelemente gewährleistet Damit ist es möglich, bei dem erfindungsgemäßen Differenzverstärker mit kleinsten Differenzsignalen zu arbeiten.

Claims (1)

1. Patentansprüche: 1. Differenzverstärker, insbesondere zur Verwendung als Leseverstärker in Bipolat-Speicherbaustei nen mit Transistoren an deren Steuereingängen die unterschiedfichen Ströme in den Leseleitungen in eine Differenzspannung umsetzende Kopplungsviderstände anliegen, dadurch gekennzeichnet, daß als Kopplungswiderstände Halbleiterschaltelemente (38) mit nichtlinearer Strom Spannungs-Charakteristik angeordnet sind.

   z Differenzverstarker nach Anspruch 1, dadurch gekennzeichnet, daß als Kopplungswiderstãnde im Durchlasßbereich betriebene Dioden (38) verwendet werden.

   Die Erfindung betrifft einen Differenzverstãrket insbesondere zur Verwendung als Leseverstarker in Bipolar-Speicherbaustcinen mit Transistoren, an deren Steuereingãngen die unterschiedlichen Ströme in den Leseleitungen in eine Differenzspannung umsetzende Kopplungswiderstãnde anliegen.

   Zum Auslesen von Informationen aus einem Bipolar-Speicherbaustein wird die adressierte Speicherzelle aber Lesdeitungen so angesteuert, daß auf der Seite des leitenden Zellentransistors der Strom in der Leseleitung gegen Null geht, wahrend der Strom auf der Seite des gesperrten Zellentransistors einem durch eine Stromquelle eingeprãgten Strom entspricht Die unterschiedlichen Ströme in den Leseleitungen werden im Leseverstarker in eine Differenzspannung umgesetzt und in mindestens einer Differenzverstãrkerstufe auf den erforderlichen Ausgangshub verstärkt Zur Umsetzung der unterschiedlichen Ströme in den Leseleitungen in eine Differenzspannung ist es bekannt, an die Basis der Transistoren des als Leseverstãrker verwendeten Differenzverstärkers Widerstände zu koppeln (Zeitschrift »Frequenz« 20, 1975, Heft 3, Sei te 8087, Bild 8} Dieses Leseverfahren mit Widerstandskopplung weist jedoch einige störende Nachteile auf. Aufgrund des für den Differenzeerstärker erforderlichen minimalen Spannungshubes sowie der minimalen Lesestromdifferenz den beiden Leseleitungen ergibt sich der untere Grenzwert für die verwendeten Widerstände. Tritt nun im Betrieb durch Toleranzen ein größerer Strom in der Leseleitung auf der Seite des gesperrten Zellentransistors auf, so vergrößert sich der Spannungshub an dieser Leseleitung erheblich Die mit den Leseleitungen zusammengeschalteten Kollektoren von Schreib-Lese-Transistoren führen zu einer insgesamt hohen kapazitiven Belastung, die in Verbindung mit einem erhöhten Spannungshub zu einer merklichen Geschwindigkeitseinbuße beim Lesen führt.

   Im Idealfall ist in einer Leseleitung kein Strom festzustellen, da der gesamte eingeprägte Strom als Zellenstrom über die Speicherzelle fließt. Der geringe Spannungsabfall des Reststromes an dem zugehörigen Kopplungswiderstand führt unter Umständen zur Sãttigung eines Transistors des Differenzverstärkers und damit zur starken Geschwindigkeitseinbuße. Aus diesem Grunde ist es notwendig, bei der Widerstands kopplung Potentialumsetzerstufen vorzusehen, die Bauelemente, Chipfläche, Verlustleistung und Laufzeit kosten und außerdem die Toleranzen verschlechtern.

   Bei einem Leseverstärker mit Widerstandskopplung ragen zum Funktionieren der Schaltung Transistoren und Widerstände bei deren Toleranzen bei Technol gieschwankungen keineswegs immer korreGen sind.

   Die erforderlichen Potentialumsetzerstufen bringen veitere Toleranzen mit sich, die die Auswertung der Differenzsignale verschlechtern. Deswegen muß von vorneherein ein größerer Widerstanswert verwendet werden, als er für den Differenzverstärker allein verforderlich wäre.

   Aufgabe der Erfindung ist es, einen Leseverstärker für Bipolarspeicherbausteine bereitzustellen,der die vorgen nnten Nachteile vermeidet, und der die Verstärkung und Bewertung von Lesesignalen mit nöglichst hoher Geschwindigkeit ermöglicht.

   Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß als Kopplungswiderstände Halbleiterschaltelemente mit nichtlinearer Stromspannungscharakteristik angeordnet sind.

   Bei einer besonders vorteilhaften Ausführungsform der Erfindung werden als Kopplungswiderstände im DurchlaBbereich betriebene Dioden verwendet Durch die Verwendung von Dioden zur Umsetzung der unterschiedlichen Ströme in den Leseleitungen in eine Differenzspannung werden wesentliche Vorteils verzielt: Eine durch Toleranzen hervorgerufene Lesestromerhöhung über den erforderlichen Minimalwert hinans führt wegen des niedrigeren Innenwiderstandes der Diode in diesem Strombereich nur zu kleinen Spannungswiderständen an den kapazitiv hoch belasteten Leseleitungen und damit zu sehr kurzen Umladezeiten.

   Der oohe Innenwiderstand der Diode bei kleinen Strömen gewährleistet ein ausreichend großes Lesesi gnal und erlaubt den Fortfall der Potentialumsetzerstufen, die bei der Widerstandskopplung zur Sättigungsverhütung erforderlich sind. Hierdurch werden Bauelemente, Chipflächen, Verlustleistung und Laufzeit eingepart und die Toleranzen verbessert.

   Da zur Funktion der Schaltung nur noch Gleichartige Bauelemente wie Transistoren und Dioden, nicht aber mehr Widerstãnde wesentlich beitragen, ist dn Gki*r auf der Toleranzen bei Technologieschwankungen gewährleistet. Dadurch lassen sich selbst kleinste Lesesignale noch richtig bewerten, und die Vorausbezechnung der Schaltung wird wesentlich erleichtert.

   Der Spannungsbedarf für die Diode ist vergleichber zu dem für einen Widerstand.

   Eine Ausführungsform der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden beispielsweise näher beschrieben. Es zeigt Fig. 1 ein Prinzipschaltbild eines Bipolar-Speichob bausteins F i g. 2 eine schematische Darstellung der erfw gemäBen Schaltungsanordnung unt F i & 3 eine Darstellung der StromspannungschS rakterisdk Fig.3 für Witerstands- und Diodenkopplung.