DE2719281C2 - - Google Patents

Description

Die Erfindung bezieht sich auf einen Fernsteuerungsempfänger gemäß dem Oberbegriff des Patentanspruchs 1.

Ein solcher Fernsteuerungsempfänger ist bereits in der DE-PS 25 22 920 vorgeschlagen worden. Bei diesem Fernsteuerungsempfänger werden zum Fernsteuern von Rundfunkempfängern in einem vorgegebenen Frequenzbereich liegende Ultraschallsignale ausgesendet, wobei mit der jeweiligen Frequenz des Ultraschallsignals der Befehl definiert wird, der jeweils ausgeführt werden soll. Die ausgesendeten Signale bestehen aus Impulsen, die beim Empfang im Empfänger gezählt werden, und es wird festgestellt, wie lange es dauert, bis eine vorbestimmte Anzahl von solchen Befehlssignalimpulsen empfangen worden ist. Das Festlegen dieser Dauer geschieht dadurch, daß gleichzeitig mit dem Zählen der Befehlssignalimpulse Bezugsfrequenzimpulse gezählt werden, deren Anzahl wegen ihrer vorgegebenen Folgefrequenz auch eine Aussage über die erwähnte Dauer zulassen. Beim Empfang einer niedrigen Ultraschallfrequenz wird ein relativ hoher Stand des die Bezugsfrequenzimpulse zählenden Zählers erreicht, bis eine vorgegebene Anzahl von Befehlssignalimpulsen gezählt worden ist. Beim Empfang einer hohen Ultraschallfrequenz wird dagegen der Stand des Bezugsfrequenzimpulszählers niedriger sein, der bis zum Empfang der vorgegebenen Anzahl von Befehlssignalimpulsen erreicht worden ist. Der Stand des Bezugsfrequenzimpulszählers ist somit der Frequenz der Befehlssignalimpulse umgekehrt proportional.

Da Ultraschallsignale in der Regel nicht störungsfrei empfangen werden, sondern häufig von Störsignalen überlagert sind, soll nicht bereits das erste Erkennen des Empfangs eines Befehlssignalimpulses die gewünschte Steuerfunktion auslösen. Die Betätigung des Empfangs eines Befehls zur Auslösung einer gewünschten Steuerfunktion soll erst erfolgen, wenn in mehreren aufeinanderfolgenden Auswertungszyklen stets die gleiche Anzahl von Bezugsfrequenzimpulsen im entsprechenden Zähler gezählt worden ist, bis die vorbestimmte Anzahl von Befehlssignalimpulsen empfangen worden ist. In dem Empfänger nach dem älteren Vorschlag wird ein Fehlerregister verwendet, das aus mehreren hintereinandergeschalteten Schieberegisterstufen besteht, die gesetzt werden, wenn in zwei aufeinanderfolgenden Abwertungszyklen übereinstimmende Stände des Bezugsfrequenzimpulszählers festgestellt worden sind, während sie rückgesetzt werden, wenn die Nichtübereinstimmung festgestellt wird. Erst wenn eine vorbestimmte Anzahl von übereinstimmenden Zählerständen festgestellt worden ist, wird im Fernsteuerungsempfänger ein Signal zur Ausführung der gewünschten Steuerfunktion freigegeben. Sobald die Ausführung der gewünschten Steuerfunktion freigegeben ist, führen kurzzeitige Unterbrechungen des Ultraschallsignals nicht zu einer Unterbrechung der Steuerfunktion; erst wenn in mehreren aufeinanderfolgenden Auswertungszyklen eine Unterbrechung des Ultraschallsignals festgestellt worden ist, die zu einem Rücksetzen der Stufen des Schieberegisters führt, wird die Steuerfunktion nicht mehr ausgeführt.

Der Erfindung liegt die Aufgabe zugrunde, einen Fernsteuerungsempfänger der geschilderten Art zu schaffen, der bei verringertem Schaltungsaufwand eine sehr zuverlässige und durch Störsignale nicht beeinträchtigte Erkennung ausgesendeter Befehlssignale ermöglicht.

Erfindungsgemäß wird diese Aufgabe mit den im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst. Im erfindungsgemäßen Empfänger werden die Signale, die anzeigen, daß die empfangenen Befehlssignalimpulse in aufeinanderfolgenden Auswertungszyklen die gleiche Frequenz hatten oder abweichende Frequenzen hatten, an getrennte Zähler angelegt, von denen somit einer Übereinstimmungssignale und einer Nichtübereinstimmungssignale zählt. Die Freigabe eines Signals zur Auslösung einer Steuerfunktion erfolgt erst, wenn eine vorbestimmte Anzahl von Übereinstimmungen erreicht worden ist. Erst dann wird der Stand des die Bezugsfrequenzimpulse zählenden Zählers dekodiert und dadurch in ein entsprechendes Steuersignal für die gewünschte Funktion umgesetzt. Das die Steuerfunktion auslösende Signal wird erst dann wieder unterbrochen, wenn eine vorbestimmte Anzahl von nicht übereinstimmenden Ständen des Bezugsfrequenzimpulszählers festgestellt worden ist.

Aus "Funk-Technik" 1973, Heft 11, S. 382-386, "Funkschau" 1972, Heft 23, S. 855-857, DE-AS 20 26 557 und US-PS 38 55 575 sind zwar bereits mit Ultraschall arbeitende Fernsteuerungsempfänger bekannt, doch arbeiten diese Fernsteuerungsempfänger nach einem mit dem Prinzip, das dem erfindungsgemäßen Fernsteuerungsempfänger zugrunde liegt, völlig verschiedenen Prinzip; es werden nämlich jeweils die innerhalb einer Meßzeitperiode empfangenen Ultraschallfrequenzimpulse gezählt, wobei die Anzahl der empfangenen Impulse dann die gewünschte Steuerfunktion hervorruft. Die Meßzeitperiode ist dabei die Periodendauer einer Bezugsfrequenzschwingung, deren Frequenz deutlich niedriger als die zu empfangenden Ultraschallfrequenzen ist.

Ein weiterer Zusammenhang besteht mit der Erfindung nicht.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigt

Fig. 1 ein Funktionsblockschaltbild des erfindungsgemäßen Fernsteuerungsempfängers,

Fig. 2 ein schematisches Diagramm des Frequenzdiskriminators von Fig. 1,

Fig. 3 ein Zeitdiagramm zur Veranschaulichung der Arbeitsweise des Frequenzdiskriminators von Fig. 2,

Fig. 4 ein Funktionsschaltbild der Lautstärkesteuerschaltung von Fig. 1,

Fig. 5 das Schaltbild des Ablaufsteuergenerators von Fig. 2,

Fig. 6a und 6b ein genaueres Schaltbild des Frequenzdiskriminators von Fig. 2,

Fig. 7a und 7b ein Schaltbild der Schaltungen für die Funktionen der Lautstärkensteuerung, des Ein- und Ausschaltens und der Geräuschsperre gemäß Fig. 1,

Fig. 8 ein Schaltbild des "Eins"-Zählers und des "Null"- Zählers von Fig. 1 und

Fig. 9 ein Zeitdigramm zur Veranschaulichung des Betriebs der in Fig. 6 dargestellten Entprellschaltung.

In Fig. 1 ist das Blockschaltbild eines mit Ultraschallsignalen arbeitenden Fernsteuerungsempfängers 10 nach der Erfindung dargestellt. Der Empfänger reagiert auf Befehlssignale, die jeweils Kanäle in einem vorbestimmten Ultraschall-Frequenzband einnehmen, wobei jedes Befehlssignal einer bestimmten Befehlsfunktion entspricht. Im beschriebenen Ausführungsbeispiel, das sich insbesondere für die Verwendung bei einem Fernsehempfänger eignet, reagiert der Fernsteuerungsempfänger beispielsweise auf sechs Befehlsfunktionen, nämlich auf "Versorgungsenergie Ein/Aus", "Lautstärker lauter/leiser", "Kanalfortschaltung aufwärts/abwärts" und "Geräuschsperre". Geeignete Frequenzkanäle für diese Befehlsfunktionen sind in der Tabelle A angegeben.
BefehlsfunktionFrequenzkanal des
Befehlssignals

Lautstärke lauter39,375-40,95 kHz Lautstärke leiser37,917-39,375 kHz Versorgungsenergie ein/aus36,562-37,917 kHz Geräuschsperre35,30 -36,562 kHz Kanal aufwärts34,125-35,30 kHz Kanal abwärts33,024-34,125 kHz

Als Reaktion auf den Empfang eines bestimmten Befehlssignals und dessen Bestätigung als gültiges Signal wird an einem entsprechenden Ausgangskanal des Fernsteuerungsempfängers ein Ausgangssignal erzeugt.

Ein ankommendes Befehlssignal Fin (F 1 bis F 6) wird von einem Ultraschallwandler, beispielsweise einem Mikrophon 11 festgestellt und über aktive Bandfilter 12 übertragen; nach der Umsetzung in Rechteckimpulse mit Hilfe eines Schmitt- Triggers 13 gelangt es zur Eingangsklemme T 7 einer Frequenz- und Detektorlogik 16. Die Logik 16 empfängt auch ein Bezugsfrequenz-Eingangssignal Fr mit wesentlich höherer Frequenz als die Befehlssignale, beispielsweise mit 455 kHz, das von einer externen (nicht dargestellten) Quelle zweckmäßigerweise von einem Oszillator, dessen Frequenz von einem Hochfrequenz-Amplitudenmodulations-ZF-Resonanzkreis bestimmt wird, an eine Eingangsklemme T 8 angelegt wird. Während eines Feststellungszyklus zählt die Logik 16 die Anzahl der Zyklen aus ganzzahligen Bruchteilen der Bezugsfrequenz Fr, die während einer ganzzahligen Anzahl von Zyklen des Eingangssignals Fin auftreten. Wenn ein bestimmter Zählerstand entsprechend dem gleichen Befehlssignal während einer vorbestimmten Anzahl von Feststellungsperioden erhalten worden ist, wird das Befehlssignal als gültig bestätigt, und die Logik 16 erzeugt an einem der Ausgänge R 1 bis R 6 ein diesem Befehlssignal entsprechendes Ausgangssignal, wobei das Signal am freigegebenen Ausgang auf einen niedrigen Signalwert übergeht.

Ein Befehlssignal F 1 oder F 2 (entsprechend den Befehlen "Kanalfortschaltung aufwärts" bzw. "Kanalfortschaltung abwärts"), das von der Logik 16 festgestellt und als gültig bestätigt wird, führt dazu, daß die Signale an den Ausgängen R 1 bzw. R 2 einen niedrigen Wert annehmen, so daß an der Anschlußklemme T 1 bzw. T 2 ein Signal für den Fernsehempfänger geliefert wird, damit eine automatische Fortschaltung der Fernsehkanäle eintritt, bis ein gewünschter Kanal empfangen wird.

Ein als gültig bestätigtes Befehlssignal F 3 (entsprechend dem Befehl "Versorgungsenergie ein/aus" ergibt die Umschaltung des Signals am Ausgang R 3 auf einen niedrigen Signalwert, wobei dieses Ausgangssignal über eine Entprellschaltung 20 zum Umschalten eines Flipflops 22 übertragen wird, dessen Q-Ausgangssignal einen Ver­ sorgungsenergie-Steuertransistor VT 1 des Fernsehempfängers einschaltet, damit ein im Kollektorkreis dieses Transistors liegendes Schaltrelais RL so aktiviert wird, daß die Versorgungsgleichspannung des Fernsehempfängers angelegt oder unterbrochen wird. Das Q- Ausgangssignal des Flipflops 22 wird auch einer Differenzierschaltung 24 für positive Flanken zugeführt; das differenzierte Ausgangssignal wird an ein Flipflop 26 zu dessen Löschung angelegt.

Ein als gültig bestätigtes Befehlssignal F 4 oder F 5 ("Lautstärke lauter" oder Lautstärke leiser") führt dazu, daß die Signale an den Ausgängen R 4 bzw. R 5 der Logik 16 einen niedrigen Signalwert annehmen, so daß an einem Aufwärts/ Abwärts-Zähler 28 ein Aufwärtszähl-Freigabesignal bzw. ein Abwärtszähl-Freigabesignal angelegt wird, der mit einem programmierbaren Binärmultiplizierer DAC30 ein Ausgangssignal mit veränderlichem Tastverhältnis erzeugt, das nach einer Integration als Signal zur elektronischen Lautstärkesteuerung des Fernsehempfängers verwendet werden kann. Unter der Annahme, daß das Signal am Ausgang R 4 einen niedrigen Wert annimmt, wird der Zählerstand des Zählers 28 mittels eines 10-Hz-Eingangssignals aus einem Frequenzteiler 33 erhöht, wobei die Signale an den Bitausgängen des Zählers 28 als parallele Programmiereingangssignale an die Multiplizierschaltung DAC30 angelegt werden. Die Bezugsfrequenz Fr wird auch der Multiplizierschaltung DAC30 als Eingangssignal zugeführt, die ein Ausgangssignal mit einem Tastverhältnis abgibt, das sich abhängig vom Stand des Zählers 28 ändert, der als parallele Programmiereingangssignale an die Multiplizierschaltung DAC30 angelegt wird. Das Ausgangssignal der Multiplizierschaltung DAC30 wird über ein NAND-Glied 32 an eine Ausgangsklemme T 9 angelegt, damit es als Basiseingangssignal zu einem Transistor VT 2 im Fernsehempfänger gelangt, der das Ausgangssignal der Multiplizierschaltung DAC30 integriert und an seinem Kollektor einen mit dem Stand des Zählers 28 ansteigenden Gleichspannungswert liefert. Die Kollektorspannung des Transistors VT 2 kann zur Betätigung einer integrierten Lautstärkensteuerschaltung zur Einstellung des Lautstärkepegels des Fernsehempfängers verwendet werden; ein Beispiel für eine solche integrierte Schaltung ist der von der Firma Texas Instruments Incorporated hergestellte und vertriebene Typ SN76660. Wenn das Signal am Ausgang R 5 für die Funktion "Lautstärke leiser" einen niedrigen Wert annimmt, nimmt der Stand des Zählers 28 ab, was dazu führt, daß ein Signal mit zeitlich abnehmendem Tastverhältnis am Ausgang der Multiplizierschaltung DAC30 anstelle des Ausgangssignals mit zeitlich zunehmendem Tastverhältnis beim Übergang des Signalausgangs R 4 auf den niedrigen Wert auftritt. Abhängig davon, ob das Signal am Ausgang R 4 oder am Ausgang R 5 einen niedrigen Wert annimmt, wird also die Lautstärkensteuerung des Fernsehempfängers so betätigt, daß die Lautstärke fortlaufend erhöht bzw. erniedrigt wird, bis ein gewünschter Wert erreicht worden ist. Wenn weder das Signal am Ausgang R 4 noch das Signal am Ausgang R 5 einen niedrigen Wert annimmt, dann bleibt der Zählerstand des Aufwärts/Abwärts-Zählers 28 unverändert, so daß auch das Tastverhältnis an der Klemme T 9 (und somit die Kollektorgleichspannung des Transistors VT 2) unbegrenzt lange unverändert bleibt, wenn nicht die Versorgungsspannung des Fernsteuerungsempfängers abgeschaltet wird. Der Zähler 28 wirkt also als Speicher für die zur Lautstärkensteuerung verwendete Gleichspannung am Kollektor des Transistors VT 2.

Wenn ein Befehlssignal "Geräuschsperre ein/aus" als gültig bestätigt wird, dann schaltet das Signal am Ausgang R 6 der Logik 16 auf einen niedrigen Wert um; das entsprechende Signal wird an eine Entprellschaltung 34 angelegt, deren Ausgangssignal als Taktsignal dem Flipflop 26 zugeführt wird.

Der Fernsehempfänger enthält auch einen Einschaltdetektor 31, der beim erstmaligen Anschließen des Fernsehempfängers an einen Netzstecker oder bei einer Rückkehr der Versorgungsenergie nach einem Netzausfall ein Löschsignal an das Flipflop 22 und über ein UND-Glied 37 an den Zähler 28 anlegt. Das an die Basis des Transistors VT 1 angelegte Q-Ausgangssignal des Flipflops 22 geht auf einen niedrigen Wert über und stellt sicher, daß die Versorgungsgleichspannung V+ des Fernsehempfängers abgeschaltet wird.

Der Fernsteuerungsempfänger 10 enthält auch Klemmen T 3 bis T 6, die an die Ausgänge R 3 bis R 6 angeschlossen sind; die Signale an diesen Ausgängen können mit Hilfe von Schaltern SW 3 bis SW 6, die im Fernsehempfänger enthalten sind, auch von Hand auf einen niedrigen Wert umgeschaltet werden.

Fig. 2 zeigt in Form eines Blockschaltbildes den Frequenzdiskriminator 16 von Fig. 1. Ankommende Ultraschall- Befehlssignale Fin werden gemäß der obigen Erläuterung nach einer Umsetzung in Impulse mit Hilfe des Schmitt- Triggers 13 nacheinander Teilern 50 und 52 zugeführt, die eine Frequenzteilung mit den Faktoren 9 bzw. 8 bewirken, so daß sich ein Gesamtteilerfaktor von 72 ergibt. Die Bezugsfrequenz Fr (455 kHz) wird nacheinander durch einen Teiler 54 mit dem Frequenzteilerfaktor 32 und einem fünfstufigen Zähler 56 übertragen. Für Befehlssignalfrequenzen mit dem Nennwert, wie sie in der Tabelle A angegeben sind, liegt der Zählerstand des Zählers 56 im Bereich zwischen 25 und 30 für die einzelnen Befehlssignalkanäle, wie die nachfolgende Tabelle B zeigt.

Tabelle B

Das Überlaufsignal aus dem Teiler 52 und das Überlaufsignal aus dem Zähler 56 werden an die Eingänge N bzw. Y eines ODER-Gliedes 58 angelegt, deren Ausgangssignal einem Ablaufsteuergenerator 60 zur Erzeugung der Ausgangssignale J, K und L zugeführt wird. Wenn die Frequenz des Eingangssignals des Teilers 50 kleiner als die Frequenz des niedrigsten Befehlssignals Fin ist, dann erzeugt der Zähler 56 ein Überlaufausgangssignal Y, bevor ein Überlauf am Teiler 52 auftritt. Wenn jedoch die vom Teiler 50 empfangene Signalfrequenz im gültigen Befehlssignalbereich gemäß Tabelle B liegt oder eine höhere Frequenz hat, dann eilt der Überlauf N des Teilers 52 dem Überlauf des Zählers 56 vor. Die zeitliche Beziehung zwischen den Ausgangssignalen J, K und L aus dem Ablaufsteuergenerator 60 ist in Fig. 3 angegeben.

Es wird nun angenommen, daß die Teiler 50, 52, 54 und der Zähler 56 gelöscht worden sind und daß am Eingang des Teilers 50 ein gültiges Befehlssignal empfangen wird. Der Teiler 52 erzeugt ein Überlaufsignal N vor dem Auftreten des Überlaufsignals Y aus dem Zähler 56. Mit der Vorderflanke des nächsten Impulses der Bezugsfrequenz Fr erzeugt der Ablaufsteuergenerator 60 einen J-Ausgangsimpuls, dessen Dauer gleich der Dauer eines Fr-Impulses ist und der als Freigabesignal an die UND-Glieder 62 und 64 angelegt wird. Bei der Hinterflanke des J-Impulses erzeugt der Ablaufsteuergeneratort 60 dann einen K-Impuls, der ebenfalls die gleiche Dauer wie ein Fr-Impuls hat; dieser K-Impuls lädt eine 3-Bit-Speicherschaltung 66 mit einem digitalen Wert, das dem Inhalt der ersten drei Bits des Zählers 56 entspricht. Wie die Tabelle C zeigt, kennzeichnen die ersten drei Bits in eindeutiger Weise den Inhalt des Zählers 32 für jeden der Zählerstände 25 bis 30 entsprechend gültigen Befehlseingangssignalen Fin. Wie noch erläutert wird, wird das in der Speicherschaltung 66 gespeicherte digitale Wort im Anschluß an eine Überprüfung der Gültigkeit des ankommenden Befehlssignals von einem Decodierer 68 decodiert, der entsprechend dem als gültig bestätigten Befehlssignal an einem der Kanalausgänge R 1 bis R 6 ein Ausgangssignal erzeugt.

Tabelle C

Zähler 56

Wenn das ankommende Befehlssignal Fin ein gültiges Befehlssignal ist, dann kann die Anwesenheit eines Zählerstandes zwischen 24 und 31 im Zähler 56 durch die Tatsache identifiziert werden, daß die Stufen D und E des Zählers jeweils den Zustand "1" haben. Unter diesen Umständen wird das UND-Glied 70 freigegeben, das wiederum eine Vergleichslogik 72 einschaltet, die dann nur auf die Zustände der Stufen A, B und C des Zählers 56 entsprechend den Zählerständen 25 bis einschließlich 30 anspricht und das von den Werten der Bits A, B und C gebildete digitale Wort mit dem entsprechenden digitalen Wort des unmittelbar vorangehenden Feststellungszyklus vergleicht. Wenn die digitalen Wörter übereinstimmen, gibt die Vergleichslogik 72 ein UND- Glied 64 mittels eines V-Impulses frei, damit ein einzelnes Eingangssignal für einen "Eins"-Zähler 74 geliefert wird. Wenn das von den Stufen A, B und C des Zählers 56 gebildete digitale Wort nicht mit dem digitalen Wort des vorangehenden Vergleichszyklus übereinstimmt, gibt die Vergleichslogik 72 das UND-Glied 62 mittels eines U-Impulses frei, damit ein einzelnes Eingangssignal an einen "Null"-Zähler 76 angelegt wird.

Jedes an den "Eins" ("Null")-Zähler angelegte Takteingangssignal U (Z) stellt den "Null"-("Eins")-Zähler auf Null, so daß eine Folge aus X aufeinanderfolgenden und nicht unterbrochenen "Eins"-("Null")-Impulsen erforderlich ist, um im "Eins"-("Null")-Zähler einen Zählerstand X herbeizuführen.

Mit der Hinterflanke des K-Impulses erzeugt der Ablaufsteuergenerator 60 nun einen L-Ausgangsimpuls mit einer der Periodendauer der Bezugsfrequenz Fr entsprechenden Dauer, der die Teiler 50, 52, 54 und den Zähler 56 löscht und einen neuen Zähl- und Vergleichszyklus auslöst, der gemäß den obigen Ausführungen abläuft.

Solange das gleiche gültige Befehlssignal Fin entsprechend einem bestimmten Kanal empfangen wird, erzeugt die Vergleichslogik 72 eine Folge von Freigabeimpulsen für das UND-Glied 64, so daß der Stand des "Eins"-Zählers 74 erhöht wird (jede Erhöhung bewirkt auch die Löschung des "Null"-Zählers 76). Wenn das ankommende Befehlssignal durch eine vorbestimmte Anzahl aufeinanderfolgender Eingaben in den "Eins"-Zähler 74 als gültig bestätigt worden ist, was im hier beschriebenen Beispiel bei 56 aufeinanderfolgenden Eingaben gilt, wird durch Feststellen des decodierten Werts dieses vorbestimmten Zählerstandes durch das decodierte Ausgangssignal eine Speicherschaltung 78 freigegeben, die ihrerseits das UND- Glied 139 freigibt. Das UND-Glied 139 empfängt auch ein K- Impulssignal und ein Eingangssignal aus der Vergleichslogik 72, das anzeigt, daß im gültigen Bereich ein Eingangssignal vorliegt, so daß an den Decodierer 68 ein Betätigungseingangssignal angelegt wird und der Takteingang der Speicherschaltung 66 gesperrt wird, so daß am Kanalausgang des Decodierers ein Ausgangssignal entsprechend der bestimmten Frequenz des Befehlseingangssignals auftritt.

Wenn während des Empfangs eines bestimmten gültigen Befehlssignals Fin ein Störsignal außerhalb des Befehlssignal-Frequenzbereichs empfangen wird, wird das UND-Glied 70 nicht freigegeben, so daß die Vergleichslogik 72 aufhört, dem UND-Glied 139 ein Freigabesignal zuzuführen, während sie das UND-Glied 62 freigibt, und den Stand des "0"-Zählers 76 erhöht.

Wenn der Stand des Zählers 76 im Verlauf von 16 aufeinanderfolgenden Vergleichszyklen (entsprechend einem identischen Störsignal, das während dieser Zeitperiode vorliegt) erhöht wird, dann wird das Ausgangssignal des "Null"-Zählers decodiert, das das RS- Flipflop 78 so zurücksetzt, daß kein Bestätigungseingangssignal an den Decodierer 68 angelegt wird. Die Speicherschaltung 66 wird freigegeben, so daß sie erneut vom Zähler 56 geladen werden kann. Für den üblicheren Fall, daß Störeingangssignale den "Null"- Zähler für die Dauer von weniger als 16 aufeinanderfolgenden Vergleichszyklen fortschalten, bleibt der "Eins"-Zähler 74 bis zur Übernahme eines bestimmten gültigen Befehlssignals gelöscht, wobei der "Null"-Zähler wieder gelöscht wird und die Setzbedingung des Flipflops 78 zwischenzeitlich unverändert gehalten wird. Es ist somit zu erkennen, daß kurzzeitige Störeingangssignale, die zum Empfänger gelangen, den Bestätigungsvorgang einer gültigen ankommenden Befehlsfrequenz nicht stören können, sondern daß länger dauerende gleiche Störeingangssignale eine in Gang befindliche Bestätigungsfolge eines ankommenden Befehlssignals beenden und den Bestätigungszyklus automatisch wieder auslösen. Auf diese Weise enthält der Empfänger ein hohes Maß an Zuverlässigkeit bei der Unterscheidung von Störsignalen innerhalb des Befehlssignalbereichs mit dem Ergebnis, daß die Wahrscheinlichkeit einer Aktivierung des Empfängers mit einem anderen Signal als einem gültigen Befehlssignal auf ein Minimum verringert wird.

Die Ausführung des Frequenzdiskriminators des bisher beschriebenen Fernsteuerungsempfängers ist in den Diagrammen der Fig. 5 bis 8 genauer dargestellt. In Fig. 5 ist der Ablaufsteuergenerator 60 (Fig. 2) dargestellt. Nach einer Filterung und einer Verstärkung werden ankommende Ultra­ schall-Befehlssignalimpulse Fin mit Hilfe der Teiler 50 und 52 geteilt, die die Teilerfaktoren 9 bzw. 8 haben. Beispielsweise können die Teiler aus asynchronen 4-Bit- Zählern des von der Firma Texas Instruments Incorporated hergestellten und vertriebenen Typs SN7493 sein. Beim Teiler 50 sind die Ausgänge A und D mit den Eingängen eines UND-Glieds 100 verbunden, dessen Ausgang über ein NOR-Glied 102 und einen Negator 104 mit dem Rückstelleingang des Teilers in Verbindung steht, so daß sich der Teilerfaktor 9 ergibt. Der Ausgang D des Teilers 50 ist mit dem Eingang des Teilers 52 verbunden, dessen D-Ausgang dem Ausgang N des Teilers 52 von Fig. 2 entspricht, so daß der Teiler 52 den Teilerfaktor 8 aufweist. Wenn die Teiler 50 und 52 überlaufen, legt der Ausgang N an das ODER-Glied 58 (das von einem NOR-Glied und einem Negator gebildet ist) ein Signal mit hohem Signalwert an, so daß das Überlaufsignal N am Eingang eines mit einer positiven Flanke getriggerten D-Flipflops 108 erscheint. Das D-Flipflop 108 synchronisiert die positiven Flanken der Überlaufimpulse N mit der 455-kHz- Bezugsfrequenz Fr (siehe Fig. 3), mit der das Flipflop 108 getaktet wird. Die Ablaufsteuergeneratorfunktion wird mit Hilfe eines einzelnen Master-Slave-Schieberegisterbits erreicht, das aus den Verknüpfungsschaltungen 110 bis 124 und aus drei Decodiergliedern 126, 128 und 130 gebildet ist.

Der Master-Abschnitt des Schieberegisterbits besteht aus den UND-Gliedern 110 und 112, deren Ausgangssignale als Eingangssignale an die kreuzweise gekoppelten NOR-Glieder 114 und 116 angelegt sind. Der Slave-Abschnitt des Schieberegisterbits besteht aus UND-Gliedern 118 und 120 sowie aus kreuzweise gekoppelten Gliedern 122 und 124, die in der gleichen Weise angeschlossen sind. Die Bezugsfrequenz Fr wird über einen Negator 132 als Eingangssignal an die UND- Glieder 110 und 112 angelegt, deren weitere Eingangssignale die _D - bzw. Q _D -Ausgangssignale des Flipflops 108 sind. Das Q _J -Ausgangssignal des NOR-Glieds 114 wird als Eingangssignal an die UND-Glieder 118 und 126 angelegt, während das _J -Ausgangssignal des NOR-Gliedes 116 als Eingangssignal an die UND-Glieder 120 und 130 angelegt wird; das UND-Glied 130 empfängt als Eingangssignal auch das Q _D -Ausgangssignal des Flipflops 108. Das _K -Ausgangssignal des NOR-Glieds 122 wird als Eingangssignal an das UND-Glied 126 und an das NAND-Glied 128 angelegt. Der Verknüpfungsglieder 126, 128 und 130 liefern die Ausgangssignale K, L und J des Ablaufsteuergenerators 60, der im Zusammenhang mit Fig. 2 beschrieben wurde, in der folgenden Weise:

Wenn am Teiler 52 (siehe Fig. 3) ein Überlaufsignal N auftritt, dann wird dieses vom D-Flipflop 108 synchronisiert, und das Q _D -Ausgangssignal nimmt mit der ersten positiven Flanke der Bezugsfrequenz Fr einen hohen Wert an. Das Master-Ausgangssignal Q _J - aus dem NOR-Glied 114 des Schieberegisterbits folgt dem Q _D -Signal an der ersten negativen Flanke der Bezugsfrequenz Fr nach, da die UND-Glieder 110 und 112 vom Bezugsfrequenzsignal getaktet werden. Die Decodierung des Verknüpfungssignals Q _D · _J durch das UND- Glied 130 ergibt den ersten Impuls J. Das Slave- Ausgangssignal Q aus dem NOR-Glied 124 folgt diesem Signal mit der nächsten positiven Flanke des Bezugsfrequenzsignals Fr. Die Decodierung des Verknüpfungssignals Q _J · _K durch das UND-Glied 126 ergibt den Impuls K. Der Impuls L aus dem NAND-Glied 128, der sich aus dem Verknüpfungssignal _K + ergibt, löscht die Teiler 50 und 52 anfänglich, wenn das Einschalt-Rückstellsignal POR abhängig vom Anschließen einer externen Energieversorgungsquelle an den Fernsehempfänger erzeugt wird; das Löschen erfolgt auch am Ende jedes Vergleichszyklus mit dem Signal _K . In diesem Zeitpunkt wird auch das D-Flipflop 108 gelöscht; nach einer neuen Periode des Bezugsfrequenzsignals Fr nehmen die Signale Q _K und L einen niedrigen Wert an, und es beginnt ein neuer Vergleichszyklus.

Der Teiler 54 wird von einem asynchronen 4-Bit-Zähler 134 (Fig. 7) und vom ersten Bit eines asynchronen 4-Bit-Zählers 136 gebildet, dessen Ausgangssignal mit Q _E bezeichnet ist und über eine Speicherschaltung 138 dem Eingang des Zählers 56 (Fig. 6) zugeführt wird. Die Speicherschaltung 138 empfängt auch ein Eingangssignal _D (Fig. 5), und sie hindert den Zähler 56 daran, während der J- und K-Impulse Übergänge vorzunehmen. Jeder Vergleichszyklus ankommender Befehlssignalimpulse wird von einem Überlaufimpuls N aus dem Teiler 52 (Fig. 5) ausgelöst; während einer Vergleichsperiode mit veränderlicher Dauer, die von einem Überlaufimpuls N beendet wird, zählen die Zähler 134, 136 (Fig. 7) und 56 (Fig. 6) eine variable Anzahl von Impulsen des Bezugsfrequenzsignals Fr, wobei die gezählte Anzahl von der Frequenz eines ankommenden Befehlssignals Fin abhängt. Die Anzahl der auf diese Weise gezählten Fr-Impulse wird analysiert und decodiert. Der Impuls J aus dem Ablaufsteuergenerator (Fig. 5) analysiert das Vergleichsergebnis zwischen dem vorhandenen Zählerstand des Zählers 56 mit dem während des vorausgehenden Vergleichszyklus vorhandenen Zählerstand, indem das Anlegen eines Eingangssignals an den "Eins"-Zähler 74 oder an den "Null"-Zähler 76 (Fig. 2) gesteuert wird, wie noch erläutert wird. Der K-Impuls wird als Eingangssignal an das UND-Glied 139 angelegt, damit die 3-Bit-Speicherschaltung 66 getaktet wird. Der Impuls L löscht die Zähler 134, 136 (Fig. 7) und 56 (Fig. 6).

Die D- und E-Bits des Zählers 56 werden als Eingangssignale an das UND-Glied 70 angelegt, so daß bei einem hohen Signalwert (Signalwert "Eins") dieser D- und E- Bits das Ausgangssignal des UND-Glieds 70 ebenfalls einen hohen Wert hat, der anzeigt, daß der Zählerstand des Zählers 56 zwischen 24 und 31 liegt. Das Ausgangssignal des UND-Glieds 70 ist als Eingangssignal an die UND- Glieder 140 und 142 liegt, wobei das UND-Glied 140 aus den Zählern 134, 136 (Fig. 7) auch das Signal Q _E als Eingangssignal empfängt. Die A-, B- und C-Bits des Zählers 56 sind mit den Eingängen des UND-Glieds 144 und des NOR-Glieds 146 verbunden. Das Ausgangssignal des UND-Glieds 144 ist als Eingangssignal an das UND-Glied 140 und an ein NOR-Glied 148 gelegt, wobei das Ausgangssignal dieses NOR-Glieds 148 als Eingangssignal an das UND-Glied 142 gelegt ist.

Wenn der Zähler 56 den Zählerstand 31 hat, hat das Ausgangssignal des UND-Glieds 144 einen hohen Signalwert (da sich die A-, B- und C-Bits des Zählers 56 jeweils im Signalzustand "Eins" befindet). Wenn der Zähler 56 den Zählerstand 24 hat, hat das Ausgangssignal des NOR-Glieds 146 einen hohen Wert (da sich die A-, B- und C-Bits des Zählers jeweils im Signalzustand "Null" befinden). Bei einem zwischen 25 und 30 liegenden Zählerstand des Zählers 56 haben die Ausgangssignale der Glieder 144 und 146 einen niedrigen Wert, und das Ausgangssignal des NOR-Glieds 148 hat einen hohen Wert, was bewirkt, daß das Ausgangssignal des UND-Glieds 142 einen hohen Wert annimmt, so daß Eingangssignale an das UND- Glied 139, das UND-Glied 150 und über einen Negator 152 an das UND-Glied 154 gelangen.

Die Inhalte der A-, B- und C-Bits des Zählers 56, die während eines vorangehenden Feststellungszyklus vorliegen, werden in der 3-Bit-Speicherschaltung 66 gespeichert, deren Ausgangssignale als Eingangssignale an Antivalenz-Glieder 156, 158 und 160 angelegt werden; in entsprechender Weise werden auch die gerade vorliegenden Inhalte der A-, B- und C- Bits des Zählers 56 als Eingangssignale an die Antivalenzglieder 156, 158 und 160 angelegt. Die Ausgangssignale der Antivalenz-Glieder 156, 158 und 160 werden als Eingangssignale einem NOR-Glied 162 zugeführt, dessen Ausgangssignal direkt an ein UND-Glied 154 und über einen Negator 166 an ein UND-Glied 168 angelegt wird. Vom Ausgang des UND- Glieds 150 werden Eingangssignale an die UND-Glieder 164 und 168 angelegt, wobei das UND-Glied 168 und das UND- Glied 154 Eingangssignale an ein NOR-Glied 170 anlegen, dessen Ausgangssignal durch einen Negator 172 negiert wird.

Wenn der Stand des Zählers 56 zwischen den Werten 25 und 30 einschließlich liegt, empfängt das UND-Glied 142 vom UND- Glied 70 und vom NOR-Glied 148 Signale mit hohem Wert (wobei die Glieder 144 und 146 niedrig liegen), so daß das UND-Glied 150 so freigegeben wird, daß der J-Impuls vom UND-Glied 150 zu den UND-Gliedern 164 und 168 übertragen wird. Wenn der gerade vorhandene Stand des Zählers 56 mit dem Zählerstand im vorangehenden Vergleichszyklus übereinstimmt, dann haben die Ausgangssignale der Antivalenzglieder 156, 158 und 160 einen niedrigen Wert, so daß der daraus resultierende hohe Signalwert am Ausgang des NOR- Glieds 162 das UND-Glied 164 freigibt und das UND-Glied 168 sperrt, so daß der vom UND-Glied 150 übertragene J- Impuls am Ausgang des UND-Glieds 164 erscheint, wo er als Impuls V identifiziert wird.

Wenn die Inhalte der A-, B- und C-Bits des Zählers 56 nicht mit den Inhalten während des vorangehenden Vergleichszyklus übereinstimmen, hat das Ausgangssignal des NOR-Glieds 162 einen niedrigen Wert (wobei wenigstens ein Ausgangssignal der Antivalenz-Glieder 156, 158 und 160 einen hohen Wert hat), so daß das UND- Glied 164 gesperrt und über den Negator 166 das UND- Glied 168 freigegeben wird, so daß der J-Impuls über die UND-Glieder 150, 168 und 170 übertragen wird; nach einer Negierung durch den Negator 172 wird es als Impuls U identifiziert.

Fig. 8 zeigt die Ausführung des "Eins"-Zählers 64, des "Null"-Zählers 56 sowie der zugehörigen Decodierer und des Flipflops 78 entsprechend der Beschreibung unter Bezugnahme auf Fig. 2.

Der "Eins"-Zähler 74 besteht aus einem asynchronen, aus JK-Flipflops aufgebauten 6-Bit-Zähler, der gemäß der Darstellung an Decodierungs-UND-Glieder 174 und 176 so angeschlossen ist, daß das Ausgangssignal des UND-Glieds 176 einen hohen Wert annimmt, wenn der Zählerstand den Wert 56 erreicht. Der "Null"-Zähler 76 besteht aus einem asynchronen, aus JK-Flipflops aufgebauten 4-Bit-Zähler, der an ein Decodierungs-UND-Glied 178 angeschlossen ist, dessen Ausgangssignal einen hohen Wert annimmt, wenn der Zähler den Stand 16 erreicht. Mit Hilfe von V-Impulsen wird der Zähler 74 geladen, und der Zähler 76 wird gelöscht. Mit Hilfe von U-Impulsen wird der Zähler 76 geladen und der Zähler 74 wird gelöscht. Das der Decodierung dienende UND-Glied 176 ist so angeschlossen, daß es an ein von den NOR-Gliedern 180 und 182 gebildetes RS-Flipflop ein Setz-Eingangssignal anlegt; das Flipflop ist dabei so angeschlossen, daß es einerseits ein Setz-Eingangssignal an ein weiteres, von NOR-Gliedern 184 und 186 gebildetes RS-Flipflop anlegt, das ein Ausgangssignal M erzeugt. Das der Decodierung dienende UND-Glied 178 führt einem aus NOR-Gliedern 188 und 190 gebildetes RS- Flipflop ein Setz-Eingangssignal zu, das von der V-Impulsleitung ein Rücksetz-Eingangssignal empfängt und an das NOR-Glied 186 des RS-Flipflops 184, 186 ein Rücksetz-Eingangssignal anlegt. Das von den NOR-Gliedern 180, 182 gebildete Flipflop wird von einem dem NOR-Glied 182 zugeführten U-Impuls zurückgesetzt.

Immer dann, wenn ein im Ultraschallfrequenzbereich von 33 bis 41 kHz liegendes ankommendes Befehlssignal Fin festgestellt und während eines Vergleichszyklus als übereinstimmend mit dem während eines vorangehenden Vergleichszyklus empfangenen Signal bestätigt wird, wie oben im Zusammenhang mit Fig. 6 beschrieben wurde, erhöht der resultierende V-Impuls den Stand des "Eins"-Zählers 74, während der "Null"-Zähler 76 gelöscht wird und das Flipflop aus den NOR-Gliedern 188 und 190 zurückgesetzt wird. Wenn 56 gleiche Vergleichszyklen beendet worden sind, nimmt das Ausgangssignal des UND-Glieds 176 einen hohen Wert an, so daß das RS-Flipflop 180, 182 gesetzt wird, das seinerseitsd das Flipflop 184, 186 setzt, das veranlaßt, daß das Ausgangssignal M einen niedrigen Wert annimmt. Der niedrige Zustand des Signals M sperrt das UND-Glied 139 (Fig. 6), und er verhindert das Laden der 3-Bit-Speicherschaltung 66. Außerdem wird der niedrige Wert des Signals M an die Decodierschaltung 68 (Fig. 6) angelegt, was bewirkt, daß das Signal an der Ausgangsleitung dieses Decodierers, die dem als gültig bestätigten ankommenden Befehlssignal entspricht, auf einen niedrigen Wert übergeht. Wenn der Fernsteuerungsempfänger während der Aussendung eines Ultraschall-Befehls- Signals auf ein Störsignal reagiert, wird von den UND-Gliedern 150, 168, vom NOR-Glied 170 und vom Negator 172 der J-Impuls übertragen, damit ein U-Impuls erzeugt wird, der den "Eins"-Zähler 74 löscht, das RS-Flipflop 180, 182 zurücksetzt und den Stand des "Null"-Zählers 76 erhöht. Wenn die Dauer des Störsignals kürzer als 15 Vergleichszyklen ist, bleibt das Flipflop 184, 186 gesetzt, und der Decodierer 68 bleibt gültig, so daß das zuvor als gültig bestätigte Befehlssignal weiterhin am entsprechenden Decodierausgang erscheint. Sobald der Empfang des gleichen Befehlssignals wieder festgestellt worden ist, werden die J-Impulse von den UND-Gliedern 150 und 164 durchgeschaltet, damit wieder V-Impulse erzeugt werden, so daß sich keine Unterbrechung des decodierten Ausgangssignals des Decodierers 68 ergibt.

Wenn das bestimmte Störsignal jedoch länger als 15 Vergleichszyklen andauert, nimmt das Ausgangssignal des der Decodierung dienenden UND-Glieds 178 einen hohen Wert an, so daß das Flipflop 188, 190 gesetzt wird, das das Flipflop 184, 186 zurücksetzt; dadurch nimmt das Signal M einen hohen Wert an, so daß das UND-Glied 139 (Fig. 6) einen K-Impuls übertragen kann, damit das Laden der 3-Bit-Speicherschaltung 66 aus dem Zähler 56 ermöglicht wird. Der Decodierer 68 ist dann nicht mehr gültig, und keines seiner Ausgangssignale hat einen niedrigen Wert.

Zum Umschalten eines Ausgangssignals des Decodierers 68 auf einen niedrigen Signalwert muß also als Antwort auf ein ankommendes Befehlssignal innerhalb des Bezugsfrequenzbandes eine Folge von 56 identischen Vergleichszyklen vollendet werden, so daß ein Störsignal zum Umschalten eines Ausgangssignals des Decodierers 68 auf einen niedrigen Signalwert nur dann erfolgen könnte, wenn dieses Störsignal kontinuierlich ohne Frequenzschwankungen für die Dauer von 16 Vergleichszyklen vorliegt, was eine vernachlässigbare Möglichkeit darstellt.

Damit ein Ausgangssignal des Decodierers 68 während der Aussendung einer bestimmten Befehlssignalfrequenz von einem niedrigen Signalwert auf einen hohen Signalwert umschaltet, muß ein vom Empfänger festgestelltes ankommendes Störfrequenzsignal eine in der gleichen Größenordnung wie das Befehlsfrequenzsignal liegende Amplitude haben, und es muß für die Dauer von 15 Vergleichszyklen kontinuierlich vorhanden sein, was ebenfalls eine vernachlässigbare Möglichkeit ist.

Die Lautstärkensteuerlogik zum Lauter- und Leiserstellen ist in Fig. 4 genauer dargestellt. Die an der Breitseite dargestellten Ausgänge des 6-Bit-Aufwärts/Abwärts-Zählers 28 sind an die Programmiereingänge des programmierbaren 6-Bit-Multiplizierers 30 angeschlossen. Ein Beispiel für einen geeigneten programmmierbaren Multiplizierer ist der Multiplizierer in der integrierten Schaltung des von der Firma Texas Instruments Incorporated, Dallas, Texas hergestellten und vertriebenen Typs SN7497, der im Anwendungsbericht CA-160 dieser Firma beschrieben ist; er ist dadurch modifiziert, daß die Takteingänge von den UND-Gliedern abgetrennt sind, an die die Programmiereingangssignale angelegt sind. Der Zähler 28 wird mit einer niedrigen Frequenz Fc von zweckmäßigerweise 7 bis 11 Hz getaktet, die über eines der zwei NAND-Glieder 80 und 82 angelegt wird, während der programmierbare Multiplizierer 30 von der Frequenz Fr (455 kHz) getaktet wird. Der Multiplizierer läßt während einer Zeitperiode von 64 Eingangsimpulsen der Frequenz Fr insgesamt N Eingangsimpulse zum Ausgang 84 durch, wobei N die an den Programmiereingängen, d. h. an den an der Breitseite liegenden Ausgängen des Zählers 28 anliegende Binärzahl ist. Wenn an den Programmiereingängen Signale mit dem Wert "Eins" liegen, dann stimmt die Ausgangsfrequenz des programmierbaren Multiplizierers 30 mit der Takteingangsfrequenz Fr überein. Wenn die Takteingangsfrequenz Fr ein Tastverhältnis von 50% aufweist, hat auch das Ausgangssignal des programmierbaren Multiplizierers das Tastverhältnis von 50%. Wenn mit Ausnahme des höchstwertigen Bits an allen Programmiereingängen Signale mit dem Wert "0" liegen, dann werden nur 50% der Taktfrequenz Fr zum Multipliziererausgang 84 durchgegeben, und das mittlere Tastverhältnis beträgt 25%. Wenn an allen Programmiereingängen Signale mit dem Wert "0" liegen, dann werden keine Impulse des Taktsignals Fr zum Ausgang 84 übertragen, so daß das Ausgangstastverhältnis den Wert 0 hat. Der Multipliziererausgang 84 ist über das NAND-Glied 32 mit der Basis des Transistors VT 2 verbunden, wie bereits im Zusammenhang mit Fig. 1 beschrieben wurde, damit die Ausgangsimpulse des programmierbaren Multiplizierers zur Erzielung einer Lautstärkensteuergleichspannung integriert wird, die entsprechend dem Zustand der Ausgangssignale des Aufwärts/Abwärtszählers 28 im Bereich zwischen 0 Volt und Vcc/2 liegt. Wenn der Stand des Zählers 28 erhöht oder erniedrigt wird, ändert sich demgemäß die Kollektorgleichspannung des Transistors VT 2 in entsprechender Weise zu größeren oder kleineren Werten. Durch Erhöhen des Eingangstastverhältnisses der Taktfrequenz Vr des Multiplizierers, kann ein entsprechender linearer Anstieg des Ausgangstastverhältnisses dieses Multiplizierers erhalten werden; beispielsweise führt ein Tastverhältnis von 90% des Eingangstaktsignals nach der Integration am Kollektor des Transistors VT 2 zu einem Gleichspannungswert im Bereich zwischen 90% der Spannung Vcc und 0 Volt. Indem die dem Transistor VT 2 zugeordnete Integrationszeitkonstante so gewählt wird, daß sie wesentlich länger als die durch den Faktor 64 geteilte Periode des Taktfrequenzsignals Fr ist, kann die Kollektorgleichspannung des Transistors VT 2 unabhängig von der Taktfrequenz Fr gemacht werden.

Der Ausgang R 4 des Frequenzdiskriminators und der von Hand betätigbare Lautstärkenerhöhungsschalter SW 2 (Fig. 1) sind mit einem Eingang des NAND-Gliedes 86 verbunden, das zur Bildung einer Speicherschaltung kreuzweise mit dem NAND- Glied 88 gekoppelt ist, wobei diese Speicherschaltung mit einer weiteren von NAND-Gliedern 86′, 88′ gebildeten Speicherschaltung in Kaskade geschaltet ist; außerdem ist das Signal an dem einen Eingang des NAND-Glieds auch an einen Eingang eines NAND-Glieds 90 gelegt. Die in Kaskade geschalteten Speicherschaltungen bilden einen Schutz gegen ein gleichzeitiges Schließen der Lautstärkenschalter SW 4 und SW 5. Der Ausgang R 5 des Frequenzdiskriminators und der von Hand betätigbare Lautstärkenverminderungsschalter SW 5 (Fig. 1) sind mit dem Eingang des NAND-Glieds 88 und mit einem Eingang des NAND-Glieds 90 verbunden, dessen Ausgangssignal zusammen mit dem Q-Ausgangssignal des Flipflops 22 (Fig. 1) als Eingangssignale an ein UND-Glied 92 angelegt sind, dessen Ausgangssignal als Eingangssignal den NAND-Gliedern 80 und 82 zugeführt wird. Die Ausgänge der NAND-Glieder 86′ und 88′ sind mit Eingängen der NAND-Glieder 80 bzw. 82 verbunden, denen als Eingangssignal auch die niedrige Taktfrequenz Fc zugeführt wird. Die an der Breitseite liegenden Ausgänge des Zählers 28 sind mit den Eingängen des NAND-Glieds 94 und des ODER-Glieds 96 verbunden. Die Ausgänge des NAND-Glieds 94 und des ODER-Glieds 96 sind mit Eingängen der NAND-Glieder 82 bzw. 80 verbunden.

Wenn einer der von Hand betätigbaren Lautstärkensteuerschalter SW 4 oder SW 5 geschlossen wird oder wenn das Signal an einem der Ausgänge R 4 oder R 5 einen niedrigen Wert annimmt, dann nimmt das Signal am entsprechenden Speicherschaltungsausgang am NAND-Glied 86′ oder am NAND-Glied 88′ einen hohen Wert an, und es verbleibt auf diesem hohen Wert, bis eine andere Zählrichtung ausgewählt wird. Das Ausgangssignal der NAND-Schaltung 90 hat nur solange einen hohen Wert, wie eines seiner Eingangssignale einen niedrigen Wert hat; das Ausgangssignal des UND-Glieds 92 ist dabei hoch, was jedoch nur dann gilt, wenn das Flipflop 22 gesetzt ist, d. h. nur dann, wenn die Versorgungsgleichspannung (V+) des Fernsehempfängers eingeschaltet ist. Wenn das Ausgangssignal des Flipflops 22 einen niedrigen Wert hat, behält das Ausgangssignal des UND-Glieds 92 einen niedrigen Wert bei, so daß die beiden zum Takten des Aufwärts/Abwärts-Zählers eingesetzten NAND-Glieder 80 und 82 gesperrt werden. Das langsame Taktfrequenzsignal Fc des Aufwärts/Abwärts-Zählers 28 kann nur über eines der NAND-Glieder 80 und 82 wegen der negierten Speicherschaltungsausgänge aus den NAND- Gliedern 86 und 88 übertragen werden, und zwar nur dann, wenn alle anderen Eingangssignale der NAND-Glieder 80 und 82 einen hohen Wert haben. Der Stand des Zählers 28 kann vom Taktsignal Fc nur dann erhöht werden, wenn der Schalter SW 4 geschlossen ist oder wenn das Signal am Ausgang R 4 des Frequenzdiskriminators einen niedrigen Wert hat und das Ausgangssignal des Flipflops 22 einen hohen Wert hat und die Bits des Aufwärts/Abwärts-Zählers 28 nicht alle den Zustand "1" haben, was das NAND-Glied 94 veranlassen würde, das Aufwärts­ zähl-NAND-Glied 82 zu sperren. Der Stand des Zählers 28 kann nur dann erniedrigt werden, wenn der Lautstärkenverminderungsschalter SW 5 gedrückt ist oder das Signal am Ausgang R 5 des Frequenzdiskriminators einen niedrigen Wert hat und das Ausgangssignal des Flipflops 22 einen hohen Wert hat und die Bits des Aufwärts/Abwärts-Zählers 28 nicht alle den Zustand "0" haben, was das ODER-Glied 96 veranlassen würde, das Abwärtszähl-NAND-Glied 80 zu sperren.

Auf Grund der Verwendung des NAND-Glieds 94 und des ODER-Glieds 96, die den Stand des Zählers 28 feststellen, bei dem seine Bits alle den Zustand "1" bzw. den Zustand "0" haben, und die dann das zugeordnete NAND-Glied 80 oder 82 sperren, erhält der Zähler 28 zwei Grenzwerte, die verhindern, daß er seine Kapazität nach oben oder nach unten überschreitet.

Der Zähler 28 kann über die Dateneingänge 98 mit einer vorbestimmten Binärzahl geladen werden, indem mit Hilfe des UND-Glieds 82 ein Ladesignal Fs angelegt wird, das auftritt, wenn entweder ein von Hand betätigbarer Lautstärke-Voreinstellschalter SW 7 geschlossen wird oder die Versorgungsspannung erstmalig an dem Fernsteuerungsempfänger angelegt wird. Wenn der Fernsehempfänger an das externe Versorgungsnetz angeschlossen wird, wird dem Fernsteuerungsempfänger eine Bereitschaftsgleichspannung (Vcc) zugeführt, auch wenn die Versorgungsgleichspannung (V+) für den Fernsehempfänger selbst abgeschaltet ist. Die Einschaltrückstellschaltung 31 (Fig. 1), die im Fernsteuerungsempfänger enthalten ist, macht von einem von kreuzweise gekoppelten NAND-Gliedern 240, 242 (Fig. 7) gebildeten RS-Flipflop Gebrauch, wobei aus dem NAND-Glied 242 ein Einschaltrückstell-Ausgangssignal (POR) erhalten wird. Beim erstmaligen Anschließen des Fernsehempfängers an das externe Versorgungsnetz (oder im Anschluß an die Rückkehr der Versorgungsspannung nach einem Stromausfall) ist der Kondensator C entladen; der als Stromquelle wirkende Widerstand R, der an die Versorgungsspannung Vcc des Fernsteuerungsempfängers angeschlossen ist, hat dabei einen großen Wert von beispielsweise 5 M Ohm. Das Signal an der POR-Leitung nimmt daher den Wert "1" an. In diesem Zeitpunkt befinden sich die Stufen der Zähler 134, 136 in einem willkürlichen Zustand, und das Ausgangssignal des Decodier-Glieds 244 hat den Wert "1", während das Signal an der POR-Leitung den Wert "1" beibehält. Während dieser Zeitperiode werden die Zähler 134, 136 gelöscht, und das Decodier-Glied 244 stellt die "0"-Zustände aller Zählerstufen fest, so daß sein Ausgangssignal den Wert "0" hat, der das Flipflop 240, 242 kippt, so daß das Signal an der POR-Leitung den Wert "0" annimmt. Der Kondensator C wird über den Widerstand R auf den Signalwert "1" aufgeladen.

Wenn das Signal an der POR-Leitung auf den Wert "1" umschaltet, wird das Flipflop 22 gelöscht, so daß das Abschalten des Versorgungsspannungstransistors VT 1 gewährleistet wird; ferner wird dadurch ein Eingangssignal Fs über das Verknüpfungsglied 36 an den Aufwärts/Abwärtszähler 28 angelegt, damit dieser auf einen vorbestimmten Zählerstand gestellt wird, wie oben erläutert wurde. Auf diese Weise kann sichergestellt werden, daß die Ausgangslautstärke des Fernsehempfängers einen annehmbaren Wert hat, wenn der Empfänger anfänglich eingeschaltet wird.

Die Entprellschaltungen 20 und 34 von Fig. 1 sind nach Fig. 6 von einem Zähler 206 und einem der Decodierung dienenden UND-Glied 208 gebildet, das den Zählerstand 11 des Zählers 206 decodiert; ferner gehören zu dieser Entprellschaltung ein Flipflop 210 und ein Komparator aus einem negierenden Antivalenzglied 212. Das -Ausgangssignal des Flipflops 210 wird von Negatoren 214 und vom NOR-Glied 216 differenziert. Das NAND- Glied 218 ist so angeschlossen, daß es an den Komparator 212 ein Eingangssignal liefert und vom Ein/Aus-Ausgang R 3 sowie vom Geräuschsperrausgang R 6 des Decodierers 68 Eingangssignale empfängt.

Wenn die Versorgungsenergie des Fernsehempfängers erstmalig eingeschaltet wird, wird der Einschaltrückstellimpuls POR über einen Negator 220 als Löschimpuls an das Flipflop 210 angelegt, dessen -Ausgangssignal einen hohen Wert annimmt. Wenn die Ein/Ausschalt- oder Geräuschsperrfunktionen des Fernsteuerungsempfängers nicht betätigt werden, empfängt das NAND-Glied 218 kein Signal mit niedrigem Wert, und das Ausgangssignal des Komparators 212 hat einen hohen Wert, so daß der Zähler 206 über einen Negator 222 ständig gelöscht wird. Wenn der Ein/Aus-Schalter oder der Geräuschsperrschalter von Hand betätigt wird, was ein Signalprellen an den Ausgangsleitungen R 3 oder R 6 des Decodierers 68 verursacht, wie die Impulsfolge E _i in Fig. 9 zeigt, dann tritt am Ausgang des Komparators 212 das bezüglich der Impulsfolge E _i negierte Signal auf (siehe Fig. 9), und bei jedem auf das Prellen zurückzuführende Signal wird der Zähler 206 über den Negator 212 gelöscht. Wenn der Prellzustand endet, bleibt das Ausgangssignal des Komparators 212 auf einem niedrigen Wert, und der Zähler beginnt Q _J -Impulse zu zählen. Wenn der Zählerstand 11 erreicht ist, geht das Ausgangssignal des Decodierglieds 208 auf einen hohen Wert über, der das Flipflop 210 kippt, und der Zähler wird wieder über den Komparator 212 und den Negator 222 gelöscht. Das Ausgangssignal Q _FF des Flipflops 210 wird als Takteingangssignal an den Zähler 206 angelegt. Die negative Flanke des -Ausgangssignals des Flipflops 210 wird von den Negatoren 214 differenziert, so daß am Ausgang des NOR-Glieds 216 ein Impuls β erzeugt wird. Die β-Impulse werden dazu verwendet, über ein UND-Glied 224 (Fig. 7) und einen Negator 226 den Ein/Aus-Befehlseingang (R 3) oder über ein UND-Glied 228 und einen Negator 230 den Geräuschsperr-Befehlsausgang (R 6) abzutasten.

Wenn ein Ein/Aus-Befehl mittels eines β-Impulses aus dem NOR-Glied 216 durchgeschaltet wird, wird das Flipflop 22 getriggert, so daß dessen Q-Ausgang ein Signal an den Eingang des UND-Glieds 92 anlegt, das über die Klemme T 11 den Transistor VT 1 in den leitenden Zustand schaltet. Das Q- Ausgangssignal des Flipflops 22 wird mit Hilfe von verzögernden Negatoren 232 (24 in Fig. 1) und mittels des NAND-Glieds 234 differenziert, damit eine positive Impulsspitze erzeugt wird, die zusammen mit dem Ausgangssignal des Verknüpfungsglieds 82 an ein ODER-Glied aus dem NAND-Glied 236 und dem Negator 238 zum Löschen des Geräuschsperr-Flipflops 26 angelegt wird. Mit jedem Kippen der Flipflops 22 oder bei einer Lautstärkenverstellung zu lauteren Werten wird das Geräuschsperr-Flipflop 26 gelöscht, so daß das Verknüpfungsglied 32 gesperrt wird und das Potential am Kollektor des Transistors VT 2 (Fig. 1) gegen Masse geht. Dadurch kann die Ausgangslautstärke des Fernsehempfängers zeitweise vollständig zurückgedreht und später wieder auf den vorhergehenden Wert eingestellt werden. Das Verknüpfungsglied 32 empfängt als Eingangssignale das Ausgangssignal des Ausgangsglieds 204 des programmierbaren Multiplizierers, das -Ausgangssignal des Flipflops 26 und über die Klemme T 12 ein externes elektronisches Geräuschsperr-Steuersignal aus dem Fernsehempfänger. Das Flipflop 26 empfängt vom Negator 230 ein Kippsignal, so daß ein von den Datenimpulsen abgetastetes Befehlssignal am Geräuschsperr-Ausgang R 6 über das UND-Glied 228 übertragen wird.

Es ist zu erkennen, daß sich die beschriebene Ausführungsform der Erfindung besonders für einen Fernsteuerungsempfänger eignet, der in Fernsehempfängern verwendet werden kann. Der beschriebene Fernsteuerungsempfänger hat den Vorteil eines wirksamen und zuverlässigen Betriebs bei relativ wirtschaftlichen Herstellungskosten; es ist zu erkennen, daß der in Fig. 1 mit einer gestrichelten Linie umgebene Empfänger 10 in einfacher Weise in Form einer integrierten Schaltung auf einem einzigen Halbleiter-Chip hergestellt werden kann. Der Empfängeraufbau ist nicht auf die beschriebenen sechs Funktionen beschränkt; er kann vielmehr durch einfache Maßnahmen für eine kleinere oder größere Anzahl von Funktionen unter Anwendung der beschriebenen Prinzipien modifiziert werden.

Claims (11)

1. Fernsteuerungsempfänger (10) zum Empfang von Befehlssignalimpulsen (F _in ) mit unterschiedlichen, jeweils in einem Signalkanal liegenden Betriebsfrequenzen innerhalb eines ausgewählten Frequenzbereichs mit einem eigenen Ausgang (R 1-R 6) für jeden Signalkanal, einer Frequenzteilervorrichtung (50, 52) zum Teilen der Frequenz der empfangenen Befehlssignalimpulse mit einem vorbestimmten Teilerfaktor zur Erneuerung von Ablaufsteuerimpulsen (N), einem Ablaufsteuergenerator (60), der abhängig von jedem aus dem Empfang eines Befehlssignals innerhalb des ausgewählten Frequenzbereichs resultierenden Ablaufsteuerimpuls einen neuen Zählzyklus auslöst, einer ersten Zählvorrichtung (56) zum Zählen von Bezugsfrequenzimpulsen (F _r ) in jedem der Zählzyklen, deren Frequenz beträchtlich höher als die der Befehlsfrequenzimpulse (F _in ) in dem ausgewählten Frequenzbereich ist, wobei die Befehlssignalimpulse (F _in ) in jedem Kanal einen anderen vorbestimmten Stand des Bezugsfrequenzzählers (56) während eines Zählzyklus hervorrufen, einer Speichervorrichtung (66) zum Speichern des im Verlauf eines Zählzyklus erreichten Standes des Bezugsfrequenzzählers (56) und einer Komparatorvorrichtung (72) zum Vergleichen des am Ende jedes Zählzyklus vorliegenden Standes des Bezugsfrequenzzählers (56) mit dem von der Speichervorrichtung (66) gespeicherten vorhandenen Zählerstand zur Erzeugung eines ersten Signals (V), das die Übereinstimmung zwischen den Zählerständen anzeigt, sowie eines zweiten Signals (U), das die Nichtübereinstimmung der Zählerstände anzeigt, gekennzeichnet durch zweite und dritte Zählvorrichtungen (74, 76), wobei die ersten Signale (V) als Zähleingangssignale an die zweite Zählvorrichtung (74) und als Löscheingangssignale an die dritte Zählvorrichtung (76), und die zweiten Signale als Zähleingangssignale an die dritte Zählvorrichtung (76) und als Löscheingangssignale an die zweite Zählvorrichtung (74) angelegt werden, eine Decodierschaltung (68), die den Zählerstand aus der Speichervorrichtung (66) empfängt und an einem Empfängerausgang (R 1-R 6) ein von diesem Zählerstand bestimmtes Ausgangssignal erzeugt, eine Bestätigungsvorrichtung (139), die selektiv so betätigbar ist, daß der Zählerstand aus der Speichervorrichtung (66) zu der Decodierschaltung (68) übertragen wird, eine Vorrichtung (74 - Decodierung), die abhängig von einem vorbestimmten Stand der zweiten Zählvorrichtung (74) die Bestätigungsvorrichtung (139) aktiviert, und eine Vorrichtung (76 - Decodierung), die die Bestätigungsvorrichtung (139) nur in Abhängigkeit von einem anderen vorbestimmten Zählerstand der dritten Zählvorrichtung (76) abschaltet, wobei der vorbestimmte Zählerstand der zweiten Zählvorrichtung (74) beträchtlich größer als der der dritten Zählvorrichtung (76) ist.

2. Fernsteuerungsempfänger nach Anspruch 1, dadurch gekennzeichnet, daß die Vorrichtung (74 - Decodierung), die die Bestätigungsvorrichtung (139) abhängig von dem vorbestimmten Stand der zweiten Zählvorrichtung (74) aktiviert und abschaltet, derart ausgebildet ist, daß sie die Aktivierung der Bestätigungsvorrichtung (139) im Verlauf von Folgen der zweiten Signale (U) fortsetzt, die kleiner als der andere vorbestimmte Zählerstand sind.

3. Fernsteuerungsempfänger nach Anspruch 2, dadurch gekennzeichnet, daß die Vorrichtung zur Aktivierung und Abschaltung der Bestätigungsanordnung ein erstes Flipflop (184, 186) enthält, dessen Ausgang (M) mit der Bestätigungsvorrichtung (139) verbunden ist, ein zweites Flipflop (180, 182) enthält, das an das erste Flipflop (184, 186) ein Setzeingangssignal anlegt und von der zweiten Zählvorrichtung (74) ein Setzeingangssignal empfängt, wenn deren vorbestimmter Zählerstand erreicht ist, und ein drittes Flipflop (188, 190) enthält, das an das erste Flipflop (184, 186) ein Rücksetzeingangssignal anlegt und ein Setzeingangssignal aus der dritten Zählvorrichtung (76) empfängt, wenn deren vorbestimmter Zählerstand erreicht ist.

4. Fernsteuerungsempfänger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der vorbestimmte Stand des zweiten Zählers (74) etwa viermal so groß wie der des dritten Zählers (76) ist.

5. Fernsteuerungsempfänger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Ablaufsteuergenerator (60) Verzögerungsdurchschaltvorrichtungen (110-130) enthält, die abhängig von dem vorbestimmten Stand der Befehlssignale innerhalb des ausgewählten Frequenzbereichs eine Folge von Zählzyklus-Auslöseimpulsen (L), einen Durchschaltimpuls (J) zur Freigabe der Steuerschaltung und einen Durchschaltimpuls (K) zur Freigabe der Bestätigungsvorrichtung (139) erzeugen.

6. Fernsteuerungsempfänger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Bezugsfrequenzzähler (56) m Stufen hat, daß eine Verbindungsvorrichtung die letzten a Stufen (D, E) des Bezugsfrequenzzählers (56) mit ersten Durchschaltvorrichtungen (70) verbindet, damit an zweite Durchschaltvorrichtungen (142) ein Freigabeimpuls angelegt wird, der die ersten und zweiten Signale (U, V) durchschaltet, wenn die Zustände der a Stufen (D, E) einem empfangenen Befehlssignal innerhalb des ausgewählten Frequenzbereichs entsprechen, daß die Komparatorvorrichtung (72) dritte Durchschaltvorrichtungen (156-160) enthält, daß diese dritten Durchschaltvorrichtungen (156-160) und die Speichervorrichtung (66) so angeschlossen sind, daß sie aus den den a Stufen (D, E) des Bezugsfrequenzzählers (56) unmittelbar vorangehenden b Stufen (A, B, C) und aus der Speichervorrichtung (66) Eingangssignale empfängt, und daß die dritten Durchschaltvorrichtungen (156-160) ebenfalls Signale empfangen, damit sie das erste Signal (U) und das zweite Signal (V) erzeugen, wobei gilt: a + b < m.

7. Fernsteuerungsempfänger nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen n-stufigen Aufwärts/ Abwärts-Zähler (28), wobei n eine ganze Zahl ist, eine Verbindungsvorrichtung (86, 88; 86′, 88′), die die ersten und zweiten Ausgänge der Decodierschaltung (68) mit jeweiligen Eingangsdurchschaltvorrichtungen (82, 80) verbindet, die das Anlegen von Taktimpulsen (F _c ) an die Aufwärts- und Abwärts- Eingänge des Aufwärts/Abwärts-Zählers (28) steuern, einen Umsetzer (30), der ein digitales Wort in ein Tastverhältnis umsetzt und Eingangsimpulse mit einer ausgewählten Frequenz empfängt, wobei dieser Umsetzer (30) n Programmiereingänge aufweist, und eine Vorrichtung, die die n Stufen des Auf­ wärts/Abwärts-Zählers (28) mit jeweils einem der n Programmiereingänge verbindet, so daß an diese Eingänge ein digitales Wort angelegt wird, damit das Tastverhältnis des Ausgangssignals des Umsetzers (30) abhängig von Stand des Auf­ wärts/Abwärts-Zählers (28) gesteuert wird.

8. Fernsteuerungsempfänger nach Anspruch 7 oder 5, dadurch gekennzeichnet, daß der Umsetzer (30) einen n-Bit-Zähler (134, 136) und eine Folge von n Mehrfacheingangs-Durchschaltvorrichtungen (203) enthält, die jeweils so angeschlossen sind, daß sie aus den Bit-Stellen des n-Bit-Zählers (134, 136) entsprechend ihrem Rang in der Folge eine Anzahl von Eingangssignalen empfangen, wobei die Ausgangsbits des Aufwärts/Abwärts- Zählers als Eingangssignale an die Mehrfacheingangs-Durchschaltvorrichtungen (203) angelegt sind, deren Ausgangssignale als Eingangssignale an eine Durchschaltvorrichtung (204) mit einem Ausgang angelegt sind, die abhängig von einem Ausgangssignal aus einer der Mehrfacheingangs-Durchschaltvorrichtungen ein Ausgangssignal erzeugt.

9. Fernsteuerungsempfänger nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß erste und zweite Verknüpfungsglieder (94, 96) vorgesehen sind, die jeweils mehrere Eingänge aufweisen, die an jeweilige Bit-Ausgänge des Aufwärts/Abwärts-Zählers (28) angeschlossen sind, wobei die Ausgänge dieser ersten und zweiten Verknüpfungsglieder (94, 96) mit den Aufwärts- und Abwärts-Eingangsgliedern (80, 82) des Aufwärts-Abwärts- Zählers (28) verbunden sind, damit ein Überlauf des Aufwärts/ Abwärts-Zählers (28) nach oben und nach unten verhindert wird.

10. Rundfunkempfänger mit einem Fernsteuerungsempfänger nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß der Rundfunkempfänger eine Integrationsvorrichtung (VT 2) zum Integrieren des ein veränderliches Tastverhältnis aufweisenden Ausgangssignals des Umsetzers (30) enthält, damit eine variable Gleichspannung zur Steuerung einer elektronischen Lautstärkedämpfungsvorrichtung des Rundfunkempfängers erzeugt wird.

11. Rundfunkempfänger nach Anspruch 10, gekennzeichnet durch eine Durchschaltvorrichtung (32), die abhängig von einem Ausgangssignal von einem Ausgang (T 12) des Fernsteuerungsempfängers das Anlegen des Ausgangssignals des Umsetzers (30) an die Integratorvorrichtung (VT 2) verhindert, damit die Ausgangslautstärke des Rundfunkempfängers unterdrückt wird.