DE2716754C2 - Ladungsgekoppelte Anordnung mit mindestens einem Abschnitt eines jeweils mäanderförmigen Ladungsverschiebungskanals in einem Halbleiterkörper - Google Patents

Ladungsgekoppelte Anordnung mit mindestens einem Abschnitt eines jeweils mäanderförmigen Ladungsverschiebungskanals in einem Halbleiterkörper

Info

Publication number
DE2716754C2
DE2716754C2 DE2716754A DE2716754A DE2716754C2 DE 2716754 C2 DE2716754 C2 DE 2716754C2 DE 2716754 A DE2716754 A DE 2716754A DE 2716754 A DE2716754 A DE 2716754A DE 2716754 C2 DE2716754 C2 DE 2716754C2
Authority
DE
Germany
Prior art keywords
cell
channel
delimitation
section
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2716754A
Other languages
English (en)
Other versions
DE2716754A1 (de
Inventor
Osamu Dipl.-Ing. Kobe Ohtsuki
Kunihiro Dipl.-Ing. Akashi Hyogo Tanikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP51043371A external-priority patent/JPS5814749B2/ja
Priority claimed from JP4688276A external-priority patent/JPS52130293A/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2716754A1 publication Critical patent/DE2716754A1/de
Application granted granted Critical
Publication of DE2716754C2 publication Critical patent/DE2716754C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1062—Channel region of field-effect devices of charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

Die Erfindung betrifft eine ladungsgekoppelte Anordnung mit den im Oberbegriff der Ansprüche 1 und 2 genannten Merkmalen.
Eine ladungsgekoppelte Anordnung dieser Art ist Gegenstand des älteren Patents 26 46 301.
Bekannt ist eine ladungsgekoppelte (CCD) Anordnung mit asymmetrischer Potentialschwelle, das einen Ladungsverschiebungskanal mit mehreren Abschnitten aufweist, bei denen die Ladungsverschiebungsrichtungen jeweils einen Winkel von 180° bilden (DE-OS 24 37 106). Bei diesem bekannten Element verlaufen die Gate-Elektroden quer zu dem Verschiebungskanal und verschiedene Elektroden müssen in verschiedenen Verfahrensschritten hergestellt werden.
Bekannt ist auch eine Informationsspeicher-Baueinheit mit Ladungskopplung, die einen mäanderförmigen Ladungsverschiebungskanal aufweist (DE-OS 21 07 022). Bei dieser bekannten Anordnung haben die Elektroden eine komplizierte Form und es sind für jeden Kanal drei Elektroden vorgesehen.
Schließlich ist eine dreidimensionale ladungsgekoppelte Baueinheit mit mehreren in Ladungsverschiebungsrichtung einen Winkel von 180° bildenden Ladungsverschiebungskanalabschnitten bekannt, bei der Kanalbegrenzungen im Halbleitersubstrat vorgesehen sind (DE-OS 21 62 140). Bei dieser bekannten Baueinheit sind Elektroden von beiden Seiten des Halbleitersubstrats vorgesehen und die Elektroden verlaufen quer zu dem Lad'mgsverschiebungskanal.
Der Erfindung liegt die Aufgabe zugrunde, eine Ladungsgekoppelte Anordnung der eingangs genannten Art so auszubilden, daß eine gegenseitige Verwinkelung mindestens zweier Abschnitte des Verschiebungskanals ermöglicht wird.
Gelöst wird diese Aufgabe bei e'ner ladungsgekoppelten Anordnung mit den im Oberbegriff der Ansprüche 1 und 2 genannten Merkmale in zwei Varianten durch die Kennzeichnenden Merkmale dieser Ansprüche.
Ausführungsbeispiele der Erfindung werden anhand der Zeichnung beschrieben, in der sind
F i g. 1 eine Draufsicht der Elektroden bei einer bekannten ladungsgekoppelten (CCD) Anordnung,
F i g. 2 eine Draufsicht der Kanalbegrenzungen eines Ausführungsbeispiels der CCD-Anordnung der Erfindung,
F i g. 3 eine Draufsicht der Elektroden der Anordnung der F i g. 2,
Fig.4 eine Draufsicht einer weiteren Ausführungsform der Elektroden der Anordnung der F i g. 2,
Fig. 5 bis 7 Draufsichten der Kanalbegrenzungen weiterer Ausführungsbeispiele der Erfindung,
Fi g. 8 eine Draufsicht eines weiteren Ausführungsbeispiels der Anordnung mit einem quadratischen Kanalweg,
F i g. 9 ein Schaltbild ?iner Verstärker- und Schaltkreiseinrichtung, die bei der Anordnung nach Fig.8 angewendet wird,
Fig. 10 eine Draufsicht einer integrierten Schaltung nach F i g. 9 und
F i g. 11 eine Draufsicht eines Transversal-Filters mit einem Ausführungsbeispiel der Anordnung mit quadratischem Kanalweg.
F i g. 1 zeigt die Aufsicht auf eine bekannte zv/eidimensionale CCD-Anordnung mit Zweiphasensteuerung und einer Gate-Elektroden-Gruppe, die vertikal (beispielsweise 11, 21, 31 und 41) zwischen den Gate-Elektroden 11, 12, 13, 14 ... 44 angeordnet sind und die ständig auf gleichem Potential gehalten werden. Daher sind Kanalbegrenzungen, die durch unterbrochene Linien angedeutet sind, zur Trennung der Kanäle voneinander vorgesehen. Die Ladung kann somit in Querrichtung (Richtung einer Reihe) verschoben werden. Diese kann jedoch nicht in Längsrichtung (Richtung einer Spalte) verschoben werden. Die Ladungsverschiebung kann in jeder Reihe nicht individuell ausgeführt werden, sondern dk; Verschiebung erfolgt in allen Reihen gleichzeitig. Mit L 1 und L 2 sind Busleitu:^jen bezeichnet, um die Impulszüge für die Ladungsverschic-bung (nachstehend mit Transferspannung bezeichnet) zu liefern. Pl und P 2 sind Klemmen zum Zuführen der Verschiebungsspannung jeweils an die genannten beiden Busleitungen. Eine Anordnung dieser Art erfordert ein Halbleitersubstrat mit einer Länge die proportional der Anzahl der Verschiebungsstufen ist, d. h. es muß entsprechend der Anzahl der Stufen vergrößert werden.
Fig.2 zeigt ein Ausführungsbeispiel der Erfindung. In dieser Figur sind die Gate-Elektroden und die Isolierschicht auf der Oberfläche des Substrats entfernt, um die Konfiguration der Kanalbegrenzungen zu zeigen. In F i g. 2 sind zwei gürteiförmige parallele Kanalbegrenzungen 101 und 102 auf der Oberfläche des Substrats angebracht, welche die Außenseiten eines Kanais definieren. Die beiden Kanaibegrenzungen sind am rechten Ende der Figur mittels eines weiteren Kanalbegrenzungsteils 100 verbunden. Im Falle der in dieser Figur gezeigten CCD-Anordnung besteht ein Ladungsverschiebungsweg im Gebiet, welches durch die beiden Kanalbegrenzungen auf der Substratoberfläche definiert ist, und der Kanalbegrenzungsteil 100 bestimmt den Endpunkt dieses Ladungsverschiebungs'veges. Zusätzlich gibt es einen gemeinsamen Begrenzungsteil 103 in der Mitte zwischen den beiden genannten Kanalbegrenzungen 101 und 102. Dieser erstreckt sich parallel zu den Kanalbegrenzungen 101 und 102, aber sein Ende liegt in einer Gegend, die etwas von dem Kanalbegrenzungsteil 100 entfernt ist. Wie noch später beschrieben wird, ist ebenfalls r;in Ladungsverschiebungsweg zwischen dem gemeinsamen Begrenzungsteil 103 und dem weiteren Kanalbegrenzüngsteil 100 vorgesehen.
Darüber hinaus besitzt jede Kanalbegrenzung jeweils kurze Begrenzungsrippen 101a, 102a und 103a, die sich jeweils senkrecht zu jeder der Kanalbegreiizungen erstrecken. Der mäanderförmige Ladungsverschiebungsweg baut sich zwischen den beiden gürteiförmigen Kanalbegrenzungen Sei dem geschilderten Flächenmuster der Kanalbegrenzungen auf. Die zu verschiebende Ladung wandert auf einem mäanderförmigen Weg zwischen den Kanalbegrenzungen 101 und 103, bzw. 103 und 102 wie durch die Pfeile verdeutlicht. Der Mechanismus einer derartigen Verschiebung wird nachstehend beschrieben.
Die Substratoberfläche ist mit einem Isoliermaterial, beispielsweise einer Schicht aus Siliziumdioxyd (S1O2) bedeckt, die jedoch in der Figur nicht dargestellt ist. Die
Dicke dieser Schicht oder dieses Films ist gebietsweise unterschiedlich. Die Schichtdicke der schattierten Bereiche in Fig.2 ist dünner als die der anderen Bereiche. Wird ein bestimmter Spannungspegel an die Elektroden auf dem SiO2 Film, dessen Schichtdicke gebietsweise unterschiedlich ist. angelegt, so ist es bekannt, daß sich auf der Substratschicht eine Verarmungszone bezüglich der Majoritätsträger jeweils unter dem Siliziumoxydfilm bildet, und daß die Verarmungszone unter dem dünnen SiC>2-Film tiefer ist als die, welche sich jeweils unter den Bereichen mit dem dickeren SiO2-FiIm bildet. Es ist ferner bekannt, daß die Ladung, die zu der weniger tiefen Verarmungszone verschoben wurde, natürlich in die tiefere Verarmungszone abfließt und dort gespeichert wird.
In Fig. 2 bezeichnen die unterbrochenen Linien den örtlichen Verlauf der Gate-Elektroden und deren Ausdehnung. Dabei sind in dieser Figur drei rechteckige Gate-Elektroden A, A'und B angegeben. Die Elektroden A und A' müssen dabei immer auf dem gleichen Potential gehalten werden, und diese sind daher unter der Annahme eingezeichnet, daß sie auf der Außenseite miteinander verbunden sind. An die mittlere Gate-Elektrode B wird eine Verschiebungsspannung mit einer gegenüber den Gate-Elektroden A und Λ'phasenverschobenen Spannung angelegt, wobei die Phasenverschiebung eine halbe Periode beträgt. Wenn das Substrat vom p-Leitfähigkeitstyp ist, besitzt jedes der Ladungsverschiebungssignale die Gestalt von positiven Spannungsimpulszügen mit konstanter Periodendauer. Diese Impulsreihen werden jeweils den Elektroden über die Klemmen PA und Pb zugeleitet. Die durch diese Spannungen zu verschiebenden Ladungen durchlaufen die Halbzellen 201, 202, 203, 204 ... nacheinander längs des durch die Pfeile markierten Weges und treten in die Halbzelle 210 am rechten Ende ein. Nachdem so eine Ladung in der Halbzelle 210 gespeichert wurde, wenn das Potential an der Gate-Elektrode A zu null geworden ist, und das Potential an der Gate-Elektrode B seinen positiven Wert erreichte, wird die Ladung von der Halbzelle 210 zu der Halbzelle 211 und darauf unmittelbar zu der Halbzelle 212 verschoben. Wenn danach das Potential an der Gate-Elektrode invertiert wird, und die Gate-Elektrode B Null-Potential erhält, während die Elektrode A' positiv wird, wird in der Halbzeile 214 die Ladung gespeichert, nachdem die Halbzelle 213 durchlaufen worden ist. Nachfolgend wandert die Ladung, wie durch die Pfeile angegeben, zwischen den Kanalbegrenzungen 103 und 102 auf einem mäanderförmigen Wege weiter nach links. Der dabei vorliegende Mechanismus, wie der Ladungsverschiebungsweg um 180° geschwenkt wurde, ist somit durch F i g. 2 klar geworden. Zusätzlich kann die Anordnung nach F i g. 2 so betrachtet werden, als ob die CCD-Anordnung mit mäanderförmigen Kanal an einem Punkt zusammengebogen wäre. Wie aus F i g. 2 ersichtlich, entsteht bei einer derartigen CCD-Anordnung eine sehr kompakte Flächenform.
F i g. 3 zeigt als Ausführungsbeispiel die Ausbildung der Gate-Elektrode. Wie ersichtlich hat die Gate-Elektrode eine sehr einfache Gestalt. In dieser Figur sind die Gate-Elektroden A und A 'auf der Außenseite miteinander verbunden. F i g. 4 zeigt eine andere Ausbildung der Gate-Elektrode. Die Gate-Elektroden A und A'sind an einem Ende miteinander verbunden und bilden so jeweils ein kontinuierliches Muster, welches darüber hinaus mit Verbindungswegen Ca und Cb versehen ist
In einigen Fällen kann es von Vorteil sein, wenn der Verbindungsteil der Kanalbegrenzungen nicht so einfach ausgebildet ist, wie dies in Fig. 2 gezeigt wurde, sondern vorspringende Teile besitzt. Im Falle des Ausführungsbeispiels nach F i g. 5 springt der Verbindungsteil 100 nach rechts hervor, und der vorspringende Teil, welcher den Bereich von zwei Zellen einschließt, ist zum Kanal hinzugefügt. Bei dem in F i g. 6 dargestellten Ausführungsbeispiel ist der vorspringende Teil des Kanals kurzer als bei der Anordnung nach F i g. 5, und die Giite-Elektroden sind mit A, B. A'. ß'in der Reihenfolge beginnend von oben entsprechend den vier Abschnitten bezeichnet. Die Elektroden A und A'sowie B und B' sind jeweils parallel geschaltet.
Bei dem Ausführungsbeispiel nach Fig.6 ist jeweils die Länge der Kanalbegrenzungsrippen 101a, 102a und 103a etwas größer, und das dicke Gebiet des SiO2-FiImS ist in der Breite etwas schmäler verglichen mit der Anordnung nach F i g. 5, so daß die Ladungsmenge, welche gespeichert werden kann, so weit als möglich vergrößert wird.
Bei dieser Bemessung sind die Dimensionen der Bereiche, welche eine tiefere Verarmungszone in jeder Zelle besitzen, (durch Schraffur bezeichnet) etwas größer als die Hälfte einer Zelle.
Fig. 7 zeigt das Muster der Kanalbegrenzungen bei einem Ausführungsbeispiel einer zweidimensionalen CCD-Anordnung gemäß der Erfindung. Bei diesem Ausführungsbeispiel sind die Kanalbegrenzungen insgesamt miteinander zusammenhängend ausgeführt. In Fig. 1 ist mit 51 die Diode für die Einführung des Eingangssignales bezeichnet. Mit 52 ist die Eingangsgattcrelektrode bezeichnet, während 53 die Signalausgangsdiode bezeichnet. Mit 54 ist Gate-Elektrode des Ausgangs bezeichnet. Bei diesem Ausführungsbeispiel sind sieben streifenförmige Elektroden als Verschiebungs-Gate-Elektroden ausreichend.
Die CCD-Anordnung nach der Erfindung erfordert keine große Substratfläche für eine Umlenkung des Kanals und besitzt zahlreiche Vorteile, zum Beispiel, daß die Busleitungen und Kanalelektroden eine einfache Form besitzen, wodurch die Herstellung vereinfacht werden kann.
Bei den obenbeschriebenen Ausführungsbeispielen ist der Winkel für die Richtungsumlenkung des Kanals 180°. Dieser Winkel kann jedoch auch 90° betragen.
Fig.8 zeigt ein Ausführungsbeispiel mit einem Winkel von 90° für die Verschwenkung des Kanals. In dieser Darstellung ist jeweils eine Gitterschraffur für die Bereiche angegeben, wo eine tiefe Verarmungszone erzeugt worden ist. Wie aus dieser Figur ersichtlich, wird der Kanal an drei Punkten jeweils um 90° abgebogen, so daß insgesamt der Kanal den Weg eines Vierecks beschreibt.
Die zu verschiebende Ladung (Eingangssignal /« am PanKc) wandert bei der Anordnung nach F i g. 8 nacheinander, wie durch die Pfeilfolge AM angegeben, von einer Halbzelle im linken oberen Bereich 801 zu den Halbzellen 802,803,804,805... entsprechend der Nummerierung weiter und tritt rechts oben in die Halbzelle 826 ein. Wenn dann die Gate-Elektrode ihr Potential wechselt, wird die Ladung in die Halbzelle 827 über die Halbzelle 828 verschoben und darauf in die Halbzelle 830 über die Halbzelle 829 weiterverschoben und dort gespeichert. Nachfolgend werden die Ladungen über den viereckigen Ladungsverschiebungsweg insgeasamt durch einen ähnlichen Mechanismus verschoben. Der erste Abschnitt des rnäandcrförtnigen Kanals weis! das Begrenzungsteil 832 auf, der zweite Abschnitt das Begrenzungsteil 833 und der dritte Abschnitt den weiteren
Kanalbegrenzungsteil 830. Die Ladungen werden zudem in den Verstärker A über die Ausgangsdiode D2 eingespeist, welcher am Ende des Kanals anschließend an das Eingangsende (Halb/eile 801) angeordnet ist, und von der Ausgangsklemme O, als Ausgangssignal abgenommen. Wenn der bewegliche Kontakt des Umschalters SW mit dem festen Kontakt b verbunden ist, wird ein A,r sgangssignal erneut in die Halbzelle 801 über die Eingangsdiode D\ eingegeben, und somit die Ladungen im Kreise geführt. Daher kann die Anordnung nach F i g. 8 als Speicheranordnung verwendet Aerden.
Fig. 9 zeigt ein Ausführungsbeispiel der obenerwähnten Verstärkerschaltung. In den Zeichnungen ist mil Od eine Ausgangsdiode bezeichnet. Qi bis Qs stellen Feldeffekttransistoren dar. Mit ii bis fb sind Klemmen bezeichnet. Die Versorgungsgleichspannung Vpo wird an der Klemme fi zugeführt. Das Schreibauswahlsignal wird an den Klemmen fe und fs angelegt. Das Rücksetz-
f'trmnl ffl Itnrv* antPnranknnrJ r* rt Ar\w W lommo t Γ"\Ϊλ
JIgIIUI V H llOgt ClILt)J^I ^1.ItWIIU Uli UCI IVI^IIIIIIt, *Ö* «-*·«·
Klemme f( dient dazu, ein Ausgangssignal abzuleiten oder ein Schreibsignal zuzuführen. Die Klemme U ist mit der Eingangsdiode D\ verbunden. Fig. 10 zeigt ein Flächenmuster für die Anbringung des Verstärkers A und der CCD-Anordnung auf dem gleichen Halbleitersubstrat SB.
Wie aus den obigen F i g. 8 bis 10 zu entnehmen, kann eine CCD-Anordnung nach dem anhand dieser Figuren beschriebenen Ausführungsbeispiel der Erfindung in sehr einfacher Konfiguration mit einem ringförmigen Kanal aufgebaut werden. Die Gate-Elektrode ist, wie aus i g. 8 ersichtlich, im wesentlichen in gleicher Weise wie der Kanal abgewinkelt und bildet zwei parallele bandförmige Elektroden mit entsprechendem einfachen Verlauf. Diese beschriebene CCD-Anordnung kann in einfacher Weise einen seitlichen Abgriff besitzen, wenn der Kanal zu einem Ring geformt ist. Diese CCD-Anordnung kann mit einer metallischen Schicht im Innenraum eines derartigen ringförmigen Kanals versehen werden, und die metallische Schicht kann als Klemme für die Verdrahtung der Zuleitungen, insbesondere als Vcrbindungssignal, verwendet werden. F i g. 11 zeigt als Ausführungsbeispiel eine Transversalfilterkonfiguration unter Verwendung einer CCD-Anordnung mit einem ringförmigen Kanal. Bei dieser Anordnung ist die CCD-Anordnung als quadratischer Ring im wesentlichen in der Mitte des Halbleitersubstrats SB ausgebildet. In ähnlicher Weise sind die Feldeffekttransistoren (FKT) in Form eines geschlossenen Quadrates rund um die CCD-Anordnung aufgebracht. In gleicher Weise sind die Anschlußinseln BP\o, BPn, BPn ... am Rande des Substrats vorgesehen. Diese ringförmige CCD-Anordnung ist im wesentlichen die gleiche wie bei dem Ausführungsbeispiel in F i g. 8. Lediglich die Ladungsdetektordiode SD ist innerhalb des Kanals gebildet und diese Diode ist mit der Gate-Elektrode jedes Feldeffekttransistors verbunden. Die Anordung, wie sie in F i g. 11 gezeigt ist, ist mit einer Anschlußinsel BP\ im Mittelpunkt versehen. Bei den beschriebenen Ausführungsbeispielen werden zwei Gate-Elektroden verwendet. Es ist jedoch möglich, eine Dreiphasen-Treiberschaltung zu verwenden, indem eine dritte Elektrode in der Mitte vorgesehen wird. Ferner kann eine Einphasen-Treiberschaltung vorgesehen sein, indem eine Verarmungsschicht von asymmetrischer Form durch Dotierung mit Verunreinigung in der Substratoberfläche gebildet wird.
Hierzu 8 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Ladungsgekoppelte Anordnung mit mindestens einem Abschnitt eines jeweils mäanderförmigen Ladungsverschiebungskanal in einem Halbleiterkörper, wobei
a) der Kanal seitlich durch zwei über die Länge des Abschnittes gerade, zueinander parallele, in den Halbleiterkörper eingelassene Begrenzungsteile sowie durch senkrecht an diesen Begrenzungsteilen angeordnete kurze Begrenzungsrippen begrenzt wird, welche ihrerseits an den jeweiligen Begrenzungsteil etwa äquidistant voneinander beabstandet und an gegenüberliegenden Begrenzungsteilen um etwa den halben Abstand gegeneinander versetzt angeordnet sind, so daß zwischen jeweils zwei benachbarten, an einem Begrenzungsteil liegenden Joppen und der gedachten Mittellinie zwischen den Begrenzungsteilen des Kanals eine Zelle gebildet wird,
b) der Kanal eines Abschnittes von jeweils zwei streifenförmigen, nebeneinander angeordneten, auf einer Isolierschicht auf dem Halbleiterkörper ausgebildeten, zu den Begrenzungsteilen parallel verlaufenden Transferelektroden bis auf einen Spalt an der Stelle der gedachten Mittellinie zwischen den Begrenzungsteilen abgedeckt wird,
c) innerhalb einer Zelle unter der sie bedeckenden Elektrode der Zellenaufbau derart unterschiedlich ist, daß beim Anlegen einer geeigneten Spannung an die Transfer-ilektrode eine Halbzelle mit einer flachen Verarmungsschicht und eine weitere Halbzelle mit einer tiefen Verarmungsschicht entstehen, wobei die Halbzellen innerhalb einer Zelle in Ladungsverschiebungsrichtung jeweils so angeordnet sind, daß auf die Halbzelle mit flacher Verarmungsschicht die zugehörige Halbzelle mit tiefer Verarmungsschicht folgt und bei benachbarten Zellen ui.d gleicher Spannung an den zugehörigen Transferelektroden die Halbzelle mit flacher Verarmungsschicht der einen Zelle auf die Halbzelle mit tiefer Verarmungsschicht der vorangehenden anderen Zelle folgt,
dadurch gekennzeichnet, daß mindestens zwei Abschnitte des mäanderförmigen Ladungsverschiebungskanais vorhanden sind, deren jeweilige über mehrere Zellen gemittelte Ladungsverschiebungsrichtungen einen Winkel von 180° bilden, in denen jeweils eines der Begrenzungsteile des hin- und des rücklaufenden Kanalabschnittes beiden Kanälen gemeinsam ist, so daß zwei zu diesem gemeinsamen Begrenzungsteil (103) spiegelbildlich gleiche Kanalabschnitte vorhanden sind, der Kanal an der Umlenkstelle durch ein weiteres Kanalbegrenzungsteil (100) zwischen dem Ende der anderen Begrenzungsteile gegen die Umgebung seitlich abgeschlossen ist und die in Verschiebungsrichtung letzte Zelle (209, 210) des vorangehenden Kanalabschnittes und die erste Zelle (213, 214) des nachfolgenden Kanalabschnittes an der Umlenkstelle derart aneinandergreinzen, daß auf eine tiefe Verarmungszone der einen Zelle eine flache Verarmungszone der anderen Zelle folgt oder daß an der Umlenkstelle eine weitere Zelle (211, 212) mit tiefer und flacher Verarmungszone unter einem dieser Zelle gemeinsamen Transferelektroden-Abschnitt vorgesehen ist, deren Halbzellen zu den angrenzenden Halbzellen benachbarter Zellen entsprechend den übrigen Zellen der Kanalabschnitte angeordnet sind (F i g. 2 bis 7).
2. Ladungsgekoppelte Anordnung mit mindestens einem Abschnitt eines jeweils mäanderförmigen Ladungsverschiebungskanal in einem Halbleiterkörper, wobei
a) der Kanal seitlich durch zwei über die Länge des Abschnittes gerade, zueinander parallele, in den Halbleiterkörper eingelassene Begrenzungsteile sowie durch senkrecht an diesen Begrenzungsteilen angeordnete kurze Begrenzungsrippen begrenzt wird, welche ihrerseits an den jeweiligen Begrenzungsteil etwa äquidistant voneinander beabstandet und an gegenüberliegenden Begrenzungsteilen um etwa den halben Abstand gegeneinander versetzt angeordnet sind, so daß zwischen jeweils zwei benachbarten an einem Begrenzungsteil liegenden Rippen und der gedachten Mittellinie zwischen den Begrenzungsteilen des Kanals eine Zelle gebildet wird,
b) der Kanal eines Abschnittes von jeweils zwei streifenförmigen, nebeneinander angeordneten, auf einer Isolierschicht auf dem Halbleiterkörper ausgebildeten, zu den Begrenzungsteilen parallel verlaufenden Transferelektroden bis auf einen Spalt an der Stelle der gedachten Mittellinie zwischen den Begrenzungsteilen abgedeckt wird,
c) innerhalb einer Zelle unter der sie bedeckenden Elektrode der Zellenaufbau derart unterschiedlich ist, daß beim Anlegen einer geeigneten Spannung an die Transferslektrode eine Halbzelle mit einer flachen Verarmungsschicht und eine weitere Halbzelle mit einer tiefen Verarmungsschicht entstehen, wobei die Halbzellen innerhalb einer Zelle in Ladungsverschiebungsrichtung jeweils so angeordnet sind, daß auf die Halbzelle mit flacher Verarmungsschicht die zugehörige Halbzelle mit tiefer Verarmungsschicht folgt und bei benachbarten Zellen und gleicher Spannung an den zugehörigen Trans· ferelektrocien die Halbzelle mit flacher Verarmungsschicht der einen Zelle auf die Halbzelle mit tiefer Verarmungsschicht der vorangehenden anderen Zelle folgt,
dadurch gekennzeichnet, daß mindestens zwei Abschnitte des mäanderförmigen Kanals vorhanden sind, deren jeweilige über mehrere Zellen gemittelte Verschiebungsrichtungen einen Winkel von 90° bilden, wobei jeweils zwei der gegeneinander um einen Winkel von 90° abgewinkelten Begrenzungsteile (832, 833) aufeinanderstoßen und das Begrenzungsteil (833) des in Verschiebungsrichtung nachfolgenden Abschnittes dieser aufeinanderstoßenden Begrenzungsteile eine geradlinige Fortsetzung der in Verschiebungsrichtung vorletzten Begrenzungsrippe des vorangehenden Kanalabschnittes ist und daß ein weiterer Kanalbegrenzungsteil (834) vorgesehen ist, der mit dem Ende des anderen Begrenzungsteils des vorangehenden Kanalabschnittes sowie mit der
ersten Begrenzungsrippe des nachfolgenden Kanalabschnittes jeweils einen Winkel von 90° bildet und den Ladungsverschiebungskanal gegen die Umgebung seitlich abschließt, so daß die an der Umlenkstelle aneinandergrenzenden Zellen entsprechend den übrigen Zellen der Kanalabschnitte aneinandergrenzen (F i g. 8 bis 11).
DE2716754A 1976-04-15 1977-04-15 Ladungsgekoppelte Anordnung mit mindestens einem Abschnitt eines jeweils mäanderförmigen Ladungsverschiebungskanals in einem Halbleiterkörper Expired DE2716754C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP51043371A JPS5814749B2 (ja) 1976-04-15 1976-04-15 電荷転送装置
JP4688276A JPS52130293A (en) 1976-04-24 1976-04-24 Charge transfer device

Publications (2)

Publication Number Publication Date
DE2716754A1 DE2716754A1 (de) 1977-10-20
DE2716754C2 true DE2716754C2 (de) 1986-05-15

Family

ID=26383127

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2716754A Expired DE2716754C2 (de) 1976-04-15 1977-04-15 Ladungsgekoppelte Anordnung mit mindestens einem Abschnitt eines jeweils mäanderförmigen Ladungsverschiebungskanals in einem Halbleiterkörper

Country Status (5)

Country Link
US (1) US4574295A (de)
CA (1) CA1101993A (de)
DE (1) DE2716754C2 (de)
GB (1) GB1564263A (de)
NL (1) NL178925C (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2646301C3 (de) * 1975-10-31 1981-01-15 Fujitsu Ltd., Kawasaki, Kanagawa (Japan) Ladungsgekoppeltes Halbleiterbauelement
US4371885A (en) * 1979-10-10 1983-02-01 Hughes Aircraft Company Charge coupled device improved meander channel serial register
US4709381A (en) * 1986-03-19 1987-11-24 Westinghouse Electric Corp. CCD focal plane array convolver
US5192990A (en) * 1986-09-18 1993-03-09 Eastman Kodak Company Output circuit for image sensor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3858232A (en) * 1970-02-16 1974-12-31 Bell Telephone Labor Inc Information storage devices
US3700932A (en) * 1970-02-16 1972-10-24 Bell Telephone Labor Inc Charge coupled devices
US3921194A (en) * 1970-07-20 1975-11-18 Gen Electric Method and apparatus for storing and transferring information
NL165869C (nl) * 1970-09-25 1981-05-15 Philips Nv Analoog schuifregister.
US3796927A (en) * 1970-12-16 1974-03-12 Bell Telephone Labor Inc Three dimensional charge coupled devices
NL7409793A (nl) * 1973-08-01 1975-02-04 Trw Inc Asymmetrische ladingsoverdrachtsinrichting.
CA1023050A (en) * 1974-05-16 1977-12-20 Western Electric Company, Incorporated Charge transfer delay line filters
US3942163A (en) * 1974-06-21 1976-03-02 Burroughs Corporation CCD stack memory organization

Also Published As

Publication number Publication date
DE2716754A1 (de) 1977-10-20
NL178925B (nl) 1986-01-02
GB1564263A (en) 1980-04-02
NL7704168A (nl) 1977-10-18
US4574295A (en) 1986-03-04
CA1101993A (en) 1981-05-26
NL178925C (nl) 1986-06-02

Similar Documents

Publication Publication Date Title
DE2143029C3 (de) Integrierte Halbleiterschutzanordnung für zwei komplementäre Isolierschicht-Feldeffekttransistoren
DE4001390C2 (de) Halbleitereinrichtung
DE3781295T2 (de) Ladungsverschiebeanordnung.
DE1614144A1 (de) Feldeffekttransistor mit isolierten Gattern
EP0007384B1 (de) Eindimensionaler CCD-Sensor mit Überlaufvorrichtung
DE68923203T2 (de) Ladungsgekoppelte Anordnung.
DE2252148C3 (de) Ladungsgekoppelte Halbleiteranordnung und Verfahren zu ihrem Betrieb
DE19735425B4 (de) Mosfet
DE60032988T2 (de) Ladungstransferpfad mit verbesserter ladungstransferleistung und festkörper-bild-aufnahmevorrichtung, die einen solchen ladungstransferpfad verwendet
DE2628820C2 (de) Ladungsgekoppelter Halbleiter-Bildaufnehmer
DE19803326C1 (de) Solarmodul in integrierter Dünnschichttechnik
DE3855818T2 (de) CCD mit parallel-seriellem Konverter
DE2646301C3 (de) Ladungsgekoppeltes Halbleiterbauelement
DE2634312C2 (de) Mit zweiphasigen Taktsignalen betreibbare CCD-Vorrichtung
DE2264125C3 (de) Ladungsgekoppeltes Halbleiterbauelement und Schaltung zum Betrieb
DE2716754C2 (de) Ladungsgekoppelte Anordnung mit mindestens einem Abschnitt eines jeweils mäanderförmigen Ladungsverschiebungskanals in einem Halbleiterkörper
DE2231565A1 (de) Umsteuerbare zweiphasige ladungsgekoppelte baueinheit
DE2937952C2 (de) Nichtflüchtige Speicheranordnung
DE3407038C2 (de) Halbleiter-Photodetektor und Verfahren zu dessen Betrieb
AT393181B (de) Bildaufnahmeanordnung
EP1003218A1 (de) Halbleiteranordnungen mit einer Schottky-Diode und einer Diode mit einem hochdotierten Bereich und entsprechende Herstellungsverfahren
DE3544450C2 (de)
DE69629456T2 (de) Feldeffekttransistor mit verminderter Verzögerungsänderung
DE2558337C2 (de) Nach dem Prinzip der Ladungsverschiebung arbeitender Halbleiter-Bildsensor
DE2216060C3 (de) Ladungsgekoppeltes Bauelement mit einem planaren Ladungsspeichermedium

Legal Events

Date Code Title Description
D2 Grant after examination
8328 Change in the person/name/address of the agent

Free format text: REINLAENDER, C., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN

8364 No opposition during term of opposition