DE2716419A1 - Verfahren zum passivieren von leistungs-halbleiterbauelementen - Google Patents

Verfahren zum passivieren von leistungs-halbleiterbauelementen

Info

Publication number
DE2716419A1
DE2716419A1 DE19772716419 DE2716419A DE2716419A1 DE 2716419 A1 DE2716419 A1 DE 2716419A1 DE 19772716419 DE19772716419 DE 19772716419 DE 2716419 A DE2716419 A DE 2716419A DE 2716419 A1 DE2716419 A1 DE 2716419A1
Authority
DE
Germany
Prior art keywords
layer
plate
grooves
passivating
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19772716419
Other languages
English (en)
Inventor
Luciano Gandolfi
Rudolf Rocak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATES Componenti Elettronici SpA filed Critical ATES Componenti Elettronici SpA
Publication of DE2716419A1 publication Critical patent/DE2716419A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

PATENTANWÄLTE Dr. phll. G. B. HAGEN * Dlpl.-Phys. W. KALKOFF 2 7 1 6 A 1 MÜNCHEN 71 (Solln)
Franz-Hals-Straße 21 Tel. (089)796213/795431
ACE 3715 München, 13.4.1977
K./wi.
SGS-ATES Componenti
Elettronici S.p.A.
Via C. Olivetti 2
20041 Agrate Brianza (Milano)
Italien
Verfahren zum Passivieren von Leistungs-Halbleiterbauelementen.
Priorität: 14. April 1976; Italien; Nr. 22280 A/76
709844/0782
Bayerische Vereinsbank 823 Postscheck 54782-809
B eschre ibung
Die Erfindung bezieht sich auf die Fertigung von Halbleiterbauelementen mit übergängen und insbesondere auf ein Verfahren zum Passivieren der übergänge einer Vielfalt von Halbleiterbauelementen in einem einzigen Arbeitsgang.
Bei der Fertigung von Leistungs-Halbleiterbauelementen für sehr hohe Sperrspannungen ist die Verwendung der Mesa-Technik bekannt. Bei dieser Technik wird eine Platte aus Halbleitermaterial, gewöhnlich ein Einkristall aus Silicium oder Germanium, nach der Behandlung mit der üblichen Diffusionstechnik und Photoätztechnik zur Bildung eines Übergangs oder mehrerer übergänge, die zu seinen Flächen parallel sind, einer chemischen Ätzbehandlung nach einem bestimmten Muster unterzogen. Die Ätzungen begrenzen eine Vielzahl von Halbleiterelementen oder Plättchen, die Seitenflächen aufweisen, welche einen oder mehrere übergänge zwischen Zonen entgegengesetzter Leitfähigkeit überschneiden. Der Ätzwinkel wird zur Planung des Bauelements unter Zugrundelegung des Kriteriums festgelegt, die elektrostatischen Felder so gering wie möglich zu halten, welche wegen der verschiedenen Leitfähigkeitstypen und Widerstände der halbleiterschichten sich auf der seitlichen Fläche des Halbleiterbauelements bilden. Die Neigung wird gewöhnlich als positiv ("positive bevel") bezeichnet, wenn bei zwei überlagerten Schichten von verschiedenem Widerstand, die einen übergang bilden, die Schicht von niedrigerem Widerstand über die Schicht von höherem Widerstand übersteht, und negativ ("normale Mesa") wenn die Schicht von höherem
709844/0782
Widerstand über diejenige von geringerem Widerstand übersteht.
Ks ist bekannt, daß die elektrischen Eigenschaften der Halbleiterbauelemente von auch nur geringen Mengen Fremdstoffen negativ beeinflußt werden können, die sich auf den Oberflächen des Halbleitermaterials niederschlagen, wenn diese während der verschiedenen Bearbeitungsphasen freiliegen und daher direkten Kontakt mit der Luft oder mit anderen Stoffen haben. Besonders empfindlich gegen Verunreinigungen sind die Zonen, die den übergängen unmittelbar benachbart sind, welche bei der Fertigung nach der Mesa-Technik die Seitenflächen des Halbleiterbauelements sind. Dieses Problem erfordert große Aufmerksamkeit, besonders wenn Übergänge gehalten werden sollen, die gegen Sperrspannungen höher als 1000 Volt resistent sind. In diesen Fällen müssen Bearbeitungsbedingungen gewährleistet werden, die sich durch eine sorgfältige Reinhaltung während aller Vorgänge, die der Ätzung folgen, auszeichnen, indem in der Weise verfahren wird, daß die Plättchen möglichst wenig manipuliert werden, bis sie auf ihren Trägern angeordnet und passiviert sind, d.h. völlig gegen die Wirkung irgendwelcher ausserer verunreinigender Stoffe durch Einkapselung in geeigneten Materialien isoliert.
Die Bearbeitungskosten von Bauelementen für hohe Sperrspannungen, die bereits wegen der besonderen Sorgfalt, welche die Handhabung der Plättchen mit ungeschützten übergängen erfordern, hoch sind, werden noch dadurch erhöht, daß es unmöglich ist, die einzelnen Halbleiterbauelemente auf der noch ganzen Platte beispielsweise unter Verwendung geeigneter automatischer Meßgeräte zu prüfen,
709844/0782
da die Passivierung der Seitenflächen für die Zwecke der Messung der Höchstwerte der Sperrspannung bestimmend ist, denen die übergänge ausgesetzt werden können. Hieraus ergibt sich, daß die Gesamtkosten des Fertigprodukts verhältnismässig hoch sind, da die Elemente, die wegen der unvermeidlichen Unvollkommenheiten der kristallinen Struktur des Ausgangsmaterials oder evtl. Schädigungen während der,verschiedenen Bearbeitungsphasen bereits defekt sind, erst nach dem Einbau bei der Endprüfung ausgeschieden werden können.
Um die vorangehend beschriebenen Nachteile zu vermeiden, muß die Passivierung dem Xtzvorgang unmittelbar folgen. Auf diese Weise wird nicht nur die Gefahr der Oberflächenverunreinigung auf ein Mindestmaß herabgesetzt, sondern es wird auch die Prüfung der ganzen Platte ermöglicht, wodurch sich beträchtliche Material- und Arbeitseinsparungen erzielen lassen.
Es ist ein Verfahren zum Passivieren mit einem einzigen Arbeitsvorgang alle Halbleiterbauelemente einer Platte, bei welchem eine Platte aus Halbleitermaterial mit einer Fläche auf einem metallischen Schichtträger unter Verwendung eines elektrisch leitenden Klebstoffs befestigt werden kann. Die Platte wird sodann in Plättchen unterteilt, ohne daß sie vom Schichtträger gelöst wird, und dann einer Auflagerung von Glas zur Elektrophorese unterzogen, wodurch die seitlichen Flächen der Plättchen und die Teile des Schichtträgers, die sich zwischen benachbarten Plättchen befinden, von einer Glasschicht bedeckt werden. Dieses Verfahren hat einige Nachteile, die seine Anwendung schwierig machen. Vor allem kann der zum Befestigen der Platte am Schichtträger verwendete Klebstoff, da er elektrisch leitend ist, die Plättchen verunreinigen. In der Praxis ist es dann schwierig, ausreichend wirksam
709844/0782
die vorzeitige Lösung des Plättchens während der mechanischen Unterteilung der Platte zu verhindern. Ausserdem werden die Teile des metallischen Schichtträgers, die nach der Unterteilung frei bleiben, von einer dickeren Glasschicht als diejenige bedeckt, welche die seitlichen Teile des Plättchens bedeckt, weshalb die nachfolgende Trennung des Plättchens eher kritisch ist, da die Gefahr groß ist, daß während dieses Vorgangs das Glas, das die Übergänge bedeckt, Sprünge bekommt, welche Verunreinigungen hindurchtreten lassen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum gleichzeitigen Passivieren aller Halbleiterbauelemente einer Platte zu entwickeln, das keinen der Nachteile des vorangehend beschriebenen Verfahrens aufweist und welches das Erzielen eines sehr wirksamen Schutzes gegen Verunreinigungen durch die Verwendung eines passivierenden organischen Stoffes von hoher Reinheit ermöglicht.
Dieses Ziel wird durch die Behandlung einer Platte aus Halbleiter-Material erreicht, das mindestens zwei Zonen von entgegengesetztem Leitfähigkeitstyp aufweist, die einen oder mehrere übergänge bilden, die zu den Flächen der Platte im wesentlichen parallel sind. Auf der Fläche der Platte werden Nuten vorgesehen, derart, daß zumindest ein übergang freigelegt wird und eine Vielzahl von Halbleiterbauelementen mit übergängen begrenzt wird. Die durch die Nuten begrenzten Zonen werden wieder von einer Abschirmungsmaterialschicht bedeckt.
Das erfindungsgemäße Verfahren unterscheidet sich dadurch, daß auf die Abschirmungsschicht und auf die Oberflächen der Nuten bei einer Temperatur, durch die das Abschirmungsmaterial nicht verändert wird, eine dünne und gleichmässige
709844/0782
2716A19
Schicht aus einem passivierenden organischen Stoff aufgebracht wird, diejenigen Teile der Abschirmungsschicht und der dünnen passivierenden Uberlagerungsschicht, die sich gegenüberliegend den Rändern der Nuten befinden, mechanisch weggenommen werden und sodann der Rest der Abschirmungsschicht und der dünnen Passierungs-Uberlagerungsschicht durch ein Verfahren entfernt wird, das bei einer Temperatur wirksam ist, welche den organischen Stoff nicht verändert, der die Flächen der Nuten bedeckt.
Zum besseren Verständnis der Erfindung wird diese nachfolgend in Anwendung für die Fertigung von Leistungstransistoren für hohe Spannungen der Mesa-Bauart mit positiver Neigung beschrieben. Diese Anwendung ist in den beiliegenden Zeichnungen dargestellt, in welchen die Fig. 1 bis 7 in vergrössertem Maßstab Schnittansichten, nicht in Proportionen, eines Teils einer Halbleiterplatte in den verschiedenen Bearbeitungsstufen nach dem erfindungsgemäßen Verfahren zeigen.
Bei der dargestellten Anwendung ist die Platte des Ausgangsmaterials ein Silicium-Einkristall dotiert mit Verunreinigungen vom Typ N und wird nach den üblichen Diffusions-, Masken- und Photoätztechniken bearbeitet, um die in Fig. 1 dargestellte Struktur zu erhalten. In dieser ist mit 1 eine Schicht bezeichnet, deren Leitfähigkeitstyp der ursprüngliche geblieben ist, und mit 2 eine Schicht von der Leitfähigkeit N , die dadurch erhalten wird, daß in die Platte Verunreinigungen vom Typ N, beispielsweise Phosphor, eindiffundiert wird. Diese Schicht N+ hat die Aufgabe, einen Bereich von verhältnismässig geringem Widerstand im Kollektor der einzelnen Transistoren zu erzeugen, die aus der Platte herausgebildet werden, und seine
709844/0782
Dicke wird durch Zweckerwägungen hauptsächlich hinsichtlich der Sättigungsspannung des Kollektors bestimmt.
Hierauf wird zur Bildung der Basis der Transistoren eine Verunreinigung vom Typ P, beispielsweise Bor, auf die Fläche der Platte diffundiert, welche derjenigen entgegengesetzt ist, die mit Verunreinigungen vom Typ N (Schicht N+, mit 2 bezeichnet), dotiert ist, bis eine relativ hohe Konzentration der Verunreinigungen erreicht ist. Auf diese Weise wird die Schicht P erhalten, die in der Zeichnung mit 3 bezeichnet ist und einen niedrigeren spezifischen Widerstand als die darunter befindliche Schicht 1 hat. Die Diffusionstiefe wird so geregelt, daß der Abstand zwischen der Aussenschicht des Kollektors 2 und der Basisschicht 3 ausreicht, der erforderlichen Sperrspannung des Kollektors und dem Eindringen der entsprechenden Raumladung in die Innenschicht des Kollektors
/um,
1 standzuhalten, dadurch gleichzeitig eine übe massige Erhöhung der Kollektor-Emitter-Sättigungsspannung (VCE fc) als auch eine iibermässige Verringerung des maximalen KollektorStroms der erhaltenen Transistoren zu vermeiden.
In den Zeichnungen sind die Emitterzonen 4 der einzelnen Transistoren dargestellt. Diese werden dadurch erhalten, daß Verunreinigungen vom Typ N in bestimmte Zonen der Oberfläche der Schicht 3 unter Anwendung der herkömmlichen Masken- und Diffusionstechnik eindiffundiert werden. Der Abstand zwischen benachbarten Emitterzonen hängt von den Abmessungen und der Stromcharakteristik der Transistoren ab, die aus der Siliciumplatte erhalten werden sollen. Nachdem in der beschriebenen Weise die in Fig. 1 dargestellte Struktur erhalten worden ist, geht man zur Bildung der metallischen Kontaktzonen für die Anschlüsse der Transistoren auf beiden Flächen der Platte über. Um die Figuren nicht noch komplizierter als nötig zu machen, sind
709844/0782
diese Zonen nicht dargestellt.
Die aufeinanderfolgenden Bearbeitungsphasen betreffen insbesondere die Herstellung einer Trägerstruktur der Platte, die Unterteilung der Platte in Plättchen und das Passivieren der einzelnen Plättchen nach dem erfindungsgemäßen Verfahren.
In der ersten Phase wird die Platte auf beiden Flächen von einer Schicht aus einem Material bedeckt, das die Flächen der Platte wirksam gegen Säuren abschirmen kann, welche nachfolgend zur chemischen Ätzung des Siliciums verwendet werden. Ein geeignetes Abschirmungsmaterial ist ein Gemisch aus Karnaubawachs und Paraffin (zur Vereinfachung der Beschreibung wird dieses Gemisch nachfolgend lediglich als Wachs bezeichnet). Gesondert wird ein Schichtgebilde hergestellt, das aus Wachs und einem Trägermaterial, beispielsweise Filterpapier, besteht. Dieses Schichtgebilde wird dann auf diejenige Fläche der Platte aufgebracht, welche die Emitterzonen aufweist, indem sie miteinander haftend verbunden werden und dann die benachbarten Wachsschichten geschmolzen und wieder zur Erstarrung gebracht werden. Auf diese Weise wird die in Fig. 2 als Ganzes mit 6 bezeichnete Struktur erhalten, welahe durch das Trägermaterial 5 und durch die beiden Wachsschichten 6a und 6b gebildet wird. Ihre Funktion besteht darin, die Unterteilung der Platte zu ermöglichen, wobei die gegenseitige Lage der erhaltenen Plättchen unverändert bleibt, und die obere Fläche der auf den Plättchen gebildeten Transistoren zu schützen. Der Boden der Platte, d.h. diejenige Fläche, die der entgegengesetzt ist, welche vom Trägergebilde bedeckt ist, ist ebenfalls von einer Wachsschicht 6c bedeckt und wird dann mechanisch eingekerbt, um die einzelnen Plättchen
709844/0782
zu begrenzen, wie in Fig. 3 dargestellt. Die Einkerbungen bilden auf der Unterseite der Platte ein Netz von Kanälen 7, welche sich durch die ganze Wachsschicht 6c erstrecken und etwas in die Siliciumflache eindringen.
Die Platte wird sodann chemisch geätzt, beispielsweise unter Verwendung einer Lösung aus Salpetersäure, Fluorwasserstoffsäure und Essigsäure, um die Kanäle 7 allmählich tiefer und breiter zu machen. Die Säurelösung läßt man einwirken, bis die einzelnen Halbleiterplättchen vollständig voneinander getrennt sind, wodurch ebenso viele voneinander in Abstand befindliche Transistoren erhalten werden, wie in Fig. 4 dargestellt. Die Plättchen behalten ihre gegenseitige Lage infolge der Struktur des Trägers 6, auf dem sie haften, bei. Wie bekannt, wirken die Säuren auch von der Unterseite der Schutzschicht 6c und bilden von der Schutzschicht teilweise geschlossene Nuten mit geneigten Flächen 8, wie in der Zeichnung dargestellt. Wie erwähnt, beeinflußt die Neigung der Seitenflächen die elektrischen Eigenschaften des Transistors. Im Falle des Leistungstransistors für hohe Spannung nach der beschriebenen Anwendung des erfindungsgemäßen Verfahrens wird das Maß der Neigung mit dem Ziel gewählt, die Sperrspannung des Kollektors maximal zu machen und die elektrostatischen Felder an den Seitenflächen geringstmöglich unter Berücksichtigung der Ladungen und der Dicke der verschiedenen Schichten des llalbleitergebildes. Durch Verändern der Zusammensetzung und/oder der Konzentration der Säurelösung lassen sich geneigte Flächen erhalten, welche die erzielbaren optimalen Werte wiederspiegeln.
Obwohl bei der Anwendung, von der einige Phasen beschrieben wurden, ein chemisches Ätzen zur Bildung der Seitenflächen der Bauelemente verwendet wird, ist es bekannt,
709844/0782
zum Erzielen des gleichen Ergebnisses oder eines ähnlichen Ergebnisses mechanische Einkerbungsmittel oder eine Kombination beider Arten von Mitteln vorzusehen.
Erfindungsgemäß werden die Nuten der Platte, d.h. die Seitenflächen der Plättchen, in der Weise passiviert, daß sie mit einer dünnen und gleichmässigen Schicht 9 aus einem isolierenden organischen Stoff von erhöhter Reinheit (Fig. 5) bedeckt werden. Es hat sich als zweckmässig erwiesen, ein Polymeres, das unter dem Warenzeichen "Parylene" bekannt ist, zu verwenden, das bei der Umgebungstemperatur aufgebracht werden kann. Im besonderen besteht das Verfahren zum Aufbringen einer dünnen Schicht von Parylene darin, daß ein festes Dimer unter Vakuum erwärmt wird, bis es sich in ein gasförmiges zweiwertiges Radikal spaltet. Wenn sich die Moleküle des zweiwertigen Radikals auf der kalten Oberfläche der Platte niederschlagen, verbinden sie sich unter Bildung eines festen Polymeren von erhöhtem Molekulargewicht. Auf diese Weise wird ein vollständiger und gleichmässiger überzug der der Behandlung unterzogenen Oberfläche dank des Eindringungsvermögens des Dampfes in jede Eintiefung der Oberfläche erhalten. Der auf diese Weise erhaltene überzug ist frei von Poren und von höchster Reinheit, da er aus einem einzigen Ausgangsmaterial erhalten wird. Dieses letztere Merkmal ist für die Zwecke der Passivierung der Seitenfläche der Plättchen sehr wichtig, da es die Gefahr von Oberflächenverunreinigungen durch das passivierende Material beseitigt, welche das Erzielen der erforderlichen elektrischen Eigenschaften, insbesondere das Erzielen hoher KollektorSperrspannungen, beeinträchtigen könnte.
Bei dem erfindungsgemäßen Verfahren werden die Teile der Schutzschicht 6c, welche über die Nuten als Folge des seitlichen chemischen Angriffs überstehen und ebenfalls
709844/0782
von der dünnen Parylene-Schicht überzogen sind, durch ein geeignetes mechanisches Verfahren entfernt, beispielsweise unter Verwendung herkömmlicher Geräte zum Einkerben und Schneiden der Plättchen, wodurch die in Fig. 6 dargestellte Struktur erhalten wird. Die Wachsschichten werden dann mit Hilfe eines geeigneten Lösungsmittels beseitigt. Mit diesen werden natürlich auch die Schicht aus Filterpapier 5 und die Parylene-Schicht, die sich auf der Wachsschicht 6c gebildet hat, beseitigt. Die Plättchen bleiben miteinander durch die Parylene-Schicht vereinigt, die sich am Grund der Nuten gebildet hat, wie in Fig. 7 gezeigt, und die in ihnen enthaltenen Transistoren können der automatischen oder manuellen Messung aller ihrer elektrischen Parameter unterzogen werden.
Die nachfolgenden Arbeitsvorgänge einschließlich der Trennung der Plättchen und deren Einsetzen in geeignete Behälter werden hier nicht näher beschrieben, da sie keinen Teil des erfindungsgemäßen Verfahrens bilden. Es sei lediglich erwähnt, daß zum Verlöten der Plättchen mit den jeweiligen Schichtträgern niedrigschmelzende Legierungen von der Art verwendet werden müssen, wie sie normalerweise bei der Herstellung von Leistungstransistoren benutzt werden, da bei erhöhten Temperaturen die chemischen und physikalischen Eigenschaften der Parylene-Schicht abgebaut werden könnten.
Das erfindungsgemäße Verfahren wurde vorangehend für eine seiner Anwendungsmöglichkeiten, nämlich für einen Mesa-Transistor mit positiver Neigung, jedoch könnte es natürlich auch in gleicher Weise auf die Fertigung von Mesa-Transistoren mit negativer Neigung angewendet werden. In diesem Falle wäre die Oberseite der Platte statt die Unterseite einer Ätzbehandlung zu unterziehen, indem die Lage * der Trägerstruktür 6 und der Wachsschicht 6c umgekehrt wird.
7098U/0782
Im Vorangehenden wurde nur eine Ausführungsform der Erfindung beschrieben, bei der zahlreiche Varianten und Abänderungen vorgesehen werden können. Beispielsweise können die metallischen Zonen für die Kontakte der Anschlüsse der Transistoren nach der Passivierung unter Anwendung von Verfahren und Legierungen gebildet werden, bei denen keine Temperaturen zur Anwendung kommen, durch welche die Parylene-Schicht beschädigt werden kann. Ausserdem könnte zur Passivierung anstelle der dünnen Paryleneschicht, die durch ein Vakuumaufdampfverfahren erhalten wird, am Boden der Platte und in den Nuten ein geeigneter Kunststoff aufgebracht werden, beispielsweise "Teflon" mittels eines Verfahrens mit Ionenzerstäubung ("ion sputtering").
7G9844/Q7S2
Leerseite

Claims (4)

  1. (1.) Verfahren zum Passivieren von Halbleiterbauelementen mit übergängen, die einen Teil einer Platte aus Halbleitermaterial bilden, mit mindestens zwei Zonen von entgegengesetzter Leitfähigkeit, welche einen übergang oder mehrere zu den Flächen der Platte im wesentlichen parallele übergänge bestimmen und voneinander durch Nuten getrennt sind, die auf der einen Fläche der Platte aus Halbleitermaterial vorgesehen werden, bis zumindest ein übergang freigelegt ist, welche Fläche in den Zonen, die durch die Nuten begrenzt werden, durch eine Schicht aus Abschirmungsmaterial bedeckt ist, dadurch gekennzeichnet, daß auf die Abschirmungsschicht und auf die Flächen der Nuten bei einer Temperatur, durch welche das Abschirmung smaterial nicht verändert wird, eine dünne und gleichmässige Schicht aus einem passivierenden organischen Stoff aufgebracht wird, diejenigen Teile der Abschirmungsschicht und der überlagerten dünnen Passivierungsschicht mechanisch weggenommen werden, die sich gegenüber den Rändern der Nuten befinden, und dann der Rest der Abschirmungsschicht und der überlagerten dünnen Passivierungsschicht durch ein wirksames Verfahren bei einer Temperatur entfernt wird, bei welcher der organische Stoff, der die Oberflächen der Nuten bedeckt, nicht abgebaut wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zumindest eine Fläche der Platte eine oder mehrere Zonen
    709844/0782
    ORIGINAL INSPECTED
    aufweist, die von einer metallischen Schicht überzogen sind.
  3. 3. Verfahren nach den vorangehenden Ansprüchen, dadurch gekennzeichnet, daß die dünne Schicht aus Passivierungsstoff in der Weise aufgebracht wird, daß auf derjenigen Fläche der Platte, die die Nuten aufweist, der Dampf eines organischen Stoffes niedergeschlagen wird, der bei Umgebungstemperatur polymerisiert.
  4. 4. Halbleiterbauelement, dadurch gekennzeichnet, daß dieses nach dem in den vorangehenden Ansprüchen gekennzeichneten Verfahren hergestellt worden ist.
    7098U/0782
DE19772716419 1976-04-14 1977-04-14 Verfahren zum passivieren von leistungs-halbleiterbauelementen Ceased DE2716419A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT22280/76A IT1059086B (it) 1976-04-14 1976-04-14 Procedimento per la passivazione di dispositivi a semiconduttore di potenza ad alta tensione inversa

Publications (1)

Publication Number Publication Date
DE2716419A1 true DE2716419A1 (de) 1977-11-03

Family

ID=11194095

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772716419 Ceased DE2716419A1 (de) 1976-04-14 1977-04-14 Verfahren zum passivieren von leistungs-halbleiterbauelementen

Country Status (7)

Country Link
US (1) US4126931A (de)
JP (1) JPS6026296B2 (de)
BR (1) BR7702277A (de)
DE (1) DE2716419A1 (de)
FR (1) FR2348573A1 (de)
GB (1) GB1569931A (de)
IT (1) IT1059086B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2904801A1 (de) * 1978-02-09 1979-08-16 Hitachi Chemical Co Ltd Verfahren zur herstellung eines zwischenproduktes vom polamidsaeuretyp fuer die herstellung von halbleitern
FR2537778A1 (fr) * 1982-12-08 1984-06-15 Int Rectifier Corp Procede de metallisation d'une plaquette de silicium monocristallin
US6025268A (en) * 1996-06-26 2000-02-15 Advanced Micro Devices, Inc. Method of etching conductive lines through an etch resistant photoresist mask

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716077B2 (ja) * 1985-10-11 1995-02-22 三菱電機株式会社 半導体レーザ装置の製造方法
TW554639B (en) * 2002-10-04 2003-09-21 Au Optronics Corp Method for fabricating an OLED device and the solid passivation
WO2012122415A2 (en) * 2011-03-08 2012-09-13 Lorillard Tobacco Company Phase transition compositions used to impart reduced ignition propensity to smoking articles
WO2017076659A1 (en) 2015-11-05 2017-05-11 Abb Schweiz Ag Power semiconductor device and method for producing a power semiconductor device
JP6903375B2 (ja) * 2017-04-19 2021-07-14 株式会社ディスコ デバイスチップの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1539007A1 (de) * 1965-02-25 1969-08-14 Union Carbide Corp Transistor
GB1261378A (en) * 1968-07-08 1972-01-26 Internat Rectifier Company Gre Improvements relating to the encapsulation of semiconductor devices and other electrical components
US3756872A (en) * 1968-10-28 1973-09-04 Lucas Industries Ltd Method of making non-planar semiconductor devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3432919A (en) * 1966-10-31 1969-03-18 Raytheon Co Method of making semiconductor diodes
US3895429A (en) * 1974-05-09 1975-07-22 Rca Corp Method of making a semiconductor device
US4037306A (en) * 1975-10-02 1977-07-26 Motorola, Inc. Integrated circuit and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1539007A1 (de) * 1965-02-25 1969-08-14 Union Carbide Corp Transistor
GB1261378A (en) * 1968-07-08 1972-01-26 Internat Rectifier Company Gre Improvements relating to the encapsulation of semiconductor devices and other electrical components
US3756872A (en) * 1968-10-28 1973-09-04 Lucas Industries Ltd Method of making non-planar semiconductor devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2904801A1 (de) * 1978-02-09 1979-08-16 Hitachi Chemical Co Ltd Verfahren zur herstellung eines zwischenproduktes vom polamidsaeuretyp fuer die herstellung von halbleitern
FR2537778A1 (fr) * 1982-12-08 1984-06-15 Int Rectifier Corp Procede de metallisation d'une plaquette de silicium monocristallin
US6025268A (en) * 1996-06-26 2000-02-15 Advanced Micro Devices, Inc. Method of etching conductive lines through an etch resistant photoresist mask

Also Published As

Publication number Publication date
GB1569931A (en) 1980-06-25
BR7702277A (pt) 1977-12-20
JPS6026296B2 (ja) 1985-06-22
FR2348573B1 (de) 1982-08-13
JPS52144968A (en) 1977-12-02
IT1059086B (it) 1982-05-31
US4126931A (en) 1978-11-28
FR2348573A1 (fr) 1977-11-10

Similar Documents

Publication Publication Date Title
DE3145231C3 (de) Halbleiterbauelement
DE2904769C2 (de) V-Nut-MOS-Feldeffekttransistor
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE1929093C3 (de) Halbleiterflächendiode
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2160427C3 (de)
DE1080697B (de) Verfahren zur Herstellung von Halbleiterkoerpern einer Halbleiteranordnung
DE2040911A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE2730566C3 (de) Halbleitervorrichtung mit einem pn-übergang und Verfahren zu ihrer Herstellung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2450907A1 (de) Verfahren zum herstellen von tiefen dioden
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2500775C3 (de) Hochspannungsfestes planeres Halbleiterbauelement
DE2716419A1 (de) Verfahren zum passivieren von leistungs-halbleiterbauelementen
DE2357376A1 (de) Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren
DE2410628A1 (de) Ladungsgekoppelte halbleiteranordnung
DE2031082C2 (de) Planares Halbleiterbauelement
DE2049507C3 (de) Lichtempfindliche Halbleiteranordnung
DE2541275C3 (de) Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung
DE2517252A1 (de) Halbleiterelement
DE2147447B2 (de) Halbleiterbauelement
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2947291C2 (de) Hall-Effekt-Bauelement aus einem III-V-Halbleitermaterial
DE2448014A1 (de) Gesteuerter silizium-gleichrichter und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: KADOR, U., DIPL.-CHEM. DR.RER.NAT. KLUNKER, H., DI

8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: KLUNKER, H., DIPL.-ING. DR.RER.NAT. SCHMITT-NILSON

8131 Rejection