DE2714368C3

DE2714368C3 - Schaltungsanordnung zum Durchschalten von Datenwörtern unterschiedlicher Bitfolgefrequenz in Vielfachverbindungen

Info

Publication number: DE2714368C3
Application number: DE2714368A
Authority: DE
Inventors: Alain Meudon-La-Foret Texier
Original assignee: Individual
Current assignee: Individual
Priority date: 1976-03-31
Filing date: 1977-03-31
Publication date: 1982-02-18
Also published as: ES457369A1; AU2371177A; SE422388B; IT1071924B; JPS5366317A; FR2346915B1; NL7703455A; SE7703668L; US4160128A; CH621658A5; FR2346915A1; BR7701942A; AU508504B2; DE2714368A1; GB1524001A; CA1085071A; DE2714368B2

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Durchschalten von Datenwörtern unterschiedlicher Bitfolgefrequenz in Vielfachverbindungen gemäß dem Oberbegriff des Anspruchs 1.

Vielfachverbindungen sind im Dokument Nr. 56 der Vlten Vollversammlung des CCITT definiert. Bei derartigen Verbindungen sind mehrere Datenendgeräte, die auch als Datenterminals bezeichnet werden, miteinander über ein Datenübertragungsnetz durch numerische Kanäle gleicher Bitfolgefrequenzen verbunden. Eine Gruppe derartiger Endgeräte, die in einer Vielfachverbindung (Multipoint-Connection) zusammengeschaltet sind, umfaßt ein vorrangiges Endgerät, während die anderen Endgeräte nachrangige Endgeräte sind. Das vorrangige Endgerät sendet Daten aus, die gleichzeitig zu den nachrangigen Endgeräten übertragen werden, und befragt jeweils einzeln nach einem vom Anwendungsfall abhängigen Verfahren die nachrangigen Endgeräte. Folglich werden alle vom vorrangigen Endgerät ausgesandten Daten von den nachrangigen Endgeräten empfangen. Hingegen ist zu einem gegebenen Zeitpunkt aber nur bei einem einzigen nachrangigen Endgerät die Sendeseite aktiv, um Daten zum vorrangigen Endgerät zu übertragen. Das bedeutet, von den nachrangigen Endgeräten sendet jeweils nur eines alleine Daten zum vorrangigen Endgerät.

Für die Übertragung numerischer Daten sind Zeitmultiplex-Vermittlungseinrichtungen bekannt, bei

denen zu vermittelnde synchrone Daten hoher Bitfolgefrequenz aus der zeitlichen Verschachtelung von Teildaten entstehen, die eine Vielzahl geringer und unterschiedlicher Bitfolgefrequenzen haben können.

Der Verschachtelungsplan der Überlragungskanäle der synchronen Daten ist in der CCITT-Norm X 50 definiert. Die Verschachtelung erfolgt in periodischen 8-Bit-Wörtern, sogenannten Oktetts. In jedem Oktett ist der Bit Nr. 1 den Verriegelungsenden des Multiplexrahmens vorbehalten, die Bits Nr. 1 bis Nr. 7 sind Informationsbits des Kanals und der Bit Nr. 8 ist ein Zustandsbit, der die Unterscheidung von Informationsoktetts und von Signaloktetts ermöglicht Die Hinzufügung der Rahmenverriegelungsbits und des Zustandsbits führt zu einer Vermehrung der Bitfolgefrequenz um ein Drittel. Die Bitfolgefrequenzen auf dem Kanal betragen daher 12,8, 6,4, 3,7 und 0,8 kBit/s für nutzbare Bitfolgefrequenzen von 9,6,4,8,2,4 und 0,6 kBit/s.

Eine Zeitmultiplex-Schaltungsanordnung, die diesen Definitionen entspricht und für die Durchschaltung von Einfachverbindungen (point-to-point-connection) vorgesehen ist, besitzt erste Multiplexer, zweite Demultiplexer und ein Durchschaltnetzwerk für einfache Verbindungen, wie dies im Oberbegriff des Anspruchs 1 aufgeführt ist Eine entsprechende Schaltungsanordnung ist in der DE-AS 25 23 650 beschrieben. Hiernach erhält man die synchronen Datenkanäle durch Verschachtelung einer Vielzahl numerischer Teilkanäle mit unterschiedlichen, aber ineinander aufgehenden Bitfolgefrequenzen. Beispielsweise kann die mittlere Bitfolgefrequenz 64 kBit/s betragen, und die niedrigen Bitfolgefrequenzen betragen 0,6,2,4,4,8 und 9,6 kBit/s. In diesem Fall werden 256 eingehende Kanäle zu 64 kBit/s, in denen die Kanäle niedriger Bitfolgefrequenzen mit einer Periode verschachtelt sind, die von den Frequenzen abhängt, ihrerseits in einen eingehenden Supermultiplexkanal sehr hoher Bitfolgefrequenz verschachtelt, der aus acht parallelen Multiplexverbindungen mit 2,048 MBit/s besteht, auf denen die Oktetts parallel laufen. Jedes Oktett besteht also aus einer Adresse, deren erster 8-Bit-Teil den Rang des 64 kBit/s-Kanals unter den 256 verschachtelten Kanälen dieser Bitfolgefrequenz kennzeichnet, und deren zweiter 7-Bit-Teil den Rang des Oktetts im Überrahmen von 64 kBit/s bezeichnet. Das Durchschaltnetzwerk einer derartigen Vermittlungseinrichtung vermittelt ein eingehendes paralleles Supermultiplexoktett an eine Stelle des ausgehenden parallelen Supermultiplexoktetts. Genauer, diejenigen Oktetts des eingehenden Supermultiplexkanals, die zu einem Teilkanal niedriger Bitfolgefrequenz gehören, der von einem rufenden Teilnehmer kommt, werden an Stellen paralleler Oktetts dieses Teilkanals niedriger Bitfolgefrequenz übertragen, der für einen gerufenen Teilnehmer bestimmt ist, der zum ausgehenden Supermultiplexkanal gehört. Die ersten, eine pseudo-zufällige Folge bildenden Bits der eingehenden Oktetts dienen zur Berechnung der Adresse des Oktetts im Überrahmen von 64 kBit/s. Nach Einrichtung der Vermittlung werden neue, eine pseudo-zufällige Folge bildende Verriegelungsbits an den ersten Bit-Stellen der ausgehenden Oktetts angebracht. Die Vermittlung hängt ab von Signalinformationen, genauer Wählinformationen, die von Signaloktetts getragen werden, die sich wie schon angegeben von den Informationsoktetts durch ihren Zustandbit unterscheiden.

Aufgabe der Erfindung ist es, ausgehend von der Schaltungsanordnung im Oberbegriff des Anspruchs 1, einem DurchschaltneUwerk der beschriebenen Art Mittel hinzuzufügen, um über dieses Durchschaltnetzwerk Vielfachverbindungen für Gruppen von Endgeräten einzurichten, die jeweils aus einem vorrangigen Endgerät und mehreren nachrangigen Endgeräten beFtehen, wobei die Endgeräte an numerische Kanäle unterschiedlicher, aber ineinander aufgehender niedriger Bitfolgefrequenzen angeschlossen sind. Hierzu schlägt die Erfindung eine Schaltungsanordnung zum Durchschalten von Datenwörtern unterschiedlicher Bitfolgefrequenz in Vielfachverbindungen gemäß dem Kennzeichen des Anspruchs 1 vor.

Die Schaltungsanordnung nach der Erfindung führt zu einem Durchschaltnetzwerk, das bei Vielfachverbindüngen analog arbeitet, wie das in der DE-AS 25 23 650 beschriebene Durchschaltnetzwerk bei Einfachverbindungen, d.h. das Durchschaltnetzwerk hält eine dauernde Verbindung aufrecht zwischen einem eingehenden Teilkanal niederer Bitfolgefrequenz und einem ausgehenden Teilkanal niederer Bitfolgefrequenz. Eine weitere Beschreibung des Aufbaues des in der DE-AS 25 23 650 beschriebenen Durchschaltnetzwerkes ist nicht erforderlich. Es genügt die Angabe, daß die Schalter dieses Netzwerkes in der Stellung feststehen, in die sie durch die Verbindung eines ruienden Teilnehmers mit einem gerufenen Teilnahmer gebracht worden sind.

Nach dem Grundgedanken der Erfindung ist also eine Vielfachsteuerung über eine zweiseitige 64 kBit/s-Multiplexleitung mit einem Durchschaltnetzwerk verbunden, und zwar in der gleichen Art, wie die Multiplexer-Demultiplexer der ersten Multiplexstufe und der zweiten Demultiplexstufe einer herkömmlichen Vermittlungseinrichtung angeschlossen sind. Der einzige Unter- schied zwischen einer einfachen (Punkt-zu-Punkt)-Verbindung und einer Vielfachverbindung besteht darin, daß die Oktetts bei der einfachen Verbindung nur über das Durchschaltnetzwerk laufen und von diesem ständig von einem eingehenden Teilkanal zu einem einzigen ausgehenden Teilkanal verbunden werden, während die Oktetts bei einer Vielfachverbindung ein erstes Mal über das Durchschaltnetzwerk laufen, das sie zur Vielfachverbindungssteuerung sendet, daß diese Oktetts in dieser Steuerung als mehrere identische Oktetts nachgebildet werden und daß sie von dieser Steuerung zum Durchschaltnetzwerk zurückgesandt werden, das diese Oktetts zu mehreren zugehörigen ausgehenden Teilkanälen weiterleitet.

Weitere Einzelheiten der Erfindung sind Gegenstand der weiteren Unteransprüche und der folgenden Beschreibung eines Ausführungsbeispiels. In der Zeichung zeigt

F i g. 1 in einem Schaltbild eine Schaltungsanordnung zum Durchschalten von Datenwörtern unterschiedlieher Bitfolgefrequenz in Vielfachverbindungen,

Fig.2 den Aufbau eingehender und ausgehender Überrahmen zur Erklärung der Wirkungsweise der Vielfachverbindungssteuerung, die einen Teil der Schaltungsanordnung in F i g. 1 bildet, und

F i g. 3 in einer ins einzelne gehenden Darstellung eine Vielfachverbindungssteuerung.

An die Schaltungsanordnung in F i g. 1 sind Datenendgeräte 1, 2, 3, 4, 5 angeschlossen, die numerische D^ten mit 3,2 kBit/s zu Multiplexern senden oder von Demultiplexern empfangen. Das Datenendgerät 1 ist ein vorrangiges Endgerät. Es ist mit dem Multiplexer-Demultiplexer 11 durch eine zweiseitige numerische Übertragungsleitung 10 mit 3,2 kBit/s verbunden. Das

Datenendgerät 2 ist ein nachrangiges Endgerät. Es ist mit dem Multiplexer-Demultiplexer Il durch eine zweiseitige numerische Übertragungsleitung 20 verbunden. Die Endgeräte 3 und 4 sind nachrangig und über zweiseitige numerische Übertragungsleitungen 30 und 40 mit dem Multiplexer-Demultiplexer 12 verbunden. Das ebenfalls nachrangige Endgerät 5 ist über eine zweiseitige numerische Übertragungsleitung 50 mit dem Multiplexer-Demultiplexer 13 verbunden.

Um zu zeigen, daß die Multiplexer-Demultiplexer eingehende Daten unterschiedlicher Bitfolgefrequenz verschachteln und zerlegen können, solange diese Bitfolgefrequenzen in einer Bitfolgefrequenz von 64 kBit/s aufgehen, sind zusätzlich Datenendgeräte 6 mit einer Bitfolgefrsquer.z von 0,8 kBit/s angegeben.

Die Multiplexer-Demultiplexer 11, 12, 13 sind mit dem Durchschaltnetzwerk 7 über zweiseitige numerische Übertragungsleitungen UO, 120 und 130 mit 64 kBit/s verbunden. Die Vielfachverbindungssteuerung 8 ist mit dem Durchschaltnetzwerk 7 durch eine zweiseitige numerische Übertragungsleitung 80 mit 64 kBit/s in der gleichen Weise verbunden wie die Multiplexer-Demultiplexer 11,12 und 13.

Wie schon angegeben, ist ein Durchschaltnetzwerk 7 für einfache (Punkt-zu-Punkt-)Verbindungen schon in der vorerwähnten DE-AS 25 23 650 beschrieben. Es besitzt ein Koppelnetzwerk 71, das ständige Verbindungen ermöglicht, und empfängt serielle Oktetts von den 64 kBit/s-Kanälen 110, 120, 130 sowie anderer nicht dargestellter Kanäle. Mit Hilfe der zweiten Multiplexstufe 72 werden diese seriellen Oktetts in parallele Oktetts auf einem eingehenden Supermultiplexkanal 73 hoher Bitfolgefrequenz umgewandelt. Das Koppelnetzwerk 71 wandelt diese von den Endgeräten 1,2,3,4 und 5 kommenden parallelen Oktetts in ausgehende parallele Oktettstellen in einem ausgewählten Teil des ausgehenden Supermultiplexkanals 74 um. Schließlich werden die ausgehenden Oktetts mit Hilfe einer ersten Demultiplexstufe 75 in serielle Oktetts in dem eingehenden 64 kBit/s-Kanl 80 gewandelt, der an der Vielfachverbindungssteuerung 8 endet.

Bei der Übertragung vom eingehenden Kanal 73 zum ausgehenden Kanal 74 werden die Überrahmenverriegelungsbits der eingehenden parallelen Oktetts gelöscht und an deren Stelle werden in den ausgehenden parallelen Oktetts neue Überrahmenverriegelungsbits eingesetzt

Die Vielfachverbindungssteuerung 8 berechnet mit Hilfe eines Oktettadressenrechners die Adressen der eingehenden Oktetts und leitet hieraus die Herkunft der Oktetts von den Endgeräten 1. 2. 3. 4 oder 5 ab. In der DE-AS 25 23 650 ist ein Oktettadressenrechner beschrieben, der Oktetts identifiziert anhand ihrer ersten »1 von 80«-Teiladresse und ihrer zweiten »1 von 256«-Teiladresse, wobei die erste Teiladresse von dem Bit der pseudo-zufälligen Überrahmenfolge abgeleitet wird, der dem Oktett zugeordnet ist

Die 80 Oktettadressen im Überrahmen auf der Zeitmultiplexleitung 80 sind unterteilt in 17 Gruppen. Die erste Gruppe umfaßt 16 Adressen, z. B. 0,5,10,15... 70, 75 (Modulo 5, Rest Q). Die 64 verbleibenden Adressen (Modulo 5, Rest 1,2,3 oder 4) sind unterteilt in 16 Vierergruppen:

1,2,3,4;6,7,8,9;11,12,13,14;...76,

77,78,79. ^ö

Die Adressen der ersten Gruppe sind vorrangigen Oktetts zugeordnet, d. h. Oktetts, die von den vorrangigen Endgeräten ausgehen. Die Adressen der 16 anderen Gruppen sind nachrangigen Oktetts zugeordnet, d. h. Oktetts, die von nachrangigen Endgeräten ausgehen.

Wie schon angegeben, sendet ein 3,2 kBit/s-Kanal 4 Oktetts in einem Überrahmen von 80 Oktetts aus. Dies entspricht vier Adressen je Überrahmen. Nun sind bei der Vielfachverbindungssteuerung 16 Adressen vorrangiger Oktetts verfügbar. Hieraus ergibt sich, daß diese Steuerung 16/4 = 4 Vielfachverbindungen mit 3,2 kBit/s zwischen einem vorrangigen und vier nachrangigen Endgeräten herstellen kann.

Beträgt allgemeiner die Anzahl der Oktetts im Überrahmen M und sind r\, n, r„ die niederen Bitfolgefrequenzen, die in der mittleren Bitfolgefrequenz R aufgehen, ist also

k\, k₂ ... At3 ganze Zahlen sind und M das kleinste gemeinsame Vielfache von k\, k₂... k„, so beträgt die Anzahl N der Vielfachverbindungen zwischen einem vorrangigen und einer Anzahl Snachrangiger Endgeräte

N = ki/(S+\).

Ist S+ 1 = 5 und r, = 6,4 kBit/s, so ergibt sich k, = 10 und N = 2. Ist 5+1 = 5 und η = 12,8 kBit/s, so ergibt sich Jt, = 5 und N = 1.

Die beschriebene Vielfachverbindungssteuerung kann daher eine Kapazität von vier vorrangigen Endgeräten besitzen, von denen jedes durch 3,2 kBit/s-Verbindungen mit vier nachrangigen Endgeräten verbunden ist, oder eine Kapazität von zwei vorrangigen Endgeräten, von denen jedes durch 6,4 kBit/s-Verbindungen mit vier nachrangigen Endgeräten verbunden ist, oder schließlich eine Kapazität von einem vorrangigen Endgerät, das durch eine 12,8 kBit/s-Verbindung mit vier nachrangigen Endgeräten verbunden ist

Der in die Vielfachverbindungssteuerung eingehende Überrahmen mit 64 kBit/s (F i g. 2) weist an den Stellen P die Oktetts auf, die die Adressen der ersten 16er-Adressengruppe besitzen und die vom vorrangigen Endgerät 1 stammen. An den Stellen S weist der Überrahmen die Oktetts auf, die als Adressen die Adressen der 16 Vierergruppen haben, die von den nachrangigem Endgeräten stammen. Der ausgehende Überrahmen mit 64 kBit/s ist in F i g. 2 entsprechend bezeichnet Es sei vorausgesetzt, daß die vier Oktetts des eingehenden Überrahmens, die vom vorrangigen Endgerät 1 stammen, die Oktetts P1.0, /Ί.20, P\.ao, P\.to sind. Herbei gibt der erste Index das vorrangige Endgerät an, von dem die Oktetts stammen. Der zweite Index gibt die Adresse des Oktetts im Uberrahmen an. Ferner sei vorausgesetzt, daß die vier Oktetts des Überrahmens, die von dem nachrangigen Endgerät 2 stammen, die Oktetts 52.1, Suu S₂M, &JB1 sind und daß die vier Oktetts des Überrahmens, die vom nachrangigen Endgerät 5 stammen, die Oktetts Ssa, Ss₂₄, Sm*. Sh* sind. Außerdem sei vorausgesetzt, daß die vier Oktetts des ausgehenden Überrahmens, die für das vorrangige Endgerät 1 bestimmt sind, die Oktetts P't.is, P'\35, P'tss, P'us sind, daß die vier Oktetts des Üben-ahmens, die für das nachrangige Endgerät 2 bestimmt sind, die Oktetts S'ne, 5i36, 5z56, S'z76 sind und daß die anderen Oktetts des Überrahmens, die für das Endgerät 5 bestimmt sind, die Oktetts S'5.19, S'₅j9, S'sä S'579 sind.

Die Aufgabe der Vielfachverbindungssteuerung besteht darin, die wieder ausgesandten nachrangigen

Oktetts S'2.16. 5j.i7, S'4,18, 5"5.|i) identisch mit dem empfangenen vorrangigen Oktett Pi.o. ·. zu machen und die wieder ausgesandten nachrangigen Oktetts 5z7h, S'3.77, S'ajs, S'5.79 identisch mit dem empfangenen vorrangigen Oktett P]w zu machen. Außerdem besteht die Aufgabe der Vielfachverbindiinssteuerung darin, die wieder ausgesandten vorrangigen Oktetts ΡΊ.15, ΡΊ.,ϊ. P'i.55, P'1.75 identisch zu machen mit den empfangenen nachrangigen Oktetts:

•S2.I1 S2.21, S2.41, S2.61 oder
S32,53,22, Sw, Sim oder
S4.3,54,23,54.43,5₄,b3 oder

5s,4, 5s24, 5s,44, 55,64

je nach dem Wert der Zustandsbits dieser Oktetts.

Die Vielfachverbindungssteuerung 8 (Fig. 3) besitzt einen Serienparallelwandler 801, der die seriell in der 64 kBit/s-Übertragungsleitung 80 empfangenen Oktetts in parallel auf den Adern 80O₀ bis 80O₇ übertragene Oktetts umwandelt. Die Ader 80O₀ führt das Bit der pseudo-zufälligen Verriegelungsfolge. Diese Ader ist an einen Adressenrechner 802 angeschlossen, wie er in der DE-AS 25 23 650 beschrieben ist, und der die zwischen 0 und 79 liegende Adresse des momentan auf den sieben anderen Adern empfangenen Oktetts angibt.

Die Adressen sind wie schon angegeben in eine erste 16er-Gruppe und in 16 weitere Vierergruppen unterteilt. Die Adressen der 16er-Gruppe sind Vielfache von 5. Die Adressen der 16 Vierergruppen sind Vielfache von 5 mit einem Rest von 1, 2, 3 bzw. 4. Der Adressenrechner 802 ist mit einem Dividierer modulo 5 803 verbunden, der ein Signal auf einem der beiden Ausgänge 804 oder 805 liefert, je nachdem, ob die auf den Dividierer aufgebrachte Adresse zur ersten Gruppe gehört oder zu den anderen Gruppen. Das Signal am Ausgang 804 steuert den Eingang des auf 7 Bits reduzierten Oktetts in ein Register 806 mit Hilfe von 7 UND-Toren 811 und das Signal am Ausgang 805 steuert den Eingang des auf 7 Bits reduzierten Oktetts in Register 807,808, 809, 810 mit Hilfe von 7 UND-Toren 812.

Die Register 806 bis 810 sind über UND-Tore 816 bis 820 (genauer: über Gruppen von je sieben UND-Toren) mit einem Pufferregister 813 verbunden. Ein Taktgeber 9, der auf die Frequenz der eingehenden Bits ^r, synchronisier! ist, sendet Zählimpulse von 0 bis 79 an einen Überrahmenverriegelungskreis 822 und an einen Dividierer modulo 5 823. Der Überrahmenverriegelungskreis 822 erzeugt eine pseudo-zufällige Bitfolge F, die auf die erste Stelle des Pufferregisters 813 aufgebracht wird, um in jedem ausgehenden Oktett das erste Bit einzufügen.

Der Dividierer modulo 5 823 besitzt zwei Ausgänge 814 und 815, auf denen ein Signal erscheint, wenn die Adresse ein Vielfaches von 5 ist bzw. wenn die Adresse

1 ^r, ein Vielfaches von 5 ist mit einem Rest von 1, 2,3 oder 4. Der Ausgang 815 steuert das Tor 816, das so während der Dauer vier aufeinanderfolgender Oktetts geöffnet ist. Das im Register 806 enthaltene Oktett P wird folglich viermal aufeinanderfolgend in das Pufferregister 813 übertragen, wo der Überrahmenverriegelungskreis diesem Oktett jedesmal ein unterschiedliches Bit F anfügt. Dies führt zur Aussendung von vier zum Oktett Pidentischen Oktetts 5'.
Die Tore 817 bis 820 werden vom Ausgang 814 des Dividierers 823 gesteuert sowie von dem Bit 5, welches in die letzte Stelle der Register 807 bis 810 eingeschrieben ist. Auf diese Weise wird dasjenige von den nachrangigen Endgeräten empfangene Oktett, dessen Bit 5 gleich Eins ist, zum Durchschaltnetzwerk 7

j« ausgesandt. Es wird also ein Oktett P' ausgesandt, das identisch zu einem der Oktetts 5 ist. Die Reaktion der nachrangigen Endgeräte auf das vorrangige Endgerät muß selbstverständlich derartig sein, daß nicht zwei nachrangige Endgeräte zur gleichen Zeit aussenden,

d. h. nicht zur gleichen Zeit ein Bit 5 gleich Eins aufweisen.

Die Erfindung ist nicht auf das beschriebene Ausführungsbeispiel beschränkt. Insbesondere können die vom Durchschaltnetzwerk in Verbindung mit der Vielfachsteuerung übertragenen Wörter verschieden von Oktetts sein.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zum Durchschalten von Datenwörtern unterschiedlicher Bitfolgefrequenz in Vielfachverbindungen von vorrangigen und nachrangigen Datenendgeräten über ein Koppelnetzwerk, wobei die Endgeräte in Anzahlen von 5+1 in Gruppen zusammengefaßt sind, in jeder Gruppe ein vorrangiges Endgerät gleichzeitig Daten zu mehreren (S) nachrangigen Endgeräten überträgt, eines dieser nachrangigen Endgeräte seinerseits Daten zum vorrangigen Endgerät überträgt, die anderen nachrangigen Endgeräte auf Befehl des vorrangigen Endgerätes keine Daten aussenden und die Übertragung in den Datenwörtern niedriger Bitfolgefrequer.z erfolgt, die dem vorrangigen und den nachrangigen Endgeräten zugeordnet sind und deren Bitfolgefrequenzen unterschiedlich, aber ineinander aufgehend sein können, mit Multiplexern einer ersten Multiplexstufe, die die eingehenden Wörter niedriger Bitfolgefrequenz von dem vorrangigen und den nachrangigen Endgeräten in einen numerischen Eingangskanal mittlerer Bitfolgefrequenz gemäß einem Überrahmen verschachteln, und mit Mitteln, den eingehenden Wörtern entsprechend deren Nummer im Uberrahmen eine erste Teiladresse zuzuordnen, ferner mit einem Durchschaltnetzwerk für Vielfachverbindungen, das eine zweite Multiplexstufe besitzt für die Verschachtelung einer Vielzahl von Eingangskanälen mittlerer Bitfolgefrequenz in einen Supermultiplexeingangskanal hoher Bitfolgefrequenz, Mittel, um den Wörtern eine zweite Teiladresse entsprechend der Nummer des Eingangskanals mittlerer Bitfolgefrequenz im Supermultiplexeingangskanal zuzuordnen, ein Koppelnetzwerk, das die Wörter einer Wortanordnung im eingehenden Supermultiplexkanal in eine Wortanordnung im ausgehenden Supermultiplexkanal umsetzt, und eine erste DemultipleKStufe, die den ausgehenden Supermultiplexkanal in eine Vielzahl ausgehender Kanäle mittlerer Bitfolgefrequenz zerlegt, und schließlich mit Demultiplexern einer zweiten Demultiplexstufe, welche die ausgehenden Kanäle mittlerer Bitfolgefrequenz in ausgehende Wörter niedriger Bitfolgefrequenz zerlegen, die von dem vorrangigen und den nachrangigen Endgeräten aufgenommen werden, gekennzeichnet durch eine Vielfachverbindungssteuerung (8), die mit der zweiten Multiplexstufe (72) und der ersten Demultiplexstufe (75) des Durchschaltnetzwerkes (7) durch Eingangs- und Ausgangskanäle (80) mittlerer Bitfolgefrequenz verbunden ist und erste Übertragungsmittel (806, 816) besitzt, um die auf dem ausgehenden Kanal mittlerer Bitfolgefrequenz verschachtelten ausgehenden Wörter, die dem vorrangigen Endgerät (1) zugeordnet sind, in Wortstellen des eingehenden Kanals mittlerer Bitfolgefrequenz zu übertragen, die den nachrangigen Endgeräten (2—5) zugeordnet sind, sowie zweite Übertragungsmittel (808-810, 817—820), um die auf dem ausgehenden Kanal mittlerer Bitfolgefrequenz ausgehenden Wörter, die den nachrangigen Endgeräten (2—5) zugeordnet sind, in Wortstellen des eingehenden Kanals mittlerer Bitfolgefrequenz zu übertragen, die dem vorrangigen Endgerät (1) zugeordnet sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch

gekennzeichnet, daß die Wörter Oktetts sind und die ersten Teiladressen für die Wortstellen im Überrahmen Bits sind, die eine pseudo-zufällige Folge bilden und die erste Bitstelle in den Oktetts einnehmen.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß bei einer Anzahl 5 nachrcngiger Endgeräte (2—5 oder 2—6) die Wortstellen im Überrahmen, die den vorrangigen und den nachrangigen Endgeräten zugeordnet sind, 5+1 aufeinanderfolgende Wortstellen sind.

4. Schaltungsanordnung nach Anspruch 1 und 2 oder 3, dadurch gekennzeichnet, daß d:e Vielfachverbindungssteuerung (8) einen Adressenrechner (802) besitzt, der die Adressen der auf dem Ausgangskanal mittlerer Bitfolgefrequenz (80—801) verschachtelten Wörter errechnet, wobei ein Dividierer (803) modulo (S+1) die errechneten Adressen dividiert und ein erstes (804) oder zweites (805) Signal erzeugt, je nachdem, ob der Rest der Division Null oder nicht Null ist, und die ersten und zweiten Übertragungsmittel der Vielfachverbindungssteuerung (8) ein vom ersten Signal (804) gesteuertes Hauptregister (806) umfassen, das die dem vorrangigen Endgerät (1) zugeordneten ausgehenden Wörter speichert, eine Anzahl S vom zweiten Signal (805) gesteuerter Nebenregister (807—810), die den nachrangigen Endgeräten (2—5) zugeordnete ausgehende Wörter speichern, Mittel (815—816), um den Inhalt des Hauptregisters (806) in die den nachrangigen Endgeräten (2—5) zugeordneten Wortstellen des Eingangskanals mittlerer Bitfolgefrequenz (80—821) zu übertragen und schließlich Mittel (817—820; 815), um den Inhalt der Nebenregister (807—810) in die dem vorrangigen Endgerät (1) zugeordneten Wortstellen des Eingangskanals mittlerer Bitfolgefrequenz (80—821) zu übertragen.