DE2703649A1

DE2703649A1 - Schaltungsanordnung zum summieren von aus analogsignalen und digitalen koeffizienten gebildeten produkten

Info

Publication number: DE2703649A1
Application number: DE19772703649
Authority: DE
Inventors: Helmut Koeth; Heinrich Dipl Ing Sailer; Gero Dr Ing Schollmeier
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-01-28
Filing date: 1977-01-28
Publication date: 1978-12-14
Also published as: US4159524A; NL7801012A; SE7800985L

Description

SIEMENS AKTIENGESELLSCHAFT O Unser Zeichen

Berlin und München VPA JJ ρ 2 3 0 4 BRD

Schaltungsanordnung zum Summieren von aus Analogsignalen und digitalen Koeffizienten gebildeten Produkten.

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Summieren von aus Analogsignalen und digitalen Koeffizienten gebildeten Produkten, bei der die Produkte unter Verwendung eines multiplizierenden Digital-Analog-Wandlers erzeugt werden. 5

Es sind bereits Schaltungsanordnungen bekannt, mit denen die Summe von aus Analogsignalen und diesen zugeordneten, analog dargestellten Koeffizienten gebildeten Produkten erzeugt werden. Eine derartige Schaltungsanordnung ist beispielsweise in der DT-AS 1 157 677 im Zusammenhang mit einem digitalen Filter angegeben. Bei dieser bekannten Schaltungsanordnung werden Analogsignale, die an den Ausgängen von Laufzeitgliedemabgegeben werden, mit Hilfe von Potentiometern mit analog einstellbaren Koeffizienten multipliziert. Die den Produkten aus den Analogsignalen und den Koeffizienten zugeordneten Signale liegen an einer Summierstufe an. Die Summierstufe gibt an ihrem Ausgang ein Signal ab, das der Summe von aus den Analogsignalen und den jeweils zugeordneten Koeffizienten gebildeten Produkten proportional ist. Es ist auch denkbar, anstelle der Potentiometer analoge Multiplizierstufen einzusetzen. Die Schaltungsanordnung arbeitet jedoch in beiden Fällen ohne hinreichende Genauigkeit, da die Koeffizienten jeweils analog eingestellt werden müssen.

Es wäre denkbar, anstelle der analogen Multiplizierstufen digitale Multiplizierstufen und anstelle der analogen Summierstufe ebenfalls

Ret 1 Ram/ 25.1 .1977

809850/0006

77 P 73 0 4 BRO

eine digitale Sununierstufe vorzusehen. Die digitale Multiplikation und Summation kann mit großer Genauigkeit durchgeführt werden, jedoch würde eine derartige Schaltungsanordnung einen sehr großen Aufwand erfordern. Außerdem wären an den Ausgängen der Laufzeitglieder Analog-Digital-Wandler erforderlich, um den Analogsignalen digitale Werte zuzuordnen.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde eine Schaltungsanordnung zum Summieren von aus Analogsignalen und diesen zugeordneten Koeffizienten gebildeten Produkten anzugeben, die einerseits einen geringen Aufwand erfordert und andererseits mit großer Genauigkeit arbeitet.

Erfindungsgemäß wird die Aufgabe bei der Schaltungsanordnung der eingangs genannten Art dadurch gelöst, daß an einem Referenzeingang des Digital-Analog-Wandlers zu aufeinanderfolgenden Zeitpunkten die Analogsignale anliegen, daß an den Dateneingängen des Digital-Analog-Wandlers den jeweiligen Analogsignalen zugeordnete digitale Koeffizienten anliegen und daß eine Sununierstufe vorgesehen ist, an der den Produkten aus den Analogsignalen und den Koeffizienten zugeordnete Ausgangssignale des Digital-Analog-Wandlers anliegen und die diese Ausgangssignale über jeweils eine vorgegebene Zeitdauer integriert.

Die Schaltungsanordnung gemäß der Erfindung hat den Vorteil, daß sie einen geringen Aufwand erfordert, da mittels eines einzigen multiplizierenden Digital-Analog-Wandlers zu aufeinanderfolgenden Zeitpunkten eine große Anzahl von Produkten aus den Analogsignalen und den zugehörigen Koeffizienten gebildet wird. Die Schaltungsanordnung arbeitet mit großer Genauigkeit, da die Koeffizienten in digitaler Form vorliegen und bei einer genügenden Anzahl von Binärsignalen mit großer Genauigkeit eingestellt werden können.

Eine vorteilhafte Ausgestaltung der Schaltungsanordnung ist dadurch gekennzeichnet, daß eine Schaltstufe vorgesehen ist, die zu den aufeinanderfolgenden Zeitpunkten jeweils ein Analogsignal und jeweils einen zugeordneten Koeffizienten zum Digital-Analog-Wandler durchschaltet und die die Summierstufe nach der jeweils

809850/0006

_/_ η? 2 30 4 BRD

vorgegebenen Zeitdauer auf einen Anfangswert einstellt.

Zur Durchschaltung jeweils eines Analogsignals zum Digital-Analog-Wandler ist es vorteilhilft/ wenn dem Referenzeingang des Digital-Analog-Wandlers ein Multiplexer vorgeschaltet ist, an dessen Signaleingängen die Analogsignale anliegen und dessen Auswahleingänge über ein Adressenregister mit der Schaltstufe verbunden sind.

Zur Bereitstellung der den Analogsignalen jeweils zugeordneten Koeffizienten ist es zweckmäßig, wenn ein die Koeffizienten enthaltender Koeffizientenspeicher vorgesehen ist, an dessen Adresseneingang von der Schaltstufe über ein Adressenregister abgegebene Adressen anliegen und der in Abhängigkeit von der Adresse jeweiLs einen Koeffizienten an die Dateneingänge des Digital-Analog-Wandlers abgibt.

Falls die Analogsignale nicht mit konstanten Koeffizienten, sondern mit veränderbaren Koeffizienten multipliziert werden, ist es vorteilhaft, wenn dem Koeffzientenspeicher ein Addierer vorgeschaltet ist, dem einerseits jeweils ein Koeffizient und andererseits jeweils eine Korrekturgröße zugeführt wird, und dessen Ausgänge mit einem Schreibeingang des Koeffizientenspeichers verbunden sind.

Eine besonders vorteilhafte Anwendung der Schaltungsanordnung ergibt sich, wenn als Analogsignale am Referenzeingang des Digital-Analog-Wandlers Signale vorgesehen sind, die an den Ausgängen von in digitalen Filtern vorgesehenen Verzögerungsgliedern auftreten.

Insbesondere ist es von Vorteil, wenn als digitales Filter ein digitaler Entzerrer vorgesehen ist.

Im folgenden wird ein Ausführungsbeispiel der Schaltungsanordnung anhand von Zeichnungen beschrieben.
Es zeigen:
Fig. 1 ein Blockschaltbild der Schaltungsanordnung,

809850/0006

Fig. 2 ein Schaltbild einer Summierstufe, Fig. 3 ein Schaltbild einer weiteren Summierstufe.

Die in Fig. 1 dargestellte Schaltungsanordnung enthält einen Digital-Analog-Wandler DA, denaen Referenzeingang Analogsignale AN zugeführt werden. An den Dateneingängen des Digital-Analog-Wandlers DA liegen den Ana Logsignalen AN zugeordnete digitale Koeffizienten K an, die durch jeweils eine Mehrzahl von Binärsignalen gebildet v/erden. Am Ausgang de:; D igital-Analog-Wandlors DA werden Ausgangssignale AS abgegeben, el ie jeweils dem Produkt aus einem Analogsignal AN und einem zugehörigen Koeffizienten K entsprechen. Die Ausgangssignale AS v/erden in einer Summierstufe SlI während einer jeweils vorgegebenen Zeitdauer summiert. Die Summiert; ti ft; SU gibt an ihrem Ausgang Ausgangs^ ignale A ab, die der Summ,.· der Produkte aus do η Ana log:; igna Len AN und den zugehörigen Koeffizienten K zugeordnet sind.

Die Schaltungsanordnung enthält weiterhin einen Multiplexer M';, dessen Dateneingängen eine Mehrzahl von Analogsignalen AN1 bis ANn zugeführt wird. An den Aur.wahleingängen des Multiplexers Μ.·.

liegen Ausv/ahls ignale Al an, die zu aufeinanderfolgenden Zeitpunkten jeweils einer, der Analogsignale ANI bis ANn zum Ausgang elf ; Multiplexers MX durchschalten. Die Auswahl der entsprechenden Analogsignale erfolgt mit Hilfe: eines durch eine Schaltstuft! ;;.'> gesteuerten Adressenregis ters AR, das im einfachsten Fall au.·; einem Zähler besteht. Der Zähler wird mit von der Schaltstufe SS abgegebenen Takt impulsen T fortgeschaltet und die Signale .in den Ausgängen der einzelnen Stufen des Zählers bilden einerr.t; i t.; die Auswahlsignale Al und sie werden andererseits auch einem ti it:

Koeffizienten enthaltenden Koeffizientenspeicher KS aLs AcU-:.; ;>;n-signale A2 zugeführt.

Falls die Koeffizienten in dem Koeffizientenspeicher KS veränderbar sein sollen ist es zweckmäßig, einen Addierer AD vorzus.:tu-n, dessen erstem Eingang die jeweils einem Koeffizienten zugeordneten Signale K und dessen zweitem Eingang einem Änderungsbet v:\ j zugeordnete Signale DK zugeführt werden. Der Ausgang des AdJi--

809850/0006

77P72 31MBR0

rers AD ist mit einem Schreibeingang des Koeffizientenspeichers KS verbunden. Wenn die Schaltstufe SS ein Signal SL an den Koeffizientenspeicher KS abgibt, wird in diesem der gerade ausgelesene Koeffizient durch den um den Änderungsbetrag veränderten Koeffizienten ersetzt.

Tür eine genaue Beschreibung der Funktion der Schaltungsanordnung wird angenommen, daß das Signal A am Ausgang der Summierstufe und das Signal DK am Eingang des Addierers AD den Wert O haben.

Außerdem wird angenommen, daß im Adreßregister AR die Adresse 0 gespeichert ist. Das Adressenregister AR steuert durch die Signale A1 in diesem Fall den Multiplexer MX derart, daß die Analogsignale AN1 als Signale AN zum Ausgang durchgeschaltet und dem Digital-Analog-Wandler DA zugeführt werden. Gleichzeitig bewirken die dem Koeffizientenspeicher KS zugeführten Signale A2, die mit den Signalen A1 identisch sein können, zusammen mit von der Schaltstufe SS abgegebenen Signalen SL ein Lesen eines zu dem Analogsignal AN1 gehörenden Koeffizienten K1 aus dem Koeffizientenspeicher KS. Dieser Koeffizient K1 wird durch die Signale K an den Digital-Analog-Wandler DA abgegeben. Der Digital-Analog-Wandler DA gibt an seinem Ausgang das Signal AS ab, das dem Produkt aus dom Analogsignal AN1 und dem entsprechenden Koeffizienten K1 zugeordnet ist. Mit Hilfe eines von der Schaltstufe SS abgegebenen Signals A3 wird das Signal AS in der Summierstufe SU zu dem angenommenen Anfangswert 0 hinzuaddiert. Das Ausgangssignal A entspricht damit nach dem Auftreten des Signals A3 dem gespeicherten Signal AS. Nach dem Auftreten des Signals A3 gibt die Schaltstufe SS einen Taktimpuls T an das Adreßregister AR ab und erhöht dessen Wert auf 1. Der Multiplexer MX schaltet damit das Analogsignal ΛΝ2 zum Digital-Analog-Wandler DA durch und gleichzeitig wird aus dem Koeffizientenspeicher KS ein diesem Analogsignal ΛΗ2 zugeordneter Koeffizient K2 ausgelesen und den Dateneingängen des Digital-Analog-Wandlers DA zugeführt. Der Digital-Analog-Wandler DA gibt nun an seinem Ausgang ein Ausgangssignal AS ab, das dem Produkt aus dem Analogsignal AN2 und dem zugehörigen Koeffizienten K2 zugeordnet ist. Mit dem Auftreten eines weiteren Signals A3 wird der Momentanwert des Signals AS zu dem bereits im Summierer SU gespeicherten vorhergehenden Wert des Signals A hinzuaddiert. Am Ausgang der Summierstufe SU wird nun ein Signal

809850/0006

-y- 77P" 2 3 0 Ί BRO

abgegeben, das proportional ist der Summe der Produkte aus den mit den jeweiligen Koeffizienten K1 bzw. K2 multiplizierten Analogsignalen AN1 und AN2.

Dieser Vorgang wiederholt sich solange, bis das letzte Analogsignal ANn mit einem ihm zugeordneten Koeffizienten Kn multipliziert wurde. Am Ausgang der Summierstufe SU steht dann ein Ausgangssignal A zur Verfügung, das proportional ist der Summe- aus den mittels des Digital-Analog-Wandlers DA ermittelten Produkten.

Der Summierstufe SU kann von der Schaltstufe SS ein weiteres Signal A4 zugeführt werden, das die Summierstufe nach jeweils einer vorgegebenen Zeitdauer auf einen Anfangswert, beispielsweise wieder auf den Anfangswert O zurücksetzt. Die vorgegebene Zeitdauer kann beispielsweise gleich sein der Zeitdauer, während der mittels der Signale AN1 bis ANn einmal alle Produkte gebildet wurden.

Nach dem Zurücksetzen der Summierstufe SU nimmt auch der Inhalt des Adressenregisters AR wieder den Wert 0 an und der Vorgang wiederholt sich derart, daß wieder zu aufeinanderfolgenden Zeitpunkten die Analogsignale AN1 bis ANn mit den entsprechenden Koeffizienten K1 bis Kn multipliziert werden. Die Momentanwerte der Analogsignale AN1 bis ANn können jedoch verschieden sein von den Momentanwerten bei dem zuvor abgelaufenen Vorgang.

Die Verwendung von Digital-Analog-Wandlern zur Multiplikation eines Analogsignals mit einem in digitaler Form vorliegenden Koeffizienten ist bereits allgemein bekannt und als Digital-Analog-Wandler kann beispielsweise ein unter der Bezeichnung Mono DAC-02 der Firma Precision Monolithics Inc., USA im Handel erhältlicher Digital-Analog-Wandler verwendet werden.

Die in Fig. 2 dargestellte Summierstufe SU wird aus einem Integrierglied und zwei Schaltern SW1 und SW2 gebildet. Das Integrierglied besteht aus einem Operationsverstärker V, einem dem invertierenden Eingang vorgeschalteten Widerstand R und einem zwischen dem Ausgang und dem invertierenden Eingang angeordneten Kondensator C. Dem invertierenden Eingang des Verstärkers V wird über den Widerstand R und über den durch das Signal A3 zu schließenden

809850/0006

Schalter SW1 das Ausgangssignal AS des Digital-Analog-Wandlers DA zugeführt. Während der Summation ist der Schalter SW2, der durch das Signal A4 angesteuert wird, geöffnet. Am Ausgang des Verstärkers V wird das Aussgangssignal A abgegeben, das proportional ist dem zeitlichen Integral, der bei geschlossenem Schalter SW1 vorhandenen Momentanwerte der Ausgangssignale AS. Nach der jeweils vorgegebenen Zeitdauer wird mit Hilfe des Signals A4 der Schalter SW2 geschlossen und der Kondensator C wird entladen. Die Summierstufe SU wird damit auf einen Anfangswert zurückgestellt und das Ausgangssignal A hat dann beispielsweise den Wert 0.

Die Schaltungsanordnung eignet sich insbesondere zur Verwendung in digitalen Filtern, bei denen Analogsignale mit verschiedenen Koeffizienten multipliziert und anschließend summiert werden.

Ein derartiges digitales Filter ist beispielsweise ein digitaler Entzerrer, wie er in der DT-AS 1 157 677 beschrieben ist. Bei einem derartigen digitalen Entzerrer wird ein zu entzerrendes Eingangssignal mehreren Verzögerungsgliedern zugeführt, die mit Anzapfungen versehen sind. Die Signale an den Anzapfungen der Verzögerungsglieder werden als Signale AN1 bis ANn dem Multiplexer MX zugeführt. Die Koeffizienten, mit denen diese Signale multipliziert werden, sind im Koeffizientenspeicher KS gespeichert. Die Produkte der Analogsignale AN1 bis ANn mit den jeweiligen Koeffizienten werden in der Summierstufe SU summiert und nach den jeweils vorgegebenen Zeitdauern stehen am Ausgang der Summierstufe SU die Momentanwerte des entzerrten Eingangssignals zur Verfügung.

Falls der digitale Entzerrer als adaptiver Entzerrer ausgebildet ist, bei dem die Koeffizienten nicht fest, sondern veränderbar sind, wird mit Hilfe einer Steuerstufe am Ausgang des Entzerrers das Signal DK erzeugt, das jeweils angibt, um welchen Betrag der Koeffizient verändert werden muß, um eine optimale Entzerrung des Eingangssignals zu erreichen. Der am Ausgang des Addierers AD abgegebene neue Koeffizient wird dann mit Hilfe des von der Schaltstufe SS abgegebenen Signals SL unmittelbar nach dem Lesen des entsprechenden Koeffizienten aus dem Koeffizientenspeicher KS in diesen eingespeichert.

809850/0006

-*-- Vf 2 30 4 BRD

Die in Fig. 3 dargestellte weitere Suminierstufe SU2 ist für eine Verwendung der Schaltungsanordnung in einem zweikanaligen digitalen Entzerrer vorgesehen. Die Summierstufe SU2 enthält zwei Integrierglieder, die jeweils aus dem Widerstand R und dem Verstärker V1 und dem Kondensator C1 bzw. dem Verstärker V2 und dem Kondensator C2 gebildet werden. Das vom Digital-Analog-Wandler DA kommende Ausgangssignal AS wird über den Widerstand R mit Hilfe des durch das Signal A3 gesteuerten Schalters SW3 wechselweise dem Verstärker V1 und dem Verstärker V2 zugeführt, je nachdem, ob die dem Ausgangssignal AS zugrundeliegenden Analogsignale AN1 bis ANn dem ersten oder dem zweiten Kanal eines zweikanaligen digitalen Entzerrers zugeordnet sind. In ähnlicher Weise wie bei der in Fig. 2 dargestellten Suirmierstufe SU1 werden bei der Summierstufe SU2 mit Hilfe des Signals A4 und der Schalter SW4 und SW5 die beiden Integrierglieder immer dann auf einen Anfangswert zurückgestellt, wenn jeweils alle einem Kanal zugeordneten Analogsignale einmal für die Erzeugung der Produkte herangezogen wurden. An den Ausgängen der beiden Integrierglieder werden Ausgangssignale AI bzw. AQ abgegeben, deren Momentanwerte unmittelbar vor dem Auftreten der Signale A4 die Momentanwerte der entzerrten Eingangssignale darstellen.

7 Patentansprüche
3 Figuren

809850/0006

Claims

S-

■7.

VP 230 H BRO

Patentansprüche 2703649

Schaltungsanordnung zum Summieren von aus Analogsignalen und digitalen Koeffizienten gebildeten Produkten, bei der die Produkte unter Verwendung eines multiplizierenden Digital-Analog-V7andlers erzeugt werden, dadurch gekennzeichnet, daß an einem Referenzeingang des Digital-Analog-Wandlers (DA) zu aufeinanderfolgenden Zeitpunkten die Analogsignale (AN1 bis ANn) anliegen, daß an den Dateneingängen des Digital-Analog-Wandlers (DA) den jeweiligen Analogsignalen zugeordnete digitale Koeffizienten (K1 bis Kn) anliegen und daß eine Summierstufe (SU) vorgesehen ist, an der den Produkten aus den Analogsignalen (AN1 bis ANn) und den Koeffizienten (K1 bis Kn) zugeordnete Ausgangssignale (AS) des Digital-Analog-Wandlers (DA) anliegen und die diese Ausgangssignale (AS) über jeweils eine vorgegebene Zeitdauer integriert.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Schaltstufe (SS) vorgesehen ist, die zu den aufeinanderfolgenden Zeitpunkten jeweils ein Analogsignal (AN1 bis ANn) und jeweils einen zugeordneten Koeffizienten (K1 bis Kn) zum Digital-Analog-Wandler (DA) durchschaltet und die die Summierstufe (SU) nach der jeweils vorgegebenen Zeitdauer auf einen Anfangswert einstellt.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß dem Referenzeingang des Digital-Analog-Wandlers ein Multiplexer (MX) vorgeschaltet ist, an dessen Signaleingängen die Analogsignale (AN1 bis ANn) anliegen und dessen Auswahleingänge über ein Adressenregister (AR) mit der Schaltstufe (SS) verbunden sind.
4. Schaltungsanordnung nach Anspruch 2 oder Anspruch 3, dadurch gekennzeichnet, daß ein die Koeffizienten (K1 bis Kn) enthaltender Koeffizientenspeicher (KS) vorgesehen ist, an dessen Adresseneingang von der Schaltstufe (SS) über ein Adressenregister (AR) abgegebene Adressen (A2) anliegen und der

809850/0006 _ieei!~Tcr>

ORIQiNAL INSPECTED

77 P⁷I 30 *» BRO

in Abhängigkeit von der Adresse (A2) jeweils einen Koeffizienten (K1 bis Kn) an die Dateneingänge des Digital-Analog-Wandlers (DA) abgibt.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß dem Koeffizientenspeicher (KS) ein Addierer (AD) vorgeschaltet ist, dem einerseits jeweils ein Koeffizient (K1 bis Kn) und andererseits jeweils eine Korrekturgröße (DK) zugeführt wird und dessen Ausgänge mit einem Schreibeingang des Koeffizientenspeichers (KS) verbunden sind.
6. Schaltungsanordnung nach einem der vorangehenden Ansprüche, d adurch gekennzeichnet, daß als Analogsignale am Referenzeingang des Digital-Analog-Wandlers (DA) Signale anliegen, die an den Ausgängen von in digitalen Filtern vorgesehenen Verzögerungsgliedern auftreten.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß als digitales Filter ein digitaler Entzerrer vorgesehen ist.

809850/0006