DE2659246C2 - Halbleiteranordnung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung gemäß Oberbegriff des Anspruchs 1.

Beim Herstellungsvorgang einer hochintegrierte Schaltungen aufweisenden Halbleiteranordnung oder einer hochintegrierten Schaltung mit vielen Dioden, Transistoren, Widerständen oder einer Kombination dieser Elemente auf einem Halbleiterchip (Halbleiterplättchen) muß eine große Anzahl von Masken hergestellt werden, um verschiedene Verbindungsleiter entsprechend der herzustellenden Halbleiteranordnung zu bilden. Da die Niaske zur Herstellung sehr feiner Muster mit hoher Genauigkeit verwendet wird, werden die Herstellungskosten der Halbleiteranordnung sehr groß.

Aus der DE-OS 19 45 665 ist eine Methode bekannt, die darauf gerichtet ist, verschiedene integrierte Schaltungen, die sich auf einer einzigen Halbleiterscheibe befinden und je mehrere Anschlußflecken aufweisen, in vorbestimmter Weise miteinander zu verbinden, um beispielsweise Flipflops. Volladdierer oder dergleichen zu erhalten. Dabei treten Schwierigkeiten auf, weil die Ausbeute an verwertbaren Schaltungen auf einer Halbleiterscheibe in der Regel nur iv Bereich von 20 bis 40% liegt. Da man nur brauchbare Schaltungen einer Scheibe miteinander verbinden kann, die Verteilung von brauchbaren und nicht brauchbaren Schaltungen aber von Scheibe zu Scheibe wechselt, muß man für jede ein/eine Halbleiterscheibe ein individuelles Verbindungsleitermuster erzeugen, was natürlich recht aufwendig ist. Dieser Aufwand wird mit der bekannten Methode verringert, indem ein für alle Halbleiterscheiben des gleichen Aufbaus geltendes Muster aus Standardschaltungen festgelegt wird, die mit Standard· verbindungsleitern verbunden werden, das von der Art der jeweils gewünschten Zusammenschaltung abhängt Brauchbare Schaltungen, die nicht mit einer Standard Schaltung zusammentreffen und deren Platz von Scheibe /u Scheibe verschieden ist, weil auch die Verteilung brauchbarer Schaltungen von Scheibe zu Scheibe verschieden ist, werden mit Hilfe von für jede Schaltung individuell hergestellten Verbindungsleitern mit einer der nächstgelegencn nicht brauchbaren Standardschaltungen verbunden.

Dies geschieht dadurch, daß die Halbleiterscheibe mit einer Isolierschicht bedeckt wird, die über den Anschlüßflecken der brauchbaren Schaltungen und über den Anschlüßflecken derjenigen nicht brauchbaren Standardschaltungen, mit denen die brauchbaren Schaltungen Verbunden werden sollen, ftontaktierungs-Öffnungen aufweist- Dann werden die einzelnen Anschtußflecken einer jeden brauchbaren Schaltung mit

den entsprechenden Anschlußflecken der je individuell zugeordneten nicht brauchbaren Standardschaltung verbunden. Nach Aufbringen einer neuen Isolierschicht mit Kontaktierungsöffnungen wird dann mit Hilfe einer für alle Halbleiterseheiben des gleichen Aufbaus geltenden Standardmaske ein Standardverbindungsmuster zwischen den Standardschaltungen hergestellt.

Auf diese Weise hat man zwar erreicht, daß nur noch ein Teil der Verbindungsleiter einer einzelnen Halbleiterscheibe individuell hergestellt werden rr.uß, ein iu anderer Teil jedoch mit Hilfe eines Standardverbindungsmusters verbunden werden kann, die für alle solche Scheiben des gleichen Aufbaus verwendet werden kann, welche die gleiche Zusammenschaltung ihrer einzelnen integrierten Schaltungen aufweist Möchte man jedoch die einzelnen Schaltungen gleich aufgebauter Halbleiterscheiben zum Erhalt unterschiedlicher Schaltungsanordnungen verschieden zusammenschalten, um beispielsweise im einen Fall ein Schieberegister und im anderen Fall einen Volladdierer zu erhalten, muß man auch die Standardverbindungsleiter anders gestalten. Ein Standardverbändungsleitermuster ist also nur für gleich aufgebaute Scheren mit gleichartiger Verschaltung der Einzelschaltungen brauchbar. ?■>

Aufgabe der vorliegenden Erfindung ist es daher, eine Halbleiteranordnung verfügbar zu machen, die bei Verwendung von Halbleiterschips gleicher Struktur unter Benutzung möglichst weniger Standardverbindungsleiter und Masken bei niedrigen Herstellungsko- j<> sten die Herstellung verschiedener Schaltungsanordnungen zuläßt.

Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet und in den Unteransprüchen vorteilhaft weilergebildet.

Mit Standardverbindungsmuster sind solche Verbindungsmuster gemeint, die von der endgültig erhaltenen Schaltungsanordnung unabhängig sind, oder die für die Herstellung verschiedener Halbleiteranordnungen gemeinschaftlich benutzt werden.

Ein Vortei' der Erfindung ist darin zu sehen, daß das obere Leitermuster standardisiert und für viele unterschiedliche .Schaltungsarten verwendet werden kann, wobei das obere Verbindungsleitermuster und das untere Verbindungsleitermuster an standardisierten Stellen verbunden werden, oder wobei das obere Verbindungileitermuster gebildet wi,-d, indem Leitungen an Stellen, an denen sie zum Erhalt der gewünschten Schaltung nicht erforderlich sind, entfernt werden. Vorteilhafterweise kann das obere Verbindungsleitermuster standardisiert wei Jen, wobei das obere Verbindungsleitermuster und das untere Verbindungsleitermuster an Steiien verbunden werden, die zur Bildung der gewünschten Schaltung erforderlich sind. Vorteilhaft ist es auch, das obere Verbindungsleitermuster zum Erhalt der gewünschten Schaltung als spezielles Leitermuster auszubilden.

Im folgenden wird die Erfindung anhand von Ausführungsformen näher erläutert. In der Zeichnung zeigt

F 1 g. 1 eine Schnitiansicht einer Halbleiteranordnung nach der Erfindung;

Fig.2 ein Beispiel einer ersten Aüsführüngsform einer Halbleiteranordnung nach der Erfindung;

F i g, 3 eine Schaltung gemäß der in F i g. 2 gezeigten Ausführungsform;

Fig.4 ein weiteres Beispiel der ersten Ausführungsform der Halbleiteranordnung nach der Erfindung;

Fig.5 eine elektrische Überleitung zum Verbinden eines unteren Verbindungsleiters mit einem oberen Verbindungsleiter, wie es in F i g. 2 und 4 gazeigt ist;

F i g. 6A und 6B Verbindungsleiter, weiche die in den F i g. 2 oder 4 gezeigten Grundleiter verbinden;

F i g. 7 ein abgeändertes Beispiel der ersten Ausführungsform der Halbleiteranordnung nach der Erfindung;

F i g. 8A, 8B und 8C Grundleiter und die zwischen den Grundieitern und den Verbindungsleitern existierenden Überleitungen;

Fig.9 eine Schaltung entsprechend der in Fig. 7 gezeigten Ausführungsform;

Fig. 10A, 1OB und IOC das Konstruktionsprinzip einer zweiten Ausführungsform der Halbleiteranordnung nach der Erfindung;

Fig. 11 ein Beispiel einer Torschaltung, die unter Verwendung des in Fig. IOC gezeigten Leitermusters gebildet ist;

Fig. 12 em Beispiel der zweiten Ausführungsfor-n der Halbleiteranordnung nach der Erfind·· g;

Fig. 13A, !3B und 14 ein abgeändertes Beispiel der zweiten Ausführungsform der Halbleiteranordnung nach der Erfindung;

Fig. 15A und 15B ein weiteres abgeändertes Bt.spie! der zweiten Ausführungsform der Halbleiteranordnung nach der Erfindung;

Fig. 16A und 16B, 17A. 17B und 17C das Konstruk· tionsprinzip einer dritten Ausführungsform der Halbleiteranordnung nach der Erfindung;

Fig. 18 ein Beispiel der dritten Ausführungsform der Halbleiteranordnung nach der Erfindung.

Fig. 1 zeigt eine Schnittansicht einer Halbleiteranordnung nach der Erfindung Ein Diffusionsbereich 10 eines herkömmlichen Halbleiterbauelementes, wie e:nes Transistors, set/.t sich zusammen aus einer Siliziumgrundplatte 11. einer vergrabenen Schicht 12. einem Kollektor 13, einer Basis 15. einem Emitter 16 und einer isolierschicht 17. Mit 14 ist eine Kollektor-Konnktierzone bezeichnet. Der Kollektor 13, die Basis 15 und der Emitter 16 des Diffusionsbereichs 10 sind durch Üb· ."leitungen 17a, 17£>und 17c mit einem Verbmdungsleiterbereich 20 verbunden. Der Verbindungsleiterbereich 20 setzt sich zusammen aus eir.em ersten Verbindungsleiter 21. emem zweiten Verbindungsleitermuster 22. einem dritten Verbindungsleitermuster 23. Überleitungen 24. die das erste Leitermuster 21 mit dem zweiten Leitermuster 22 verbinden, und Überleitungen 25, die das zweite Verbindungsleitermuster 22 mit dem dritten Verbindungsleitermuster 23 verbinden. Die vorliegende Erfindung beschäftigt sich mit dem zweiten Verbindungsleitermuster 22, dem dritten Verbindungsleitermuster 23 und den Überleitungen 25 gemäß Fig. 1. Im folgenden wird das zweite Verbindungsleitermuster 22 als das untere Verbindungsleitermuster und das dritte Verbindungsleiternaster 23 als das obere YeHDindungsleitermuster bezeichnet.

F i g. 2 zeigt ein Beispiel einer ersten Ausführungsform der Halbleiteranordnung nach der Erfindung. Gemäß Fig I sintJ auf dem Halbleiterchip Grundleiter 101 mit To-schaltungen A, B, C und D gebildet. Zwei Gruppen von Verbindungsleitern 102 und 103 sind in der X- bzw. y-Richtüng als grundlegendes oberes und unteres Leitermuster gebildet, und zwar unter Verwen* dung eines Verfahrens für eine mehrschichtige gedruckte Schaltung. Möchte man tine Schaltung erhalten, wie sie in Fig.3 gezeigt ist, werden die oberen und die unteren Grundleiter iO2 und 103 an Stellen 105, die

durch schwarze Kreise markiert sind, unter Verwendung von Verbindungsvorrichtungen, wie beispielsweise Durchbohrungen, verbunden. In den Fig. 2 und 3 kennzeichnen Ziffern 1 bis 5 des Leilermusters 102 in der A"-Richtung Eingangsanschlüsse; Ziffer 6 des Leitermusters 102 bezeichnet einen Ausgangsanschluß; die Symbole a.b und cdes Leitermusters 102 bezeichnen Verbindungen zwischen den Torschaltungen A, B, C bzw. D.

Wie F i g. 2 zeigt, sind die Torschaltungen A, B, Cund D auf dem Halbleiterchip in einem Leitermuster angeordnet, das für viele Schaltungsarten anwendbar ist. Überdies sind die Verbindungsleiter 102 und 103 in der X- und der V-Richtung normiert. Eine Maske zur Erzeugung der Verbindung zwischen den Verbindungsleitern 102 und 103 wird lediglich dazu verwendet, die gewünschte Schaltung zu erzeugen. Demzufolge ist der Erhalt der Maske sehr einfach, und die Herstellung der Halbleiteranordnung ist selbst dann bei niedrigen Kosten möglich, wenn die Stückzahl der hergestellten Halbleiteranordnungen klein ist.

F i g. 4 zeigt ein abgewandeltes Beispiel der in F i g. 2 gezeigten ersten Ausführungsform. Bei dem in F i g. 4 gezeigten Beispiel ist eine Gruppe von Verbindungsleitern 102 in X-Richtung in zwei Gruppen I02a und 1026 aufgeteilt, die mit den Torschaltungen A. B. C und D verbunden sind. Die Leiter 102a, 1026 sind je mit den Leitern 103 an Stellen 106, die in F i g. 4 durch schwarze Kreise markiert sind, durch Überleitungen verbunden, wodurch die Schaltung gemäß F i g. 3 erzeugt wird.

Fig. 5 zeigt die Überleitungen, die zwischen den Verbindungsleitern 102 (102a, 1026,) und 103 existieren. In Fig. 5 sind die Verbindungsleiter 102 und 103 an einem Kreuzungspunkt durch eine Überleitung 105 (106) verbunden. Die Herstellung der Überleitungen wird in den folgenden Schritten entsprechend durchgeführt.

Erstens werden Verbindungsleiters 103 erzeugt;
zweitens wird eine aus Isoliermaterial wie Siliziumdioxid (S1O2) zusammengesetzte Isolierschicht durch ein chemisches Gasphasenabscheidungsverfahren (CVD) über der gesamten Oberfläche gebildet;

drittens werden in der Isolierschicht mit Hilfe einer Maske Fenster zur Bildung eines Überleitungsmusters geöffnet;

viertens wird auf der Isolierschicht eine Metallschicht gebildet;

fünftens wird diese Metallschicht zum Erhalt des Leitermusters 102 unter Verwendung einer weiteren Maske selektiv geätzt.

F i g. 6A und 6B zeigen Verbindungsleiter 107 und 108 zum Verbinden von Grundleitern 107a bis 107c und Grundleitern 108a bis I08i die je mit den Torschaltungen A bis D aufgebaut sind, wie sie durch das Grundleitmuster 101 in den Fig.2 und 4 gezeigt sind. Diese Verbindungsleiter 107 und 108 sind mit den Blöcken 107a bis 107c und 108a bis 108/mit Hilfe der in F i g. 5 gezeigten Methode verbunden.

Wenn die Verbindungsleiter 102 und 103 als die Grundleiter verwendet werden, ist die Länge der verwendeten Verbindungsleiter größer als die benötigte Länge, und die Arbeitsgeschwindigkeit der Schaltung kann bisweilen nicht erhöht werden. Deshalb werden die in Fig.7 gezeigten Grundverbindungsleiter verwendet In F i g. 7 sind die Verbindungsieitcr in mehrere Verbindungsleiter HOa, 1106, HOa HOd; lila, 1116, lllcund lllounterteilt. Die Leiter 110a, 1116, lllcund HOt/bilden die unteren Leiter und die Leiter 1106,
1 lOcund 11 1 (/bilden die oberen Leiter. Die Anschlußenden der Leiter überlappen sich zur Verbindung untereinander, falls dies erforderlich ist.

Fig.8A zeigt das Grundmuster 112 einer Torschaltung, die mit den in F i g. 7 gezeigten Verbindungsleitern verbunden ist. Die Verbindungszustände der Anschlüsse »n«, »/Ve, »i« und »aa des in Fig.7 gezeigten Grundmusters 112 sind in den F i g. 8A und 8B gezeigt. Wenn das obere und das untere Leitermuster an den Punkten, die in F i g. 7 mit schwarzen Kreisen markiert sind, verbunden werden, erhält man eine Logikschaltung gemäß Fig.9. In den Fig. 7 und 9 werden die Verbindungsleiter mit den Ziffern 1 bis 8 und den Symbolen a. b als Eingangsanschlüsse und die Verbindungsleiter mit der Ziffer 9 und dem Symbol c als Ausgangsanschlüsse verwendet. In den in Fig. 7 gezeigten Verbindungsleitern sind die Anschlüsse na«, »i« und »n« der Torschaltungen geeignetermaßen so ausgebildet, wie es in (b) der F i g. 8B und in (b) der F i g. 8C gezeigt ist.

Wenn beispielsweise entsprechend der Ausführungsform, bei der die in F i g. 7 gezeigten Grundverbindungsleiter verwendet werden, 186 Torschaltungen mit zwei Eingängen. 75 Torschaltungen mit 3 Eingängen und 32 Schaltungen mit 5 Eingängen durch Verwendung der Verbindungsleiter gemäß F i g. 7 gebildet wurden, könnte man verschiedene Arten von Halbleiteranordnungen dadurch erhalten, daß man lediglich die zur Erzeugung der Überleitungen verwendeten Maske benutzt.

Die Fig. 10Λ. lÖB und IOC zeigen ein Grundleitermuster einer zweiten Ausführungsform der Halbleiteranordnung nach der Erfindung.

In Fig. I0A ist ein Verbindungsleitermuster 201 auf der oberen Schicht angeordnet; ein Verbindungsleitermuster 202 ist auf der unteren Schicht angeordnet. Diese Verbindungsleitermuster 201 und 202 sind mit Hilfe von Überleitungen 203 verbunden. Fig. 1OB ist eine Draufsicht auf das in Fig. 1OA gezeigte Verbindungsleitermuster. Fig. IOC ist eine vereinfachte Schaltung des in F i g. 1OA gezeigten Verbindungsleitermusters. Es versteht sich, daß in F i g. IOC die Verbindungsleitermuster 201 und 202 in verschiedenen Schichten angeordnet sind. Die Leiter 204 zeigen, daß diese zwei Leitermuster 201 und 202 ursprünglich miteinander verbunden sind. Diese Leiter 204 werden zur Bildung einer erforderlichen Verbindung zum Erhalt der gewünschten Schaltung entfernt

F i g. 11 zeigt ein Beispiel der Torschaltung, die durch Verwendung des in Fig. IOC gezeigten Leiternv'sters gebildet wird. In Fi g. 11 markiert 206 eine Schnittmarke, welche die Leiter 204 unterbricht, und 207 zeigt eine Schnitlmarke, die den Längsverbindungsleiter 201a entfernt Diese Marken zeigen, daß die Verbindung zwischen den Leitern 201 und 202a aufgetrennt ist Die Verbindung zwischen den Leitern 201 und 2026 ist nicht aufgehoben, der nicht benötigte Teil 201a des Leiters 201 ist jedoch entfernt

Fig. 12 zeigt ein Beispiel der Halbleiteranordnung, die gebildet ist durch Verwendung einer Methode der zweiten Ausführungsform gemäß F i g. 1OA, IOC und 11, wobei man die gleiche Logikschaltung wie die in F i g. 3 gezeigte erhält wenn man das Verbindungsleitermuster gemäß Fig. 12 aufbaut In Fig. 12 sind Eingangsanschlösse 1, 2 und 3, 4 nut NAND-Gatter" A bzw. B verbunden; die Ausgänge a und 6 der NAND-Gatter A und ßsind mit einem NAND-Gatter Cverbunden; der

Ausgang cdes NAND-Gatters Cund ein Eingangsanschluß 5 sind mit einem NAND-Gatter D verbunden; und der Ausgang des NAND-Galters D ist mit einem Ausgangsanschluii 6 verbunden.

Zum Erhalt der in Fig. 12 gezeigten Schaltung wird folgender Herstellungsprozeß verwendet. Als erstes wird das untere Verbindungsleitermuster 202 auf einer Isolier^hicht erzeugt, die direkt auf dem Halbleiterkörper gebildet ist, und zwar durch Verwendung einer Aufdampfmethode, bei der eine gewöhnliche Maske verwendet wird. Als zweites werden die Überleitungen 203 als eine Mittelschicht gebildet, auf der das obere Verbmdungsleitermuster 201 erzeugt wird. Das untere, das obere und das mittlere Leitermuster werden ebenfalls unter Vervendung des normierten l.eitermu sters gebildet, das allgemein zur Herstellung verschiedener hochintegrierter Schaltungen (LSI) benutzt wird.

Durch Entfernen der Leiter 204 an Stellen, die nicht benöiis' werden, wird ein spezielles Muster flpr herzustellenden Schaltung für das obere Verbindungsleitermuster201 erzeugt

Als nächstes wird das Verfahren zum Entfernen der nicht benötigten Leiter 204 erläutert. Die zu entfernenden Leiter 204 werden zuvor mit Hilfe eines Rechners derart bestimmt, daß die resultierende Schaltung lediglich eine minimale Anzahl redundanter Verbindungsleiter aufweist Das Entfernen nicht benötigter Leiter vird durchgeführt unter Verwendung eines Lichtstrahlenbündels, beispielsweise eines Laserstrahlenbiindels, oder durch Ätzen mit Hilfe einer Maske.

Es wird nun die Methode zur Herstellung der redundanten Verbindungsleiter im unteren standardisierten Verbindungsleiter erläutert. Gemäß Fig. 1OA umfaßt das standardisierte Verbindungsleitermuster 202 in der unteren Schicht viele unnötige Verbindungsleiter. In einer hochintegrierten Schaltung vermindern solche unnötigen Verbindungsleiter die Arbeitsgeschwindigkeit der resultierenden Schaltung. Zur Überwindung dieser Schwierigkeit wird das Verbindungsleitermuster gemäß Fig. 13A, 13B und 14 verwendet. In Fig. 13A hat das au> Verbindungsleitern 211 und 212 zusammengesetzte Einheitsleitermuster 210 eine geeignete vorbestimmte Länge. Das obere Leitermuster 212 und das untere Leitermuster 211 sind durch Überleitungen 213 gemäß Fig. 13B verbunden. Die Einheitsleitermuster 210 gemäß Fig. 13A und 13B sind schachbrettartig miteinander verbunden, wie es Fig. 14 zeigt D.h, die Verbindungsleitermuster mit der gleichen Richtung sind in benachbarten Einheitsleitermustern abwechselnd auf der oberen Schicht und auf der unteren Schicht angeordnet, ähnlich wie die in Fig.7 gezeigten Leitermuster, wobei die nicht benötigten Verbindungsleitermuster von der oberen Schicht entfernt sind.

In den Verbindungsleitermustern gemäß Fig. 15A und 15B ist das Verbindungsleitermuster auf der oberen Schicht aus Verbindungsleitern 214 und 214a zusammengesetzt und das Verbindungsleitermuster der unteren Schicht besteht aus Verbindungsleitern 215a und 2156, die durch einen Spalt 216 getrennt sind. Die durch den Spalt 216 getrennten Teile in der unteren Schicht sind durch das Verbindungsleilermuster 217 in der oberen Schicht verbunden. Somit können die unbcnötiglen Teile des Verbindungsleitermuslers in der unteren Schicht durch Auftrennen des Verbindungsleitermusters 217 abgetrennt werden.

Die Fig. !6A, 16B, 17A, 17B und !7C zeigen ein Grundleitermuster einer dritten Ausführungsform der Halbleiteranordnung nach der Erfindung. Fig. I6A zeigt ein unteres Verbindungsleitermuster 301 und Überleitungen 302, die das untere Verbindungsleitermuster mit einem (in Fig. 16A nicht gezeigten) höheren Verbindungsleitermuster verbinden. Bei Fig. 16Ö handelt es sich um eine vereinfachte Äquivalentdarstellung, die das Verbindungsleitermuster in Fig. 16A zeigt. Fig. 17 A zeigt die Beziehungen zwischen dem unteren Verbindungsleitermuster 301, den Überleitungen 302 und den oberen Verbindungsleitermustern 303a, b. Das untere Verbindungsleitermuster 301 in den Fig. 16A und 17A ist ein standardisiertes und festgelegtes VprhinrliingslpitprmiKter Ein Verb'p.dun.gsleitermiisier 301 ist über eine Überleitung 302a mit einem Verbindungsleitermuster 303a und außerdem über eine Überleitung 3026 mit einem Verbindungsleitermuster 301 b verbunden. Zudem ist das Verbindungsleitermuster 301a über eine Überleitung 302c mit einem Verbindungsleitermuster 3036 verbunden. Fig. Ϊ7B zeigt eine Draufsicht auf die in Fig. 17A gezeigten Verbindungsleitermuster. In Fig. 17B sind die oberen Verbindungsleitermuster 303a und 3036 erzeugt unter Verwendung einer Maske, wie sie zur Herstellung einer hochintegrierten Schaltung verwendet wird. Bei Fig. 17C handelt es sich um ein vereinfachtes Äquivalentdiagramm, das die Verbindungsleitermuster in Fig. 17Bzeigt.

Fig. 18 zeigt ein Beispiel einer durch eine dritte Ausführungsform nach der Erfindung gebildeten Schaltung. Eine äquivalente Schaltung, die durch die in Fig. 18 gezeigten Verbindungsleilermuster erzeugt ist, ist die gleiche wie die in Fig.3 gezeigte. Bei der Halbleiteranordnung gemäß der in Fig. 18 gezeigten Ausführungsform ist das obere Verbindungsleitermuster 303 durch Verwendung einer Maske hergestellt, wie sie herkömmlicherweise zur Herstellung der Halbleiteranordnung benutzt wird.

Wenn die hochintegrierte Schaltung entsprechend der dritten Ausführungsform nach der Erfindung hergestellt ist. versteht es sich, daß die in den F i g. 13A, 13B. 14, 15A und 15B gezeigten Methoden zur Bearbeitung der redundanten Verbindung auf dem unteren standardisierten Verbindungsleitermuster 301 anwendbar sind.

Wie erwähnt, kann erfindungsgemäß das untere standardisierte Verbindungsleitermuster weitläufig für verschiedene hochintegrierte Schaltungen verwendet werden. In diesen Fällen wird lediglich das obere Verbindungsleitermuster entsprechend der gewünschten Schaltung ausgebildet. Demzufolge ist die Anzahl der benötigten Masken, die hergestellt werden müssen, sehr klein, und die zur Herstellung der Halbleiteranordnung benötigte Zeit kann verringert werden, wodurch die Herstellungskosten dieser Halbleiteranordnung beträchtlich verringert werden.

Hierzu 12 Blatt Zeichnunfen

Claims (6)

Patentansprüche:

1. Halbleiteranordnung mit mehreren Schaltungselementen, die mehr als einen Eingangsanschluß und mehr als einen Ausgangsanschluß aufweisen, mit einer ersten Verbindungsleiterschicht, die eine Vielzahl von Standardverbindungsleitern aufweist, mit einer zweiten Verbindungsleiterschicht, die eine Vielzahl von Verbindungsleitern aufweist, und mit einer dritten Verbindungsleiterschicht, die zwischen der ersten und der zweiten Verbindungsleiterschicht angeordnet ist und elektrische Überleitungen zwischen der ersten und der zweiten Verbindungsleiterschicht aufweist, dadurch gekennzeichnet, daß die Standardverbindungsleiter (103, lila, 1106, Uli/, 1106, 111c/, HOc; 202, 301) parallel zueinander verlaufen und jeder von ihnen mit einem Eingangs- oder Ausgangsanschluß eines von einer Vielzahl Schaltungselementen (A, B, C, D, E, F, G. H) verbunden ist, daß die Verbindungsleiter (102, HOa. 1116, HOc/, IHc, 201, 303) ebenfalls

zueinander sowie senkrecht zu den Stan

dardverbindungsleitungen verlaufen und die Standardverbindungsleiter an Kreuzungspunkten Kreuzen und daß die elektrischen Überleitungen (25,105, 106, 203, 213, 302) an den Kreuzungspunkten vorgesehen sind.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verbindungsleiter der !weiten Verbindungsleitersciiicht (23) ebenfalls als Standardverbindungsleiter (102, HOa, 1116, HOc/, XWc) ausgeh.''det sind und daß Überleitungen (25, 105, 106) der dritten Verbindungsleiterschicht (25) tür Erzeugung einer vorbestimmten Schaltung selektiv an vorbestimmten Krei^ungspunkten aller is Kreuzungspunkte der Verbindungsleiter von erster und zweiter Verbindungsleiterschicht gebildet sind (Fig. 2).

3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Schaltungselemente in mehrere Gruppen (A. B: C. D. E. F; G. H,) unterteilt lind und daß jedes der Verbindungsleiter (WXa)der ersten Verbindungsleiterschicht, die für Schaltungs elemente (ζ. B. G und H) einer der Gruppen vorgesehen sind, je mit einem der Verbindungsleiter (lllcjder zweiten Verbindungsleiterschicht, die für Schaltelemente (ζ. B. C und D) einer anderen Gruppe vorgesehen sind, verbunden ist (F i g. 7).

4. Halbleiteranordnung nach Anspruch !,dadurch gekennzeichnet, daß die Verbindungsleiter (201) der !weiten Verbindungsleiterschicht als Standardverbindungsleiter ausgebildet sind, daß Überleitungen (203) der dritten Verbindungsleiterschicht an allen Kreuzungspunkten /wischen den Standardverbin-4ungsleitern der ersten und der zweiten Verbindungsleüerschicht gebildet sind und daß zur tr?eugung einer vorbestimmten Schaltung vorbellimmte Teile der Standardverbindungsleiter der «weiten Verbindungsleiterschicht unterbrochen sind (Fig. 12).

5_: Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die erste, die zweite und die dritte Verbindungsleiterschicht aus einef Vielzahl von Zonen zusammengesetzt sind und daß jeder Standardverbindungsleiter der ersten Verbindungen leiterschicht einer Zone mit je einem Slandardverbindungsleiter der zweiten Verbindungsleiterschicht in einer dieser Zone benachbarten änderen Zone verbunden ist (F ig. 13).

6. Halbleiteranordnung nach Anspruch I, dadurch gekennzeichnet, daß die dritte Verbindungsleiterschicht Standardüberleitungen (302) aufweist, von denen jede mit einem Verbindungsleiter (301) der ersten Verbindungsleiterschicht verbunden ist, und daß die Verbindungsleiter (303a, 3036J der zweiten Verbindungsleiterschicht nur über vorbestimmte Überleitungen (302a, 3026, 302eJ selektiv mit Standardverbindungsleitern (301a, 3016,1 der ersten Verbindungsleiterschicht verbunden sind, so daß eine vorbestimmte Schaltung gebildet ist (F i g. 17).