DE2659199A1 - Logische majoritaetsentscheidungsschaltung - Google Patents

Logische majoritaetsentscheidungsschaltung

Info

Publication number
DE2659199A1
DE2659199A1 DE19762659199 DE2659199A DE2659199A1 DE 2659199 A1 DE2659199 A1 DE 2659199A1 DE 19762659199 DE19762659199 DE 19762659199 DE 2659199 A DE2659199 A DE 2659199A DE 2659199 A1 DE2659199 A1 DE 2659199A1
Authority
DE
Germany
Prior art keywords
circuits
input signal
circuit
mos transistors
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762659199
Other languages
English (en)
Inventor
Hisashige Dipl Ing Ando
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP15812375A external-priority patent/JPS5283054A/ja
Priority claimed from JP15812475A external-priority patent/JPS5283055A/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2659199A1 publication Critical patent/DE2659199A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

- -S ■ 2059199
Kreise können nur mit MOS-Transistoren gebildet werden und sind als integrierte Kreise leicht herstellbar.
Die Erfindung betrifft eine logische Majoritätsentseheidungsschaltung mit Transistoren des Aufbaus Metall-Oxyd-Halbleiter, d.h. MOS-Transistoren.
Es sind mehrere Arten von Schaltungen zum Bestimmen der Majorität der Zählwerte mehrerer Zählkreise entwickelt worden. Diese bekannten Kreise verwenden beispielsweise ein Verfahren zum Addieren von Strömen durch Widerstände oder von Magnetflüssen durch Magnetkerne. Diese Schaltungen sind im Aufbau einfach, eignen sich jedoch nicht für die Herstellung als integrierte Schaltungen.
Es ist auch eine logische Majoritätsentscheidungsschaltung mit Transistoren und Dioden entwickelt worden, die zur Herstellung als integrierte Schaltung geeignet ist. Diese Schaltung enthält drei 2-Eingang-UND-Tore und ein 3-Eingang-ODER-Tor im beispielsweisen Falle der Bestimmung der Majorität von drei Signalen, wobei die Schaltung so ausgestaltet ist, daß ein Ausgangssignal "1" erzeugt wird, wenn Eingangssignale "1" zwei oder drei Eingängen zugeführt werden, und ein. Ausgangssignal "0" erzeugt wird, wenn ein Eingangssignal "1" einem der drei Eingänge zugeführt wird. .
Da ein UND-Tor oder ein ODER-Tor aus vielen elektronischen Teilen besteht, hat die oben erwähnte logische Mehrheitsentscheidungsschaltung den Nachteil eines komplizierten Aufbaus zusätzlich zu der Notwendigkeit der großen Zahl der Teile, auch für eine Majoritätsentscheidung von nur drei Eingangssignalen. Die Schaltung für die Majoritätsentscheidung von nur drei Eingangssignalen ist wegen dieser Nachteile bisher nicht als Schaltung realisiert worden, die eine ungerade Zahl von logischen Kreisen aufweist und in der Lage ist, die Majorität von Ausgangssignalen der
709828/0883
logischen Kreise zu bestimmen oder einzeln die Ausgangssignale von den logischen Kreisen abzunehmen.
Die Aufgabe der Erfindung besteht darin, eine logische Majoritätsentseheidungsschaltung zu schaffen, die nur mit einer relativ kleinen Zahl von MOS-Transistoren gebildet werden kann und die für eine Herstellung als integrierte Schaltung sehr geeignet ist.
Die Erfindung soll des weiteren eine logische Majoritätsentscheidungsschaltung schaffen, welche die Majorität der Ausgangssignale von vielen logischen Schaltungen bestimmen kann, die für eine Herstellung als integrierte Schaltung zusammen mit den logischen Kreisen geeignet ist und die im Schaltungsaufbau einfach ist.
Die Erfindung soll des weiteren eine logische Majoritätsentscheidungsschaltung schaffen, die mehrere logische Kreise aufweist und die Majorität der Ausgangssignale dieser Kreise bestimmt und in der die Majorität der Ausgangssignale einer ausgewählten ungeraden Zahl von logischen Kreisen bestimmt werden kann.
Die Erfindung soll des weiteren eine logische Majoritätsentscheidungsschaltung schaffen, die mehrere logische Kreise aufweist und die Majorität der Ausgangssignale dieser Kreise bestimmt und in der das Ausgangssignal von einem ausgewählten logischen Kreis erhalten werden kann.
Die Erfindung soll des weiteren eine logische Majoritätsentscheidungsschaltung schaffen, die mehrere logische Kreise aufweist, die Majorität der Ausgangssignale dieser Kreise bestimmt und nur mit MOS-Transistoren gebildet ist.
Zur Lösung dienen die Merkmale der Ansprüche.
Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind
709828/0883
Fig. 1 ein Schaltbild eines Beispiels einer bekannten logischen Majoritätsentscheidungsschaltung,
Fig. 2 ein Schaltbild eines Eingangssignal-Grundkreises in der logischen Majoritätsentscheidungsschaltung nach der Erfindung,
Fig. 3 ein Schaltbild einer*Ausführungsform der logischen Majoritätsentseheidungsschaltung der Erfindung,
Fig. 4- eine graphische Darstellung der Arbeitsweise der in Fig. 3 gezeigten Schaltung,
Fig. 3 ein Schaltbild einer anderen Ausführungsform der Erfindung,
Fig. 6 ein Schaltbild einer weiteren Ausführungsform der logischen Majoritätsentseheidungsschaltung nach der Erfindung, die eine Majoritätsentscheidungsfunktion und eine Auswahlfunktion aufweist, und
Fig. 7 ein Schaltbild einer abgewandelten Form der in Fig. gezeigten logischen Majoritätsentscheidungsschaltung.
Als logische Majoritätsentseheidungsschaltung, die zur Herstellung als integrierte Schaltung mit Halbleiterelementen, wie Transistoren, Dioden usw. geeignet ist, ist beispielsweise, wie in Fig. 1 gezeigt ist, eine Schaltung bekannt, die zum Bestimmen der Majorität von drei Signalen verwendet wird. Die dargestellte Schaltung besteht aus drei UKD-Toren 1 bis 3» von denen jedes zwei Eingänge aufweist, und einem ODER-Tor 4, das drei Eingänge aufweist. Die Schaltung kann ein Ausgangssignal "1" an einem Ausgangsanschluß D1 abgeben, wenn Eingangssignale an zwei oder drei der Eingangsanschlüsse A', B1 und C angelegt worden sind, und ein Ausgangssignal 11O" an dem Ausgangs ans chluß D1 abgeben, wenn ein Eingangssignal an einen der Eingangsanschlüsse angelegt worden ist.
Ein UND-Tor oder ein ODER-Tor besteht jedoch, wie oben erwähnt wurde, aus vielen elektronischen Teilen, so daß auch für eine Majoritätsentscheidung von nur drei
709 828/088 3
* 2GS9 193
Eingangssignalen eine große Zahl von Teilen erforderlich ist \ind der Schaltungsaufbau unvermeidbar kompliziert wird.
Gemäß der Erfindung ist die logische Majoritätsentscheidungsschaltung mit einer kleinen Zahl von elektronischen Teilen, insbesondere nur MOS-Transistoren gebildet und hat einen einfachen Schaltungsaufbau, wobei mehrere Funktionen im Zusammenwirken mit anderen logischen Kreisen ausgeführt werden können.
Fig. 2 zeigt einen Kingangssignal-Grundkreis 10, in dem die Drainanschlüsse D eines P-Kanal-MOS-Transistors Q,1 und eines N-Kanal-KOS-Transistors Q2 miteinander verbunden sind, um einen Ausgangsanschluß OP zu bilden. Die Gateanschlüsse G der Transistoren sind auch miteinander verbunden, um einen Eingangsanschluß IP zu bilden.
Die Ausführungsform der logischen Majoritätsentscheidungsschaltung nach Fig. 3 verwendet den Eingangssignal-Grundkreis 10 und im Aufbau dazu identische Eingangssignal-Grundkreise 20 und 30. Die Sourceanschlüsse S der P-Kanal-MOS-Transistoren Q1, Q3 und Q5 der Eingangssignal-Grundschaltungen 10, 20 und 30 sind mit einem Spannungsquellenanschluß VDD verbunden und die Sourceanschlüsse S der N-Kanal-MOS-Transistoren Q2, Q4- und Q6 sind geerdet. Des weiteren sind die Verbindungspunkte der Drainanschlüsse D der P- und N-Kanal-MOS-Transistoren der Eingangsεignal-Grundkreise 10, 20 und 30 miteinander verbunden, um einen Ausgangsanschluß R zu bilden.
Wenn die Eingangsanschlüsse A, B und C der logischen Majoritätsentscheidungsschaltung des in Fig. 3 gezeigten Aufbaus alle äquipotential zu dem Spannungsquellenanschluß VDD sind, leiten die N-Kanal-MOS-Transistoren Q2, Q4 und Q6 und leiten nicht die P-Kanal-MOS-Transistoren Q1, Q3 und QJ?, was zu 0 V am Ausgangsanschluß R führt.
709828/0883
■ 5 2bSCj l99
Venn umgekehrt die Eingangsanschlüsse A, B und C alle auf O V. sind, sind die N-Kanal-MOS-Transistoren Q2, Q4 und Q6 nicht leitend und die P-Kanal-MOS-Transistoren Q1, Q3 und Q5 leitend, was·dazu führt, daß das Ausgangssignal äquipotential mit dem Spannungsquellenanschluß VDD wird.
Wenn einer der Eingangsanscfhlüsse A, B und C äquipotential mit dem Spannungsquellenanschluß VDD ist und 'die beiden anderen Eingangsanschlüsse ein Potential von 0 V haben, leitet der mit dec: Spannungsquellenanschluß VDD äquipotential gehaltene.N-Kanal-MOS-Transistor und leiten die anderen N-Kanal-MOS-Transistoren nicht.
Die Ausgangsspannung in diesem Fall kann graphisch aus Fig. 4 erhalten werden.
Pig. 4 zeigt eine VDS-ID-Kennlinie der in Pig. 3 gezeigten logischen Majoritätsentscheidungsschaltung, wobei die Abszisse die Source-Drain-Spanriung VDS zeigt und die Ordinate den Drainstrom ID angibt. A ist die Kurve des Betriebs im Falle von zwei leitfähigen N-Kanal-MOS-Transistoren. B ist die Kurve des Betriebs im Falle eines leitfähigen N-Kanal-MOS-Transistors. G ist die Kurve des Betriebs im Falle von zwei leitfähigen P-Kanal-MOS-Transistoren und D ist die Kurve des Betriebs im Falle eines leitfähigen P-Kanal-MOS-Transistors.
Gemäß Fig.4 ist der Schnittpunkt X der Kurven B und G die erzeugte Ausgangsspannung, wenn ein N-Kanal-MOS-Transistor und zwei P-Kanal-MOS-Transistoren leitend sind. Diese Spannung ist etwas kleiner als die Äüsgangsspannung, die erzeugt würde, wenn alle Eingangsanschlüsse das Potential 0 V haben (welche Äüsgangsspannung äquipotential mit dem Spannungsquellenanschluß VDD ist), ist aber ausreichend näher an VDD als der Schwellwert Vth einer logischen Schaltung unter Verwendung von komplementären MOS-Transistoren. Demgemäß erzeugt die vorstehend
709 828/088 3
erwähnte Spannung dieselbe Wirkung wie die Eingangsspannung VDD in der logischen Schaltung der nächsten Stufe, auch
wenn eine Nichtgleichförmigkeit der Teile, des Rauschenss
usw. berücksichtigt wird.
Wenn zwei der Eingangsanschlüsse A, B und C äquipotential
mit dem Spannungsquellenanschluß VDD sind, verschiebt sich die Ausgangsspannung zum Punkt Y und ist im wesentlichen 0 V.
Deshalb haben die Eingangs- und Ausgangsspannungen die
folgenden Beziehungen:
Emgangssp annung Aus g angs s ρ annung
Alle Eingänge 0 V VDD
Ein Eingang VDD VDD
Zwei Eingänge VDD 0 V
Alle Eingänge VDD 0 V
Wenn 0 V und VDD jeweils als logische "0" und logische "1" angenommen werden, werden die folgenden Beziehungen erhalten:
Eingang C Ausgang Eingang B G Ausg
A B 0 A 1 0
0 0 1 Λ 1 0 1 0
0 0 0 Λ 1 1 1 0
0 1 0 1 0 1 1 0
1 0 Λ 1 0
Das bedeutet, daß eine Majoritätsentscheidung der umgekehrten Werte der drei Eingänge ausgeführt wird.
Bei der voranstehenden Ausführungsform sind drei Eingangssignal-Grundkreise nebeneinander angeordnet und die Majoritätsentscheidung von drei Signalen wird ausgeführt. Es ist aber auch möglich, die Majoritätsentscheidung von einer
größeren Zahl von Eingangssignalen auszuführen, indem
709828/088 3
2GG9 1 99
nebeneinander eine ungerade Zahl von Eingangssignal-Grundkreisen, beispielsweise fünf, sieben od.dgl. angeordnet wird.
Da bei der Ausführungsform nach Fig. 5 ein Ausgangs signal der Majoritätsentscheidung von umgekehrten Signalen an Eingangspunkten T1, T2 und T3 der Eingangssignal-Grundkreise 1O1 20 und 30 an dem Ausgangsanschluß R in genau derselben Weise wie bei der Ausführungsform der Fig. 3 auftritt, wird die Beschreibung hinsichtlich dieser Arbeitsweise nicht wiederholt.
Logische Kreise "I1 II und III enthalten jeweils eine Reihenschaltung eines Kreises aus MOS-Transistoren mit Kanälen eines Leitfähigkeitstyps und eines Kreises mit derselben Zahl von MOS-Transistoren mit Kanälen des anderen Leitfähigkeitstyps. Die Verbindungspunkte TI1 T2 und T3 der Kreispaare bilden Ausgangsanschlüsse und die Gateanschlüsse der MOS-Transistoren mit Kanälen des einen Leitfähigkeitstyps und der MOS-Transistoren mit Kanälen des anderen Leitfähigkeitstyps werden paarweise verbunden, um Eingangsanschlüsse zu bilden. Die Ausgangsanschlüsse T1, T2 und T3 werden jeweils mit den Eingangssignal-Grundkreisen 10, 20 und 30 verbunden.
In dem logischen Kreis I sind eine Reihenschaltung von P-Kanal-M03-Transistoren QA1, OJB1 und QC1 und eine Parallelschaltung von N-Kanal-MOS-Transistoren QA2, QB2 und QC2 in Reihe zwischen Spannungsquellenanschlüsse VDD und VSS (* 0 V) geschaltet und der Verbindungspunkt T1 der beiden Kreise bildet den Ausgangsanschluß, wie oben erwähnt wurde.
Andererseits sind die Eingangsanschlüsse A, B und C jeweils mit den Gateanschlüssen der Paare der MOS-Transistoren QA1
und QA2, QB1 und QB2 und QC1 und QG2 mit Kanälen entgegengesetzten Leitfähigkeitstyps verbunden.
7098?8/088 3
Der logische Kreis I gibt an seinem Ausgangsanschluß T1 eine umgekehrte logische Summe der drei Eingänge A, B und C, d.h. A+B+C ab. Wenn nämlich die Eingänge A, B und C alle "1" sind, sind die P-Kanal-MOS-Transistoren QA.1, QB1 und QC1 nicht leitend, jedoch leiten die N-Kanal-MOS-Transistoren QA2, QB2 und QC2. Wenn die Eingänge A, B und C alle "0" sind, leiten die P-Kanal-MOS-Transistoren QA1, QB1 und QC1 und leiten die N-Kanal-MOS-Transistoren QA2, QB2 und QC2 nicht.
Wenn demgemäß wenigstens einer der Eingänge A, B und C "1" ist, leitet wenigstens einer der P-Kanal-MOS-Transistoren QA1, QB1 und QC1 der Serienschaltung nicht und leitet wenigstens einer der F-Kanal-MOS-Transistoren QA2, QB2 und QC2, was den Ausgangsanschluß T1 äquipotential mit dem Spannungs que llenans chluß VSS, d.h. "0", macht.
Wenn die drei Eingänge A, B und C alle "0" sind, leiten alle P-Kanal-MOS-Transistoren QA1, QB1 und QC1 und leiten alle N-Kanal-MOS-Transistoren QA2, QB2 und QC2 nicht, so daß der Ausgangsanschluß T1 äquipotential mit dem Spannungsquellenanschluß VSS, d.h. "1", wird.
Wenn auch in dem logischen Kreis II beide Eingänge D und E "1" sind, erscheint 11O" an dem Aus gangs ans chluß T2. Wenn aber wenigstens einer der Eingänge "0" ist, leitet wenigstens einer der MOS-Transistoren QD1 und QE1, so daß "1" an dem Ausgangsanschluß T2 abgegeben wird. Mit anderen Worten wird D-E (Inversion des logischen Produkts der beiden Eingänge D und E) erhalten.
Der logische Kreis III erzeugt an seinem Ausgangsanschluß T3 ein umgekehrtes Ausgangssignal der logischen Summe des logischen Produkts von zwei der drei Eingänge F, G und H, d.h.F-G+H. Da der Aufbau und die Arbeitsweise des logischen Kreises III gleich denen der oben erwähnten logischen Kreise I und II sind, wird dies nicht beschrieben.
709828/0883
Die Ausfuhrungsform einer logischen Majoritätsentscheidungsschaltung nach der Erfindung in Fig. 6 enthält ebenfalls logische Kreise I, II, III und IV, von denen jeder aus MOS-Transistoren besteht. Eingangssignal-Grundkreise 10, 20, 50 und 4-0 werden jeweils mit Eingangssignalen von Ausgangsanschlüssen T1, T2, T3 und T4 der logischen Kreise I, II, III und IV wie im Falle bei der Ausführungsform der Fig. "5 gespeiste Ausgangsanschlüsse 0P1, 0P2, 0P3 und 0P4 der Eingangssignal-Grundkreise 10, 2O9 30 und 40 sind mit dem Ausgangsanschluß R der logischen Majoritätsentscheidungsschaltung jeweils über Schaltkreise S1, S2, S3 und S4- verbunden.
Die Schaltkreise S1, S2, S3 und S4- sind jeweils durch Parallelschaltungen von P- und N-Kanal-MOS-Transistoren QPI und QN1, QP2 und QN2, QP3 und QN3 und QP4 und QN4-gebildet. Die Schaltkreise S1, S2, S3 und S4· werden jeweils ein- und ausgeschaltet, indem Signale "0" und "1" oder "1" und "0" an die Gateanschlüsse des Paars der MOS-Transistoren über Anschlußpaare El und L1, L2 und L2, IJ3 und L3, sowie IA" und IA angelegt werden.
Der logische Kreis I besteht aus einer Reihenschaltung eines Reihenkreises von zwei P-Kanal-MOS-Transistoren QA1 und Qß1 und einem Parallelkreis von zwei N-Kanal-MOS-Transistoren QA2 und QB2, wobei der Verbindungspunkt T1 der beiden Kreise als Ausgangsanschluß dient. Der logische Kreis I weist des weiteren zwei Eingangsanschlüsse A und B auf, wobei der eine Eingangsanschluß A mit den Gateanschlüssen des P-Kanal-MOS-Transistors QA1 und des N-Kanal-MOS-Transistors QA2 verbunden ist und der andere Eingangsanschluß B mit den Gatanschlüssen des P-Kanal-MOS-Transistors QB1 und des N-Kanal-MOS-Transistors QB2 verbunden ist.
Wenn in dem logischen Kreis I wenigstens einer der beiden Eingänge A und B "1" ist, leitet wenigstens einer der MOS-Transistoren QA2 und QB2 und leitet wenigstens einer der
709828/088 3
MOS-Transistoren QA1 und QB1 nicht, so daß "O" am Ausgangsanschluß T1 abgegeben wird. Wenn die Eingänge A und B beide "0" sind, werden beide MOS-Transistoren QA1 und QB1 leitend und bleiben die anderen MOS-Transistoren QA2 und QB2 nicht leitend, wodurch "1" an dem Ausgangsanschluß T1 erzeugt wird. Mit anderen Worten tritt für die Eingänge A und B ein Ausgang A+B, d.h. eine Inversion der logischen Summe der Eingänge, an dem Ausgangsanschluß T1 auf. Der logische Kreis I bildet einen NOR-Kreis.
Bei dieser Ausführungsform sind die logischen Kreise I, II, III und IV im Aufbau alle genau identisch. Wenn nun eine ausgewählte ungerade Zahl von Schaltkreisen, beispielsweise S1, S2 und S3, eingeschaltet wird und wenn der verbleibende Schaltkreis S4 ausgeschaltet wird, ist es möglich, an dem Ausgangsanschluß R ein Majoritätsentscheidungsausgangssignal der umgekehrten Signale der Ausgänge der logischen Kreise I, II und III zu erhalten.
Wenn des weiteren einer der Schaltkreise, beispielsweise S1, getrennt eingeschaltet wird und die anderen Schaltkreise S2, S3 und S4 ausgeschaltet werden, kann ein Ausgangssignal nur von dem logischen Kreis I für den Schaltkreis S1 an dem Ausgangsanschluß R erhalten werden. Da der Ausgangsanschluß T1 des logischen Kreises I durch den Eingangssignal-Grundkreis 10 umgekehrt ist, tritt jedoch in diesem Fall die logische Summe der beiden Eingänge A und B an dem Ausgangsanschluß R auf.
Die Ausführungsform der logischen Majoritätsentscheidungsschaltung der Erfindung nach Fig. 7 enthält auch logische Kreise I, II, III und IV, von denen jeder aus MOS-Transistoren besteht, wobei Eingangssignal-Grundkreise 10, 20, 30 und 40 jeweils mit EingangsSignalen von Ausgangsanschlüssen T1, T2, T3 und T4 der logischen Kreise gespeist werden. Die jeweils paarweise zusammengeschalteten logischen Kreise und Eingangssignal-Grundkreise (I und 10, II und 20, III und 30,sowie IV und 40) sind jeweils mit den
709828/0883
Spannungsquellenanschlüssen VDD und VSS über Paare von P- und N-Kanal-MOS-Transistoren QP1 und QN1, QP2 und QN2, QP3 und QN3 sowie QP4- und QtM- verbunden. Durch Anlegen von Signalen "0" und "1" oder "1" und "0" an die Gateanschlüsse der Paare der MOS-Transistoren über Anschlußpaare TA und L1, E2 und L2, Ü3 und L3 sowie TA und IA-werden die MOS-Transistoren gesteuert, um den Schaltvorgang der Zuführung oder des Abschaltens der Spannung an die entsprechenden Paare der logischen Kreise und der Eingangssignal-Grundkreise auszuführen.
Da der Aufbau und die Arbeitsweise der logischen Kreise I, II, III und IV und auch die Arbeitsweise im Zusammenhang mit den daran angeschlossenen Eingangssignal-Grundkreisen genau gleich denen sind, die voranstehend unter Bezugnahme auf den logischen Kreis I in Fig. 6 beschrieben worden sind, wird diese Beschreibung nicht wiederholt.
Wie oben beschrieben wurde, sind die Schaltkreise S1, S2, S3 und S4- jeweils durch Paare von MOS-Transistoren QP1 und QN1, QP2 und QN2, QP3 und QN3 sowie QP4 und QEM- gebildet.
Es wird nun angenommen,daß Eingangssignale 11O" und "Λ" getrennt an die Anschlußpaare TA und L1, E2 und L2 sowie
und L3 angelegt werden und daß Eingangssignale "1" und 0" an das verbleibende Anschlußpaar TA und IA angelegt werden und daß die Schaltkreise S1, S2 und S3 eingeschaltet sind und der Schaltkreis S4 ausgeschaltet ist.
Die logischen Kreise I, II und III und die Eingangssignal-Grundkreise 10, 20 und 30, die entsprechend den Schaltkreisen S1, S2 und S3 eingeschaltet sind, sind mit der Spannungsquelle verbunden und werden betätigt, um an dem Ausgangsanschluß R das Majoritätsentscheidungsausgangssignal der Ausgänge von den logischen Kreisen I, II und III zu erzeugen, wie vorangehend unter Bezugnahme auf die Fig. 5 und 6 beschrieben wurde. Da der Schaltkreis S4- sich im
709828/0883
Aus zustand "befindet, sind der logische Kreis IV und der Eingangssignal-Grundkreis 4-0 nicht betätigt und es wird von diesen kein Ausgangssignal erzeugt.
Auch wenn einer der vier Schaltkreise, beispielsweise S1, eingeschaltet ist und die anderen Schaltkreise S2, S3 und S4- ausgeschaltet sind, kann das Ausgangssignal von dem logischen Kreis I allein, der durch den Schaltkreis S1 betätigt wird, an dem Ausgangsanschluß E abgeleitet werden.
Da auch in diesem Fall das Ausgangssignal an dem Ausgangsanschluß T1 des logischen Kreises I durch den Eingangssignal-Grundkreis 10 wie im Fall der Fig. 6 umgekehrt wird, tritt die logische Summe der beiden Eingänge A und B, d.h. A+B, an dem Ausgangsanschluß R auf.
Bei der Ausfuhrungsform in Fig. 7 fließt kein Strom in dem nicht ausgewählten logischen Kreis und dem Eingangssignal-Grundkreis, so daß dadurch Leistung gespart wird.
7098?8/0883

Claims (6)

  1. Patentansprüche
    ■V Logische Majoritätsentscheidung^schaltung, dadurch gekennzeichnet, daß eine "ungerade Zahl von Eingangssignal-Grundschaltungen (10, 20, 30) vorgesehen ist, daß jeder Eingangssignal-Grundkreis aus einem MOS-Transistor eines Leitfähigkeitstyps und einem MOS-Transistor des anderen Leitfähigkeitstyps besteht, daß eine Elektrode jedes MOS-Transistors mit einer Elektrode des anderen MOS-Transistors verbunden ist, um an dem Verbindungspunkt den Ausgangsanschluß jedes Eingangssignal-Grundkreises zu bilden, daß die Gateanschlüsse der MOS-Transistoren miteinander verbunden sind, um an dem Verbindungspunkt einen der Ausgangsanschlüsse der Majoritätsentscheidungsschaltung zu bilden, daß die anderen Anschlüsse der MOS-Transistoren an eine Spannungsquelle angeschaltet sind, um jeden Eingangssignal-Grundkreis parallel dazu zu schalten, und daß die Ausgangsanschlüsse der Eingangssignal-Grundkreise miteinander verbunden sind, um an dem Verbindungspunkt den Ausgangsanschluß der logischen Majoritätsentscheidungsschaltung zu bilden.
  2. 2. Logische Majoritätsentscheidungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine ungerade Zahl von logischen Kreisen (I, II, III) parallel zu der Spannungsquelle geschaltet sind, daß die logischen Kreise jeweils eine Reihenschaltung eines Kreises aus MOS-Transistoren des einen Leitfähigkeitstyps und eins Kreises aus derselben Zahl von MOS-Transistoren des anderen Leitfähigkeitstyps enthalten, wobei der Verbindungspunkt den Ausgangsanschluß jedes logischen Kreises bildet, daß die Gateanschlüsse jedes Paars der MOS-Transistoren des entgegengesetzten Leitfähigkeitstyps miteinander verbunden sind, wobei der Verbindungspunkt den Eingangsanschluß des logischen Kreises bildet, und daß die Ausgangsanschlüsse der logischen Kreise jeweils mit den Eingangssignal-Grundkreisen verbunden sind.
    709828/0883 original inspected
  3. 3. Logische Majoritätsentscheidungsschaltung, dadurch gekennzeichnet, daß mehrere Eingangssignal-Grundschaltungen (10, 20, 30, 40) vorgesehen sind, von denen jede aus einem MOS-Transistor eines Leitfähigkeitstyps und einem MOS-Transistor des anderen Leitfähigkeitstyps besteht, daß eine der Elektroden jedes der MOS-Transistoren mit einer der Elektroden des anderen MOS-Transistors verbunden ist, um an dem Verbindungspunkt den Ausgangsanschluß jedes Eingangssignal-Grundkreises zu bilden, daß die Gateanschlüsse der MOS-Transistoren miteinander verbunden sind, um an dem Verbindungspunkt einen der Eingangsanschlüsse der logischen Majoritätsentscheidungsschaltung zu bilden, daß die anderen Elektroden der MOS-Transistoren mit einer Spannungsquelle verbunden sind, um daran alle Eingangssignal-Grundkreise parallel anzuschalten, daß die Ausgangsanschlüsse aller Eingangssignal-Grundkreise miteinander verbunden sind, um den Ausgangsanschluß des Majoritätsentscheidungskreises zu bilden, daß mehrere logische Kreise (I, II, III, IV) parallel zu der Spannungsquelle geschaltet sind, daß jeder logische Kreis eine Reihenschaltung eines Kreises aus MOS-Transistoren des einen Leitfähigkeitstyps und eines Kreises mit derselben Zahl von MOS-Transistoren des anderen Leitfähigkeitstyps enthält, wobei der Verbindungspunkt den Ausgangsanschluß bildet, daß die Gateanschlüsse jedes Paars der MOS-Transistoren des einen Leitfähigkeitstyps und des anderen Leitfähigkeitstyps miteinander verbunden sind, wobei der ■Verbindungspunkt den Eingangsanschluß bildet, daß die Ausgangsanschlüsse der logischen Kreise jeweils mit den Eingangssignal-Grundkreisen verbunden sind und daß Schaltkreise (S1, S2, S3» S4) jeweils mit den Eingangssignal-Grundkreisen zum getrennten Erzeugen nur einer ungeraden Zahl von AusgangsSignalen von den Eingangssignal-Grundkreisen verbunden sind.
    709828/0883
    26SB 199
  4. 4. Logische Majoritätsentscheidungsschaltung nach Anspruch 35 dadurch gekennzeichnet, daß die Schaltkreise jeweils aus einem MOS-Transistor eines Leitfähigkeitstyps und einem MOS-Transistor des anderen Leitfähigkeitstyps "bestehen und daß die MOS-Transistoren jeweils so gesteuert werden, daß sie gleichzeitig ein- und ausgeschaltet werden.
  5. 5. Logische Majoritätsentseheidungsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Schaltkreise jeweils in Spannungsquellenverbindungsteilen der Eingangssignal-Grundkreise zum Ein- und Ausschalten der Spannungsquelle vorgesehen sind, um die Eingangssignal-Grundkreise zu betätigen.
  6. 6. Logische Majoritätsentscheidungsschaltung nach Anspruch 4-, dadurch gekennzeichnet, daß die Schaltkreise jeweils in Spannungsquellenverbindungsteilen der Eingangssignal-Grundkreise zum Ein- und Ausschalten der Spannungsquelle vorgesehen sind, um gleichzeitig die Eingangssignal-Grundkreise und die daran angeschalteten logischen Kreise zu betätigen.
    7· Logische Majoritätsentscheidungsschaltung nach Anspruch 4-, dadurch gekennzeichnet, daß die Schaltkreise jeweils in Ausgangsteilen der Eingangssignal-Grundkreise zum Ein- und Ausschalten der Ausgangssignale vorgesehen sind.
    709828/0883
DE19762659199 1975-12-30 1976-12-28 Logische majoritaetsentscheidungsschaltung Pending DE2659199A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15812375A JPS5283054A (en) 1975-12-30 1975-12-30 Majority decision logical circuit
JP15812475A JPS5283055A (en) 1975-12-30 1975-12-30 Logical circuit with majority decision function and selection function

Publications (1)

Publication Number Publication Date
DE2659199A1 true DE2659199A1 (de) 1977-07-14

Family

ID=26485355

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762659199 Pending DE2659199A1 (de) 1975-12-30 1976-12-28 Logische majoritaetsentscheidungsschaltung

Country Status (2)

Country Link
US (1) US4091293A (de)
DE (1) DE2659199A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2947502A1 (de) * 1979-11-24 1981-05-27 Messerschmitt-Bölkow-Blohm GmbH, 8000 München Schaltungsanordnung zur logischen verknuepfung von funktionsgruppen
DE3148410A1 (de) * 1980-12-05 1982-11-04 RCA Corp., 10020 New York, N.Y. Programmierbare verknuepfungsschaltung
US4495427A (en) * 1980-12-05 1985-01-22 Rca Corporation Programmable logic gates and networks

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4375683A (en) * 1980-11-12 1983-03-01 August Systems Fault tolerant computational system and voter circuit
DE3120163A1 (de) * 1981-05-21 1982-12-09 Deutsche Itt Industries Gmbh, 7800 Freiburg Cmos-auswahlschaltung
JPS6030215A (ja) * 1983-07-28 1985-02-15 Toshiba Corp Ｃｍｏｓ論理回路
JPS61154221A (ja) * 1984-12-26 1986-07-12 Toshiba Corp 多数決回路
US4755696A (en) * 1987-06-25 1988-07-05 Delco Electronics Corporation CMOS binary threshold comparator
US4896059A (en) * 1988-07-26 1990-01-23 Microelectronics Center Of North Carolina Circuit to perform variable threshold logic
US5387827A (en) * 1990-01-20 1995-02-07 Hitachi, Ltd. Semiconductor integrated circuit having logic gates
JP2897507B2 (ja) * 1992-01-23 1999-05-31 三菱電機株式会社 半導体論理回路
US7388400B2 (en) * 1993-01-07 2008-06-17 Elpida Memory, Inc. Semiconductor integrated circuits with power reduction mechanism
JP3229135B2 (ja) * 1994-09-14 2001-11-12 三菱電機株式会社 アナログ／デジタル変換装置
US6377097B1 (en) 2000-03-13 2002-04-23 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method and apparatus for reducing the vulnerability of latches to single event upsets
US6910173B2 (en) * 2000-08-08 2005-06-21 The Board Of Trustees Of The Leland Stanford Junior University Word voter for redundant systems
NO320344B1 (no) * 2003-12-11 2005-11-28 Leiv Eiriksson Nyskapning As Kretselement
US7129742B1 (en) 2005-02-23 2006-10-31 The United States Of America As Represented By The National Security Agency Majority logic circuit
US7557643B2 (en) * 2007-01-08 2009-07-07 Sandisk Corporation De-glitch circuit
FR2960720A1 (fr) 2010-05-25 2011-12-02 St Microelectronics Sa Procede de protection d'un circuit logique contre des radiations externes et dispositif electronique associe.
US8570061B2 (en) * 2011-07-05 2013-10-29 Honeywell International Inc. (N-1)-out-of-N voter mux with enhanced drive
KR101803464B1 (ko) * 2011-11-09 2017-12-01 에스케이하이닉스 주식회사 다수 판정 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
CA945641A (en) * 1970-04-27 1974-04-16 Tokyo Shibaura Electric Co. Logic circuit using complementary type insulated gate field effect transistors
US3715603A (en) * 1971-10-28 1973-02-06 Rca Corp Threshold gate circuits employing field-effect transistors
US3925685A (en) * 1973-04-30 1975-12-09 Tokyo Shibaura Electric Co Time sharing information circuit
US3896429A (en) * 1973-06-25 1975-07-22 Hughes Aircraft Co Segment decoder for numeric display
JPS5620734B2 (de) * 1973-07-31 1981-05-15
US3900742A (en) * 1974-06-24 1975-08-19 Us Navy Threshold logic using complementary mos device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2947502A1 (de) * 1979-11-24 1981-05-27 Messerschmitt-Bölkow-Blohm GmbH, 8000 München Schaltungsanordnung zur logischen verknuepfung von funktionsgruppen
DE3148410A1 (de) * 1980-12-05 1982-11-04 RCA Corp., 10020 New York, N.Y. Programmierbare verknuepfungsschaltung
US4495427A (en) * 1980-12-05 1985-01-22 Rca Corporation Programmable logic gates and networks

Also Published As

Publication number Publication date
US4091293A (en) 1978-05-23

Similar Documents

Publication Publication Date Title
DE2659199A1 (de) Logische majoritaetsentscheidungsschaltung
DE112016001160B4 (de) Kompaktes ReRAM-basiertes FPGA
DE112005003742B9 (de) LVDS-Treiber mit Pre-Emphasis
DE4326134B4 (de) Eingangswechseldetektorschaltung
DE69413478T2 (de) Inverter mit Verzögerungselement mit variabler Impedanz
DE4041426C2 (de)
DE1011181B (de) Matrix-Schaltung
DE3880239T2 (de) Verstärkerschaltung die eine Lastschaltung enthält.
DE2510604C2 (de) Integrierte Digitalschaltung
DE3784285T2 (de) Integrierte komplementaere mos-schaltung.
DE2309080C3 (de) Binäruntersetzerstufe
DE4017617C2 (de) Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche
DE2140305B2 (de) Statisches Schieberegister
DE3232843C2 (de) MOS-Logikschaltung
DE69132064T2 (de) Trommelverschieber
EP0203535B1 (de) Verfahren zur Simulation eines Fehlers in einer logischen Schaltung und Schaltungsanordnung zur Durchführung desselben
DE69001669T2 (de) Gegen rauschen geschuetzter schwellwertdetektor.
DE2525690C3 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE2509732B2 (de) Schaltungsanordnung zur Korrelation zweier Gruppen paralleler Binärsignale
DE1287128B (de) Logische Schaltung mit mehreren Stromlenkgattern
DE19503036C1 (de) Differenzverstärker
DE3026361C2 (de)
DE19501707C1 (de) Elektrisches Bauelement und Verfahren zum Abgleichen der inneren Laufzeit eines solchen elektrischen Bauelements
DE69010126T2 (de) Integrierte, programmierbare Logikanordnung.
DE69112476T2 (de) Integrierter Halbleiterschaltkreis.

Legal Events

Date Code Title Description
OHW Rejection