DE2656133A1 - Verfahren und vorrichtung zur erzeugung einer zu hoeheren werten hin regelbaren aenderung von signalpegeln in einem puls-code-modulations-system - Google Patents

Verfahren und vorrichtung zur erzeugung einer zu hoeheren werten hin regelbaren aenderung von signalpegeln in einem puls-code-modulations-system

Info

Publication number
DE2656133A1
DE2656133A1 DE19762656133 DE2656133A DE2656133A1 DE 2656133 A1 DE2656133 A1 DE 2656133A1 DE 19762656133 DE19762656133 DE 19762656133 DE 2656133 A DE2656133 A DE 2656133A DE 2656133 A1 DE2656133 A1 DE 2656133A1
Authority
DE
Germany
Prior art keywords
memory
word
coded
words
signal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762656133
Other languages
English (en)
Inventor
Ernst August Munter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks Ltd
Original Assignee
Northern Telecom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northern Telecom Ltd filed Critical Northern Telecom Ltd
Publication of DE2656133A1 publication Critical patent/DE2656133A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/0054—Attenuators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/035—Reduction of table size
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/002—Control of digital or coded signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
    • H04B14/046—Systems or methods for reducing noise or bandwidth
    • H04B14/048—Non linear compression or expansion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2101/00—Indexing scheme relating to the type of digital function generated
    • G06F2101/10—Logarithmic or exponential functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2101/00—Indexing scheme relating to the type of digital function generated
    • G06F2101/16—PCM companding functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

PATENTANWÄLTE
MANITZ, FINSTERWALD & GRÄMKOW
München, den 10.12.76 P/ri - N 2104
Northern Telecom Limited
1600 Dorchester Boulevard, West,
Montreal, Quebec, Ganada
Verfahren und Vorrichtung zur Erzeugung einer zu höheren Werten hin regelbaren Änderung von Signalpegeln in einem Puls-Code-Modulations-System
Die Erfindung bezieht sich allgemein auf Puls-Oode-Modulations-Systeme und insbesondere auf ein Verfahren und eine Schaltungsanordnung, um in PCM-Systemen eine inkrementale bzw. von einer Zunahme herrührende Änderung der Signalpegel zu erhalten.
In konventionellen Kommunikationssystemen wie beispielsweise im Telefonsystem ist es oft notwendig, den Signalpegel zu ändern, um ihn an signalverarbeitende Geräte anzupassen. Eine Fülle von Analogschaltungen ist entwickelt worden, um diese Funktion auszuführen.
709825/0751
• G-
Jedoch, benützen gegenwärtig entwickelte Kommunikationssysteme Digital-Codier-Techniken, wie die Puls-Code-Modulation (PCM). Bei dieser Technik werden Analog-Signale nach bestimmten Codier-Gesetzen, wie der 15-Segment-Form, bezeichnet als "/^-Gesetz", und der 13-Segment-Form, die "Α-Gesetz" genannt wird, in binäre Wörter codiert. In einigen Systemen wird eine SignalabSchwächung dadurch erreicht, daß zuerst die binäre Information in eine analoge Information decodiert, diese als analoge Information weiterverarbeitet und die analoge Information schließlich in binäre Daten codiert wird. Bei einer anderen Methode benützt man Digital-Schaltungen, die entsprechend einem mathematischen Algorithmus entwickelt wurden, um so die Digital-Verarbeitung des binären Codes zu erreichen. Dieser Schaltungstyp wird in folgenden Artikeln diskutiert: 1) IEEE Transactions on Communication Technology, "Vol. Com-19, No. 6, Dezember 1971, Seiten 1076-1087, und 2) IEEE Transactions on Communication Technology, Vol. Com-19, No. 3, Jue 1971, Seiten 315-319.
Die Überlegungen für den Bau von Digital-Abschwächern für PCM-Signale stützen sich auf die Dynamik regelnde Struktur des Codes. Sie benützen entweder eine Expansion-Abschwächung-Kompressions-Schaltung oder eine Rekursiv-Schaltung mit irgendeinem Algorithmus, um aus dem eingegebenen PCM-Signal ein abgeschwächtes PCM-Ausgangssignal zu erzeugen. Wird ein Abschwächer für drei Dezibel benötigt, dann wird nach irgendeinem Algorithmus eine Schaltung für die geforderte Abschwächung entwickelt, und wenn ein Abschwächer für sechs Dezibel gebraucht wird, dann muß eine zweite Schaltung entwickelt werden, um diese Forderung zu erfüllen.
Wie in den oben erwähnten Literaturstellen gezeigt wird, neigen die für die Digital-Abschwächung binär codierter Signale entwickelten Signale dazu, sowohl ziemlich komplex zu sein als auch an anderen Nachteilen zu leiden. Beispielsweise muß für jeden gewünschten Abschwächungswert gewöhnlich eine neue Schaltung entwickelt werden. Da die Schaltungen so komplex sind, werden sie
709825/0751
gewöhnlich als integrierte Schaltungen gebaut. Dabei wird eine Vielfalt von Integrationstechniken benutzt, wodurch die Schaltungen sehr teuer werden, oder sie werden aus diskreten integrierten Schaltungen, wie Gattern und Flip-Flops, hergestellt, wodurch sie gewöhnlich relativ viel Platz brauchen.
Im Gegensatz dazu kann die schaltungsanordnung nach der Erfindung mit sehr wenigen, handelsüblichen integrierten Schaltungen gebaut werden. Zusätzlich ermöglicht die Erfindung eine zu höheren Werten hin einstellbare Änderung der PCM-Signalpegel.
Durch die Erfindung wird eine Schaltungsanordnung geschaffen, die eine zu höheren Werten hin regelbaren Änderung der Signalpegel in einem Puls-Code-Modulations-System ermöglicht, wobei Analog-Signalpegel durch binäre Wörter dargestellt werden, die nach einem bestimmten Codiergesetz codiert werden und wodurch sich eine Möglichkeit von 2 codierten Wörtern für Signale jeder Polarität ergibt. Ferner ist eine mit Speicherwerten geladene Speichervorrichtung vorhanden, die wenigstens eine Speicherkapazität von 2 Speicherwörtern besitzt, von denen ein jedes jeweils einem der codierten Worte entspricht und jedes Speicherwort eine Signalpegel-Änderung von X dB gegenüber seinem entsprechenden codierten Wort darstellt. Des weiteren ist eine Interface- oder Zwischenstufen- Schaltung vorhanden, die wenigstens η Speicherstellen besitzt und an den Eingang der Speichervorrichtung angeschlossen ist. Schließlich ist eine Kontrollschaltung vorhanden, um die Interface-Schaltung mit einem der codierten Wörter zu beladen und um zu bewirken, daß die Speichervorrichtung an dem Speicherplatz adressiert wird, der durch das codierte Wort definiert ist. Die Kontrollschaltung umfaßt ferner eine Vorrichtung, die gewährleistet, daß dies eine · der codierten Wörter M mal durch die Speichervorrichtung zirkuliert, wobei M eine vorbestimmte Zahl ist, die erste Speicheradresse durch dieses eine der codierten Wörter definiert ist und jede folgende Adresse durch das Speicherwort definiert ist, das im
709825/07S1
vorhergehenden Speicherzyklus aus dem Speicher ausgelesen wurde, und so das Ausgangssignal der Schaltung schließlich ein codiertes Wort ist, das einer Signalpegel-Änderung von MX dB gegenüber diesem einen der codierten Wörter entspricht.
Die Erfindung umfaßt auch ein Verfahren zur Erzielung einer nach höheren Werten hin regelbaren Änderung der PCM-Signalpegel unter Verwendung der beschriebenen Vorrichtung.
Die Erfindung schafft eine einfache und genaue Schaltung und ein einfaches und genaues Verfahren, um ein PCM-Signal auf einen beliebigen Wert abzuschwächen oder zu verstärken, wobei jede Größe einer bestimmten Anzahl von vorbestimmten Abschwächungs- oder Verstärkungseinheiten entspricht.
Eine mögliche Ausführung dieser Erfindung wird nun unter Bezugnahme auf die Zeichnung beschrieben, die einen Digital-Abschwächer nach der Erfindung zeigt.
In der folgenden Diskussion wird die Erfindung unter Benutzung eines PCM-Signals beschrieben, bei dem jedes codierte Wort (Probeentnahme) aus acht Bits besteht, wobei sieben Bits den Signalpegel und ein Bit die Polarität des Signals kennzeichnen (Vorzeichenbit). Es sei darauf hingewiesen, daß die Erfindung auch für nach anderen Gesetzen codierte POM-Signale angewendet werden kann.
Die Interface-Schaltung 10 nach der Zeichnung besitzt einen Eingang für den Empfang eines in Serie laufenden PCM-Eingangs-Signals und einen Ausgang für die Abgabe eines in Serie laufenden PCM-Ausgangs-Signals. Die Interface-Schaltung 10 kann ein im Handel erhältliches Schieberegister sein, das geeignet ist, eine Serien-Parallel- und Parallel-Serien-Datenumwandlung auszuführen oder sie kann aus einer speziellen Schieberegistermatrix bestehen, wie sie zum Beispiel im Kanadischen Patent 9^9 208 be-
709825/.0 751
schrieben ist. Der Ausgang der Interface-Schaltung 10 ist an eine Daten-Speichervorrichtung 11 über die Leitungen A1 bis A7 angeschlossen. Die Leitung S für das Vorzeichenbit ist mit dem Eingang DO der Interface-Schaltung 10 rückverbunden. Die Speichervorrichtung kann ein handelsüblicher reiner Lese-Speicher (EOM) sein, der eine Speicherkapazität von 2n Wörtern besitzt, wobei jedes Wort aus η Bits besteht. In der eben beschriebenen Ausführung muß der Speicher deshalb eine Kapazität von 2 oder 128 Wörtern oder 128 χ 7 gleich 896 Bits besitzen.
An den Ausgang der Speichervorrichtung 11 ist ein Ausgaberegister 12 angeschlossen, das in manchen Fällen ein integrierter Bestandteil eines ROM-Moduls sein kann. Das Ausgaberegister 12 hat die Aufgabe, die an deojSpeichervorrichtung 11 herausgelesene Information zu speichern. Deshalb ist der Einbau dieses Registers nicht notwendig, solange dessen Funktion von der Interface-Schaltung 10 übernommen werden kann. Die Ausgänge des Registers 12 sind jeweils an die parallelen Eingänge D1 bis D7 der Interface-Schaltung 10 über die Leitungen C1 bis G7 angeschlossen. Die eben beschriebene Abschwächerschaltung wird durch die Kontrollschaltung 13 gesteuert, die in einem PCM-System ein Bestandteil der zentralen Verarbeitungseinheit oder des zentralen Steuergeräts wäre. Die Funktion der Kontrollschaltung 13 besteht darin, Zeit- und Funktionssignale, Serien-Parallel-Mode-Steuersignale und Speicher-Kontrollsignale abzugeben. In diesem besonderen Fall kann die Kontrollschaltung einen Zähler 14 besitzen, dessen Funktion aus der folgenden Beschreibung der Arbeitsweise des Abschwächers ersichtlich wird.
Beschreibung der Arbeitsweise des Abschwächers
Der Digital-Abschwächer nach der Erfindung basiert auf der Überlegung, daß für jedes mögliche codierte Eingabewort ein spezieller Ausgabecode abgeleitet werden muß. Unverändert bleibt das Vorzeichenbit, das von der verbleibenden Sieben-Bit-Kombination
709825/0751
'40-
des codierten Eingabewortes abgetrennt wird. Diese Kombination wird für das codierte Ausgabewort in eine andere Sieben-Bit-Kombination umgearbeitet. Dies kann realisiert werden, indem eine UITD-ODER-Matrix benützt wird, das Eingabewort erschöpfend decodiert wird und die Produkttenne rekombiniert werden, um für jedes codierte Eingabewort das richtige kodierte Ausgabewort zu liefern. Es ist augenscheinlich, daß diese Matrix programmiert werden kann, um jede beliebige Code-Zuordnung bereitzustellen; folgerichtig kann diese Matrix so programmiert werden, daß sie exakt die Eingabe-Ausgabe-Zuordnung, die man durch irgendwelche Abschwächer-Schaltungen erhält, simuliert. Der Anwendungsbereich der Matrix ist jedoch nicht beschränkt auf ein die Dynamik regelndes Gesetz, das irgend eine spezielle Charakteristik besitzt, beispielsweise eine aus linearen Segmenten zusammengesetzte Charakteristik. Die Matrix kann genau so gut derart programmiert werden, daß sie auch auf der Grundlage kontinuierlicher Gesetze arbeitet.
Eine programmierbare UND-ODER-Matrix, wie sie oben beschrieben wurde, ist als ROM- oder auch programmierbarer ROM-Speicher käuflich zu erwerben. Der Speicher wird mit 2n Speicherwörtern beladen, von denen jedes eine Adresse besitzt, die sich genau auf eines der beim Eingangsanschluß der Interface-Schaltung 1o erscheinenden PCM-Wörter bezieht. Jedes der Speicherwörter stellt eine Signalpegel-Abschwächung von X dB gegenüber seiner zugehörigen Adresse dar. Dieje Speicherwörter können unter Benutzung bekannter Techniken mathematisch hergeleitet werden. Diese Techniken sinc|in folgender Literaturstelle beschrieben: Recommandation G. 711, PCM of Yoicefreguencies, pp 372 - 377, Vol. III-2 of the Green Book-Line Transmission, Fifth Plenary Assembly, Geneva 4—15 December 1972, published by the International Telecommunications Union - 1973· Beachtet man diese Kriterien, dann ist es möglich, ein codiertes Wort herzuleiten, das eine Signalpegel-AbSchwächung um X dB gegenüber einem andern PCM-codierten Wort besitzt. Deshalb ist es für ein die Dynamik
709825/0751
regelndes PGM-Gesetz, das 2n Wörter für die Signal-Codierung jeder Pluralität benützt (z.B. mu-Gesetz), möglich, ein PCM-codiertes Wort herzuleiten, das einer Signalpegel-Abschwächung von Σ dB gegenüber dem Originalwort entspricht. Natürlich besitzt das hergeleitete Wort das gleiche Vorzeichenbit. Die folgende Tabelle zeigt beispielsweise für eine PCM-Serie von Worten, die nach dem mu-255-Gesetz codiert wurden, die Zuordnung zwischen den ursprünglichen und den um drei Dezibel abgeschwächten Worten.
CODIERTES
EINGABEWORT		 CODIERTES
AUSGABEWORT
( - 3-0 dB)		 CODIERTES
EINGABEWORT		 CODIERTES
AUSGABEWORT
( - 3.0 dB)
O O 13 9
1 1 14 10
2 1 15 11
3 (V) 16 12
4 3 17 13
5 4 18 15
6 4 19 16
7 5 20 16
8 6 21 17
9 6 22 18
10 7 23 19
11 8 24 19
12 8 25 20
26 21 55 49
27 21 56 49
28 22 57 50
29 23 58 51
30 24 59 52
31 24 60 52
32 25 61 53
33 27 62 54
34 28 63 54
709825/0751
- jg -
CODIERTES
EINGABEWORT		 CODIERTES
AÜSGABEWORT
( - 3.0 dB)		 70982B CODIERTES
EINGABEWORT		 CODIERTES
AÜSGABEWORT
( - 3.0 dB)
35 30 64 55
36 31 65 57
37 32 66 58
38 33 67 60
39 33 68 61
40 34 69 63
41 35 70 64
42 35 71 64
43 36 72 65
44 37 73 66
45 38 74 67
46 38 75 67
47 39 76 68
48 40 77 69
49 41 78 69
50 43 79 70
51 44 80 71
52 46 81 73
53 47 82 74
54 48 83 75
84 77 106 98
85 78 107 99
86 79 108 100
87 80 109 100
88 81 110 101
89 82 111 102
90 82 112 103
91 83 113 104
92 84 114 106
93 85 115 107
94 85 116 109
95 86 117 110
/0751
CODIERTES
EINGABEWORT		 CODIERTES
AUSGABEWORT
( - 3.0 dB)		 CODIERTES
EINGABEWORT		 CODIERTES
AUSGABEWORT
( - 3-0 dB)
96 87 118 111
97 88 119 112
98 90 120 113
99 91 121 114
100 93 122 114
101 94 123 115
102 95 124 116
103 96 125 116
104 97 126 117
105 98 127 118
Bei der Ausführung der Erfindung, wie sie in der Zeichnung dargestellt ist, würde die Speichervorrichtung 11 mit den PCM-codierten Wörtern beladen werden, die in obiger Tabelle mit CODIERTES AUSGABEWORT ( - 3-0 dB) gekennzeichnet sind. Die Arbeitsweise der Schaltung kann beschrieben werden, indem man den Weg eines Signals durch den Abschwächer verfolgt. Angenommen, es erscheint am Eingangs-Anschluß der Interface-Schaltung 10 ein in Serie laufendes PCM-Signal, das dem codierten Eingabewort 31 entspricht und das um neun Dezibel abgeschwächt werden soll. Als Reaktion auf diese Forderung schaltet die Kontrollschaltung 13 den Zähler 14 auf die Zahl drei und schickt der Interface-Schaltung 10 ein Serien-Parallel-Mode-Kontrollsignal, damit das in Serie laufende codierte Eingabewort in parallele Form umgewandelt wird. Die (ohne Vorzeichenbit) sieben Bits umfassende Gruppe des codierten Eingabeworts 31 erscheint auf den Leitungen A1 bis A7 und dient als Adresse für das Speicherwort 31 des Speichers 11. Das Speicherwort an der Adresse 31 wird aus dem Speicher 11 heraus in das Ausgeberegister 12 eingelesen. Dieses Wort entspricht dem PCM-codierten Wort 24 und stellt eine Signalpegel-Abschwächung von drei Dezibel gegenüber dem eingegebenen codierten Wort 31 dar. Das codierte Wort wird
709825/0751
dann über die Leitungen S und C1 bis C7 zu den parallelen Eingängen DO bis D? der Interface-Schaltung 10 gebracht. Es sei bemerkt, daß es leicht zu machen ist, daß das Vorzeichenbit den Speicher überbrückt bzw. am Speicher vorbeigeführt wird, da es unverändert bleibt, wenn ein Signal abgeschwächt wird. Die Kontrollschaltung verringert jetzt den Zähler 14 um eine Einheit und gibt ein Kontrollsignal heraus, um den Abschwächungsprozess zu wiederholen. Nur dieses Hai entspricht die Speicheradresse dem codierten Wort 24 und das Ausgabewort des Speichers dem Wort 19- Beim dritten Durchgang durch den Abschwächer heißt die Speicheradresse 19 und das codierte Ausgabewort 16. Nach diesem Durchgang reduziert die Kontrollschaltung den Zähler auf Null und bewirkt, daß das bei den Eingängen DO bis D? erscheinende Wort in paralleler Form in die Interface-Schaltung eingegeben und seriell an dessen Ausgangsanschluß abgegeben wird. Da das eingegebene codierte Wort 31 dreimal durch den Abschwächer zirkulierte, erhält man so ein codiertes Wort 16, das einer Signalpegel-Abschwächung von neun Dezibel gegenüber dem Eingangswort 31 entspricht.
Wenn also der Speicher mit codierten Wörtern beladen ist, die eine Signalpegel—Abschwächung von X dB gegenüber dem eingegebenen codierten Wort darstellen, dann benötigt man M Zyklen durch den Abschwächer, um eine Signalpegel-Abschwächung von MX dB zu erreichen.
Es ist zu beachten, daß auch die Verstärkung eines PCM-Signals mit demselben Gerät und derselben Methode ausgeführt werden kann. In diesem Fall wird der Speicher mit codierten Wörtern beladen, die gegenüber dem eingegebenen codierten Wort einer Verstärkung von X dB entsprechen. M Zyklen durch den Speicher ergeben dann ein Ausgabesignal, das einer Verstärkung von MX dB gegenüber dem eingegebenen codierten Wort entspricht.
709825/0751
So stellen Verfahren und Vorrichtung nach der Erfindung einen Digital-Abschwächer oder -Verstärker dar, der einfach, vielseitig und wirtschaftlich ist, und der unter Verwendung handelsüblicher elektronischer Einzelteile gebaut werden kann. Zusätzlich kann mit einer einzigen Schaltung gemäß der Erfindung die Forderung nach einem großen Verstärkungs- oder Abschwächungsbereich erfüllt werden, wenn der vorbestimmte Signalpegel-Änderungsschritt, der in den Speicher einprogrammiert werden muß, sorgfältig ausgewählt wird.
- Patentansprüche -
709825/0751
/6
Leerseite

Claims (1)

  1. Patentansprüche
    ν· Verfahren zur Erzeugung einer zu höheren Werten hin regelbaren Änderung von Signalpegeln in einem Puls-Code-Modulations-System, bei dem Analog-Signal-Pegel nach einem bestimmten Codiergesetz als binäre Wörter dargestellt werden, wobei sich eine Möglichkeit von 2 codierten Wörtern für Signale jeder Polarität ergibt, dadurch gekennzeichnet ,
    - daß eine Speichervorrichtung (11) mit einer Speicherkapazität von wenigstens 2n Speicherwörtern vorgesehen ist, von denen jedes eine Adresse besitzt, die jeweils einem der codierten Wörter zugeordnet ist und ein jedes der Speicherwörter eine Signalpegel-Änderung von X dB gegenüber ssinem codierten Wort darstellt,
    - daß die Speichervorrichtung (11) mit einem der codierten Wörter adressiert wird,
    - und daß dieses eine der codierten Wörter durch die Speichervorrichtung (11) M mal zirkuliert, wobei M eine vorbestimmte Zahl ist, daß die erste Speicheradresse durch dieses codierte Wort definiert und in den folgenden Speicherzyklen jede Adresse durch das Speicherwort definiert wird, das im vorhergehenden Zyklus aus der Speichervorrichtung (11) herausgelesen wurde, und daß das Ausgabesignal der Schaltung schließlich ein codiertes Wort ist, das einer Signalpegel-Varation von MX dB gegenüber diesem einen codierten Wort entspricht.
    2. Schaltungsanordnung zur Erzeugung einer zu höheren Werten hin regelbarer Änderung der Signalpegel in einem Puis-Code-Modulations-System, in dem Analog-Signalpegel als binäre
    709825/0751
    Wörter dargestellt werden, die nach einem, "bestimmten Codier-Gesetz codiert werden, wodurch sich eine Möglichkeit von 2n codierten Wörtern für Signale jeder Polarität ergibt, gekennzeichnet durch
    - eine Speichervorrichtung (11), die eine Speicherkapazität von wenigstens 2 Speicherwörtern besitzt, von denen jedes eine Adresse hat, die jeweils einem der codierten Wörter zugeordnet ist und ein jedes der Speicheritförter eine Signalpegel-lnderung von X dB gegenüber seinem codierten Wort darstellt,
    - eine Interface-Schaltung (10) zur selektiven Eingabe von in Serie und parallel vorliegenden Daten anspricht und zur selektiven Ausgabe von in Serie und parallel vorliegenden Daten, wobei deren parallele Eingänge (DO- D7) an die Ausgänge der Speichervorrichtung angeschlossen sind,
    - eine Kontrollschaltung (13) 5 um die Interface-Schaltung mit einem der codierten Wörter zu beladen und um zu bewirken, daß die Speichervorrichtung (11) an dem Speicherplatz adressiert wird, der durch das codierte Wort definiert ist, sowie
    - eine Kontrollschaltung (13), die eine Vorrichtung (14) besitzt, um dieses eine der codierten Wörter über die Interface-Schaltung (10) M mal durch die Speichervorrichtung en zu zirkulieren, wobei M eine vorbestimmte Zahl ist und im ersten Zyklus die Speicheradresse durch dieses eine der codierten Wörter und jede folgende Adresse durch das Speicherwort definiert ist, das im vorhergehenden Speicherzyklus aus dem Speicher herausgelesen wurde, und wobei das Ausgangssignal der Schaltung schließlich ein codiertes Wort ist, das einer Signalpegel-Änderung von MK dB gegenüber diesem einender codierten Wörter entspricht.
    3· Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet ,
    - daß die Speichervorrichtung (11) ein reiner Lese-Speicher ist.
    709825/07S1
    '4-, Schaltungsanordnung zur Erzeugung einer nach höheren Werten hin regelbaren Änderung der Signalpegel in einem Puls-Code-Modulations-System, in dem Analog-Signalpegel nach einem bestimmten Codiergesetz als binäre Wörter dargestellt werden und wodurch sich eine Möglichkeit von 2n codierten Wörtern für Signale jeder Polarität ergibt, gekennzeichnet durch
    - eine Speichervorrichtung (11), die eine Speicherkapazität von wenigstens 2n Speicherwörtern besitzt, von denen ein jedes eine Adresse hat, die jeweils einem der codierten Wörter zugeordnet ist und von denen jedes einer Signalpegel-Änderung von X dB gegenüber seinem codierten Wort entspricht,
    - eine Interface-Schaltung (10), die wenigstens η Speicherplätze besitzt,
    - eine Kontrollschaltung (13)? um die Interface-Schaltung (10) mit einem der codierten Wörter zu beladen und um zu bewirken, daß die Speichervorrichtung (11) an dem vom codierten Wort definierten Speicherplatz adressiert wird, sowie
    - eine Speichervorrichtung (12), um ein erstes Speicherwort zu speichern, und zwar das Speicherwort, das an der durch das codierte Wort definierten Speicheradresse lokalisiert ist, wobei die Ausgänge (C1-C7) der Speichervorrichtung (12) mit den Eingängen der Interface-Schaltung (10) verbunden sind und in der Kontroll- bzw. Steuerschaltung (13) eine Vorrichtung vorhanden ist, die bewirkt, daß die Interface-Schaltung (10) mit dem ersten Speicherwort beladen wird, wodurch das erste Speicherwort als Adresse für ein zweites Speicherwort dient, welches einer Signalpegel-Änderung von X dB gegenüber dem ersten Speicherwort und 2X dB gegenüber diesem einen codierten Wort entspricht.
    5- Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet ,
    - daß eine Zählvorrichtung (14) vorhanden ist, die auf Signale der Kontrollvorrichtung (13) anspricht, um zu bewirken, daß dieses eine der codierten Wörter M mal durch die Speichervor-
    709825/0761
    um, m&
    Vf-
    richtung (11) zirkulieren muß, wobei M eine bestimmte Anzahl ist, und wobei das ausgegebene Speicherwort eine Signalpegel-Änderung von MX dB gegenüber diesem einen der codierten Wörter darstellt.
    6. Schaltungsanordnung nach Anspruch 4-, dadurch gekennzeichnet ,
    - daß die Interface-Schaltung (10) eine Register-Matrix ist, die geeignet ist, in Serie und parallel laufende Daten selektiv einzugeben und selektiv in Serie und parallel laufen de Daten als Antwort auf Signale der Kontrollschaltung (13) auszugeben.
    7. Schaltungsanordnung nach Anspruch A-, dadurch gekennzeichnet,
    - daß die Speichervorrichtung (11) ein reiner Lese-Speicher ist.
    709825/0751
DE19762656133 1975-12-11 1976-12-10 Verfahren und vorrichtung zur erzeugung einer zu hoeheren werten hin regelbaren aenderung von signalpegeln in einem puls-code-modulations-system Withdrawn DE2656133A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CA241,572A CA1021879A (en) 1975-12-11 1975-12-11 Incrementally adjustable digital attenuator/amplifier

Publications (1)

Publication Number Publication Date
DE2656133A1 true DE2656133A1 (de) 1977-06-23

Family

ID=4104728

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762656133 Withdrawn DE2656133A1 (de) 1975-12-11 1976-12-10 Verfahren und vorrichtung zur erzeugung einer zu hoeheren werten hin regelbaren aenderung von signalpegeln in einem puls-code-modulations-system

Country Status (8)

Country Link
US (1) US4021652A (de)
JP (1) JPS5272149A (de)
CA (1) CA1021879A (de)
DE (1) DE2656133A1 (de)
FR (1) FR2335101A1 (de)
GB (1) GB1543830A (de)
NL (1) NL7613479A (de)
SE (1) SE414257B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3013239A1 (de) * 1979-05-21 1980-11-27 Siemens Ag Einstellbares daempfungsglied fuer eine digitale fernmelde-, insbesondere fernsprechvermittlungsanlage

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2445671A1 (fr) * 1978-12-28 1980-07-25 Maitre Xavier Systeme de transmission, par l'intermediaire d'un canal numerique, de signaux telephoniques multiplexes par repartition en frequence
US4367456A (en) * 1979-03-09 1983-01-04 Northern Telecom Limited PCM and PAM Conversion circuit including signal level variation on the PCM portion of the circuit
US4470125A (en) * 1981-11-09 1984-09-04 Rca Corporation Multiplier for digital video signals using a cascade of signal-selectable memories
US4447826A (en) * 1982-03-18 1984-05-08 Rca Corporation Digital television receiver automatic chroma control system
US4604723A (en) * 1983-10-17 1986-08-05 Sanders Associates, Inc. Bit-slice adder circuit
FR2615336A1 (fr) * 1987-05-12 1988-11-18 Thomson Csf Attenuateur pour signal numerique et modulateur utilisant un tel attenuateur
US6381266B1 (en) * 1998-09-30 2002-04-30 Conexant Systems, Inc. Method and apparatus for identifying the encoding type of a central office codec

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3662347A (en) * 1970-03-11 1972-05-09 North American Rockwell Signal compression and expansion system using a memory
US3688097A (en) * 1970-05-20 1972-08-29 Bell Telephone Labor Inc Digital attenuator for non-linear pulse code modulation signals
BE792988A (fr) * 1971-12-22 1973-04-16 Western Electric Co Dispositif numerique

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3013239A1 (de) * 1979-05-21 1980-11-27 Siemens Ag Einstellbares daempfungsglied fuer eine digitale fernmelde-, insbesondere fernsprechvermittlungsanlage

Also Published As

Publication number Publication date
SE7613872L (sv) 1977-06-12
FR2335101A1 (fr) 1977-07-08
CA1021879A (en) 1977-11-29
SE414257B (sv) 1980-07-14
NL7613479A (nl) 1977-06-14
JPS5272149A (en) 1977-06-16
GB1543830A (en) 1979-04-11
US4021652A (en) 1977-05-03

Similar Documents

Publication Publication Date Title
DE2751097C2 (de) Schaltungsanordnung zum Erzeugen eines Kennsignals
EP0046499B1 (de) Schieberegister für Prüf- und Test-Zwecke
DE2159108A1 (de) Anordnung zur Erzeugung zyklischer Redundanzprüfzeichen
DE2457312A1 (de) Datenbehandlungseinrichtung mit einem feldwaehler
DE2256135C3 (de) Verfahren zum Prüfen von monolithisch integrierten Halbleiterschaltungen
DE19709210A1 (de) RAM-Speicherschaltung
DE2656133A1 (de) Verfahren und vorrichtung zur erzeugung einer zu hoeheren werten hin regelbaren aenderung von signalpegeln in einem puls-code-modulations-system
DE2900586A1 (de) Anordnung zum decodieren von codewoertern variabler laenge
DE3113189C2 (de) Vorrichtung zur Umsetzung von digitalen Zeichencodes, die von einem Datenverarbeitungssystem empfangen oder geliefert werden
DE1964345C3 (de) Aufbau eines Digital-Festwertspelchers zur Verminderung der Anzahl der Treiberstufen
DE1250489B (de) I Schaltungsanordnung zur Einspei cherung von Leerstellen-Kennworten in einen assoziativen Speicher
DE2233164B2 (de) Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern
EP0057753B1 (de) Verfahren zur Umwandlung linear codierter PCM-Worte in nichtlinear codierte PCM-Worte und umgekehrt nichtlinear codierter PCM-Worte in linear codierte PCM-Worte gemäss einer dem A-Gesetz gehorchenden 13-Segment-Kennlinie
DE1805623B2 (de) Prüfeinrichtung für Selbstwählämter mit zentraler elektronischer Steuerung durch einen Rechner
DE2527236A1 (de) Informationsuebertragungssystem
EP0379625B1 (de) Verfahren zur Behandlung von paritätsüberwachbaren Binärcodeworten, die im Zuge ihrer Übertragung eine digitale Dämpfung und/oder Codekonvertierung erfahren
DE1225233B (de) Codierungsanordnung mit nichtlinearer Quantisierungskennlinie
DE1524156A1 (de) Elektronische Recheneinrichtung
DE60214026T2 (de) Ovsf-codeerzeugung
DE3104528A1 (de) Verfahren zur umwandlung linear codierter pcm-worte in nichtlinear codierte pcm-worte und umgekehrt
DE1172453B (de) Codewandler zur Umsetzung von Informationszeichen binaer-dezimaler Darstellung in Informationszeichen binaerer Darstellung
DE1537452A1 (de) Verfahren zur Erzeugung von Synchronisierzeichen
DE3942150C2 (de) Verfahren und Schaltungsanordnung zur Datensicherung in Speichereinheiten
DE2503102A1 (de) Ansteuerschaltung fuer koppelpunkte
DE1574603A1 (de) Binaere Addierschaltung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee