DE2654070A1 - Anordnung zum einschreiben in einen und auslesen aus einem pufferspeicher - Google Patents

Anordnung zum einschreiben in einen und auslesen aus einem pufferspeicher

Info

Publication number
DE2654070A1
DE2654070A1 DE19762654070 DE2654070A DE2654070A1 DE 2654070 A1 DE2654070 A1 DE 2654070A1 DE 19762654070 DE19762654070 DE 19762654070 DE 2654070 A DE2654070 A DE 2654070A DE 2654070 A1 DE2654070 A1 DE 2654070A1
Authority
DE
Germany
Prior art keywords
frequency
phase discriminator
input
output
frequency divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762654070
Other languages
English (en)
Other versions
DE2654070B2 (de
DE2654070C3 (de
Inventor
Horst Dipl Ing Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762654070 priority Critical patent/DE2654070C3/de
Publication of DE2654070A1 publication Critical patent/DE2654070A1/de
Publication of DE2654070B2 publication Critical patent/DE2654070B2/de
Application granted granted Critical
Publication of DE2654070C3 publication Critical patent/DE2654070C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
    • H04L13/02Details not particular to receiver or transmitter
    • H04L13/08Intermediate storage means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/06Indexing scheme relating to groups G06F5/06 - G06F5/16
    • G06F2205/061Adapt frequency, i.e. clock frequency at one side is adapted to clock frequency, or average clock frequency, at the other side; Not pulse stuffing only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • Anordnung zum Einschreiben in einen und Auslesen aus einem
  • Pufferspeicher Die Erfindung betrifft eine Anordnung zum Einschreiben von Impulsfolgen mit gleichmäßiger oder sich ändernder Bitfolgefrequenz in einen Pufferspeicher in einem Nachrichtenübertragungssystem und zum Auslesen von Impulsfolgen mit gleichmäßiger oder sich ändernder Bitfolgefrequenz aus diesem Pufferspeicher mit einem ersten Frequenzteiler für eine Einschreib-Adressierung, mit einem zweiten Frequenzteiler für eine Auslese-Adressierung, mit einem ersten Phasendiskriminator zum Vergleich der Frequenzen der letzten Frequenzteilerstufen und mit einer einen gleichspannungsgesteuerten Oszillator enthaltenden Frequenznachziehschaltung für die Auslesetaktfrequenz.
  • Eine derartige Anordnung ist in der Druckschrift "PCM-Technik", Kurzaufsätze über den Inhalt von Vorträgen der NTG-Fachtagung in München vom 11. bis 14.10.71, VDE-Verlag GmbH Berlin 12, Bismarokstr. 33, Seiten 54 und 55 angesprochen. Frequenznachziehschaltungen sind beispielsweise in der Zeitschrift "The Bell System Technical Journal", März 1962, Seiten 559 bis 601 beschrieben.
  • In ein digitales Nachrichtensignal können bei Erhöhen der Taktfrequenz um einen konstanten Betrag zusätzliche Informationen eingeblendet werden oder es kann aus einem derart zusammengesetzten Signal das Nachrichtensignal wieder entnommen werden. Um die Lücken für die Zusatzinformation zu schaffen, oder um diese wieder zu beseitigen, sind Pufferspeicher erforderlich. Dabei tritt das Problem auf, daß der Einschreib- und der Auslesetakt des Pufferspeichers phasenmäßig derart zueinander stehen müssen, daß keine Information verloren gehen kann.
  • Aufgabe der Erfindung ist es, den Aufwand an Frequenzteilern und Einrichtungen für die richtige Phasenzuordnung der Einschreib- und Auslesetakte niedrig zu halten.
  • Ausgehend von einer Anordnung der einleitend geschilderten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß ein erster Tiefpaß vorgesehen ist, der dem ersten Phasendiskriminator nachgeschaltet ist und eine erste geglättete Ausgangsspannung abgibt, und daß ein Differenzverstärker vorgesehen ist, dessen erster Eingang mit dem Ausgang des ersten Tiefpasses, dessen zweiter Eingang mit einer Referenzspannungsquelle und dessen Ausgang mit dem Steuereingang des gleichspannungsgesteuerten Oszillators verbunden ist.
  • Für eine Anordnung mit digitalen Frequenzteilern und einem digitalen ersten Phasendiskriminator ist es vorteilhaft, wenn als Referenzspannungsquelle ein zweiter digitaler Phasenvergleicher, dessen erster Eingang mit dem Ausgang einer der beiden letzten Frequenzteilerstufen und dessen zweiter Eingang mit einer Quelle für einen Pegel "O" oder "1" verbunden sind, und ein zweiter Tiefpaß vorgesehen sind, der dem zweiten Phasendiskriminator nachgeschaltet ist und eine zweite geglättete Ausgangsspannung als Referenzspannung abgibt.
  • Gilt es, ein an ein Taktraster gebundenes Signal in einem anderen Taktraster weiter zu verarbeiten, so treten zwei Fälle auf.
  • 1. Ein mit einem gleichmäßigen Takt T1 der Frequenz f1 angeliefertes Digitalsignal soll mit einem erhöhten aber ungleichmäßigen Takt T'2, der die Augenblicksfrequenz f'2 besitzt, verarbeitet werden. Der Takt T'2 besitzt Lücken, so daß seine mittlere Taktfrequenz f'2 gleich der Taktfrequenz f1 ist.
  • 2. Ein mit einem ungleichmäßigen Takt T'2der Augenblicksfrequenz f'2 angeliefertes Digitalsignal soll mit einem gleichmäßigen Takt T1 mit der Frequenz f1 weitergegeben werden.
  • Der Takt T'2 besitzt Lücken und ist veråittert, so daß die mittlere Taktfrequenz f'2 des Taktes T12 gleich der Taktfrequenz f1 ist. Die Frequenz f2, aus deren Taktraster T2 durch Ausblenden von Impulsen der ungleichmäßige Takt T'2 erzeugt wird, ist um den Frequenzbetrag Af > f1 (f3=f1+Af).
  • Es können wiederum zwei Fälle unterschieden werden.
  • A. Die Frequenzen fa und 9 stehen in einem festen Verhältnis zueinander, so daß gilt Die Frequenzerhöhung Af kann durch einfache Teilung aus der Frequenz f1 oder f2 abgeleitet werden. Es gilt B. Die Frequenzen f1 und f2 sind unabhängig voneinander, so daß gilt Die Frequenzerhöhung Af kann dann nicht aus den Frequenzen f1 oder f2 abgeleitet werden.
  • In der erfindungsgemäßen Anordnung ist keine Unterscheidung der Fälle A. und B. erforderlich. Es muß lediglich die Frequenz f1 bzw. f2 in der Frequenznachziehschaltung gewonnen werden.
  • Eine Kombination der Fälle 1. und A. ist beispielsweise dann gegeben, wenn ein Digitalsignal in einen festen Pulsrahmen mit erhöhtem Taktraster gezwungen werden soll,in dem zusätzliche Informationsbits für Synchronisier-, Melde- oder Überwachungszwecke übermittelt werden. Diese Zusatzbits werden auf der Sendeseite eines Multiplexers als Einzelbits oder auch in Blöcken von mehreren Bits in das Nachrichtensignal eingeblendet.
  • Auf der Empfangsseite tritt dann meist eine Kombination der Fälle 2. und A. auf, wenn diese Zusatzbits ausgewertet und beseitigt werden sollen und anschließend das ursprüngliche Nachrichtensignal zurückgewonnen werden soll.
  • Eine Kombination der Fälle 1. und B. tritt beispielsweise in einem Multiplexer auf, der nach dem Stopfverfahren arbeitet.
  • Das Verfahren nach der erfindungsgemäßen Anordnung läßt sich hier jedoch nicht anwenden, da die Multiplexfrequenz unabhängig von der Frequenz des angelieferten Nachrichtensignals ist und nicht in einer Frequenznachziehschaltung erzeugt wird.
  • Die Kombination der Fälle 2. und B. tritt beispielsweise dann auf, wenn in einen Demultiplexer, der nach dem Stopfverfahren arbeitet, die Zusatzinformation und das gelegentliche vorkommende Stopfbit beseitigt und ein möglichst jitterfreies Signal gewonnen werden soll, da nachfolgende Einrichtungen, wie Streckengeneratoren, Vermittlungen, Multiplexeinrichtungen usw. nur einen Jitter bis zu einer bestimmten Frequenz und Amplitude am Eingang zulassen. Zur Durchführung dieser Fallkombination ist die erfindungsgemäße Anordnung wieder geeignet.
  • Anhand von Ausführungsbeispielen wird die Erfindung nachstehend näher erläutert.
  • Fig. 1 zeigt eine erfindungsgemäße Anordnung zur Durchführung der Kombination der Fälle 1. und A., Fig. 2 zeigt detailliert eine erfindungsgemäße Anordnung nach Fig. 1, Fig. 3 zeigt ein Impulsdiagramm zur Erläuterung der Anordnung nach Fig. 2, Fig. 4 zeigt ein weiteres Impulsdiagramm zur Erläuterung der Fig. 2 und Fig. 5 zeigt eine erfindungsgemäße Anordnung zur Durchführung der Kombination der Fälle 2. und A.
  • Figur 1 zeigt eine erfindungsgemäße Anordnung zur Durchführung der Kombination der Fälle 1. und A. Die Anordnung enthält einen Eingang 1 für ein Nachrichtensignal, einen n-Bit-Speicher 2 mit Ausgang 22, eine Einfügeschaltung 3, einen Ausgang 4 für ein Ubertragungssignal, einen Eingang 5 für einen Takt T1 einen ersten Frequenzteiler 6 mit Teilerstufenausgängen 7 bis 9, einen zweiten Frequenzteiler 10 mit Teilerstufenausgängen 11 bis 13, eine Ausblendeschaltung 14, eine Taktzentrale 15, einen Ausgang 16 für einen Takt T2, einen Phasendiskriminator 17, einen Tiefpaß 18, einen Operationsverstärker 19, eine Referenzspannungsquelle 20 und einen gleichspannungsgesteuerten Oszillator 21.
  • Figur 2 zeigt detailliert eine Anordnung nach Fig. 1 ohne Einfügungsschaltung und Taktzentrale. Die Anordnung enthält digitale dreistufige Frequenzteiler 6' und 10' sowie einen digitalen Phasendiskriminator 17t. Als Referenzspannungsquelle 20' ist ein zweiter digitaler Phasendiskriminator 24 und ein zweiter Tiefpaß 25 vorgesehen.
  • In den Speicher 2 wird in den Anordnungen nach den Figuren 1 und 2 über den Eingang 1 ein Nachrichtensignal eingespeist.
  • Aus diesem Nachrichtensignal wird in einer nicht dargestellten Schaltung ein Takt T1 abgeleitet, der über den Eingang 5 dem ersten Frequenzteiler 6 zugeführt wird. Aus den Teilerstufen wird eine Einschreib-Adressierung abgeleitet und über die Ausgänge 7 bis 9 dem Speicher 2 angeboten.
  • Dem zweiten Frequenzteiler 10 wird ein Takt T'2 zugeführt. An den Teilerstufenausgängen fällt dabei eine Auslese-Adressierung ab, die über die Ausgänge 11 bis 13 ebenfalls an den Speicher 2 gelangt. Das ausgelesene Nachrichtensignal erscheint am Speicherausgang 22. Die Ausgänge der letzten Teilerstufen beider Frequenzteiler 6 und 10 sind mit den Eingängen des Phasendiskriminators 17 verbunden. Dessen Ausgangsspannung gibt den augenblicklichen Phasenunterschied Aç wieder.
  • Die Ausgangsspannung Uç ändert sich periodisch mit den Lücken im Takt T'2/m. Der Teilerfaktor m muß so groß gewählt werden, daß die Phasendifferenz Ilrp zwischen den heruntergeteilten Takten T1/m und T'2/m stets im Regelbereich des Phasendiskriminators 17 bleibt, beispielsweise A < Tt.
  • In der Frequenznachziehschaltung 17 bis 21 folgt in der Regelschleife der Tiefpaß 18. Er hat die Aufgabe, aus der sich mit den Lücken im Takt T'2/m periodisch ändernden Ausgangsspannung des des Phasendiskriminators 17 durch seine integrierende Wirkung eine mittlere Ausgangsspannung U zu gewinnen. Seine Grenzfrequenz ist daher weiter unter die Frequenz zu legen, mit der die Lücken für die Zusatzbits im Takt T'2/m auftreten. Die Ausblendschaltung 14 sperrt zum Zeitpunkt der Zusatzbits den Takt T2.
  • Weiter ist in der Regelschleife des nachgezogenen Taktoszillators 21 ein Operationsverstärker 19 vorgesehen, dessen Verstärkung a die nötige Regelsteilheit sichert. Diese wird so groß gewählt, daß die Takte T1/m und T'2/m zueinander im Mittel eine konstante Phasenlage haben. Diese Phasenlage muß weitgehend unabhängig von der Frequenz f1 und der Mittenfrequenz f2 des nachgezogenen Oszillators 21 sein. Legt man-an den nicht invertierenden Eingang des Operationsverstärkers. 19 eine Referenzspannung UREF, so stellt sich bei der großen Verstärkung der Regelschleife am invertierenden Eingang eine im Mittel ebenso große Spannung ein Es gilt: Diese Spannung Ug ist aber direkt proportional der mittleren Phasendifferenz t? der heruntergeteilten Takte T1/m und T'2/m Mit Rufe der Referenzspannung UREF läßt sich so beispielsweise eine mittlere Phasendifferenz #<p am Phasendiskriminator 17 von Aç - nZ2 erzwingen. Die beiden Frequenzteiler 6 und 10, die nach Fig. 2 Binärzähler 6' und 10' sind, laufen somit zueinander um die mittlere Phasendifferenz ## =#/2 der heruntergeteilten Takte versetzt. An der vorletzten Stufe der Binärzähler 6' und 10' ergibt sich eine mittlere Phasenverschiebung dieser Takte um ## = #.
  • Verwendet man die Zählerausgänge bis zur vorletzten Stufe jeweils als Einschreib- und Auslesetakt des Speichers 2, so ist dadurch automatisch gewährleistet, daß das Auslesen aus einem bestimmten Speicherelement im Mittel zeitlich genau zwischen zwei Einlesetakte fällt.
  • Der wesentliche Unterschied gegenüber herkömmlichen Verfahren besteht darin, daß die Frequenznachziehschaltung 17 7bis 21 für den Fall A. nicht die Phasendifferenz der gleichmäßigen Takte T1/a und T2/b, sondern des gleichmäßigen Taktes T1/m und des ungleichmäßigen Taktes T'2/m mißt (m >n). Gegenüber herkömmlichen Anordnungen benötigt die erfindungsgemäße lediglich zwei Frequenzteiler 6 und 10. Eine Umschaltung für das phasenrichtige Auslesen ist Uberflüssig. Das Auslesen aus einem bestimmten Speicherelement erfolgt im Mittel zeitlich genau zwischen zwei Einzeltakten.
  • Die erfindungsgemäße Anordnung nach Fig. 2 erlaubt das Einfügen bzw. Beseitigen einer Zusatzinformation von maximal 4 Bits Länge. Die Häufigkeit, mit der diese Blöcke für die Zusatzbits auftreten, beeinflußt die Speicherkapazität nicht.
  • Die Frequenznachziehschaltung enthält als ersten Phasendiskriminator 17' ein Exklusiv-ODER-Gatter. Die Referenzspannung UREF läßt sich dann besonders günstig gewinnen, wenn als zweiter Phasendiskriminator 24 ebenfalls ein Exklusiv-ODER-Gatter verwendet wird, an dessen einen Eingang ein heruntergeteilter Takt gelegt wird, der ein Puls-Pause-Verhältnis von 1 : 1 besitzt. Am Phasendiskriminator 17' wird sich das gleiche Puls-Pause-Verhältnis einstellen, entsprechend einer mittleren Phasenverschiebung von A tut/2 der beiden Takte A2 und an anden Ausgängen der letzten Teilerstufen beider Binärzähler 6' und 10'. Diese Anordnung ist von Temperatur- und Versorgungsspannungseinflüssen auf den Phasenvergleicher 17' weitgehend unabhängig.
  • Fig. 3 zeigt einen Impulsplan, aus dem die Phasenzuordnung der einzelnen Takte ersichtlich ist. Im Impulsdiagramm bedeutet ET den Einlesetakt (T1 .io . 1)in den Einzelspeicher 26 und AT den Auslesetakt (Bo . B1) aus dem Einzelspeicher 26.
  • Mittels der Referenzspannung UREF wird eine mittlere Phasenverschiebung L\cp = /2 zwischen den durch die Binärzähler 6' und 10' um den Faktor acht heruntergeteilten Takte A2 und B2 eingestellt. Die Takte A1 und B1 sind somit zueinander im Mittel um #cp = n in der Phase verschoben. Verwendet man die Takte Ao und A1 zur Auswahl eines der vier Einlesespeicherelemente und Bo und B1 zur Auswahl des Auslesespeicherelementes, so ergeben sich die in Fig. 3 für den ersten Einzelspeicher 26 dargestellten Verhältnisse. Einschreiben und Auslesen sind zeitlich optimal versetzt. In Fig. 2 ist ein NAND-Gatter 14' vorgesehen, um zum Zeitpunkt der Zusatzinformation den Takt T2 zu sperren.
  • Der Bereich, in dem sich die Einschreib- und Auslesetakte innerhalb eines Pulsrahmens mit Blöcken von vier Zusatzbits bewegen, ist in Fig. 4 dargestellt.
  • Fig. 5 zeigt eine weitere erfindungsgemäße Anordnung zur Realisierung der Kombination der Fälle 2. und A.. Diese Anordnung unterscheidet sich von der nach Fig. 1 lediglich dadurch, daß anstelle der Ausblendeschaltung 14 eine Ausblendeschaltung 27 mit einem Eingang 28 für den Takt T2 und einem Eingang 29 für die Ausblendsteuerung vorgesehen ist. Die Ausblendeschaltung 27 ist auf der Eingangsseite des Speichers 2 vorgesehen, um zum Zeitpunkt der Zusatzinformation im ange lieferten Digitalsignal den Einlesetakt zu sperren.
  • Die erfindungsgemäße Anordnung nach Fig. 2 ist auch geeignet, einen Jitter im angelieferten Digitalsignal zu beseitigen, was einer Kombination der eingangs geschilderten Fälle 2. und B.
  • entspricht. Der Jitter darf eine maximale Amplitude A.
  • + 2 . 2n (2rot = Taktperiode von T1) besitzen, wenn keine Zusatzbits eingefügt werden. Sollen Zusatzbits eingeblendet werden und gleichzeitig ein Jitter des angelieferten Digitalsignals beseitigt werden, so darf die Summe der Anzahl der Lücken für die Zusatzbits und die maximale Jitteramplitude (Spitze-Spitze) den Wert von 4 Bits nicht übersteigen.
  • 2 Patentansprüche 5 Figuren

Claims (2)

  1. P a t e n t a n s p r ü c h e IJ Anordnung zum Einschreiben von Impulsfolgen mit gleichmäßiger oder sich ändernder Bitfolgefrequenz in einen Pufferspeicher in einem Nachrichtenübertragungssystem und zum Auslesen von Impulsfolgen mit gleichmäßiger oder sich ändernder Bitfolgefrequenz aus diesem Pufferspeicher mit einem ersten Frequenzteiler für eine Einschreib-Adressierung, mit einem zweiten Frequenzteiler für eine Auslese-Adressierung, mit einem ersten Phasendiskriminator zum Vergleich der Frequenzen der letzten Frequenzteilerstufen und mit einer einen gleichspannungsgesteuerten Oszillator enthaltenden Frequenznachziehschaltung für die Auslesetaktfrequenz, d a -d u r c h g e k e n n z e i c h n e t , daß ein erster Tiefpaß (18) vorgesehen ist, der dem ersten Phasendiskriminator (17) nachgeschaltet ist und eine erste geglättete Ausgangsspannung abgibt, und daß ein Differenzverstärker (19) vorgesehen ist, dessen erster Eingang mit dem Ausgang des ersten Tiefpasses (18), dessen zweiter Eingang mit einer Referenzspannungsquelle (20) und dessen Ausgang mit dem Steuereingang des gleichspannungsgesteuerten Oszillators (21) verbunden ist.
  2. 2. Anordnung nach Anspruch 1 mit digitalen Frequenzteilern und einem digitalen ersten Phasendiskriminator, d a d u r c h g e k e n n z e i c h n e t , daß als Referenzspannungsquelle (20) ein zweiter digitaler Phasenvergleicher (24), dessen erster Eingang mit dem Ausgang einer der beiden letzten Frequenzteilerstufen und dessen zweiter Eingang mit einer Quelle t0) für einen Pegel "O" oder 1 verbunden sind, und ein zweiter Tiefpaß (25) vorgesehen sind, der dem zweiten Phasendiskriminator (24) nachgeschaltet ist und eine zweite geglättete Ausgangsspannung als Referenzspannung abgibt.
DE19762654070 1976-11-29 1976-11-29 Anordnung zum Einschreiben in einen und Auslesen aus einem Pufferspeicher Expired DE2654070C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762654070 DE2654070C3 (de) 1976-11-29 1976-11-29 Anordnung zum Einschreiben in einen und Auslesen aus einem Pufferspeicher

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762654070 DE2654070C3 (de) 1976-11-29 1976-11-29 Anordnung zum Einschreiben in einen und Auslesen aus einem Pufferspeicher

Publications (3)

Publication Number Publication Date
DE2654070A1 true DE2654070A1 (de) 1978-06-08
DE2654070B2 DE2654070B2 (de) 1978-09-14
DE2654070C3 DE2654070C3 (de) 1979-05-23

Family

ID=5994201

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762654070 Expired DE2654070C3 (de) 1976-11-29 1976-11-29 Anordnung zum Einschreiben in einen und Auslesen aus einem Pufferspeicher

Country Status (1)

Country Link
DE (1) DE2654070C3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4121863C2 (de) * 1991-07-02 1995-12-14 Siemens Ag Verfahren und Anordnung zur Überwachung und Vermeidung eines Überlaufs und/oder einer Entleerung eines Pufferspeichers

Also Published As

Publication number Publication date
DE2654070B2 (de) 1978-09-14
DE2654070C3 (de) 1979-05-23

Similar Documents

Publication Publication Date Title
DE2427225C3 (de) Schaltungsanordnung zur Demodulation digitaler Information
DE2648976C3 (de) Zeitsteuerungsschaltung in Kombination mit einem Demodulator in einer differentiell kohärenten PSK-Datenfibertragnngsanlage
DE2618031C2 (de) Auswerteschaltung für Binärdaten
DE3126941C2 (de) Eingabedaten-Synchronisierungsschaltung
DE3137906C2 (de)
DE2512161C2 (de) Digitaler Frequenzverschiebungs-Demodulator
DE2848159A1 (de) Taktpulspruefeinrichtung
DE69724164T2 (de) Servoschaltung
DE69533620T2 (de) Zweistufige taktfilterschaltung zur regenerierung eines e4 nachrichtensignals aus der datenkomponente eines sts-3c signals
DE60314085T2 (de) System und Verfahren zur Beseitigung des Verstärkungsfehlers eines Phasendetektors bei der Taktrückgewinnung verursacht durch eine datenabhängig variierende Anzahl von Flankenwechseln
DE2121976A1 (de) Vorrichtung zur Feststellung von Informationen
DE3801993A1 (de) Generator zur erzeugung von signalen zur zeitlichen steuerung
DE2654070A1 (de) Anordnung zum einschreiben in einen und auslesen aus einem pufferspeicher
DE2944777A1 (de) Schaltungsanordnung eines elastischen speichers, insbesondere eines zeitmultiplexdatenuebertragungssystems
DE3102782A1 (de) Schaltung zum verzoegern der impulse einer impulsfolge in einem festen verhaeltnis
DE19827723A1 (de) Erfassungsschaltung für EFM-Signalrahmenperioden und System zum Steuern der Frequenz des Bit-Synchronisationstaktsignals zur Wiedergabe des EFM-Signals
DE19711057A1 (de) Synchronsignal-Erfassungsvorrichtung
EP0602469B1 (de) Verfahren und Vorrichtung zur Schrägspurmagnetbandaufzeichnung
DE60033112T2 (de) Vorrichtung zur Messung der Zeitdauer eines Synchronisierungssignals und Anzeigevorrichtung
DE4444781B4 (de) Digitales Datenmodulationsverfahren
EP0872974B1 (de) Bitfehlerstruktur-Erfassungsschaltung
EP0412575B1 (de) Stopfentscheidungsschaltung
DE2906886A1 (de) Schaltungsanordnung zur schrittakt- gewinnung
EP0133279B1 (de) Verfahren zur Bitraten-Transformation von Digitalsignalen
DE2241089C3 (de) Schaltungsanordnung zur Übertragung einer Vielzahl von binär codierten Fernschreibnachrichtensignalen, Dauersignalen und Wählsignalen zwischen Signalsendern und Signalempfängern

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)