-
-
Anordnung zum Einschreiben in einen und Auslesen aus einem
-
Pufferspeicher Die Erfindung betrifft eine Anordnung zum Einschreiben
von Impulsfolgen mit gleichmäßiger oder sich ändernder Bitfolgefrequenz in einen
Pufferspeicher in einem Nachrichtenübertragungssystem und zum Auslesen von Impulsfolgen
mit gleichmäßiger oder sich ändernder Bitfolgefrequenz aus diesem Pufferspeicher
mit einem ersten Frequenzteiler für eine Einschreib-Adressierung, mit einem zweiten
Frequenzteiler für eine Auslese-Adressierung, mit einem ersten Phasendiskriminator
zum Vergleich der Frequenzen der letzten Frequenzteilerstufen und mit einer einen
gleichspannungsgesteuerten Oszillator enthaltenden Frequenznachziehschaltung für
die Auslesetaktfrequenz.
-
Eine derartige Anordnung ist in der Druckschrift "PCM-Technik", Kurzaufsätze
über den Inhalt von Vorträgen der NTG-Fachtagung in München vom 11. bis 14.10.71,
VDE-Verlag GmbH Berlin 12, Bismarokstr. 33, Seiten 54 und 55 angesprochen. Frequenznachziehschaltungen
sind beispielsweise in der Zeitschrift "The Bell System Technical Journal", März
1962, Seiten 559 bis 601 beschrieben.
-
In ein digitales Nachrichtensignal können bei Erhöhen der
Taktfrequenz
um einen konstanten Betrag zusätzliche Informationen eingeblendet werden oder es
kann aus einem derart zusammengesetzten Signal das Nachrichtensignal wieder entnommen
werden. Um die Lücken für die Zusatzinformation zu schaffen, oder um diese wieder
zu beseitigen, sind Pufferspeicher erforderlich. Dabei tritt das Problem auf, daß
der Einschreib- und der Auslesetakt des Pufferspeichers phasenmäßig derart zueinander
stehen müssen, daß keine Information verloren gehen kann.
-
Aufgabe der Erfindung ist es, den Aufwand an Frequenzteilern und Einrichtungen
für die richtige Phasenzuordnung der Einschreib- und Auslesetakte niedrig zu halten.
-
Ausgehend von einer Anordnung der einleitend geschilderten Art wird
diese Aufgabe erfindungsgemäß dadurch gelöst, daß ein erster Tiefpaß vorgesehen
ist, der dem ersten Phasendiskriminator nachgeschaltet ist und eine erste geglättete
Ausgangsspannung abgibt, und daß ein Differenzverstärker vorgesehen ist, dessen
erster Eingang mit dem Ausgang des ersten Tiefpasses, dessen zweiter Eingang mit
einer Referenzspannungsquelle und dessen Ausgang mit dem Steuereingang des gleichspannungsgesteuerten
Oszillators verbunden ist.
-
Für eine Anordnung mit digitalen Frequenzteilern und einem digitalen
ersten Phasendiskriminator ist es vorteilhaft, wenn als Referenzspannungsquelle
ein zweiter digitaler Phasenvergleicher, dessen erster Eingang mit dem Ausgang einer
der beiden letzten Frequenzteilerstufen und dessen zweiter Eingang mit einer Quelle
für einen Pegel "O" oder "1" verbunden sind, und ein zweiter Tiefpaß vorgesehen
sind, der dem zweiten Phasendiskriminator nachgeschaltet ist und eine zweite geglättete
Ausgangsspannung als Referenzspannung abgibt.
-
Gilt es, ein an ein Taktraster gebundenes Signal in einem anderen
Taktraster weiter zu verarbeiten, so treten zwei Fälle auf.
-
1. Ein mit einem gleichmäßigen Takt T1 der Frequenz f1 angeliefertes
Digitalsignal soll mit einem erhöhten aber ungleichmäßigen Takt T'2, der die Augenblicksfrequenz
f'2 besitzt, verarbeitet werden. Der Takt T'2 besitzt Lücken, so daß seine mittlere
Taktfrequenz f'2 gleich der Taktfrequenz f1 ist.
-
2. Ein mit einem ungleichmäßigen Takt T'2der Augenblicksfrequenz f'2
angeliefertes Digitalsignal soll mit einem gleichmäßigen Takt T1 mit der Frequenz
f1 weitergegeben werden.
-
Der Takt T'2 besitzt Lücken und ist veråittert, so daß die mittlere
Taktfrequenz f'2 des Taktes T12 gleich der Taktfrequenz f1 ist. Die Frequenz f2,
aus deren Taktraster T2 durch Ausblenden von Impulsen der ungleichmäßige Takt T'2
erzeugt wird, ist um den Frequenzbetrag Af > f1 (f3=f1+Af).
-
Es können wiederum zwei Fälle unterschieden werden.
-
A. Die Frequenzen fa und 9 stehen in einem festen Verhältnis zueinander,
so daß gilt
Die Frequenzerhöhung Af kann durch einfache Teilung aus der Frequenz f1 oder f2
abgeleitet werden. Es gilt
B. Die Frequenzen f1 und f2 sind unabhängig voneinander, so daß gilt
Die Frequenzerhöhung Af kann dann nicht aus den Frequenzen f1 oder f2 abgeleitet
werden.
-
In der erfindungsgemäßen Anordnung ist keine Unterscheidung der Fälle
A. und B. erforderlich. Es muß lediglich die Frequenz f1 bzw. f2 in der Frequenznachziehschaltung
gewonnen werden.
-
Eine Kombination der Fälle 1. und A. ist beispielsweise dann gegeben,
wenn ein Digitalsignal in einen festen Pulsrahmen mit erhöhtem Taktraster gezwungen
werden soll,in dem zusätzliche Informationsbits für Synchronisier-, Melde- oder
Überwachungszwecke übermittelt werden. Diese Zusatzbits werden auf der Sendeseite
eines Multiplexers als Einzelbits oder auch in Blöcken von mehreren Bits in das
Nachrichtensignal eingeblendet.
-
Auf der Empfangsseite tritt dann meist eine Kombination der Fälle
2. und A. auf, wenn diese Zusatzbits ausgewertet und beseitigt werden sollen und
anschließend das ursprüngliche Nachrichtensignal zurückgewonnen werden soll.
-
Eine Kombination der Fälle 1. und B. tritt beispielsweise in einem
Multiplexer auf, der nach dem Stopfverfahren arbeitet.
-
Das Verfahren nach der erfindungsgemäßen Anordnung läßt sich hier
jedoch nicht anwenden, da die Multiplexfrequenz unabhängig von der Frequenz des
angelieferten Nachrichtensignals ist und nicht in einer Frequenznachziehschaltung
erzeugt wird.
-
Die Kombination der Fälle 2. und B. tritt beispielsweise dann auf,
wenn in einen Demultiplexer, der nach dem Stopfverfahren arbeitet, die Zusatzinformation
und das gelegentliche vorkommende Stopfbit beseitigt und ein möglichst jitterfreies
Signal gewonnen werden soll, da nachfolgende Einrichtungen, wie Streckengeneratoren,
Vermittlungen, Multiplexeinrichtungen usw. nur einen Jitter bis zu einer bestimmten
Frequenz und Amplitude am Eingang zulassen. Zur Durchführung dieser Fallkombination
ist die erfindungsgemäße Anordnung wieder geeignet.
-
Anhand von Ausführungsbeispielen wird die Erfindung nachstehend näher
erläutert.
-
Fig. 1 zeigt eine erfindungsgemäße Anordnung zur Durchführung der
Kombination der Fälle 1. und A., Fig. 2 zeigt detailliert eine erfindungsgemäße
Anordnung nach Fig. 1, Fig. 3 zeigt ein Impulsdiagramm zur Erläuterung der Anordnung
nach Fig. 2, Fig. 4 zeigt ein weiteres Impulsdiagramm zur Erläuterung der Fig. 2
und Fig. 5 zeigt eine erfindungsgemäße Anordnung zur Durchführung der Kombination
der Fälle 2. und A.
-
Figur 1 zeigt eine erfindungsgemäße Anordnung zur Durchführung der
Kombination der Fälle 1. und A. Die Anordnung enthält einen Eingang 1 für ein Nachrichtensignal,
einen n-Bit-Speicher 2 mit Ausgang 22, eine Einfügeschaltung 3, einen Ausgang 4
für ein Ubertragungssignal, einen Eingang 5 für einen Takt T1 einen ersten Frequenzteiler
6 mit Teilerstufenausgängen 7 bis 9, einen zweiten Frequenzteiler 10 mit Teilerstufenausgängen
11 bis 13, eine Ausblendeschaltung 14, eine Taktzentrale 15, einen Ausgang 16 für
einen Takt T2, einen Phasendiskriminator 17, einen Tiefpaß 18, einen Operationsverstärker
19, eine Referenzspannungsquelle 20 und einen gleichspannungsgesteuerten Oszillator
21.
-
Figur 2 zeigt detailliert eine Anordnung nach Fig. 1 ohne Einfügungsschaltung
und Taktzentrale. Die Anordnung enthält digitale dreistufige Frequenzteiler 6' und
10' sowie einen digitalen Phasendiskriminator 17t. Als Referenzspannungsquelle 20'
ist ein zweiter digitaler Phasendiskriminator 24 und ein zweiter Tiefpaß 25 vorgesehen.
-
In den Speicher 2 wird in den Anordnungen nach den Figuren 1 und 2
über den Eingang 1 ein Nachrichtensignal eingespeist.
-
Aus diesem Nachrichtensignal wird in einer nicht dargestellten Schaltung
ein Takt T1 abgeleitet, der über den Eingang 5 dem ersten Frequenzteiler 6 zugeführt
wird. Aus den Teilerstufen
wird eine Einschreib-Adressierung abgeleitet
und über die Ausgänge 7 bis 9 dem Speicher 2 angeboten.
-
Dem zweiten Frequenzteiler 10 wird ein Takt T'2 zugeführt. An den
Teilerstufenausgängen fällt dabei eine Auslese-Adressierung ab, die über die Ausgänge
11 bis 13 ebenfalls an den Speicher 2 gelangt. Das ausgelesene Nachrichtensignal
erscheint am Speicherausgang 22. Die Ausgänge der letzten Teilerstufen beider Frequenzteiler
6 und 10 sind mit den Eingängen des Phasendiskriminators 17 verbunden. Dessen Ausgangsspannung
gibt den augenblicklichen Phasenunterschied Aç wieder.
-
Die Ausgangsspannung Uç ändert sich periodisch mit den Lücken im Takt
T'2/m. Der Teilerfaktor m muß so groß gewählt werden, daß die Phasendifferenz Ilrp
zwischen den heruntergeteilten Takten T1/m und T'2/m stets im Regelbereich des Phasendiskriminators
17 bleibt, beispielsweise A < Tt.
-
In der Frequenznachziehschaltung 17 bis 21 folgt in der Regelschleife
der Tiefpaß 18. Er hat die Aufgabe, aus der sich mit den Lücken im Takt T'2/m periodisch
ändernden Ausgangsspannung des des Phasendiskriminators 17 durch seine integrierende
Wirkung eine mittlere Ausgangsspannung U zu gewinnen. Seine Grenzfrequenz ist daher
weiter unter die Frequenz zu legen, mit der die Lücken für die Zusatzbits im Takt
T'2/m auftreten. Die Ausblendschaltung 14 sperrt zum Zeitpunkt der Zusatzbits den
Takt T2.
-
Weiter ist in der Regelschleife des nachgezogenen Taktoszillators
21 ein Operationsverstärker 19 vorgesehen, dessen Verstärkung a die nötige Regelsteilheit
sichert. Diese wird so groß gewählt, daß die Takte T1/m und T'2/m zueinander im
Mittel eine konstante Phasenlage haben. Diese Phasenlage muß weitgehend unabhängig
von der Frequenz f1 und der Mittenfrequenz f2 des nachgezogenen Oszillators 21 sein.
Legt man-an den nicht invertierenden Eingang des Operationsverstärkers. 19
eine
Referenzspannung UREF, so stellt sich bei der großen Verstärkung der Regelschleife
am invertierenden Eingang eine im Mittel ebenso große Spannung ein Es gilt:
Diese Spannung Ug ist aber direkt proportional der mittleren Phasendifferenz t?
der heruntergeteilten Takte T1/m und T'2/m Mit Rufe der Referenzspannung UREF läßt
sich so beispielsweise eine mittlere Phasendifferenz #<p am Phasendiskriminator
17 von Aç - nZ2 erzwingen. Die beiden Frequenzteiler 6 und 10, die nach Fig. 2 Binärzähler
6' und 10' sind, laufen somit zueinander um die mittlere Phasendifferenz ## =#/2
der heruntergeteilten Takte versetzt. An der vorletzten Stufe der Binärzähler 6'
und 10' ergibt sich eine mittlere Phasenverschiebung dieser Takte um ## = #.
-
Verwendet man die Zählerausgänge bis zur vorletzten Stufe jeweils
als Einschreib- und Auslesetakt des Speichers 2, so ist dadurch automatisch gewährleistet,
daß das Auslesen aus einem bestimmten Speicherelement im Mittel zeitlich genau zwischen
zwei Einlesetakte fällt.
-
Der wesentliche Unterschied gegenüber herkömmlichen Verfahren besteht
darin, daß die Frequenznachziehschaltung 17 7bis 21 für den Fall A. nicht die Phasendifferenz
der gleichmäßigen Takte T1/a und T2/b, sondern des gleichmäßigen Taktes T1/m und
des ungleichmäßigen Taktes T'2/m mißt (m >n). Gegenüber herkömmlichen Anordnungen
benötigt die erfindungsgemäße lediglich zwei Frequenzteiler 6 und 10. Eine Umschaltung
für das phasenrichtige Auslesen ist Uberflüssig. Das Auslesen aus einem bestimmten
Speicherelement erfolgt im Mittel zeitlich genau zwischen zwei Einzeltakten.
-
Die erfindungsgemäße Anordnung nach Fig. 2 erlaubt das Einfügen bzw.
Beseitigen einer Zusatzinformation von maximal 4 Bits Länge. Die Häufigkeit, mit
der diese Blöcke für die Zusatzbits auftreten, beeinflußt die Speicherkapazität
nicht.
-
Die Frequenznachziehschaltung enthält als ersten Phasendiskriminator
17' ein Exklusiv-ODER-Gatter. Die Referenzspannung UREF läßt sich dann besonders
günstig gewinnen, wenn als zweiter Phasendiskriminator 24 ebenfalls ein Exklusiv-ODER-Gatter
verwendet wird, an dessen einen Eingang ein heruntergeteilter Takt gelegt wird,
der ein Puls-Pause-Verhältnis von 1 : 1 besitzt. Am Phasendiskriminator 17' wird
sich das gleiche Puls-Pause-Verhältnis einstellen, entsprechend einer mittleren
Phasenverschiebung von A tut/2 der beiden Takte A2 und an anden Ausgängen der letzten
Teilerstufen beider Binärzähler 6' und 10'. Diese Anordnung ist von Temperatur-
und Versorgungsspannungseinflüssen auf den Phasenvergleicher 17' weitgehend unabhängig.
-
Fig. 3 zeigt einen Impulsplan, aus dem die Phasenzuordnung der einzelnen
Takte ersichtlich ist. Im Impulsdiagramm bedeutet ET den Einlesetakt (T1 .io . 1)in
den Einzelspeicher 26 und AT den Auslesetakt (Bo . B1) aus dem Einzelspeicher 26.
-
Mittels der Referenzspannung UREF wird eine mittlere Phasenverschiebung
L\cp = /2 zwischen den durch die Binärzähler 6' und 10' um den Faktor acht heruntergeteilten
Takte A2 und B2 eingestellt. Die Takte A1 und B1 sind somit zueinander im Mittel
um #cp = n in der Phase verschoben. Verwendet man die Takte Ao und A1 zur Auswahl
eines der vier Einlesespeicherelemente und Bo und B1 zur Auswahl des Auslesespeicherelementes,
so ergeben sich die in Fig. 3 für den ersten Einzelspeicher 26 dargestellten Verhältnisse.
Einschreiben und Auslesen sind zeitlich optimal versetzt. In Fig. 2 ist ein NAND-Gatter
14' vorgesehen, um zum Zeitpunkt der Zusatzinformation den Takt T2 zu sperren.
-
Der Bereich, in dem sich die Einschreib- und Auslesetakte innerhalb
eines Pulsrahmens mit Blöcken von vier Zusatzbits bewegen, ist in Fig. 4 dargestellt.
-
Fig. 5 zeigt eine weitere erfindungsgemäße Anordnung zur Realisierung
der Kombination der Fälle 2. und A.. Diese Anordnung unterscheidet sich von der
nach Fig. 1 lediglich dadurch, daß anstelle der Ausblendeschaltung 14 eine Ausblendeschaltung
27 mit einem Eingang 28 für den Takt T2 und einem Eingang 29 für die Ausblendsteuerung
vorgesehen ist. Die Ausblendeschaltung 27 ist auf der Eingangsseite des Speichers
2 vorgesehen, um zum Zeitpunkt der Zusatzinformation im ange lieferten Digitalsignal
den Einlesetakt zu sperren.
-
Die erfindungsgemäße Anordnung nach Fig. 2 ist auch geeignet, einen
Jitter im angelieferten Digitalsignal zu beseitigen, was einer Kombination der eingangs
geschilderten Fälle 2. und B.
-
entspricht. Der Jitter darf eine maximale Amplitude A.
-
+ 2 . 2n (2rot = Taktperiode von T1) besitzen, wenn keine Zusatzbits
eingefügt werden. Sollen Zusatzbits eingeblendet werden und gleichzeitig ein Jitter
des angelieferten Digitalsignals beseitigt werden, so darf die Summe der Anzahl
der Lücken für die Zusatzbits und die maximale Jitteramplitude (Spitze-Spitze) den
Wert von 4 Bits nicht übersteigen.
-
2 Patentansprüche 5 Figuren