DE2652362A1

DE2652362A1 - Einrichtung zum versetzen von tabulatoranschlaegen in einem datenausgabegeraet

Info

Publication number: DE2652362A1
Application number: DE19762652362
Authority: DE
Inventors: Dennis Gene Busch
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1975-12-31
Filing date: 1976-11-17
Publication date: 1977-07-14
Also published as: BR7608850A; JPS579097B2; IL50996A0; US4031996A; IT1068477B; JPS5283128A; GB1504487A; CA1072215A; FR2337046A1; CH595996A5; DE2652362C2; FR2337046B1; IL50996A

Description

Einrichtung zum Versetzen von Tabulatoränsch lägen in einem Datenausgabegerät

Die Erfindung betrifft eine Einrichtung zum Versetzen von Tabulatoranschlägen in Datenausgabegeräten, wie Druckern, Datensichtgeräten und dergl., mit einer Eingabetastatur und einer Ausgabeeinheit sowie einem Speicher zum Speichern von Text und Funktionscodewörtern.

Es ist bekannt, bei speichergesteuerten Schreibmaschinen die die Tabulator-

information repräsentierenden Codewörter zusammen mit den Textcodewörtern in einem Speicher zu speichern und beim Ausdrucken des Textes abzurufen. ; So werden beispielsweise bei einer in der USA-Patentschrift 3.625.335 be- ■ schriebenen Einrichtung die Zeichen- und Tabulator informationen während der Eingabe gespeichert und sodann zum Abdruck aufgerufen, wobei von der Tabularposition ausgehend bei Sperrung des Abdrucks Rückschritte ausge-

70982Ö/0580

i führt werden, bis nach erfolgtem Abdruck der gespeicherten Zeichen am Ort '

des gespeicherten Tabulators ein ausgeschlossener Rand entsteht. Die USA-Patentschrift 3.832.697 zeigt eine Anordnung zur Behandlung von Zeichen innerhalb einer Spalte, wo ein Tabuliersystem benutzt wird, in welchem die

Anzahl der in die einzelnen Spalten zu druckenden Zeichen vorgegeben werden j

kann, so dass in einem Register gespeicherte Informationen tabuliert werden j

können. ι

Dies ist dadurch erreicht worden, dass zur Aufrechterhaltung der gegenseitigen Abstände zwischen allen auf einen versetzten Anschlag folgenden Anschläge ein mit der Eingabetastatur verbundenes Anschlagstellungs-Register

-2 -

I
Allen Tabuliereinrichtungen nach dem Stande der Technik ist gemeinsam, dass

, das Versetzen eines Tabulatoranschlags sich in keiner Weise auf einen anderen

gesetzten Tabulatoranschlag auswirkt. Falls also ein Tabulatoranschlag versetzt j werden soll, die gegenseitigen Abstände der folgenden Anschläge aber zu ι wahren sind, so hat bei den bekannten Anordnungen die Bedienungsperson

die Versetzung sämtlicher folgenden Anschläge manuell durchzuführen. Das ' ist nicht nur umständlich und zeitraubend, sondern bildet auch eine Fehlerquelle. Mit der vorliegenden Erfindung werden diese Nachteile überwunden.

at 975 009 70 9 8 2 6/0560

ι vorgesehen '^{st un}d ^e'ⁿ eingangsseitig an das Anschlagstellungs-Register und an Funktionsausgänge der Tastatur angeschlossener Anschlagspeicher,

! dass der Anschlagspeicher aus einer Vielzahl von Speicherzellen aufgebaut

ι ι ist, deren jede eine Mehrzahl von Bitzellen aufweist, die individuell je einer ^!

' Schrittschaltposition der Ausgabeeinheit fest zugeordnet sind, und dass jede j

ι ;

. Bitzelle je einen Eingang und Ausgang für die Verschiebebefehle und wenig-

; ι

stens je einen Eingang und Ausgang für die Uebertragung der gespeicherten

i

Information aufweist, wobei alle Ein- und Ausgänge jeder Zelle mit den entsprechenden Aus- und Eingängen der benachbarten Zellen verbunden sind, und dass die Ausgänge der Bitzellen mit den Eingängen einer Tabulatoranschlag-Matrix verbunden sind, welche an die Ausgabeeinheit angeschlossen ist, derart, dass beim Verschieben der einem gesetzten Anschlag zugeordneten Bits in den Bitzellen die Abstände zwischen allen Bits, die den dem versetzten Anschlag folgenden Anschlägen zugeordnet sind, erhalten bleiben.

-3 -

at 975 009 7 0 9 8 2 8 / 0 B 6 0

Einzelheiten eines Ausführungsbeispiels der Erfindung werden anhand der beigefügten Zeichnungen nachfolgend beschrieben.

In den Zeichnungen zeigen:

Fign. 1-5 Beispielhaft die Verteilung verschiedener Textspalten

auf Zeilen unterschiedlicher Zeilenlänge,

^X9 · " Ein Blockschaltbild einer Vorrichtung zum Versetzen von

Tabulatoranschlägen,

Fig. 7 Schematisch die Ein- und Ausgänge von Speicherzellen

im Anschlag-Speicher gemäss Fig . 6,

Fig. 8 Schematisch einen 5-in-32-Wandler mit Verknüpfungs-

schaltungen zum Anschluss an Eingänge der Speicherzellen gemäss Fig. 7,

Fig. 9 Einzelheiten einer Speicherzelle gemäss Fig. 7, und

Fig. 10 Einzelheiten einer Bitzelle gemäss Fig. 9.

Die zu beschreibende Erfindung gestattet es, beim Versetzen eines Tabulatoranschlags die relativen Abstände zwischen sämtlichen folgenden Tabulator-

AT 9-75-009 - 4 -

709828/0 5 60

anschlagen zu wahren. Durch die Wahrung der relativen Abstände können insbesondere Textspalten mit Bezug aufeinander und bezüglich der Seite ausgerichtet werden. Die Speicherung und Umsetzung von Tabulatoranschlägen kann derart erfolgen, dass die gegenseitige Ausrichtung von Textspalten und ihre Ausrichtung bezüglich der Seite in einer BDrizont al verschiebung der Spalten über die Seite, von der Seite und zurück auf die Seite resultiert.' Im Hinblick auf Textspalten handelt es sich also im wesentlichen um ein Tabulator- Randsteuersystem. Dabei kommen eine elektronische Tabulatorschiene und eine Steuerschaltung fürdie Steuerung der Tabulatorschiene während der Umsetzung eines Tabulatoranschlags zur Verwendung. Beim Einschalten und während der Tasteneingabe werden Tabulatoranschläge in der Tabulatorschiene gesetzt. Von diesen Anschlägen kann ein beliebiger an eine andere Stelle versetzt werden, indem der Tabulator oder die Zwischenraumtaste betätigt wird. Die Versetzung eines Anschlags bewirkt, dass alle folgenden Anschläge um eine entsprechende Strecke versetzt werden. Bei dieser Versetzung bleiben also die gegenseitigen Abstände zwischen den Anschlägen erhalten.

Die Erfindung wird zunächst anhand der auszuführenden Operation beschrieben, In der Fig. 1 ist ein Ausgangsformat dargestellt, bei dem die Positionen der Anschläge sowie des linken und rechten Randes nach der hiernach zu beschreibenden Technik ermittelt werden können. Es sind vier Textspalten dargestellt,

AT 9-75-009 - 5 -

709828/0560

die zwischen einem linken Rand und einem rechten Rand bezüglich eines Anschlags 1, eines Anschlags 2 und eines Anschlags 3 angeordnet sind. Die durch den linken und rechten Rand definierte Zeilenbreite beträgt in Fig. 1 100 Einheiten. Der Anschlag 1 ist 25 Einheiten vom linken Rand gesetzt, der Anschlag 2 50 Einheiten vom linken Rand und der Anschlag 3 75 Einheiten vom linken Rand. Der durch die horizontalen Linien in Fig. 1 repräsentierte Text ist in der ersten Spalte links ausgeschlossen,· ist in der zweiten Spalte rechts ausgeschlossen, ist in der dritten Spalte zentriert und ist in der vierten Spalte links und rechts ausgeschlossen.

Der im Folgenden gebrauchte Begriff "Versetzen eines Anschlages" soll bedeuten, dass ein bestimmter Anschlag entlang der Druckzeile verschoben wird, jedoch nicht das bekannte Löschen eines Anschlags und/oder das Setzen eines anderen Anschlages an einer anderen Stelle. Die Techniken und die Struktur für das Versetzen eines Anschlages, sowie der normale Vorgang des Setzens und Löschens eines Anschlages, werden hiernach beschrieben.

Es sei nun angenommen, dass wegen Platzmangels, der durch die Grosse des Papiers bedingt ist, auf welches gedruckt werden soll, die Zeilenlänge zwischen dem linken Rand und dem rechten Rand nur 95 Einheiten betragen kann. Um die vier Spalten der Fig. 1 auf einer Zeilenlänge von 95 Einheiten unterbringen zu können, muss wenigstens einer der Anschläge 1 bis 3 nach links versetzt werden,

AT 9-75-009 - 6 -

709828/0S6Ö

Dabei wird angenommen, dass der linke Rand bereits am Zeilenanfang liegt, so dass die erste Spalte nicht weiter nach links verschoben werden kann. Die Bedienungsperson kann zunächst den Anschlag 1 nach links versetzen. Die Versetzung des Anschlages 1 um 5 Einheiten nach links reduziert die Zeilenlänge auf 95 Einheiten, da erfindungsgemäss die Anschläge 2 und 3 ebenfalls um eine gleiche Strecke nach links versetzt werden. Wird also der Anschlag 1 um 5 Einheiten nach links versetzt, somit 2 0 Einheiten vom linken Rand, bleiben die relativen Abstände zwischen den folgenden Anschlägen 2 und 3 mit 25 Einheiten erhalten. Wie Fig. 2 zeigt, werden der Anschlag 2 nun bei 45 Einheiten vom linken Rand und der Anschlag 3 bei 70 Einheiten vom linken Rand gesetzt.

Falls eine Zeilenlänge von nur 85 Einheiten vorgegeben ist, könnte der erste Schritt darin bestehen, den Anschlag 3 gegenüber der in Fig. 2 gezeigten Positioi um 10 Schritte nach links zu verschieben. Der ausgedruckte Satzspiegel würde dann der Fig. 3 entsprechen.Die eingerahmten Bezugszeichen (Anschlag 1 in Fig. 2 und Anschlag 3 in Fig. 3) bezeichnen diejenigen Anschläge, die auf eine andere Position versetzt worden sind .

Gemäss Fig. 4 wird angenommen, dass bei einer Zeilenlänge von 85 Einheiten nur die ersten 3 Spalten wiederzugeben sind. Die Wiedergabe kann dabei sowohl das Drucken als auch die optische Darstellung beispielsweise auf einer

AT 9-75-009 - 7 -

709828/0560

Katodenstrahlröhre umfassen. Es wird ferner vorausgesetzt, dass von dem in Fig. 1 gezeigten Ausgangsformat ausgegangen wird. Für die Darstellung von nur drei Spalten innerhalb einerZeilenlänge von 85 Einheiten kann der Anschlag 1 von der in Fig. 1 gezeigten Position, 25 Einheiten vom linken Rand, auf eine in Fig. 4 gezeigte Position, 35 Einheiten vom linken Rand, versetzt werden. Dadurch v/ird auch der Anschlag 2 um 10 Einheiten nach rechts versetzt und nimmt nun eine Position GO Einheiten vom linken Rand entfernt ein. Die Verschiebung der Anschläge 1 und 2 um 10 Einheiten bringt es mit sich, dass die Spalte 4 völlig aus dem Satzspiegel herausgeschoben wird. Dies folgt aus der Voraussetzung, dass der rechte Rand vom linken 85 Einheiten entfernt .ist.

Falls die drei Spalten auf einer Zeilenlänge von 95 Einheiten untergebracht werden sollen, kann der Anschlag 2 um 10 Einheiten gegenüber der in Fig. gezeigten Position nach rechts verschoben werden, was Fig. 5 zeigt.

Fig. 6 zeigt ein Blockschaltbild mit einem Drucker 4 mit Eingabetastatur, von dem über Leitungen fünf Signale an ein Ausgabeparameter-Register 6 übertragen werden können. Diese Signale bewirken das Setzen des linken und rechten Randes und die Bestimmung des Formates bezüglich des Randausschlusses links, des Randausschlusses rechts, der Zentrierung des Zeilen-Infialtes , usw. Die Tastatur 4 ist über eine Leitung 7 mit einem An-

AT 9-75-Q09 . - 8 -

709828/0560

schlag Stellungs-Register 8 verbunden. Das Register 8 ist als rückstellbarer Vorwärts- und Rückwärts-Zähler ausgebildet, um die Schaltschritteinheiten des Weges eines im Drucker 4 vorgesehenen Schlittens, bezoqen

auf den linken Rand,zu zählen. Dieser Zähler kann von O bis 199 ßählen.

Das Register 8 hat acht Ausgangsleitungen 9 bis 16, die mit einem Anschlag-Speicher 17 verbunden sind. An diesen Speicher 17 sind ferner Leitungen 18 für Taktsignale, 19 für die Betriebsart, 20 für die Voreinstellung der Anschläge, und 21 für das Löschen der Anschläge angeschlossen. Codierte Schaltschritte und Rückschaltschritte werden über die Betriebsart-Leitung 19 zum Anschlag-Speicher 17 übertragen. Signale zum konventionellen Setzen und Löschen von Anschlägen werden über die Leitungen 20 bzw. 21 übertragen .Ferner sind Ausgang sleitung en 22 und 23 der Tastatur 4 mit Ausgabeeinheiten 24 und zugehörigem Steuerwerk verbunden. Dabei laufen über die Leitung 22 Operationsbefehle,und die über die Leitung 23 laufenden Signale wählen eine verfügbare Ausgabeeinheit, wie einen Drucker, ein optisches Anzeigegerät, usw. Schliess· lieh ist die Tastatur 4 über eine Leitung 25 an einen Textspeicher 26 ange-. schlossen, in welchem die in die Tastatur 4 eingetasteten Text- und Anschlagcodewörter gespeichert werden können. Vom Textspeicher können die Text- und Anschlagcodewörter über eine Leitung 27 zu den Ausgabeeinheiten 24 übertragen werden. Es sei noch darauf hingewiesen, dass für die Zwecke der vorliegenden Beschreibung unter dem Begriff "Signal" binäre Signale zu verstehen

AT 9-75-009 - 9 -

709828/üSeO

sind, bei denen eine "1" einem relativ Höheren Signalpegel zugeordnet sein soll, und eine "0" einem relativ niederen Signalpegel.

Der Anschlag-Speicher 17 ist über insgesamt 200 Ausgangsleitungcn, die mit 28 bis 28. _qq bezeichnet sind, mit einer Tabulatoranschlag-Matrix 29 verbunden. Die Matrix 29 kann ein konventioneller Adressdecodierer für die Leitungen 28 . . .28, _q sein. Diese Leitungen entsprechen je einer Schrittschaltposition des Schlittens im Drucker 1. Ein "1·" - Signal auf einer dieser Leitungen bedeutet das Setzen eines Tabulatoranschlags an der zugeordneten Stelle entlang, der Druckzeile des Druckers 4. Das Steuerwerk 24 der Aus gabeeinheiten adressiert die Matrix 29 über eine. Leitung 30, um die Position der gesetzten Anschläge festzustellen. Die Rückmeldung erfolgt über eine Leitung 31 zum Steuerwerk 24. Die im Ausgabeparameter-Register 6 gespeicherte Information steht dem Steuerwerk 24 über eine Leitung 32 zur Verfügung .

Mit der beschriebenen Anordnung können in konventioneller Weise Anschläge gesetzt und gelöscht und Text- und Anschlagcodewörter eingegeben und gespeichert werden, um das in Fig. 1 dargestellte Ausgangsformat zu erhalten. Beispielsweise kann die Bedienungsperson den linken Rand über die Tastatur eingeben, und dessen Position wird im Register 6 gespeichert. Dann·wird die Schritt schaltung des Schlittens eingeleitet. Wenn der Schlitten sich an der

AT 9-75-009 - 10 -

709828/0S80

Stelle des gewünschten Anschlages befindet, wird der Anschlag gesetzt und über die Leitung 20 ein entsprechendes Signal an den Anschlag- Speicher 17

übertragen. Wenn bei fortgesetzter Schrittschaltung der Schlitten an der Position des gewünschten rechten Randes eintrifft, wird der Rand gesetzt und seine Position im Register 6 gespeichert. Darauf wird der Schlittenrücklauf zum linken Rand eingeleitet. Der Text für die einzelnen Spalten wird dann zusammen mit den Tabuliercodewörtem eingetastet. Die Tabuliercodewörter dienen zur genauen Einrichtung des Textes bezüglich der gesetzten Anschläge. Falls beim Setzen der Anschläge einer an einen falschen Ort plaziert wird, kann er durch Betätigen einer Löschtaste auf der Tastatur 4 gelöscht werden. Dabei wird über die Leitung 21 ein Löschsignal von der Tastatur 4 zum Anschlagspeicre r 17 übertragen. Danach kann der Schlitten auf die korrekte Stelle eingestellt und durch Betätigen einer Taste auf der Tastatur 4 ein Anschlag gesetzt werden. Die Tastatur 4 liefert dabei ein Signal über die Leitung 20 zum .Anschlagspeicher.

Mit Hilfe der Betriebsart "Versetzen" kann das Ausgangsformat der Fig. 1 in ein Format der Fign. 2 bis 5 umgewandelt werden. Zur Erzielung des Formates der Fig. 2 wird der Schlitten bis zum Anschlag 1 in Fig. 1 tabuliert oder fortgeschaltet, worauf die Bedienungsperson codierte Rückschritte eintastet, die den Schlitten in der entgegengesetzten Richtung verschieben. Nach 5 codierten Rückschritten, befindet sich der Schlitten 20 Einheiten vom linken Rand entfernt. Das bewirkt die Versetzung des Anschlags 1 von ursprünglich 25 Einheiten

AT 9t75-009 - 11 -

709828/0560

vom linken Rand auf 20 Einheiten vom linken Rand. Wie erwähnt, werden die codierten Rückschritte (Codewort "0") von der Tastatur 4 über die Leitung 19 zum Anschlag-Speicher 17 übermittelt. Während der anfänglichen Schrittschaltung des Schlittens zur Einstellung auf den Anschlag 1 in Fig. 1 wird das Register 8 auf 25 eingestellt. Durch die Rückschritte des Schlittens auf die Stellung des Anschlags 1 in Fig. 2 wird, das Register 8 auf 20 zurückgestellt. Die Versetzung des Anschlags 1 von der ursprünglichen Position 2 5 Einheiten vom linken Rand auf die neue Position 20 Einheiten vom linken Rand in Fig. 2 bewirkt auch die Versetzung aller folgenden Anschläge um die gleiche Anzahl von Einheiten. Das wird .mit Hilfe des Anschlag-Speichers 17 erreicht. Die Versetzung des Anschlages 1 bewirkt das Absinken des Potentials auf der Leitung 28 und das Ansteigen des Potentials auf der Leitung 28 ,

C* \J Cj KJ

wodui'ch die Matrix 29 entsprechend eingestellt wird. In gleicherweise wird

auf der Leitung 28 das Potential abgesenkt und auf der Leitung 28 ange-50 45

hoben. Ebenso wird das Potential auf der Leitung 28 abgesenkt und auf der Leitung 28„_n angehoben. Die neue Stellung der Tabulatoranschlage in der Matrix 29 kann nun zum Steuern der Anordnung des Textes durch die Ausgabeeinheiten und das Steuerwerk 24 benutzt werden.

Der Anschlagspeicher 17 ist in der Fig. 7 im Detail dargestellt. Er weist 2 5 mit 33 bis 33 bezeichnete Speicherzellen für je 1 Byte zu je acht Bit auf. Jedes Bit entspricht einer Schrittschaltposition des Schlittens im Drucker 4

AT 9-75-009 - 12 -

709828/0580

entlang der Druckzeile, in welcher ein Anschlag gesetzt werden kann. Zur Vereinfachung ist angenommen, dass es sich beim Drucker 4 um eine Maschine mit Standard-Schrittschaltung handelt und nicht um eine Maschine mit Proportional-Schrittschaltung. Die Struktur der einzelnen Speicherzellen 33 bis 33_rt bezüglich ihrer logischen Schaltungen und Speichermittel wird anhand der folgenden Zeichnungen weiter unten beschrieben.

Die Speicherzelle 33 für das erste Byte hat Eingangslcitungen 34 , 34 , und 9, 10 und 11 vom Anschlagsstellungs-Register 8, eine UebertragungsJoitung von der Speicherzelle 33, für das zweite Byte, sowie eine Leitung 36 für die Linksverschiebung des Registerinhalts. Die Ausgänge der Speicherzelle 33 sind eine Leitung 37 für die Rechtsverschiebung des Registerinhaltes und die

Leitungen 28 „ . . .28 ₇. Die Eingangs signale auf den Leitungen 34 und 34. u,Uu,/ UX

werden aus den Ausgangssignalen auf den Leitungen 12.. .16 des Anschlagsstellungs-Register 8 abgeleitet. Diese Ableitung erfolgt mit einem in Fig. 8 dargestellten 5-in-32-Wandler 38. Der Wandler decodiert die Signale auf den Ausgängen 12 bis 16 des Registers 8 und liefert Ausgangssignale auf Leitungen 34 bis 34 , die an die Speicherzellen 33 bis 33 in Fig. 7 angeschlossen sind. Die übrigen Ausgänge des Wandlers 38 werden nicht benutzt. Die Leitung 34 ist mit Masse verbunden, so dass das Eingangssignal der Speicherzelle auf dieser Leitung immör 0 ist.

AT 9.-75-009 - 13 -

709828/0580

Für sämtliche Speicherzellen 33 . . .33„ · sind die Eingangsleitungen 9, 10 und 11 direkt mit den entsprechenden Ausgangsleitungen des Anschlagstellungs-Registcrs 8 verbunden. Die Eingangsleitung 35 der Speicherzelle 33 ist eine der Ausgangsleitungcn der Speicherzelle 33 für das zweite· Byte. Wenn auf der Leitung 35 ein Signal "nach links verschieben" auftritt, wird das erste Bit in der Speicherzelle 33 über die Leitung 36 in die Speicherzelle 33 verschoben. Wenn das Signal auf der Leitung 34 gleich 0 ist und das Signal auf der Leitung 34, gleich 1, liegt ein Befehl für das Verschieben nach rechts vor, und es wird dann auf der Leitung 37 das letzte Bit der Speiche-:'." zelle 33, in die erste Bitposition der Speicherzelle 33 verschoben. Dies wird weiter unten noch ausführlich beschrieben.

Die Ausgange 28_{n n} bis 28 ₇ der Speicherzelle 33 entsprechen den Ausgängen

U / U U / / U

28 bis 28' des Anschlag-Speichers 17 in Fig. 6.

Die Leitung 39 verbindet den Ausgang der Speicherzelle 33 mit dem Eingang der Speicherzelle 33. . Auf ihr laufen die Signale, die das Verschieben nach links des ersten Bits der Speicherzelle 33₉ über eine Leitung 4 0 in die Speicherzelle 33.. bewirkten. Umgekehrt wird über eine Leitung 41 das letzte Bit der Speicherzelle 33, in die erste Bitposition der Speicherzelle 33 verschoben, wenn auf den .Eingangsleitungen 34 und 34 d_er Speicherzelle 33_O entsprechend! Signale vorhanden sind. Die Ausgangsleitungen 28, . . .28, „ der Speicher-

i ζ U I # /

AT 9-75-009 - 1.4 -

709828/0580

zelle 33.. entsprechen den Ausgangsleitungen 28 . . .28 des Anschlag-

J. O X O

Speichers 17, die an die Matrix 29 in Fig. 6 angeschlossen sind.

Die folgenden Speicherzellen 33 ...33 _ haben Eingänge und Ausgänge, die denen der Speicherzellen 3S₁ und 33 genau entsprechen. Die Verbindungen

J. Lt

zwischen den Speicherzollen 33 und 33 -sind durch die Leitungen 42, 43

und 44 repräsentiert. Die Ausgangsleitungen 28 _f . . .28 der Speicher-

23/Ö Ao₁/

zelle 33 _ entsprec'nen den Ausgangsleitungen 28, _ü. .. .28_1Q1 des Anschlag-Speichers 17 in Fig. 6, die an die Matrix 29 angeschlossen sind.

Die Speicherzelle 33 ist gleich aufgebaut wie die übrigen Speicherzellen.

Lt Q

IhreEingänge 34~. und 34„_r sind an den 5-in-3 2-Wand ler 38 der Fig. 8 angeschlossen, der die Signale aus den Ausgangssignalen auf den Leitungen bis 16 des Registers 8 ableitet. Die Eingangsleitungen 9, 10 und 11 der Speicherzelle 33„ sind direkt mit den entsprechenden Ausgangsleitungen des

Lt ri

Registers 8 verbunden. Wenn ein Signal "nach links verschieben" auf einer Leitung 45 auftritt, wird das erste Bit der Speicherzelle 33 nach links über die Leitung 4G indie Speicherzelle 33 _ verschoben. Entsprechend wird über

* L* O

eine Leitung 47 das letzte Bit aus der Speicherzelle 33 - in die erste Bitposition der Speicherzelle 33 verschoben. Diese Verschiebung erfolgt unter Steuerung durch Signale auf den Leitungen 34„. und 34__r. Die Ausgangsleitungen 28_O . _n.. .28_ ₇ der Speicherzelle 33 entsprechen den Ausgangs-

AT 9-75-009 - 15 -

709828/0580

leitungen 28. ...28 des Anschlag-Speichers 17 in Fig. 6. Die Eingangsleitung 48 für die Vorschiebesignale sowie die: Eingangsloitung 49 für die Uebertragung der verschobenen Bits sind mit Masse verbunden und führen daher Nullpotential.

Jede der Speicherzellen 33 . . .33 hat Eingänge für das Taktsignal, die Be-

U Zi ~JL

triebsart, die Voreinstellung und die Löschung, die jedoch aus Gründen der Ueborsichtlichkeit nicht dargestellt sind. Diese Eingänge werden Im Zusammenhang mit den folgenden Figuren weiter unten beschrieben.

Einzelheiten einer Speicherzelle 33 können aus der Fig. 9 entnommen werden, in der beispielhaft die Speicherzelle 3S₁ der Fig. 7 dargestellt ist. Die Speicher zelle hat Eingänge 9, 10 und 11, die an die entsprechenden Ausgänge des Anschlag .Stellungs-Registers 8 angeschlossen sind . Innerhalb der Speicherzelle ist an diese Eingänge ein 3-in-8-Wandler 50 angeschlossen, der die Kombination der Eingangssignale decodiert, und dessen 8 Ausgangsleitungen 51 bis 58 an eine Bank von UND-Gliedern 59 bis 66 angeschlossen sind. Die Eingangssignale für die jeweils zweiten Eingänge dieser UND-Glieder 59 bis 66 werden aus den Signalen auf den Leitungen 34 und 34_ durch logische Verknüpfung abgeleitet. Die Leitung 34, ist mit einem Inverter 67 verbunden, dessen Ausgangsleitung 68 zu einem UND-Glied 69 führt. Die Leitung 34

ist an den zweiten Eingang des UND-Gliedes 69 angeschlossen,und dessen

AT 9-.75-009 - 16 -

709828/0560

Ausgangsleitung 70 speist die zweiten Eingänge der UND-Glieder 59 bis 66.

Wenn die Signale auf den Eingangsleitungen 34. und 34 beide "1" sind, erfolgt eine Verschiebung aller in der Speicherzelle 33. gespeicherten Bits nach links oder rechts. Das Eingangssignal für die Betriebsart auf der Leitung 71 bestimmt die Verschiebungsrichtung. Wenn das Signal auf der Leitung 34. gleich "0" ist und das Signal auf der Leitung 34 gleich "1", wird der Schlitten auf eine Stellung eingestellt, die einem in der Speicherzelle 33. gespeicherten Bit entspricht, welches durch die Signale auf den Leitungen 9, 10 und 11 andressiert ist. In diesem Fall erfolgt nur eine partielle Verschiebung innerhalb der Speicherzelle, d.h. , nicht alle Bits innerhalb der Speicherzelle werden verschoben. Einzelheiten dazu werden im Zusammenhang mit Fig. 10 beschrieben.

Wie bereits erwähnt, hat das UND-Glied 69 eine Aus gangs leitung 70, die an das erste UND-Glied 66 angeschlossen ist. Dessen zweiter Eingang ist an den Ausgang des 3-in-8-Wandlers 50 angeschlossen. Die Ausgangsleitung 72 des UND-Gliedes 66 führt zu einem Eingang 73. einer Bitzelle 74 . Die Ausgangs leitung 70 des UND-Gliedes 69 ist femer mit einem Eingang des UND-Gliedes 65 verbunden, dessen Ausgangsleitung zum Eingang 73. der Bitselle 74. . führt. Jede der Speicherzellen 33 . .33_9/

AT 9-75-009 - 17 -

709828/0560

weist 8 Bitzellen 74 auf, wobei für das Beispiel der Fig. 9, in v/elcher die Speicherzelle 33 dargestellt ist, die 8 Bitzellen mit den Bezugszei-

chen 74 ₁ ...74.. „ bezeichnet sind. Sämtliche Bitzellen 74 der Speicherzellen 33 sind in gleicher Weise an die ihnen zugeordneten UND-Glieder sowie an einen 3-in-8-Wandler 50 angeschlossen. Einzelheiten dieser Verbindungen sind aus der Fig. 9 ersichtlich.

Die Ausgangsleitung 35 der Bitzelle 74, _ entspricht der Ausgangsleitung der Speicherzelle 33, in Fig. 7. In gleicher Weise entspricht auch die Eingangsleitung 37 der Bitzelle 74, _ der Eingangsleitung 37 der Speicherzelle 33, . Entsprechendes gilt für die Eingangs leitung 39 und die Ausgangsleitung 36. Ebenfalls sind die Ausgangsleitungen 28 ...28 , und

1 , U 1 , /

die Leitung 18 für das Taktsignal und die Leitung 19 für die Betriebsart , die an die an den Anschlag-Speicher 17 in Fig. 6 angeschlossen sind, entsprechend vorhanden, und ferner noch die Leitungen 40 und 41.

Wenn auf den Leitungen 34, und 34„ ein Signal "1" vorhanden ist, werden

' J- Cm

die. in den Bitzellen 74.. _n bis 74, ₇ enthaltenen Bits nach links oder rechts verschoben. In diesem Fall findet keine Adressierung eines Bits in der Speicherzelle 33.. statt. Die eigentliche Verschiebung einer in der Speicherzelle 74, gespeicherten "0" oder "1" erfolgt über die Ausgangsleitung 76

-L $ U -L/C¹

die gleichzeitig die Eingangs leitung für die folgende Bitzelle 74, . ist.

AT 9-75-009 - 18 -

709828/0560

Das entspricht einer Rechts verschiebung, die bereits in einer vorhergehende Speicherzelle begonnen hat. Das beruht darauf, dass beide Leitungen 34,

^ J-

und 34 ein Signal "1" geführt haben. Alle folgenden Zellen sind von der Verschiebung in gleicher Weise betroffen.

Ob ein Anschlag gesetzt ist oder nicht, abhängig vom Charakter des Signals auf der Leitung 37 wird ein Signal "0" oder "1" über die Leitung 28.

ausgegeben, das einem Signal auf einer der Leitungen 28 ...28 vom Anschlag-Speicher 17 zur Matrix 29 in Fig. 6 entspricht. Falls vor der Verschiebeoperation in der Bitzelle. 74. _n eine "1" gespeichert war, be-

1, U

deutet dies einen gesetzten Anschlag. Nach der Verschiebung steht diese "1" in der Bitzelle 74. .. Damit ist der Anschlag um eine Einheit nach

1*1

rechts versetzt worden. In ähnlicher Weise erfolgt die Verschiebung nach links einer "0" oder "1" aus der Bitzelle 74 über die Ausgangsleitung

l / J-

76. ·. in die Bitzelle 74. _n über deren Eingangsleitung 77 . Da auf den 1/1 l/U 1,0

Leitungen 34. und 34 ein Signal "1" ansteht, hat die Links verschiebung bereits in einer vorhergehenden Speicherzelle begonnen.

Falls das Signal auf der Leitung 34. gleich "0" und dasjenige auf der Leitung 34_ gleich "1" ist, dann ist eine bestimmte Bitzelle in der Speicherzelle 3S₁ adressiert, welche Adressierung von der Kombination der Signale auf den Leitungen 9, 10 und 11 abhängt. Es sei daran erinnert, dass die

AT 9-75-009 - 19 -

709828/0560

Signale auf den Leitungen 34 und 34 die Speicherzelle 33 adressieren.

X Ci J.

Die Anzahl der Verschiebe schritte nach rechts oder links wird durch die Anzahl der Signale auf der Leitung 71 bestimmt. Diese Signale entsprechen codierten Leerschritten ("1") und codierten Rückschritten ("0"). Die Verschiebung wird bewirkt durch das Auftreten eines Taktimpulses auf der Leitung 18. Wenn die adressierte Zelle eine "1" enthält," ist damit ein Tabulatoranschlag adressiert. Bei einer Rechtsverschiebung wird der Anschlag bis zu einer dieser folgenden Zelle entsprechenden Position versetzt. Für eine Linksverschiebung erfolgt die Versetzung des Anschlags in die vorangehende Zelle. Die der adressierten Zelle vorangehende Zelle wird nur bei einer Linksverschiebung getaktet. Für eine Rechtsverschiebung wird in die adressierte Zelle eine "0" eingeschrieben. Dies wirkt sich auf die vorangehenden Zellen nicht aus, es sind nur die folgenden Zellen davon betroffen. Bei einer Linksverschiebung wird das betreffende Bit über die Ausgangsleitung 76. . ausgegeben, welches das Eingangssignal für die voran-

J- / J-

gehende Bitzelle 74. auf deren Eingangsleitung 77 bildet. Die Bit-

Jl ζ U J- / U

zelle 74. _n wird durch ein gleichzeitig über die Leitung 35 übertragenes

1, U J-, J-

Vorbereitungssignal für das nächste Taktsignal auf der Leitung 18 ernpfangsbereit gemacht.

Zur Durchführung einer Links verschiebung des Inhalts der ersten Bitzelle einer Speicherzelle, wenn diese adressiert ist, in die letzte Zelle einer

AT 9-75-009 - 2a: -

709828/0560

igen 3a und >:

vorhergehenden Speicherzelle, wird ein Signal an die Leitungen 3a und 35 angelegt. Das Bit wird dann über die entsprechende Leitung 4 0 der vorangehenden Speicherzelle zugeführt. Die Leitungen 36 und 4 0 dienen also der Linksverschiebung von Bits zwischen den Speicherzellen, während die Leitungen 37 und 41 der Rechtsverschiebung der Bits zwischen den Speicherzellen dienen.

Weitere Einzelheiten werden im Zusammenhang mit der Fig. 10 beschrieben, in der Einzelheiten der Verknüpfungsschaltungen sowie des Speichers einer Bitzelle dargestellt sind. Dabei soll es sich beispielsweise um die Bitzelle 74, , der Fig. 9 handeln.

Es sei zunächst angenommen, dass die Bitzelle 74, , eine "1" enthält,

1,1

dass eine Link sver Schiebung vorzunehmen ist/ und dass die Adressierung über die Leitung 75 (Fig. 9) am Eingang 73, , erfolgt. Im Falle einer

1,1

Linksverschiebung läuft über die Leitung 75 ein Signal "1", das zu einem ODER-Glied 78 (Fig. 10) gelangt. Das Ausgangssignal des ODER-Gliedes wird über eine Leitung 79 zu einem weiteren ODER-Glied 80 geführt, dessen Ausgang mittels einer Leitung 81 an ein UND-Glied 82 angeschlossen ist. Der zweite Eingang des UND-Gliedes 82 ist an die Leitung 18 angeschlossen, über welche Taktsignale laufen. Wenn beide Eingangssignale des UND-Gliedes 82 vorhanden sind, liefert es über seine Ausgangsleitung 83

AT 9-75-009 - 21-

709828/0560

ein Signal an ein Speicherregister 84. "Dieses liefert dann über seine Ausgangsleitung 76.. . ein Ausgangnsignal, das die Versetzung des An-Schlages in die vorhergehende Zelle bewirkt.

Das Eingangssignal "1" auf der Leitung 75 wird auch einem NAND-Glied zugeführt, dessen zweiter Eingang über die Leitung 71 ein Signal "0" erhält, welches das Codewort für einen Rückschritt darstellt. Das resultierende Ausgangssignal "1" vom NAND-Glied 85 gelangt über die Leitung 8 zu einem UND-Glied 87. Das zweite Eingangssignal für das UND-Glied wird aus dem Rückschritt-Signal auf der Leitung 71 abgeleitet. Die Rechtsverschiebung eines Bits aus der vorhergehenden Bitzelle 74 über die

1, U

Leitung 76 wird durch ein UND-Glied 88 verhindert. Das "O"-Signal ι, u

auf der Leitung 71 gelangt zu einem Inverter 89. Dieser liefert also ein "1"-Ausgangssignal über die Leitung 90 an die UND-Glieder 91 und 92. Ueber die Ausgangsleitung 35 , des UND-Gliedes 92 kann die vorher-

1 / J-

gehende Bitzelle für die Aufnahme eines Taktsignals vorbereitet werden. Das Schalten der vorhergehenden 'Zelle mittels des Taktsignals ist in diesem Fall erforderlich, da der Anschlag nnc.h ]]nkr, vprni'i/.l wrnion soll. Das haisKt, d/i;j HJl Jn dr-i 'Ai-Wc '//\ mn:.!. In r||«. '/.< >\h< /Ί verschoben werden. Der zweite Eingang des UND-Gliedes 92 ist mit der Eingangsleitung 75 verbunden.

AT 9-75-009 - 22 -

709828/0560

Der zweite Eingang des UND-Gliedes 91 ist mit der Ausgangsleitung 77.

der vorhergehenden Bitzelle 74, _ verbunden. Da alle Bits, ob "0" oder "1", in allen folgenden Zellen nach links zu verschieben sind, kann das Signal auf der leitung 77. . "0" oder "1" sein, abhängig davon, ob die

J-, J-

folgende Zelle einen gesetzten Anschlag repräsentiert.

Ist das der Fall, läuft ein Signal "1" über'die Leitung 77 , durch das UND-Glied 91, über die Leitung 93 zu einem ODER-Glied 94 und von dort zum UND-Glied 87. Das Ausgangssignal "I" des UND-Gliedes 87 läuft über die Leitung 95 zum Speicherregister 84. Dadurch wird das Speicherregister gesetzt.

Falls die folgende Zelle keinen gesetzten Anschlag repräsentiert, ist das Signal auf der Leitung 77, , eine "0" und somit auch das Ausgangssignal

J- / J-

auf der Leitung 93 des UND-Gliedes 91. Damit erscheint auch ein "0"-Signal am Eingang des UND-Gliedes 87, an dessen Ausgangsleitung 95 ein Inverter 96 angeschlossen ist, der demnach über seine Ausgangsleitung ein "1"-Signal an den Rückstelleingang des Speicherregisters 84 liefert. Dieses wird damit zurückgestellt.

Gleichzeitig mit dem Einschieben eines Bits über die Leitung 77^ ₁ wird das vorher im Speicherregister 84 gespeicherte Bit über die Leitung 76. ,

AT 9-75-009 - 23 -

709828/OBBO

ausgeschoben, da über die Leitung 35, ein Signal zugeführt wird.

1, L

Unter der Annahme, dass es sich bei der in Fig. 10 dargestellten Bitzelle um die Zelle 74, handelt, wird das Ausgangssignal von der Zelle 74. über die Leitung 35. in das ODER-Glied 80 gespeist. Das Aus-

1,1 1,1

gangssignal des ODER-Gliedes 80 auf der Leitung 81 erreicht das UND-Glied 82. Dieses ist damit vorbereitet, das nächste Taktsignal über die Leitung 18 zum Speicherregister 84 durchzuschalten. Daraufhin wird die "1" in .der Zelle 74, über die Ausgangsleitung 76 in das Speicher-

1,1 1/1

register der Zelle 74, übertragen. Es sei darauf hingewiesen, dass

1/0

jede Adressier- und Verschiebeoperation eines "1"-Bits nach links einer separaten Operation . wie beschrieben, bedarf.

Es wird nun die Verschiebung der folgenden Anschläge beschrieben, wenn ein Anschlag nicht adressiert worden ist. Es sei angenommen, dass die Bitzelle 74, . über die Leitung 75 adressiert wird. Die Zelle möge eine

1/1

"0" enthalten, und es sei eine Verschiebung nach links erforderlich. Ein Signal über die Ausgangsleitung 76 ₁ veranlasst das Schalten der vor-

1/1

hergehenden Bitzelle beim Eintreffen des nächsten Taktsignals. Das Ausgangssignal "0" von der Zelle 74, über die Leitung 76 bewirkt das

1,1 1/1

Ueberschreiben des Inhalts der vorhergehenden Zelle 74 mit einer "0".

ι, υ

Die der Zelle 74, _ vorangehenden Zellen werden davon nicht betroffen, ι / u

da das Signal am Eingang 73. gleich "0" bleibt, bis der Schlitten seine

1 / U

9-75-009 - 24 -

709828/0580

Rückschrittoperation beendet hat und eine vorangehende Zelle adressiert wird. Obwohl kein Anschlag adressiert worden ist, werden alle einer adressierten Zelle folgenden Anschläge nach links versetzt, wenn der Schlitten seine Rückschrittoperation ausführt.

Es sei nun angenommen, dass die Bitzelle 74 über die Leitung 75 adressiert wird, dass sie eine "1" enthält, und dass eine Rechtsverschiebung auszuführen ist. Bei jeder Rechtsverschiobung erfolgt die Eingabe einer "0" in die adressierte Zelle, wenn der Schlitten einen Schaltschritt um eine Einheit ausführt.. Das Schalten aller Zellen, die einer adressierten Zelle folgen, wird veranlasst durch ein Signal über die Leitungen 98, die je zwei benachbarte Bitzellen 74 innerhalb einer Speicherzelle 33 miteinander verbinden. Die Leitungen 98 besorgen die Weitergabe eines Verschiebebefehls innerhalb einer Speicherzelle.

Eine "1" als Codewort für einen Leerschritt wird über die Leitung 71 dem Inverter 89 zugeführt. Auf dessen Ausgangsleitung 90 erscheint daher ein "O"-Signal. Dieses sperrt des Durchschalten der vorangehenden Zolle übor die Ausgangsleitung 3 5, , . Da eine Vorschiebung η sch roch's vorgor;oh^n ist, muss der Eingang über die Leitung 77. , gesperrt werden. Da die Leitung 90 ein ¹¹O" -Signal führt, ist auch das Ausgangssignal des UND-.Gliedes 91 auf der Leitung 93 gleich "0". Auch das Ausgangssignal des

AT 9-75-009 - - 2 5 -

709828/0560

NAND-Gliedes 85 ist O, und daher folgt ein "0"-Signal vom Ul
Dieses bewirkt, über den Inverter 96 eine Rückstellung des Speicherregisters 84 auf "0". Die vorher im Speicherregister 84 gespeicherte "1" ist in die folgende Zelle 74₁ „ verschoben worden.

Für das Beispiel eines nicht adressierten, gesetzten Anschlags, der nach rechts zu verschieben ist, sei angenommen, dass die Bitzelle 74, über die Leitung 75 adressiert wird, dass sie eine "0" enthält, und dass eine Rechtsverschiebung auszuführen ist. Wie beim vorangehenden Beispiel erfolgt lediglich eine Auffüllung mit Nullen, was die Vergrösserung des Abstandes zwischen einem vorangehenden Anschlag und einem folgenden Anschlag bewirkt.

Zum Löschen eines Anschlages wird die Bitzelle 74, , über die Leitung

1,1

adressiert und ein "1 "-Signal über die Leitung 99 in ein NAND-Glied 100 eingespeist. Der zweite Eingang des NAND-Gliedes wird über die Leitung ebenfalls mit einem "1"-Signal gespeist. Das NAND-Glied 100 gibt damit ein "0"-Signal über seine Ausgangsleitung 101 , wodurch das Speicherregister 84 gelöscht wird.

Das Setzen eines Anschlags erfolgt durch Adressieren der Zelle 74₁ . , in

1/1

welcher also eine "0" gespeichert ist und durch Einspeisen eines "!"-Signal

AT 9-75-009 - 26-

709828/0SSO

über eine Leitung 102 in ein NAND-Glied 103. Der zweite Eingang des NAND-Gliedes 103 erhält ebenfalls ein "1"-Signal, da die ZeJIe über die Leitung 75 adressiert ist. Das "0"-Ausgangssignal des NAND-Gliedes 103 bewirkt das Setzen einer "1" in das Speicherregister 84.

AT 9-75-009 - 27 -

709828/0560

Leerseite

Claims

PATENTANSPRÜCHE

Einrichtung zum Versetzen von Tabulatoranschlägen in Datenausgabegeräten, wie Druckern, Datensichtgeräten und dgl., mit einer Eingabetastatur und einer Ausgabeeinheit sowie einem Speicher zum Speichern von Text- und Funktionscodewörtern, dadurch gekennzeichnet, dass zur Aufrechterhaltung der gegenseitigen Abstände zwischen allen auf einen versetzten Anschlag folgenden Anschläge ein mit der Eingabetastatur (4) verbundenes Anschlagstellungs-Register (8) vorgesehen ist und ein eingangsseitig an das Anschlagsstellungs-Register (8) und an Funktionsausgänge der Tastatur (4) angeschlossener Anschlagspeicher (17), dass der Anschlagspeicher (17) aus einer Vielzahl von Speicherzellen (33] aufgebaut ist, deren jede eine Mehrzahlvon Bitzellen (74) aufweist, die individuell je einer Schrittschaltposition der Ausgabeeinheit (24) fest zugeordnet sind, und dass jede Bitzelle (74) je einen Eingang und Ausgang (35) für die Verschiebebefehle und wenigstens je einen Eingang und Ausgang (76) für die Uebertragung der gespeicherten Information aufweist, wobei alle Ein- und Ausgänge (35, 76) jeder Zelle (33, 74) mit den entsprechenden Aus- und Eingängen der benachbarten Zellen (33, 74) verbunden sind, und dass die Ausgänge (28) der Bitzellen (74) mit den Eingängen einer Tabulatoranschlag-Matrix (29) verbunden sind, welche an die Ausgabeeinheit (24) angeschlossen ist, derart, daß beim Verschieben der einem gesetzten Anschlag zugeordneten Bits in den Bitzellen (74) die Abstände zwischen allen Bits, die den dem versetzten Anschlag folgenden Anschlägen zugeordnet sind, erhalten bleiben.

at 975 009 709828/0560

OWQlNAL INSPECTED

! 2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Anschlag-Speicher (17) aus 25 Speicherzellen (33-....33-J aufgebaut ist,

deren jede aus acht Bitzellen (74. _ ... 74. ₇) besteht, und dass jede Bit—

ι zelle (74) mit dem Ausgang (72, 75) einer logischen Schaltung (59 ... 66)

verbunden ist, deren Eingänge (51 ... 58, 70) über Verknüpfungsschalj tungen (50, 67, 69) an die Ausgänge (9 ... 16) des Anschlagsstellungs-

■ Registers (8) angeschlossen sind.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Verknüpfungsschaltungen einen 3-in-8-Wandler (50) umfassen, dessen drei Eingänge an drei Ausgänge (9 ... 11) des Anschlagstellungs-Registers (8) angeschlossen sind, und dessen acht Ausgänge an je einen Eingang (51 .. 58) eines UND-Gliedes (59 ,.. 66) angeschlossen sind.

4. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Anschlagstellungs-Register (8) acht Ausgänge (9 ... 16) aufweist, von denen drei (9 ... 11) an jede der Speicherzellen (33_Q ... 33_J direkt angeschlossen sind, während die übrigen Ausgänge (12 ... 16) über einen 5-in-32-Wandler (38) und zugeordnete ODER-Glieder (Fig. 8) mit den Speicherzellen (33- ... 33_J verbunden sind.

-29 -

at 975 009 70 9 8 28/0560