DE2646216A1

DE2646216A1 - Vorrichtung zur verarbeitung einer bitfolge

Info

Publication number: DE2646216A1
Application number: DE19762646216
Authority: DE
Inventors: Jean-Claude Barigot; Gilles Gauriat; Jacques Vernezy
Original assignee: Alcatel CIT SA
Current assignee: Alcatel CIT SA
Priority date: 1975-10-20
Filing date: 1976-10-13
Publication date: 1977-04-28
Also published as: BE847019A; DK471976A; IE43323B1; NL7611628A; IT1073046B; IE43323L; GB1516028A; US4107468A; LU75997A1; FR2329108A1; DE2646216C2; FR2329108B1

Description

_Ä '13. Okt. 1975

UipL.-lng. Jürgen WEINMILLER *"* PATENTASSESSOR

SOSPI GmbH

8OOO München 8O
Zeppelinstr. 63

COMPAGNIE INDUSTRIELLE EES TELECOMMÜNCATIONS

CIT-ALCATEL S.A. 12, rue de la Baume, 75008 PARIS, Frankreich

VORRICHTUNG ZUR VERARBEITUNG EINER BITFOLGE

Die Erfindung gehört in den Bereich der Digitalelektronik und bezieht sich auf eine Vorrichtung zur Verarbeitung einer digitalisierten Signalfolge, die aus aufeinanderfolgenden Rastern von jeweils N Bits besteht, wobei diese Vorrichtung in ihrem Hauptteil einen Eingang und/oder einen Ausgang für die ganze Folge und ein Organ zur Verarbeitung von N-n Bits des Rasters aufweist, während die η übrigen Bits mindestens zu einem Teil in einem zusätzlichen Verarbextungsorgan, das in einem Hebengestell untergebracht ist, verarbeitet werden.

.Bei digitalen Einrichtungen für die Multiplexübertragung im PCM-Kode von dreißig Telefonkanälen wird eine Bit-

709817/0732 ^#A

- χ· »■>

folge aus einer Aufeinanderfolge von Rastern gebildet, von denen jedes die digitalen Werte der dreißig den dreißig Telefonkanälen entsprechenden Amplitudenabtastproben enthält sowie andere Informationen, wie beispielsweise die Rufzeichensignale oder sogar Informationen, die nichts mit Ferngesprächen zu tun haben, wie beispielsweise Telegraphiesignale.

Im Endgerät einer derartigen Einrichtung müssen die Telefoninformationen von den übrigen Informationen getrennt werden.

Da diese übrigen Informationen z.T. vollkommen anders geartet sind und verschiedenste Anwendungen erfahren, ist es vorteilhaft, die Verarbeitungsorgane für diese anderen Informationen vom Hauptgestell zu trennen.

Bei einem Endgerät einer digitalen Verbindung besteht die Verarbeitung ganz allgemein darin, Informationen zwecks ihrer Nutzung abzunehmen und an den richtigen zeitlichen Stellen Informationen zwecks ihrer Übertragung wieder einzuführen.

Zur Beibehaltung der Synchronisationsinformationen, mit deren Hilfe die verschiedensten Stellungen der Bits im Raster bestimmt werden können, verwendet man Modulo-H-Zähler, wenn N die Anzahl der Binärelemente des Rasters ist.

Angenommen η ist die Anzahl von Bits der übrigen Informationen, die in einem Nebengestell verarbeitet werden sollen, In diesem Fall müßte der Zähler des Hauptgestells auf das Nebengestell Signale übertragen, die der Lage der η Bits im Raster entsprechen. Hierzu wäre zwischen den beiden Gestellen ein Kabel mit einer großen Anzahl von Einzeldrähten nötig.

Um diesen Nachteil zu beheben, könnte für das Neben-

709817/0732 ·/.

gestell mit Hilfe eines neuen Zählers eine eigene Zeitbasis geschaffen werden. Jedoch ist diese Lösung bei einer Änderung der Anzahl η-wenig flexibel, insbesondere dann, wenn mehrere Gestelle in Kaskadenschaltung vorgesehen werden, da dann für jeden Gestelltyp und für jede Verwendungsart unterschiedliche Zähler vorgesehen werden müßten.

Die Erfindung gemäß Hauptanspruch vereinfacht den komplizierten Aufbau für diesen Fall.

Bevorzugte Ausführungsformen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Nachfolgend wird die Erfindung im einzelnen an Hand der beiliegenden vier Figuren beschrieben.

Die Figuren 1 bis 3 zeigen schematisch jeweils ein Ausführungsbeispiel der Erfindung.

Fig. 4 zeigt, eine Darstellung der Synchronisationssignale der Ausführungen gemäß den Fig. 2 und 3.

In Fig. 1 wird schematisch ein Endgerät einer digitalen PCM-Übertragungsleitung dargestellt, die einen Sendezweig aufweist, der eine Klemme 1 speist, sowie einen Empfangszweig, der auf einer Klemme 2 Informationen zugeführt erhält.

Das Endgerät besteht aus einem Hauptgestell 3 und einem Nebengestell 4. Im Hauptgestell werden in Verarbeitungsorganen 7 und 9 die den Telefongesprächen entsprechenden digitalen Informationen verarbeitet, die in die vom Gestell 3 abgehende Bitfolge der Bitgeschwindigkeit D, eingegeben bzw. der im Gestell 3 eintreffenden Bitfolge mit der Bitgeschwindigkeit D_? entnommen werden.

709817/0732

Die Verarbeitungsorgane 7 und 9 werden durch sendeseitige bzw. empfangsseitige Modulo-N-Zähler 6 bzw. 8 gesteuert, von denen jeder aus einem Modulo—— -Zähler 14 bzw. 19 und aus einem Modulo-n-Zähler 15 bzw. 20 besteht.

Der sendeseitige Zähler 6 wird durch ein Taktgebersignal H, gesteuert, das die an der Klemme 1 abgehende Bitfolge der Bitgeschwindigkeit D, bestimmt, während der empfangsseitige Zähler 8 durch ein Taktsignal H_ gesteuert wird, dessen Taktgeschwindigkeit aus den Kodeübergängen der an der Klemme 2 eintreffenden Bitfolge der Bitgeschwindigkeit D_ (D₉ = D,) abgeleitet wird und dessen Frequenz gleich der Frequenz H, ist, dessen Phase jedoch zu der Phase des Taktgebersignals H, unkorreliert ist.

Wie es weiter oben bereits erwähnt wurde, beziehen sich bestimmte Informationen (n Bits pro Raster aus N Bits), die in der eintreffenden oder abgehenden Bitfolge enthalten sind, nicht auf die eigentlichen Telefongespräche. Ihre Verarbeitung wird im Nebengestell 4 durchgeführt, das über ein Kabel 5 mit dem Hauptgestell 3 verbunden ist. Nachfolgend wird mit T die Informationsfolge mit der Geschwindigkeit D_e bezeichnet, wobei D = D.. . % ist, die nicht zu den Telefoninfor-

e IN

mationen gehören und vom Gestell 4 zum Gestell 3 geleitet werden, und mit T die Informationsfolge der Geschwindigkeit D_r mit D = D_. ^, die nicht zu den Telefoninformationen gehört und zum Hebengestell 4 geleitet wird.

Der Sendeteil des Hauptgestells 3 wird durch ein Organ 16 zur Phasenkorrektur der Impulse der durch ein Taktgebersignal

709817/0732

H = H₁ . — gesteuerten Informationsfolge T der Geschwindigkeit D , ferner durch einen Umwandler 17 zur Umwandlung der Bitgeschwindigkeit D in die Bitgeschwindigkeit D₁ , sowie

e χ

durch einen Addierer 18, an dessen Ausgang zur Klemme 1 die vollständige abgehende Informationsfolge der Bitgeschwindigkeit D, verfügbar ist, vervollständigt. Im Empfangsteil des Hauptgestells wird die Geschwindigkeit der im Nebengestell zu verarbeitenden Informationsfolge durch einen Wandler 21 zur Umwandlung der Bitfolgegeschwindigkeit D_ in die Bitfolgegeschwindigkeit D angepaßt.

Über das Kabel werden in Richtung vom Hauptgestell 3 zum Nebengestell 4 Taktgebersignale H der zu sendenden Informationsfolge T , ein Synchronisationssignal S des zu sendenden Rasters, ein Taktgebersignal H der empifangenen Informationsfolge T , ein Synchronisationssignal S des Rasters beim Empfang sowie die "übrigen" Informationen übertragen, d.h. η Bit pro Raster, die die Informationsfolge T bilden, und der an der Klemme 2 eintreffenden Informationsfolge entnommen werden und die im Nebengestell verarbeitet werden sollen. In der umgekehrten Richtung, d.h. vom Nebengestell 4 zum Hauptgestell 3, überträgt das Kabel die Informationsfolge T für die Überführung der η Bits, die im Nebengestell 4 gebildet werden, um diese in die an der Klemme 1 abgehende Informationsfolge einzufügen.

Wegen der Bitgeschwindigkeitswandler 17 und 21 und der Pufferspeicher (hier nicht dargestellt) wird die Übertragungsgeschwindigkeit der Informationen zwischen den beiden Gestellen auf ein Untervielfaches — der Geschwindigkeit der ganzen eintreffenden oder abgehenden Informationsfolge verringert; die

709817/0732

— ^ —

Frequenz der übertragenen sendeseitigen Taktgebersignale H

und empfangsseitigen Taktgebersignale H wurde ebenfalls auf dieselbe Weise verringert. Ein erster Vorteil dieser Maßnahmen besteht darin, daß sich die Dämpfung dieser über das Kabel übertragenen Signale verringert, so daß dadurch die Verwendung längerer Kabel ohne Einsatz von zwischengeschalteten Verstärkern ermöglicht wird.

In einem praktischen Beispiel besteht die eintreffende oder abgehende Informationsfolge aus einer Folge von Rastern von jeweils 256 Bits (N = 256) oder 30 Telefonabtastproben aus jeweils 8 Bits sowie 16 Bits für die Synchronisierung und für weitere Informationen, insbesondere für RufZeicheninformationen. Die Bitgeschwindigkeit D,, D„ beträgt 2,048 Mbits/s. Die Frequenz der beiden sendeseitigen bzw. empfangsseitigen Taktgebersignale H bzw. H , die über das Kabel zum Nebengestell übertragen werden, beträgt 64 kHz, wenn im Nebengestell maximal 8 Bits pro Raster verarbeitet werden sollen (n = 8). Die Synchronisierung kann bei jedem Rasterbeginn erfolgen, d.h. mit einer Geschwindigkeit von 8 kHz. Im konkreten Falle einer PCM-Multiplexvorrichtung werden, wenn acht im Nebengestell verarbeitete Bits die Rufnummernsignale der Telefonkanäle betreffen, diese Bits innerhalb eines Mehrfachrasters aus 16 aufeinanderfolgenden Rastern so organisiert, daß 128 Bits übertragen werden können. Die Synchronisierung S oder S wird dann vorteilhafterweise mit der Geschwindigkeit des Mehrfachrasters ausgesandt. Die Zähler 6 und 8 und folglich 10 und 12 besitzen eine Zählerkapazität von 256 . 16 Bits, indem in deren Teilen 15, 20, 24 und 26 ein Mehrfachrasterzähler Modulo-16, der hier nicht dar-

709817/0732 ·/·

gestellt ist, hinzugefügt wird. Die Übertragungsfrequenz von S und S wird dann auf 8 kHz/16 = 500 Hz verringert und gibt beispielsweise den Beginn des Mehrfachrasters an.

Da das Hauptgestell 3 auf jeden Fall für die Verarbeitung der Telefonabtastproben eine Signalisierzeitbasis enthält, die einen Modulo-N-Zähler 6 aufweist, wobei in diesem Beispiel N = 256 ist, und die mit der Taktgeschwindigkeit der Informationsfolge zählt, kann die Anzahl unterschiedlicher Bausteine dadurch verringert werden, daß erfindungsgemäß im Nebengestell ein Zähler 10 (oder 12) der gleichen Bauart verwendet wird, selbst wenn dieser Zähler lediglich eine geringere Zählgeschwindigkeit H = |j . H, empfängt. Diese Zählimpulse werden auf eine Zwischenstufe des Zählers 10 geleitet, so daß ein Teil 24 des Zählers mit derselben Geschwindigkeit zählt wie der entsprechende Teil 15 des Zählers 6 im Hauptgestell. So wird die Betriebsfrequenz des Nebengestells an die Bitgeschwindigkeit der in diesem Gestell zu verarbeitenden Bits angepaßt, unabhängig von der Lage dieser Bits in der Bitfolge.

Der Teil 24 des Zählers 10 wirkt als Modulo-n-Zähler und steuert sendeseitig ein Verarbeitungsorgan 11 für die η Bits, während empfangsseitig ein entsprechender Modulo-n-Zähler 26 das Verarbeitungsorgan 13 steuert.

Neben den Modulo-n-Zählern 24 und 26 sind die kompletten Modulo-N-Zähler 10 und 12 durch die Modulo- ^ -Zähler 23 und ergänzt dargestellt, um die analoge Verarbeitung zwischen dem Hauptgestell und dem Nebengestell zu zeigen, wobei der Zugang der Taktgebersignale H zum Zähler 10 bzw. H zum Zähler 12 in Abhängigkeit vom Wert von η in einer Zählzwischenstufe erfolgt.

709817/0732

In der Praxis und in Abhängigkeit vom Aufbau der Modulo-N-Zähler 6 oder. 10, die beispielsweise zur Erleichterung des Zugangs zu den Zwischenstufen aus in Kaskade geschalteten Zwexerteilerkxppstufen bestehen, wählt man für N = 2 und für η = 2p, wobei k > p. Im Beispiel des oben beschriebenen PCM-Easters ist k = 8 (N = 256) und ρ = 3 (η = 8) , wobei k und ρ ganze positive Zahlen darstellen. Falls ρ keine ganze positive Zahl ist, muß die Anazhl von Bits η auf einen derartigen Wert gebracht werden, daß ρ gleich der unmittelbar darüber liegenden ganzen positiven Zahl ist, so daß dann in allen Gestellen dieselben Modulo-N-Zähler beibehalten werden können. Für beispielsweise η = 10 wird ρ = 3,33 auf 4 erhöht.

Die Kapazität der Informationsbitfolgen T und T ist gleich

e r 4
2 = 16 Bits, selbst wenn nur 10 verwendet werden.

Für den ersten Betriebsfall der Erfindung wird angenommen, daß die Länge des Kabels derart ist, daß die Ausbreitungszeit eines Bits über das Kabel kleiner als eine halbe Bittaktdauer der sekundären, vom Nebengestell zum Hauptgestell transportierten Bitfolge aus η Bits ist.

Es kann auch ein mehrfach abgestufter Betrieb ins Auge gefaßt werden, d.h. die Verarbeitung von einigen Bits unter den η Bits in einem ersten Nebengestell und der restlichen Bits in einem oder mehreren weiteren Nebengestellen.

Fig. 2 zeigt ein Beispiel, das einem derartigen Betrieb entspricht. Es werden hier mehrere Nebengestelle 4, 30 und vorgesehen, die mit dem Hauptgestell 3 in Kaskadenschaltung angeordnet werden. Jedes Gestell ist auf die Verarbeitung von

709817/0732

einigen Bits der Bitfolge, d.h. der Bitgruppen n, , n_2# bzw.η spezialisert (n = n.. + n„ + η ) und überträgt die für die folgenden Gestelle bestimmten Bits. Jedes Nebengestell besitzt einen Zähler derselben Bauart wie der Zähler 10 aus Fig. 1. Die Länge der Kabel zwischen den verschiedenen Gestellen ist begrenzt, damit die Verzögerung eines den Abstand zwischen zwei Gestellen durchlaufenden Signals nicht über eine halbe Taktperiode der nach und nach gebildeten Bitfolge aus η Bits hinausgeht.

Bei diesem Aufbau spielt jedes Nebengestell für das folgende Nebengestell die Rolle, die das Hauptgestell 3 aus Fig. 1 für das Nebengestell 4 spielt, wobei der Unterschied darin liegt, da/3 die Nebengestelle nicht die Bitgeschwindigkeitsumwandlungen vorzunehmen brauchen, die im Gestell 3 von den Organen 17 und 21 durchgeführt werden.

Um die durch die Phasenkorrekturorgane 16 oder 27 korrigierten Verzögerungen zu berücksichtigen und dafür zu sorgen, daß die vom Gestell 30 kommenden Bits beispielsweise an den richtigen Stellen in die vom Gestell 4 erzeugte Bitfolge eingegliedert werden, wurden bei dieser Version die Synchronisationen Se₁, Se und Se_ um ein Taktbit zueinander verschoben, d.h., daß Se. um ein Taktbit vor Se₁ und Se₃ um ein Taktbit vor Se liegt, wie in Fig. 4 gezeigt wird, wobei die Zähler jeweils durch die Synchronisationssignale auf denselben Zählzustand zurückgestellt werden.

Der in Fig. 3 dargestellte Aufbau, der zu dem in Fig. gezeigten Beispiel eine Variante darstellt, enthält ebenfalls ein Hauptgestell 3 und drei Nebengestelle 4, 30 und 31 in Kaskade;

709817/0732

der Ifeuptunterschied zur vorhergehenden Ausführungsform liegt darin, daß dasselbe Synchronisationssignal S auf die drei Nebengestelle gegeben wird. Im Sendeteil der Gestelle 4 und 30 wird ein Phasenschieber 32, 33 zur Verzögerung des Synchronisationssignals eingeführt. Im letzten Gestell 31 der Kaskade wird das Synchronisationssignal nicht verzögert. Im vorletzten Gestell 30 wird es um ein Taktbit verzögert (Phasenschieber 33) und im ersten Nebengestell 4 wird das Synchronisationssignal um zwei Taktbits (Phasenschieber 32) verzögert. Aufgrund dieser Synchronisationsverzögerungen treffen die von den verschiedenen Nebenstellen kommenden η Bits im Hauptgestell 3 zum richtigen Zeitpunkt ein.

Mit der Steuerung durch eine einzige Synchronisation S , die auf die Nebengestelle verteilt wird, soll dasselbe Ergebnis erzielt werden, wie mit der Steuerung durch drei Synchronisationen Se, , Se_, Se₃ der Fig. 2, d.h. beispielsweise die Einfügung der Bits der Bitfolge n_ + n_ aus dem Nebengestell 30 in die Bitfolge n, aus dem Nebengestell 4.

709817/0732

Al

Leerseite

Claims

PATENTANSPRÜCHE

I 1 f Vorrichtung zur Verarbeitung einer getakteten digitalisierten Signalfolge aus einer Folge von Rastern aus jeweils N Bits, wobei die Vorrichtung in einem Hauptgestell einen Eingang und einen Ausgang für die ganze Signalfolge und ein Verarbeitungsorgan für (N-n) Bits jedes Rasters umfaßt, während die η übrigen Bits mindestens zu einem Teil in einem Nebenverarbeitungsorgan verarbeitet werden, das in einem Nebengestell untergebracht ist, dadurch gekennzeichnet, daß das Verarbeitungsorgan (7, 9) des Hauptgestells (3) einem Modulo-N-Zähler (6) zugeordnet ist, der mit der Taktgeschwindigkeit der Signalfolge und durch seinen Momentanzustand die Lage eines Bits im Raster bestimmt, und daß im Nebengestell (4) ein anderer Modulo-N-Zähler (10) untergebracht ist, der vom Hauptgestell Zählsignale mit einer Geschwindigkeit erhält, die ein Untervielfaches ^ der Taktgeschwindigkeit der Signalfolge ist, so daß ein Teil (24) des Zählers (10) des Nebengestells mit derselben Geschwindigkeit zählt wie der entsprechende Teil (15) des Zählers (6) im Hauptgestell (3) (Fig. 1).

2 - Vorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß ein Synchronisationssignal (S ) zwischen dem Zähler (6) im Hauptgestell (3) und dem Zähler (10) im Nebengestell (4) übertragen wird, wobei die Frequenz dieses Signals ein Untervielfaches der Zählgeschwindigkeit des Zählers im Nebengestell ist (Fig. 1).

709817/073?

ORIGINAL INSPECTED

- iß -

3 - Vorrichtung gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das Nebenverarbeitungsorgan (11, 13) nur n, Bits verarbeitet, während die (n—n-,) restlichen Bits in einem oder mehreren Verarbeitungsorganen verarbeitet werden, die in mindestens einem anderen Nebengestell (30, 31) angeordnet sind, wobei die einzelnen Gestelle untereinander in Kaskade geschaltet sind.

4 - Vorrichtung gemäß Anspruch 3, dadurch gekennzeichnet, daß die Synchronisationssignale (Se.), die in jadem der Gestelle gebildet werden, um ein Taktbit der Signalfolge im Verhältnis zum jeweils vorgeschalteten Gestell vorgerückt sind, wobei der Laufweg der Signale zwischen diesen beiden Gestellen höchstens einer halben Taktperiode entspricht (Fig. 2) .

5 - Vorrichtung gemäß Anspruch 3, dadurch gekennzeichnet, daß ein gemeinsames Synchronisationssignal (S ) auf jedes Nebengestell gegeben wird, wobei in jedem Gestell diesem Synchronisationssignal vor der Verwendung eine vom Rang des Gestells abhängige Verzögerung verliehen wird, und der Laufweg zwischen zwei aufeinanderfolgenden Gestellen höchstens gleich einem Halbtaktbit ist (Fig. 3).

709817/0732