DE2413012C3 - Verfahren zur Zeitmultiplexrahmen-Einphasung von Daten - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Zeitmultiplexrahmen-Einphasung von Daten, die über eine Übertragungsstrecke übertrage.! werden, wonach pro Zeitmultiplexrahmen insgesamt N Informationsbits und S Systembits übertragen werden. Dabei dienen die Systembits für systemeigene Funktionen. Beispielsweise können als Systembits Synchronisierbits und/oder Paritätsbits übertragen werden. Die Informationsbits können auch als Nutzbits bezeichnet werden.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem eine Zeitmultiplexrahmen-Einphasung der empfangenen Informationsbits auch in dem Falle ermöglicht wird, wo noch kein Bitsynchronismus zwischen dem Zeitmultiplexsystem und der Übertragungsstrecke besteht.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß über die Übertragungsstrecke eine erste Anzahl von S-Sl Systembits zusammen mit den Λ/ Informationsbits in einem zusammenhängenden Block übertragen werden, daß über die Übertragungsstrecke eine zweite Anzahl von Sl Systembits als Leerbits übertragen werden, daß die empfangenen Daten seriell in ein Schieberegister eingegeben werden, das mindestens ebenso viele Speicherzellen enthält als pro Zeitmultiplexrahmen Synchronisierbits eines Synchronisierworts übertragen werden, daß das Schieberegister parallel mit einer Logikschaltung verbunden ist, die nur dann ein Steuersignal abgibt, falls ein Synchronisierwort im Schieberegister gespeichert ist, daß mit dem Steuersignal einerseits ein Gatter geöffnet und die empfangenen Informationsbits einem empfangsseitigen Multiplexerschalter einer empfangsseitigen Multiplexeinrichtung zugeführt werden und andererseits mit dem Steuersignal eine Steuerstufe gestartet wird, die zeitlich nacheinander die einzelnen Schaltstellungen des empfangsseitigen Multiplexschalters einstellt.

Hierdurch wird der Vorteil erzielt, daß die angestrebte Zeitmultiplexrahmen-Einphasung auch dann durchgeführt wird, wenn sich die Bitrahmen des sendeseitigen Zeitmultiptexsystems und der Übertragungsstrecke erheblich unterscheiden, weil die erste Anzahl der S-S1 Systembits und die NInformationsbits einen zusammen-

hängenden Block bilden, der einerseits auf der Empfangsseite die Synchronisierung der empfangsseitigen Multiplexeinrichtung und die Übertragung der Informationsbits gewährleistet und der andererseits von einer variablen Anzahl von Leerbits gefolgt wird, deren Verlust keine nachteiligen Folgen hat, die aber doch die Voraussetzung dafür bieten, daß keine Systembits und Informationsbits des nachfolgenden Zeitmultiplexrahmens verlorengehen. Um mit einer geringen Anzahl von einzelnen Stufen des Schieberegisters zur Speicherung der Synchronisierbits auszukommen, ist es zweckmäßig, über die Übertragungsstrecke ein zusammenhängendes Synchronisierwort zu übertragen. Es ist außerdem günstig, wenn dieses Synchronisierwort den N Informationsbits vorangestellt wird, weil dann nach Erkennung des Synchronisierwortes — unabhängig von einer variierenden Anzahl an Leerbits — eine immer gleichbleibende Zeitspanne zur Verfügung steht, innerhalb der die Steuerstufe zur Steuerung des empfangsseitigen Multiplexschalters gestartet wird.

Um den Verlust an Übertragungskapazität durch Leerbits relativ gering zu halten, ist es zweckmäßig, von einer sendeseitigen Multiplexeinrichtung ein sendeseitiges Multiplexsignal an eine sendeseitige Übertragungseinrichtung abzugeben, das pro Zeitmultiplexrahmen nur ein einziges Leerbit enthält. Die Bitrahmen der sendeseitigen Multiplexeinrichtung und der Übertragungseinrichtung lassen sich somit in den meisten Fällen mit einem derart geringfügigen Unterschied erzeugen, daß ein einziges Leerbit genügt, um die Zeitmultiplexrahmen-Einphasung sicherzustellen, ohne daß Synchronisierbits oder Informationsbits verlorengehen.

Im folgenden werden Ausführungsbeispiele der

Erfindung an Hand der Zeichnungen beschrieben, wobei

'5

in mehreren Zeichnungen dargestellte gleiche Gegenjtände mit gleichen Bezugszeichen bezeichnet sind. Es

zeigt
ρ i g. 1 ein Datenubertragungssystem,

Fig.2 Diagramme, die die zeitliche Lage der fibertragenen Synchronisierbits und Informationsbits kennzeichnen,

'pig.3 ein Ausführungsbeispiel einer empfangsseitigen Synchronisiereinrichtung.

Fig. 1 zeigt die Datenquellen DQl, DQ2, DQ3. Als Datenquellen können grundsätzlich alle Datenverarbeitungsanlagen vorgesehen sein, beispielsweise Fernschreibteilnehmer, Fernschreibvermittlungcn, Lochstreifenabtaster, Lochkartenabtaster od. ä., einschließlich gesonderter Datenübertragungssysteme, deren räumliche Ausdehnung im Zusammenhang mit der Erfindung unwesentlich ist. Zwecks einfacher Darstellung sind nur drei Datenquellen eingezeichnet, wogegen in der Praxis hunderte derartiger Datenquellen vorgesehen sein könnten.

Die sendeseitige Multiplexeinrichtung besteht aus den Kanaleinheiten KSi, KS2, KS3, aus dem Multiplexer M und der Synchronisiereinrichtung SSY. Die Daten der Datenquellen werden in den Kanaleinheiten zwischengespeichert, bevor eine Einphasung der einzelnen Bits vorgenommen wird. Der Multiplexer Λ/ verbindet zeitlich nacheinander die Ausgänge der Kanaleinheiten mit der sendeseitigen Synchronisiereinrichtung SSY. Wenn beispielsweise 240 Datenquellen und entsprechende Kanaleinheiten vorgesehen sind. kann die Zeitmultiplexrahmen-Einphasung derart vorgenommen werden, daß pro Zeitmultiplexrahmeii jeweils einmal eine leitende Verbindung zwischen einer Kanaleinheit und der Synchronisiereinrichtung SSY hergestellt und dabei je ein Bit übertragen wird.

Fig.2 zeigt schematisch das von der Synchronisiereinrichtung SSV abgegebene Signal A während der Dauer eines ersten Multiplexrahmens MR 1 und eines darauffolgenden zweiten Multiplexrahmens MR 2. Das Signal A beinhaltet während der beiden Multiplexrahmen MR 1 bzw. MR 2 mehrere Informationsbits IB 1 bzw. IB 2, mehrere Synchronisierbits SB 1 bzw. SB 2 und ein oder mehrere Leerbits LB1 bzw. LB 2. Beispielsweise können je ein Leerbit, je zwölf Synchronisierbits und je 240 Informationsbits vorgesehen sein. Die Leerbits LBi, LB2 beinhalten keinerlei Information, sondern stellen eine Pause dar zwischen den lnformationsbits IBi des vorangehenden Multiplexrahmens MR 1 und den Synchronisierbits Sß2 des darauffolgenden Multiplexrahmens MR 2. Da die Daten im allgemeinen sowohl auf der Sendeseite als auch auf der Empfangsseite in einem vorgegebenen Bitrahmen übertragen werden, ist die Dauer der Pausen zwischen den lnformationsbits IB1 und den darauffolgenden Synchronisierbits SB 2 gleich der Dauer entweder eines oder mehrerer Bits. Wenn die Daten sendeseitig und empfangsseitig nicht in einem jeweils isochronen Bitrahmen übertragen werden, kann der zeitliche Zwischenraum zwischen den Informationsbits IB1 und den Synchronisierbits SB 2 eine beliebige analoge Größe haben. Es ist jedoch zweckmäßig, diese Dauer möglichst kurz zu bemessen. Im allgemeinen genügt es, ein einziges Leerbit LB 2 zwischen die Informationsbits IB1 und die Synchronisierbits SB 2 einzufügen.

Das Signal A wird der in Fig. 1 dargestellten Übertragungseinrichtung SU zugeführt und anschließend über die Übertragungsstrecke ST an die emDfanssseitige Übertragungseinrichtung EU übertra

35 gen. Als sendeseitige bzw. empfangsseitige Übertragungseinrichtungen SU bzw. EU und als Übertragungsstrecke STwerden an sich bekannte Übertragungsanlagen vorausgesetzt, auf die nicht näher eingegangen wird. Der Ausgang der empfangsseitigen Übertragungseinrichtung EU\zl an die empfangsseitige Multiplexeinrichtung angeschlossen, die aus der empfangsseitigen Synchronisiereinrichtung £S>', dem ernpfangsseitigen Demultiplexer DMund den empfangsseitigen Kanaleinheiten KE1, KE2, KE3 besteht. In Fig. 2 ist schematisch das SignalB dargestellt, das die Synchronisiereinrichtung ESVan den Demultiplexer DM abgibt. Das Signal B enthält pro Multiplexrahmen MR 3 bzw. MR 4 nur die Informationsbits IBX bzw. IB 2, die lückenlos aufeinander folgen. Die Ausgänge des Demultiplexers DM sind an je eine der Kanaleinheiten KEX bzw. KE2 bzw. KE3 angeschlossen, die wieder eine Zwischenspeicherung der Daten bewirken, bevor sie an die entsprechenden Datensenken DS X b/w. DS 2 bzw. DS3 weitergeleitet werden. Als Datensenken können beispielsweise wieder Fernschreibteilnehmer. Fernschreibvermittlungen, Lochstreifenstan/er, Lochkartenstanzer od. ä. vorgesehen sein. Es wäre grundsätzlich auch denkbar, als Datensenken ein/eine Datenverarbeitungsanlagen und weitere Übertragung*· systeme vorzusehen, deren räumliche Ausdehnung im Zusammenhang mit der Erfindung belanglos sind.

Fig. 3 zeigt den Aufbau der in Fig. 1 nur als Block dargestellten empfangsseitigen Synchronisicreinrichtung ESY, die aus dem Gatter G 1, dem Schieberegister SR, der Logikschaltung LOG und der Steuersiufe ST besteht. Das Signal A wird seriell in das Schieberegister SR derart eingeschoben, daß je eines der Synchronisierbits SB l,SÖ2usw. in je einer Stufe des Schieberegisters SR gespeichert ist. Das aus den einzelnen Synchronisierbits gebildete Synchronisierwort wird parallel in die Logikschaltung LOG eingegeben, die nur dann das Signal C abgibt, wenn der Logikschaltung LOG das richtige Synchronisierwort zugeführt worden ist. Mit dem SignalC wird einerseits das Gatter G X derart gesteuert, daß aas Signal A und damit die lnformationsbits IB X, dem Demultiplexer DM zugeführt werden können, und andererseits wird mit dem Signal C die Steuerstufe ST gestartet. Diese wirkt dann auf den Demultiplexer DMderart ein, daß er zeitlich nacheinander alle seine Schaltstellungen einnimmt. Die vom Gatter G 1 abgegebenen Informationsbits werden dann zeitlich nacheinander über den Mittelkontakt des Demultiplexers DM den in Fig. 1 dargestellten Kan.aleinheiten KE1, KE2, KE3 zugeführt.

Die Dauer ρ der in Fig. 2 dargestellten Pause zwischen den Informationsbits /S 1 und den Synchronisierbits Sß 2 kann oberhalb einer Minimaldauer beliebig lang sein. Wegen der Effektivität der lnformationsübcr-55 tragung wird die Pause im allgemeinen jedoch so kurz wie möglich bemessen.

Bei einer Rahmendauer Γ und einer sendeseitigen Dauer ρ der Pause ist die Minimaldaucr dadurch

bestimmt, daß j ,.

P ^ j df

45

ist,

wobei der Ausdruck ±^dl, die relative Abweichung

.1

der Geschwindigkeit auf der Übertragungsstrecke von der des gesendeten Signals ist. Dadurch wird erreicht, daß auf der Empfangsseile keine Überlappung der lnformationsbits IB i und IB 2 entsteht. Falls die Pause zwischen den lnformationsbits IB X

und den Synchronisierbits SB 2 ein ganzzahliges Vielfaches von Signalelementen ist, dann beträgt diese Pause mindestens ein Signalelement und somit bei einem binären Signal mindestens ein Bit. Dies ist in den

df

der größer ist als die vorgegebenen Geschwindigkeitstoleranzen in Synchronsystemen. Bei einer Pausenlängc von einem Bit auf der Sendeseite kann die Pausenlänge meisten Fällen ausreichend. Ist beispielsweise Rahmenlänge Tgleich der Dauer von 250 Bit, so er ein einziges sendeseitigcs Pausenbit einen rekl Geschwindigkeitsausgleich von

= I 4 10

auf der Empfangsseite entweder 0 Bit oder 1 Bit 2 Bit betragen.

Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Verfahren zur Zeitmultiplexrahmen-Einphasung von Daten, die über eine Übertragungsstrecke übertragen werden, wonach pro Zeitmultiplexrabmen insgesamt N Informationsbits und S Systembits übertragen werden, dadurch gekennzeichnet, daß über die Übertragungsstrecke eine erste Anzahl von S-S1 Systembits fSß^zusammen mit den N Informationsbits (IB) in einem zusammenhängenden Block übertragen werden, daß über die Übertragungsstrecke eine zweite Anzahl von 51 Systembits als Leerbits übertragen werden, daß die empfangenen Daten (A)ssneW in ein Schieberegister (SR) eingegeben werden, das mindestens ebenso viele Speicherzellen enthält, als pro Zeitmultiplexrahmen Sychronisierbits (SB) eines Synchronisierworts übertragen werden, daß das Schieberegister (SR) parallel mit einer Logikschaltung (LOG) verbunden ist, die nur dann ein Steuersignal (C) abgibt, falls ein Synchronisierwort im Schieberegister gespeichert ist, daß mit dem Steuersignal (C) einerseits ein Gatter (Gl) geöffnet und die empfangenen InformationsbUs (IB) einem empfangsseitigen Multiplexschalter (EM) einer empfangsseitigen Multiplexeinrichtung zugeführt werden und andererseits mit dem Steuersignal (C) eine Steuerstufe (ST)gestartet wird, die zeitlich nacheinander die einzelnen Schaltstellungen des eimpfangsseitigen Multiplexschalters (EM)einstellt (F i g. 3).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß über die Übertragungsstrecke ein zusammenhängendes Synchronisierwort (SB) übertragen wird, welches den N Informationsbiis vorangestellt ist

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß von einer sendeseitigen Multiplexeinrichtung (KSi, KS2, KS3, M, SSY) ein sendeseitiges Multiplexsignal (A) an eine sendeseitige Übertragungseinrichtung (SU) abgegeben wird, das pro Zeitmultiplexrahmen (MR X) ein einziges Leerbit (LSI) enthält (F ig. 1,2).