DE2413012B2 - Verfahren zur zeitmultiplexrahmen- einphasung von daten - Google Patents

Description

Die Erfindung bezieh; sich auf ein Verfahren zur Zeitmultiplexrahmen-Einphasung von Daten, die über eine Übertragungsstrecke übertragen werden, wonach pro Zeitmultiplexrahmen insgesamt N InFormationsbits Und S Systembits übertragen werden. Dabei dienen die Systembits für systemeigene Funktionen. Beispielsweise können als Systembits Synchronisierbits und/oder Paritätsbits übertragen werden. Die lnformationsbits können auch als Nutzbits bezeichnet werden.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem eine Zeitmultiplexrahmen-Einphasung der empfangenen lnformationsbits tuch in dem Falle ermöglicht wird, wo noch kein Bitsynchronismus zwischen dem Zeitmultiplexsystem lind der Übertragungsstrecke besteht.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß über die Übertragungsstrecke eine erste Anzahl von S-Sl Systembits zusammen mit den N Informationsbits in einem zusammenhängenden Block übertragen werden, daß über die Übertragungsstrecke eine rweite Anzahl von Sl Systembits als Leerbits übertragen werden, daß die empfangenen Daten seriell ki ein Schieberegister eingegeben werden, das mindestens ebenso viele Speicherzellen enthält als pro Zeitmultiplexrahmen Synchronisierbits eines Synchronisierworts übertragen werden, daß das Schieberegister parallel mit einer Logikschaltung verbunden ist, die nur dann ein Steuersignal abgibt, falls ein Synchronisierwort im Schieberegister gespeichert ist, daß mit dem Steuersignal einerseits ein Gatter geöffnet und die empfangenen lnformationsbits einem empfangsseiügen Multiplexerschalter einer empfangsseitigen Multiplexdinrichtung zugeführt werden und andererseits mit dem Steuersignal eine Steuerstufe gestartet wird, die zeitlich nacheinander die einzelnen Schaltstellungen des cmplangsseitigen Multiplexschalters einstellt.

Hierdurch wird der Vorteil erzielt, daß die angestrebte Zeitmultiplexrahmen-Einphasung auch dann durchgeführt wird, wenn sich die Bitrahmen des sendeseitigen Zeitmultiplexsystems und der Übertragungsstrecke erheblich unterscheiden, weil die erste Anzahl der S-S1 Systembits und die N lnformationsbits einen zusammen-

hängenden Block bilden, der einerseits auf der Empfangsseite die Synchronisierung der empfangsseitigen Multiplexeinrichtung und die Übertragung der lnformationsbits gewährleistet und der andererseits von einer variablen Anzahl von Leerbits gefolgt wird, deren Verlust keine nachteiligen Folgen hat, die aber doch die Voraussetzung dafür bieten, daß keine Systembits und lnformationsbits des nachfolgenden Zeitmultiplexrahmens verlorengehen. Um mit einer geringen Anzahl von einzelnen Stufen des Schieberegisters zur Speicherung der Synchronisierbits auszukommen, ist es zweckmäßig, über die Übertragungsstrecke ein zusammenhängendes Synchronisierwort zu übertragen. Es ist außerdem günstig, wenn dieses Synchronisierwort den N lnformationsbits vorangestellt wird, weil dann nach Erkennung des Synchronisierwortes — unabhängig von einer variierenden Anzahl an Leerbits — eine immer gleichbleibende Zeitspanne zur Verfügung steht, innerhalb der die Steuerstufe zur Steuerung des empfangsseitigen Multiplexschalters gestartet wird.

Um den Verlust an Übertragungskapazität durch Leerbits relativ gering zu halten, ist es zweckmäßig, von einer sendeseitigen Multiplexeinrichtung ein sendeseitiges Multiplexsignal an eine sendeseitige Übertragungseinrichtung abzugeben, das pro Zeitmultiplexrahmen nur ein einziges Leerbit enthält. Die Bitrahmen der sendeseitigen Multiplexeiririchtung und der Übertragungseinrichtung lassen sich somit in den meisten Fällen mit einem derart geringfügigen Unterschied erzeugen, daß ein einziges Leerbit genügt, um die Zeitmultiplexrahmen-Einphasung sicherzustellen, ohne daß Synchronisierbits oder lnformationsbits verlorengehen.

Im folgenden werden Ausführungsbeispiele der

Erfindung an Hand der Zeichnungen beschrieben, wobei

in mehreren Zeichnungen dargestellte gleiche Gegenwände mit gleichen Bezugszeichen bezeichnet sind. F.s

F i g· 1 ein Datenübertragungssystem, Fig.2 Diagramme, die die zeitliche Lage der übertragenen Synchronisierbits und informationsbits kennzeichnen,

Fig.3 ein Ausführungsbeispiel ein.er empfangsseitigen Synchronisiereinrichtung.

Fig. 1 zeigt die Datenquellen DQ\.DQ2. DQ3. Als Patenquellen können grundsätzlich alle Datenverarbeitungsanlagen vorgesehen sein, beispielsweise Fernschreibteilnehmer, Fernschreibvermittlungen, Lochstreifenabtaster, Lochkartenabtaster od. ά., einschließlich -gesonderter Datenübertragungssysterne, deren räumliche Ausdehnung im Zusammenhang mit der Erfindung unwesentlich ist. Zwecks einfacher Darstellung sind nur drei Datenquellen eingezeichnet, wogegen in der Praxis hunderte derartiger Datenquellen vorgesehen sein könnten.

Die sendeseitige Multiplcxeinrichtung besteht aus den Kanaleinheiten KSi, KS2. KS 3. aus dem Multiplexer M und der Synchronisiereinrichtung SSY. Die Daten der Datenquellen werden in den Kanaleinheiten zwischengespeichert, bevor eine Einphasung der einzelnen Bits vorgenommen wird. Der Multiplexer Λ7 verbindet zeitlich nacheinander die Ausgänge der Kanaleinheiten mit der sendeseitigen Synchronisiereinrichtung SSY. Wenn beispielsweise 240 Datenquellen und entsprechende Kanaleinheiten vorgesehen sind. kann die Zeitmultiplexrahmen-Einphasung derart vorgenommen werden, daß pro Zeitmultiplexrahmen jeweils einmal eine leitende Verbindung zwischen einer Kanaleinheit und der Synchronisiereinrichtung 55>' hergestellt und dabei je ein Bit übertragen wird.

Fig. 2 zeigt schematisch das von der Synchronisiereinrichtung 55V abgegebene Signal A während der Dauer eines ersten Multiplexrahmens MR 1 und eines darauffolgenden zweiten Multiplexrahmens MR 2. Das Signal A beinhaltet während der beiden Multiplexrahmen MR 1 bzw. MR 2 mehrere Informationsbits IB 1 bzw. IB 2, mehrere Synchronisierbits SB 1 bzw. SB 2 und ein oder mehrere Leerbits LB 1 bzw. LB 2. Beispielsweise können je ein Leerbit, je zwölf Synchronisierbits und je 240 Informationsbits vorgesehen sein. Die Leerbits LBi, LBl beinhalten keinerlei Information, sondern stellen eine Pause dar zwischen den Informationsbiis IB1 des vorangehenden Multiplexrahmens MR 1 und den Synchronisierbits Sß2 des darauffolgenden Multiplexrahmens MR 2. Da die Daten im allgemeinen sowohl auf der Sendeseite als auch auf der Eiv.pfangsseite in einem vorgegebenen Bitrahmen übertragen werden, ist die Dauer der Pausen zwischen den Informationsbils IBi und den darauffolgenden Synchronisierbits SB 2 gleich der Dauer entweder eines oder mehrerer Bits. Wenn die Daten sendeseitig und empfangsseitig nicht in einem jeweils isochronen Bitrahmen übertragen werden, kann der zeitliche Zwischenraum zwischen den Informationsbits IB 1 und den Synchronisierbits 5ß2 eine beliebige analoge Größe haben. Es ist jedoch zweckmäßig, diese Dauer möglichst kurz zu bemessen. Im allgemeinen genügt es. ein einziges Leerbit LB2 zwischen die lnformationsbiis IBI und die Synchronisicrbiis 5ß 2 einzufügen.

Das Signal A wird der in F i g. 1 dargestellten f>< Übertragungseinrichtung SU zugeführt und anschließend über die Übertragungsstrecke .ST an die emDfanssseitige Übertragungseinrichtung Ei' übertragen. Als sendeseitige bzw. empiangsseitige Übertragungseinrichtungen SU bzw. EU und als Übertragungsstrecke 57werden an sich bekannte Übertragungsar.lagen vorausgesetzt, auf die nicht näher eingegangen wird. Der Ausgang der empfangsseitigen Übertragungseinrichtung EU ist an die empfangsseitige Multiplexeinrichtung angeschlossen, die aus der empfangsseitigen Synchronisiereinrichtung ESY, dem empfangsseitigen Demultiplexer DMund den empfangsseitigen Kanaleinheiten KEi, KE2, KE3 besteht. In Fig. 2 ist schematisch das Signalß dargestellt, das die Synchronisiereinrichtung ESY an den Demultiplexer DAi abgibt. Das Signal B enthält pro Multiplexrahmen MR 3 bzw. MRA nur die Informationsbits IBi bzw. IB 2, die lückenlos aufeinander folgen. Die Ausgänge des Demultiplexers DM sind an je eine der Kanaleinheiten KEi bzw. KE2 bzw. KE3 angeschlossen, die wieder eine Zwischenspeicherung der Daten bewirken, bevor sie an die entsprechenden Datensenken DSl bzw. DS 2 bzw. DS3 weitergeleitet werden. Als Datensenken können beispielsweise wieder Fernschreibteilnehmer. Fernschreibvermittlungen. Lochstreifenstanzer, Lochkartenstanzer od. ä. vorgesehen sein. Es wäre grundsätzlich auch denkbar, als Datensenken einzelne Datenverarbeitungsanlagen und weitere Übertragungs systeme vorzusehen, deren räumliche Ausdehnung im Zusammenhang mit der Erfindung belanglos sind.

F i g. 3 zeigt den Aufbau der in F i g. 1 nur als Block dargestellten empfangsseitigen Synchronisiereinrichtung ESY, die aus dem Gatter G 1, dem Schieberegister SR. der Logikschaltung LOG und der Steuerstufe 57 besteht. Das Signal A wird seriell in das Schieberegister SR derart eingeschoben, daß je eines der Synchronisierbits So i.Sß2usw. in je einer Stufe des Schieberegisters SR gespeichert ist. Das aus den einzelnen Synchronisierbits gebildete Synchronisierwort wird parallel in die Logikschaltung LOG eingegeben, die nur dann das Signal C abgibt, wenn der Logikschaltung LOG das richtige Synchronisierwort zugeführt worden ist. Mit dem SignalC wird einerseits das Gatter G i derart gesteuert, daß das Signal A und damit die Informationsbits IBi, dem Demultiplexer DM zugeführt werden können, und andererseits wird mit dem Signa! C die Steuerstufe S7 gestartet. Diese wirkt dann auf den Demultiplexer DMderart ein, daß er zeitlich nacheinander alle seine Schaltstellungen einnimmt. Die vom Gatter G 1 abgegebenen Informationsbits werden dann zeitlich nacheinander über den Mittclkontakt des Demultiplexers DM den in F i g. 1 dargestellten Kanaleinheiten KEi, KE2, KE3 zugeführt.

Die Dauer ρ der in Fig. 2 dargestellten Pause zwischen den Informationsbits IB 1 und den Synchronisierbits SB 2 kann oberhalb einer Minimaldauer beliebig lang sein. Wegen der Effektivität der Informationsübertragung wird die Pause im allgemeinen jedoch so kurz wie möglich bemessen.

Bei einer Rahmendauer T und einer sendeseitigen Dauer ρ der Pause ist die Minimaldauer dadurch bestimmt, daß

ist, wobei der Ausdruck +' , die relative Abweichung

der Geschwindigkeit auf der Übertragungsstreckc von der des gesendeten Signals ist. Dadurch wird erreicht, daß auf der Empfangsseite keine Überlappung der Informationsbits IB 1 und /S2 entsteht.

Falls die Pause /wischen den Informationsbits IBi

und den Synchronisierbits SB 2 ein gan/.zahliges Vielfaches von Signalelementen ist, dann beträgt diese Pause mindestens ein Signalelemcnt und somit bei einem binären Signal mindestens ein Bit. Dies ist in den meisten Fällen ausreichend, lsi bcispielsw Rahmenlänge 7'gleich der Dauer von 250 Bit, s ein einziges sendcseitiges Pausenbit einen Geschwindigkeitsausgleich von

der größer ist als die vorgegebenen Geschwindigkcitstoleranzen in Synchronsystemen. Bei einer Pausenlänge von einem Bit auf der Sendeseite kann die Pausenlänge

auf der Empfangsseite entweder 0 Bit oder 2 Bit betragen.

Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Verfahren zur Zeitmultiplexrahmen-Einpha-•ung von Daten, die über eine Übertragungsstrecke übertragen werden, wonach pro Zeitmultiplexrah-Bien insgesamt Λ/Informationsbits und S Systembus übertragen werden, dadurch gekennzeichnet, daß über die Übertragungsstrecke eine erste Anzahl von S-Sl Systembits fS/?,) zusammen mit den N Informationsbits (IB) in einem zusammenhängenden Block übertragen werden, daß über die Übertragungsstrecke eine zweite Anzahl von S1 Systembits als Leerbits übertragen werden, daß die empfangenen Daten (A) seriell in ein Schieberegister (SR) eingegeben werden, das mindestens ebenso viele Speicherzellen enthält, als pro Zeitinultiplexrahmen Sychronisierbits (SB) eines Synchronisierworts übertragen werden, daß das Schieberegister (SR) parallel mit einer Logikschaltung (LOG) verbunden ist, die nur dann ein Steuersignal (C) abgibt, falls ein Synchronisierwort im Schieberegister gespeichert ist, daß mit dem Steuersignal (C) einerseits ein Gauer (Cl) geöffnet und die empfangenen Informationsbits (IB) einem empfangsseitigen Multiplexschalter (EM) einer empfangsseitigen Multiplexeinrichtung zugeführt weiden und andererseits mit dem Steuersignal (C) eine Steuerstufe (ST) gestartet wird, die zeitlich nacheinander die einzelnen Schaltstellungen des eimpfangsseitigen Multiplexschalters ffMJeinstelli (F i g. 3).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß über die Übertragungsstrecke ein zusammenhängendes Synchronisierwort (SB) übertragen wird, welches den N Informationsbiis vorangestellt ist.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß von einer sendeseitigen Multiplexeinrichtung CKSl, KS2, KS3, M, SSY) ein sendeseitiges Muhiplexsignal (A) an eine sendeseitige Übertragungseinrichtung (SU) abgegeben wird, das pro Zeiimultiplexrahmen (MR \) ein einziges Leerbh(Lßl) enthält (F ig. 1,2).