DE2618688C2 - Schaltungsanordnung zur digitalen Eingabe von für die Belichtungssteuerung in einer Kamera erforderlichen Informationen - Google Patents
Schaltungsanordnung zur digitalen Eingabe von für die Belichtungssteuerung in einer Kamera erforderlichen InformationenInfo
- Publication number
- DE2618688C2 DE2618688C2 DE2618688A DE2618688A DE2618688C2 DE 2618688 C2 DE2618688 C2 DE 2618688C2 DE 2618688 A DE2618688 A DE 2618688A DE 2618688 A DE2618688 A DE 2618688A DE 2618688 C2 DE2618688 C2 DE 2618688C2
- Authority
- DE
- Germany
- Prior art keywords
- apex
- weighting
- switch
- values
- bit position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B7/00—Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
- G03B7/08—Control effected solely on the basis of the response, to the intensity of the light received by the camera, of a built-in light-sensitive device
- G03B7/091—Digital circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Control For Cameras (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Input From Keyboards Or The Like (AREA)
- Complex Calculations (AREA)
- Analogue/Digital Conversion (AREA)
Description
40
Die Erfindung bezieht sich auf eine Schaltungsanordnung
zur digitalen Eingabe von für die Belichtungssteuerung in einer Kamera erforderlichen Informationen, bei
der durch eine Signalübertragungseinrichtung mit einer Anzahl wahlweise zu öffnender und zu schließender
Schalter Datensignale in ein Register mit π Bitstellen einspeicherbar sind.
Bekanntermaßen können bei einer Kamera zur Belichtungssteuerung sowohl Informationen bezüglich
der Objekthelligkeit, bzw. der Filmempfindlichkeit als auch Einstellwerte hinsichtlich Belichtungszeit oder
Blende in eine Belichtungsrecheneinrichtung eingegeben werden. Hierbei werden diese Daten üblicherweise
zur Vereinfachung der Berechnung in sogenannte APEX-Werte umgesetzt, bei denen in Form einer
Reihenentwicklung die Belichtungszeit 7Vin Sekunden, der Blenden wert Av als Blendenzahl oder F-Zahl, die
Filmempfindlichkeit Sv als ASA-Empfindlichkeitswert und die Objekthelligkeit Bv in »Footlambert« bzw. als
Vielfaches von 3,426 cd/m2 angegeben sind. Diese APEX-Reihenentwicklung ermöglicht es, die Belichtungsberechnung
allein mit Hilfe einfacher Additionsund Subtraktionsvorgänge gemäß der Beziehung
Bv+Sv= Tv+/^durchzuführen.
Aus der DE-OS 23 43 415 ist z. B. eine Schaltungsanordnung der eingangs genannten Art zur digitalen
Abstufung und Anzeige von Verschlußzeiten einer Kamera bekannt, die mit einem Zählstromkreis aus
Flip-Flop-Stufen arbeitet, deren Anzahl der Zahl der in APEX-Werten abgestuften Bitstellen entspricht Bei
Verwendung von vier solcher Flip-Flop-Stufen bzw. Bitstellen können in Verbindung mit einer aus 16
Leuchtelementen bestehenden Anzeige somit 16 Belichtungszeiten von 16 s bis 1/200Os in der bekannten
APEX-Abstufung mit einem theoretischen Fehler von ± 1/2 APEX-Werten angezeigt werden. Durch Hinzufügung
zweier weiterer Flip-Flop-Stufen und Einbeziehung von 64 Leuchtelementen könnten auch 64
Verschlußzeitwerte mit einer Genauigkeitsabstufung von 1/8 APEX-Werten ermittelt und angezeigt werden,
jedoch sind dem insbesondere bei einer Kamera praktische Grenzen gesetzt, die einen derartigen
Aufwand nicht zulassen. Aus diesem Grund sind für einen solchen Fall weiterhin nur 16 Hauptanzeigeelemente
vorgesehen, während Interpolationswerte mit einer Genauigkeitsabstufung von 1/4 APEX-Werten
über eine zusätzliche Nebenanzeige mit drei Leuchtelementen von der Bedienungsperson ausgewertet werden
können. Dies erfordert jedoch zwei unterschiedliche Anzeigen, die die Bedienungsperson ziemlich mühsam
miteinander vergleichen muß, wobei hierdurch letztlich auch nur eine Genauigkeitsabstufung von 1/4 APEX-Werten
erzhlbar ist Für eine genauere Abstufung wird dieses Verfahren somit derart unübersichtlich, daß eine
praktisch verwendbare Ausführung für eine Kamera nicht in Betracht gezogen werden kann.
Nun ist jedoch die Filmempfindlichkeit in der Regel meist mit einer Genauigkeitsabstufung von 1/3 APEX-Werten
vorgegeben, während es zweckmäßig ist, die anderen damit in Verbindung stehenden Belichtungswerte, wie Belichtungszeit. Blendenwert, Objekthelligkeit
usw., mit einer Genauigkeitsabstufung von 1/8 APEX-Werten zu ermitteln und gegebenenfalls anzuzeigen.
Mit bekannten Mitteln ist dies jedoch nur mit einem unverhältnismäßig hohen Schaltungsaufwand
möglich, wobei gegebenenfalls Multiplikations- und Divisionsvorgänge in die Auswertung einbezogen
werden müssen.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art
derart auszugestalten, daß mit möglichst einfachen Schaltungsmitteln eine Umsetzung von Dr.tensignalen
mit einer Genauigkeitsabstufung von 1 Il APEX-Werten in Daten mit einer Genauigkeitsabstufung von 1/8
APEX-Werten realisierbar ist.
Diese Aufgabe wird mit den im Kennzeichen des Patentanspruchs 1 angegebenen Mitteln gelöst.
Erfindungsgemäß wird somit die angestrebte Genauigkeitsabstufung von 1/8 APEX-Werten durch
spezielle Gewichtung einer einfachen Schalteranordnung in Verbindung mit den ihr in bestimmter Weise
zugeordneten Bitstellen eines Registers herbeigeführt und damit der Vorteil erzielt, daß dieser äußerst
einfache Schaltungsaufbau insbesondere bei Kompaktkameras praktische Verwendung finden kann, bei denen
der zur Verfügung stehende geringe Platzbedarf und möglichst niedrige Herstellungskosten von maßgeblicher
Bedeutung sind.
In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung wiedergegeben.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die
Zeichnung näher beschrieben. Es zeigt
Fig. 1 eine Tabelle physikalischer Größen für die
Belichtungssteuerung mit den zugehörigen APEX-Werten,
7 i g. 2 eine Bitstellen-Gewichtung für eine Genauigkeitsabstufung
von 1/8 APEX-Werten,
Fig.3 eine schematische Darstellung zur VeranschauL'chung
einer näherungsweisen Umsetzung von Datensignalen mit einer Genauigkeitsabstufung von 1/3
APEX-Werten in Digitaldaten mit einer Genauigkeitsabstufung von 1/8 APEX-Werten,
Fig.4 ein Ausführungsbeispiel einer Schaltungsan-Ordnung
zur digitalen Eingabe von für die Belichtungssteuerung in einer Kamera erforderlichen Informationen,
Fig.5 eine schematische Darstellung zur Veranschaulichung
des öffnens und Schließens von bei der is Schaltungsanordnung gemäß Fig. 4 verwendeten
Schaltern,
F i g. 6 ein weiteres Ausführungsbeispiel einer Schaltungsanordnung
zur digitalen Eingabe von für die Belichtungssteuerung in einer Kamera erforderlichen
Informationen und
Fig.7 Signalverläufe zur Veranschaulichung der Wirkungsweise der Schaltungsanordnung gemäß
Fig. 6.
In F i g. 1 sind in Form einer Tabelle Belichtungszeiten in Sekunden, Blendenwerte in Form von F-Zahlen,
Filmempfindlichkeiten als ASA-Empfindlichkeitswerte und Objekthelligkeitswerte in »Footlambert« bzw. als
Vielfaches von 3,426 cd/m2 aufgeführt, wobei die zugehörigen APEX-Werte durch Tvfür die Belichtungszeit,
Av für den Blendenwert, Sv für die Filmempfindlichkeit und Bv für die Objekthelligkeit gegeben sind.
Bei Verwendung einer solchen APEX-Reihenentwicklung kann dann die Belichtungsberechnung im
Rahmen der Beziehung
Bv+ Sv= Tv+ Av
0)
lediglich mit Hilfe von Additions- und Subtraktionsvorgängen durchgeführt werden. Bei digitaler Belichtungsberechnung bietet somit das APEX-Reihensystem
erhebliche Vorteile im Hinblick auf eine Vereinfachung der Rechenschaltung, jedoch ist die Genauigkeit einer
digitalen Rechenschaltung aufgrund der erforderlichen Bitstellenkapazität zwangsläufig begrenzt.
Falls 7 Bitstellen zur Umsetzung der Faktoren für die Belichtungssteuerung in APEX-Werte gemäß Fig. 2
verwendet werden, kann eine Genauigkeitsabstufung von 1/8 APEX-Wert in erzielt werden, indem den vier
Bitstellen höherer Wertigkeit au a2, a* und aH jeweils die
Gewichtung »1«, »2«, »4« bzw. »8« und den verbleibenden drei Bitstellen niedrigerer Wertigkeit a 1/2, a 1/4
und a 1/8 jeweils die Gewichtung »1/2«, »1/4« bzw. »1/8« zugeordnet wird. Durch eine solche Umsetzung
der Helligkeitsinformation, der Filmempfindlichkeitsinformation, der Belichtungszeitinformation und der
Blendenwertinformation in Digitalwerte mit sieben Bitstellen gemäß F i g. 2 kann die Belichtungssteuerung
mit hohem Genauigkeitsgrad durchgeführt werden.
Wenn hierbei die unter dem APEX-Wert »1« liegenden Werte »1/8«, »2/8«, »3/8«, »4/8«, »5/8«, »6/8«
und »7/8« mit Hilfe der drei Bitstellen niedrigerer Wertigkeit a 1/2, a 1/4 und a 1/8 verarbeitet werden,
während die Empfindlichkeit des jeweils verwendeten Films in der üblichen Weise mit einer Genauigkeitsabstufung
von 1/3 A PEX-Werten z. B. gemäß ASA 16, 20, 25, 32, 40, 50, 64, 80, 100, 125, 160 und 200, vorgegeben
wird, ist eine Anpassung zwischen den verschiedenen Belichtungssteuerfaktoren für die digitale Berechnung
mit Schwierigkeiten verbunden. Das nachstehend näher beschriebene Ausführungsbeispiel einer Schaltungsanordnung
zur digitalen Eingabe von für die Belichtungssteuerung in einer Kamera erforderlichen Informationen
bezieht sich im wesentlichen darauf, z. B. Filmempfindlichkeitswerte,
die mit einer Genauigkeitsabstufung von 1/3 APEX-Werten vorgegeben sind, an Digitaldaten
mit einer Genauigkeitsabstufung von 1/8 APEX-Werten anzunähern.
Hierbei können »1/3« und »2/3« mit 1/8 APEX-Stufen-Genauigkeit
wie folgt angenähert werden:
1/3=1/4+1/8=0375
2/3 «1/2+1/8 = 0,625
2/3 «1/2+1/8 = 0,625
wobei die Fehler gleich ±0,042 Stufen sind, was ein
hinreichend zulässiger Fehlerbereich im Vergleich zu 1/8 APEX-Stufen,d h. 0,125 APEX-Werten ist
Wenn nun gemäß den Beziehungen (2) und (3) die den APEX-Werten entsprechenden Filmempfindlichkeiten
in Digitalwerte mit sieben Bitstellen umgesetzt werden, ergeben sich die in F i g. 3 gezeigten Resultate.
Obgleich es zweckmäßig ist, die Filmempfindlichkeit mit 1/3 APEX-Stufen-Genauigkeit direkt als Digitalwert einzugeben, ist es hinsichtlich des Schalteraufbaus
vorteilhaft, die Bitstellenanzahl der Schalter weitgehend zu verringern, indem mit Hilfe von zwei Schaltern für
die Informationseingabe Daten mit 1/3 APEX-Stufen-Genauigkeit an Daten mit 1/8 APEX-Stufen-Genauigkeit
angenähert werden.
Nach F i g. 3 steht für APEX-Werte der Filmempfindliehkeit,
die die 1/3 Stufen und 2/3 Stufen enthalten, unter den sieben Bitstellen an der Bitstelle für die
niedrigste Wertigkeit a 1/8 mit der Gewichtung 1/8 der logische Pegel »1« an, während für die anderen Werte
der logische Pegel »0« ansteht. Ferner steht bei Informationen mit der 1/3 Stufe unter den sieben
Bitstellen an der Bitstelle a 1/4 mit der Gewichtung 1/4 der logische Wert »1« an, während bei Informationen
mit einer 2/3 Stufe der logische Pegel »1« an der Bitstelle a 1 /2 mit der Gewichtung 1 /2 ansteht.
Dies ergibt sich aus den Beziehungen (2) und (3) und ermöglicht, daß die drei Bitstellen, deren APEX-Werte
unter »1« liegen, mit Hilfe von Eingabeschaltern mit zwei Bitstellen eingegeben werden können.
Zum Eingeben einer mit 1/3 APEX-Stufen-Genauigkeit eingestellten Filmempfindlichkeit mittels in Wirkverbindung
mit einer ASA-Empfindlichkeitseinstellwählscheibe wahlweise zu öffnender und zu schließender
digitaler Schalter kann eine Schaltungsanordnung mit dem in F i g. 4 gezeigten Aufbau verwendet werden.
In Fig.4 sind mit 2 eine ASA-Empfindlichkeitseinstellwählscheibe,
mit 4 ein funktionell mit der ASA-Empfindlichkeitseinstellwählscheibe
2 zum wahlweisen Öffnen und Schließen gekoppelter 6-Bit-Schalter und
mit 6 ein 7-Bit-Register zur Übertragung der ASA-Empfindlichkeitsinformation als APEX-Wert mit 1/8 APEX-Stufen-Genauigkeit
bezeichnet. Die. Bitstellen a 8, a 4, a 2, a 1, a 2/3 und a 1/3 des 6-Bit-Schalters 4 entsprechen
jeweils der Gewichtung »8«, »4«, »2«, »1«, »2/3« bzw. »1/3« einer in APEX-Werten ausgedrückten Filmempfindlichkeit,
wobei das Schließen einer Schalter-Bitstelle dem logischen Pegel »0« entspricht, während das
öffnen dem logischen Pegel »1« entspricht. Auf diese Weise wird der Schalter 4 wahlweise gemäß F i g. 5 für
eine mit 1/3 APEX-Stufen-Genauigkeit angegebene Filmempfindlichkeit geöffnet und geschlossen. Ein
Anschluß einer jeden Schalter-Bitstelle a 8, a 4, a 2, a 1,
a 2/3 und a 1/3 des Schalters 4 ist geerdet, während der andere Anschluß über einen jeweiligen Widerstand 8 an
eine Stromquelle V und zugleich an eine jeweilige Bitstelle a 8, a 4, a 2, a 1, a 1/2 und a 1/4 des Registers 6
geschaltet ist. Hierbei sind die beiden Schalter-Bitstellen niedriger Wertigkeit a 2/3 und a 1/3 des Schalters 4 an
die Bitstelle niedrigster Wertigkeit a 1/8 des Registers 6 angeschlossen.
Bei einer Filmempfindlichkeit mit einer 1/3 APEX-Stufe oder einer 2/3 APEX-Stufe steht über ein
ODER-Glied 10 ein logischer Pegel »1« für die Bitstelle niedrigster Wertigkeit a 1/8 mit der Gewichtung »1/8«
des Registers 6 an. Zugleich steht im Falle der Eingabe einer 2/3 APEX-Stufe an der Bitstelle a 1/2 mit der
Gewichtung »1/2« des Registers 6 der logische Pegel »1« an, während im Falle der Eingabe einer 1/3
APEX-Stufe an der Bitstelle a 1/4 mit der Gewichtung »1/4« des Registers 6 ein logischer Pegel »1« ansteht.
Bei über der APEX-Abstufung »1« liegenden Eingaben werden diese Daten in die Bitstellen a 8, a 4, a 2 und a 1
des Registers 6 mit der jeweiligen Gewichtung »8«, »4«, »2« bzw. »1« eingegeben.
In Abhängigkeit von der Kombinationswahl der sechs Bitstellen des Schalters 4 gemäß F i g. 5 wird somit die
Filmempfindlichkeitsinformation als APEX-Wert mit 1/3 APEX-Stufen-Genauigkeit näherungsweise in das
7-Bit-Register 6 als APEX-Wert mit 1/8 APEX-Stufen-Genauigkeit eingegeben, wie es in F i g. 3 dargestellt ist.
Hier ist in Fig.4 eine parallele Eingabe der eingestellten Eingabedaten in das 7-Bit-Register 6
gezeigt, obwohl das vorstehend beschriebene Informationscingabeverfahren sich auch zur seriellen Eingabe
der Daten in ein dynamisches Register eignet.
F i g. 6 zeigt ein weiteres Ausführungsbeispiel der Schaltungsanordnung, wobei mit der Bezugszahl 4 ein in
gleicher Weise wie gemäß Fig.4 aufgebauter Schalter und mit 6 ein dynamisch bzw. durchlaufend betriebenes
7-Bit-Schieberegister bezeichnet sind. Bei der in Fig. 6
gezeigten Schaltungsanordnung entspricht das Schließen einer jeden Schalter-Bitstelle a 8, a 4, a 2, a 1. a 2/3
und a 1/3 des Schalters 4 dem Wert »1«, während das Öffnen dem Wert »0« entspricht. Mit 12 ist ein
Ringzähler zum aufeinanderfolgenden Anlegen von Signalspannungen R\, /?2. Ry, R4, Rs und Rb an die
Bitstellen a 8, a 4, a 2, a 1, a 2/3 und a 1/3 des Schalters 4 und Erzeugung einer Signalspannung Rl für eine
weitere Bitstelle bezeichnet, so daß auf diese Weise der öffnungs- und der Schließzustand des Schalters 4 in
zeitlich aufeinanderfolgende Signale umgesetzt wird. Dabei werden der Ringzähler 12 und das Schieberegister
6 mittels Taktimpulsen gleicher Periode betrieben.
Die Ausgangssignale der Bitstellen des Schalters 4 werden zu einem Signal zusammengefaßt und in ein
ODER-Glied 14 und zugleich in einen D-Eingang eines Flipflops Fl eingegeben, während das Q-Ausgangssignal
des Flipflops Fl in einen D-Eingang eines Flipflops F2 eingegeben wird. Die Ausgangssignale der Flipflops
Fl und F2 werden in ein ODER-Glied 16 eingegeben. Das Ausgangssignal des ODER-Gliedes 16 wird in ein
UND-Glied 18 eingegeben, in dessen anderen Eingang das Ausgangssignal R 7 des Ringzählers 12 eingegeben
wird, während das Ausgangssignal des UND-Gliedes 18 in das ODER-Glied 14 eingegeben wird. Das Ausgangssignal
des ODER-Gliedes 14 wird von der Bitstelle niedrigster Wertigkeit an aufeinanderfolgend in das
Schieberegister 6 eingegeben.
Gemäß dem Signalplan nach Fig.7 wird an den Ausgängen für die Signale Ru R2. ■ ■ ■ Ri des Ringzählers 12 synchron mit einem Taktimpuls CP ein Ausgangspegel »1« erzeugt, der über eine Signalleitung 20 von dem ODER-Glied 14 in das Schieberegister 6 eingegeben wird, wenn die entsprechende Schalter-Bitstelle des Schalters 4 geschlossen ist. Dabei entspricht beim Schieberegister 6 die Bitstelle niedrigster Wertigkeit der Bitstelle a 8 mit der Gewichtung »8«, wenn das Ausgangssignal R\ des Ringzählers gleich »1« ist, der Bitstelle a 4 mit der Gewichtung »4«, wenn das Ausgangssignal Ri gleich »1« ist, der Bitstelle a 2 mit der Gewichtung »2«, wenn das Ausgangssignal Rj gleich »1« ist, der Bitstelle a 1 mit der Gewichtung »1«, wenn das Ausgangssignal Ra gleich »1« ist, der Bitstelle a 1/2 mit der Gewichtung »1/2«, wenn das Ausgangssignal Rs gleich »1« ist, der Bitstelle a 1/4 mit der Gewichtung »1/4«, wenn das Ausgangssignal Rb gleich »1« ist, und der Bitstelle a 1/8 mit der Gewichtung »1/8«, wenn das Ausgangssignal Rj gleich »1« ist. Folglich wird während eines Durchlaufs des Ringzählers 12 erfaßt, ob sich eine jeweilige Bitstelle a 8, a 4, a 2, a 1, a 2/3 und a 1/3 des Schalters 4 im offenen Zustand oder geschlossenen Zustand befindet, wodurch die einem Schließzustand des Schalters 4 entsprechenden Ausgangssignale R\ bis Rb in die Bitstellen a 8, a 4, a 2, a 1, a 1/2 und a 1/4 des Schieberegisters 6 eingespeichert werden können. Bei Vorhandensein von Daten mit der Gewichtung »2/3« oder »1/3« ist es notwendig, den Wert »1« an der Bitstelle a 1/8 mit der Gewichtung »1/8« des Schieberegisters 6 einzustellen, wozu die Flipflops FI und FI vorgesehen sind. Wie im Beispiel 1 gemäß F i g. 7 verdeutlicht ist, wird beim Schließen der dem Wert »2/3« entsprechenden Schalter-Bitstelle a 2/3 des Schalters 4 das Ausgangssignal R^ des Ringzählers 12 über das ODER-Glied 14 an die Bitstelle niedrigster Wertigkeit des Schieberegisters 6 angelegt, so daß zugleich mit dem Ausgangssignal /?s der Wert »1« an der Bitstelle a 1/2 der Ziffer niedrigsten Stellenwertes des Schieberegisters 6 mit der Gewichtung »1/2« eingestellt, gleichzeitig das Ausgangssignal Λ5 an den D-Eingang des Flipflops Fl angelegt, danach synchroVi mit dem Abfallen des nächsten Taktimpulses das Q-Ausgangssignal des Flipflops Fl zu »1« und sodann synchron mit dem Abfallen des nächsten Taktimpulses das Q-Ausgangssignal des Flipflops F2 zu »1« wird, in dessen D-Eingang dieses Q-Ausgangssignal des Flipflops F1 eingegeben ist. Folglich nimmt das Ausgangssignal des ODER-Gliedes 16, in das die Q-Ausgangssignale der Flipflops Fl und F2 eingegeben sind, die in F i g. 7 dargestellte Form an, wobei mittels des UND-Gliedes 18. in das das Ausgangssignal Ri des Ringzählers 12 eingegeben ist, das Ausgangssignal als mit dem Ausgangssignal R1 synchronisiertes Signal ausgegeben und in der Bitstelle a 1/8 niedrigster Wertigkeit des Schieberegisters 6 mit der Gewichtung »1/8« gespeichert wird. Wenn ferner die der Information »1/3« entsprechende Schalter-Bitstelle a 1/3 des Schalters 4 geschlossen ist, wird gemäß Beispiel 2 von Fig.7 das Ausgangssignal A6 des Ringzählers 12 über das ODER-Glied 14 an die Bitstellen niedrigster Wertigkeit des Schieberegisters 6 abgegeben, so daß zugleich mit dem Ausgangssignal Re, der Wert »1«in der Bitstelle a 1/4 niedrigster Wertigkeit des Schieberegisters 6 mit der Gewichtung »1/4« eingestellt wird, während zur gleichen Zeit das Ausgangssignal R^ an den D-Eingang des Flipflops Fl angelegt wird, so daß nach dem gleichen Funktionsablauf wie im Falle des Beispiels 1 die Q-Ausgangssignale der Flipflops Fl und F 2
Gemäß dem Signalplan nach Fig.7 wird an den Ausgängen für die Signale Ru R2. ■ ■ ■ Ri des Ringzählers 12 synchron mit einem Taktimpuls CP ein Ausgangspegel »1« erzeugt, der über eine Signalleitung 20 von dem ODER-Glied 14 in das Schieberegister 6 eingegeben wird, wenn die entsprechende Schalter-Bitstelle des Schalters 4 geschlossen ist. Dabei entspricht beim Schieberegister 6 die Bitstelle niedrigster Wertigkeit der Bitstelle a 8 mit der Gewichtung »8«, wenn das Ausgangssignal R\ des Ringzählers gleich »1« ist, der Bitstelle a 4 mit der Gewichtung »4«, wenn das Ausgangssignal Ri gleich »1« ist, der Bitstelle a 2 mit der Gewichtung »2«, wenn das Ausgangssignal Rj gleich »1« ist, der Bitstelle a 1 mit der Gewichtung »1«, wenn das Ausgangssignal Ra gleich »1« ist, der Bitstelle a 1/2 mit der Gewichtung »1/2«, wenn das Ausgangssignal Rs gleich »1« ist, der Bitstelle a 1/4 mit der Gewichtung »1/4«, wenn das Ausgangssignal Rb gleich »1« ist, und der Bitstelle a 1/8 mit der Gewichtung »1/8«, wenn das Ausgangssignal Rj gleich »1« ist. Folglich wird während eines Durchlaufs des Ringzählers 12 erfaßt, ob sich eine jeweilige Bitstelle a 8, a 4, a 2, a 1, a 2/3 und a 1/3 des Schalters 4 im offenen Zustand oder geschlossenen Zustand befindet, wodurch die einem Schließzustand des Schalters 4 entsprechenden Ausgangssignale R\ bis Rb in die Bitstellen a 8, a 4, a 2, a 1, a 1/2 und a 1/4 des Schieberegisters 6 eingespeichert werden können. Bei Vorhandensein von Daten mit der Gewichtung »2/3« oder »1/3« ist es notwendig, den Wert »1« an der Bitstelle a 1/8 mit der Gewichtung »1/8« des Schieberegisters 6 einzustellen, wozu die Flipflops FI und FI vorgesehen sind. Wie im Beispiel 1 gemäß F i g. 7 verdeutlicht ist, wird beim Schließen der dem Wert »2/3« entsprechenden Schalter-Bitstelle a 2/3 des Schalters 4 das Ausgangssignal R^ des Ringzählers 12 über das ODER-Glied 14 an die Bitstelle niedrigster Wertigkeit des Schieberegisters 6 angelegt, so daß zugleich mit dem Ausgangssignal /?s der Wert »1« an der Bitstelle a 1/2 der Ziffer niedrigsten Stellenwertes des Schieberegisters 6 mit der Gewichtung »1/2« eingestellt, gleichzeitig das Ausgangssignal Λ5 an den D-Eingang des Flipflops Fl angelegt, danach synchroVi mit dem Abfallen des nächsten Taktimpulses das Q-Ausgangssignal des Flipflops Fl zu »1« und sodann synchron mit dem Abfallen des nächsten Taktimpulses das Q-Ausgangssignal des Flipflops F2 zu »1« wird, in dessen D-Eingang dieses Q-Ausgangssignal des Flipflops F1 eingegeben ist. Folglich nimmt das Ausgangssignal des ODER-Gliedes 16, in das die Q-Ausgangssignale der Flipflops Fl und F2 eingegeben sind, die in F i g. 7 dargestellte Form an, wobei mittels des UND-Gliedes 18. in das das Ausgangssignal Ri des Ringzählers 12 eingegeben ist, das Ausgangssignal als mit dem Ausgangssignal R1 synchronisiertes Signal ausgegeben und in der Bitstelle a 1/8 niedrigster Wertigkeit des Schieberegisters 6 mit der Gewichtung »1/8« gespeichert wird. Wenn ferner die der Information »1/3« entsprechende Schalter-Bitstelle a 1/3 des Schalters 4 geschlossen ist, wird gemäß Beispiel 2 von Fig.7 das Ausgangssignal A6 des Ringzählers 12 über das ODER-Glied 14 an die Bitstellen niedrigster Wertigkeit des Schieberegisters 6 abgegeben, so daß zugleich mit dem Ausgangssignal Re, der Wert »1«in der Bitstelle a 1/4 niedrigster Wertigkeit des Schieberegisters 6 mit der Gewichtung »1/4« eingestellt wird, während zur gleichen Zeit das Ausgangssignal R^ an den D-Eingang des Flipflops Fl angelegt wird, so daß nach dem gleichen Funktionsablauf wie im Falle des Beispiels 1 die Q-Ausgangssignale der Flipflops Fl und F 2
aufeinanderfolgend zu »1« werden, wodurch das Ausgangssignal des ODER-Gliedes 16 die in Fig. 7
gezeigte Form annimmt und als ein mit dem Ausgangssignal Ri des Ringzählers 12 synchronisiertes
Signal mittels des UND-Gliedes 18 entnommen und in der Bitstelle a 1/8 mit der Gewichtung »1/8« in der
vorstehend beschriebene Weise gespeichert wird.
Nach dem vorstehend beschriebenen Betriebsablauf ist das mittels des Schalters 4 mit 1/3 APEX-Stufen-Ge-
nauigkeit gewählte Ausgangssignal mittels einer einfachen
Schaltungsanordnung in eine Information mit 1/8 APEX-Stufen-Genauigkeit umgesetzt und gespeichert,
so daß Informationen mit 1/3 APEX-Stufen-Genauigkeit an ein System angepaßt werden können, bei dem
Rechenoperationen mit 1/2 APEX-Stufen-Genauigkeit, 1/4 APEX-Stufen-Genauigkeit oder 1/8 APEX-Stufen-Genauigkeit
ausgeführt werden.
Hierzu S Blatt Zeichnungen
Claims (3)
1. Schaltungsanordnung zur digitalen Eingabe von für die Belichtungssteuerung in einer Kamera
erforderlichen Informationen, bei der durch eine Signalübertragungseinrichtjng mit einer Anzahl
wahlweise zu öffnender und zu schließender Schalter Datensignale in ein Register mit λ-Bitstellen
einspeicherbar sind, dadurch gekennzeichnet, daß die Schalter (4) einen einer
Gewichtung von 2/3 APEX-Werten zugeordneten ersten Schalter (a 2/3) und einen einer Gewichtung
von 1/3 APEX-Werten zugeordneten zweiten Schalter (a 1/3) aufweisen, während das Register (6)
eine erste Bitstelle (a 1/2) mit einer Gewichtung von 1/2 APEX-Werten, eine zweite Bitstelle (a 1/4) mit
einer Gewichtung von 1/4 APEX-Werten und eine dritte Bitstelle (a 1/8) mit einer Gewichtung von 1/8
APEX-Werten aufweist, und daß die Signalübertragungseinrichtung (10; Fl, F2, 14 bis 20) zur
Umsetzung von Daten mit einer Genauigkeitsabstufung von 1/3 APEX-Werten in Daten mit einer
annähernden Genauigkeitsabstufung von !/8 APEX-Werten das beim Schalten des ersten
Schalters gebildete Signal der ersten und dritten Bitsteile des Registers und das beim Schalten des
zweiten Schallers gebildete Signal der zweiten und dritten Bitstelle des Registers zuführt.
2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet
durch eine Signalgebercinrichtung (V, 8; 12), die Signale in Abhängigkeit vom öffnen und
Schließen der Schalter erzeugt.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Signalgebereinrichtung
eine Stromquelle (V) und zwischen die Stromquelle und die jeweiligen Schalter geschaltete
Widerstände (8) aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50053043A JPS5813941B2 (ja) | 1975-04-30 | 1975-04-30 | ディジタル情報入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2618688A1 DE2618688A1 (de) | 1976-11-11 |
DE2618688C2 true DE2618688C2 (de) | 1984-01-12 |
Family
ID=12931844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2618688A Expired DE2618688C2 (de) | 1975-04-30 | 1976-04-28 | Schaltungsanordnung zur digitalen Eingabe von für die Belichtungssteuerung in einer Kamera erforderlichen Informationen |
Country Status (4)
Country | Link |
---|---|
US (1) | US4103308A (de) |
JP (1) | JPS5813941B2 (de) |
DE (1) | DE2618688C2 (de) |
FR (1) | FR2309892A1 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS543527A (en) * | 1977-06-10 | 1979-01-11 | Copal Co Ltd | Control circuit for digital shutter |
US4286849A (en) * | 1978-02-09 | 1981-09-01 | Canon Kabushiki Kaisha | Digital camera |
JPS54130022A (en) * | 1978-03-30 | 1979-10-09 | Minolta Camera Co Ltd | Information input apparatus of digital circuits |
DE3150284C2 (de) * | 1980-12-19 | 1985-10-31 | Fuji Photo Film Co., Ltd., Minami-Ashigara, Kanagawa | Belichtungssteuereinrichtung in einer photographischen Kamera |
JPS57104129A (en) * | 1980-12-19 | 1982-06-29 | Fuji Photo Film Co Ltd | Film magazine provided with sensitivity setting indication |
JPS57202524A (en) * | 1981-06-08 | 1982-12-11 | Minolta Camera Co Ltd | Equipment for automatically setting sensitivity of film |
JPH063519B2 (ja) * | 1984-04-06 | 1994-01-12 | ミノルタカメラ株式会社 | データ読み取り装置 |
US4853721A (en) * | 1986-12-24 | 1989-08-01 | Minolta Camera Kabushiki Kaisha | Automatic film information reading method and device |
JPH0666020B2 (ja) * | 1990-02-16 | 1994-08-24 | 富士写真フイルム株式会社 | カメラ―フィルムシステム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5312595Y2 (de) * | 1972-08-31 | 1978-04-05 | ||
JPS5126031A (en) * | 1974-08-27 | 1976-03-03 | Canon Kk | Jikanseigyosochi |
-
1975
- 1975-04-30 JP JP50053043A patent/JPS5813941B2/ja not_active Expired
-
1976
- 1976-04-23 US US05/679,908 patent/US4103308A/en not_active Expired - Lifetime
- 1976-04-28 DE DE2618688A patent/DE2618688C2/de not_active Expired
- 1976-04-29 FR FR7612820A patent/FR2309892A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS51128525A (en) | 1976-11-09 |
JPS5813941B2 (ja) | 1983-03-16 |
DE2618688A1 (de) | 1976-11-11 |
FR2309892A1 (fr) | 1976-11-26 |
US4103308A (en) | 1978-07-25 |
FR2309892B1 (de) | 1979-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0043407B1 (de) | Schaltungsanordnung zur digitalen Phasendifferenz-Messung | |
DE2162486B2 (de) | Digital gesteuerter Impulsgenerator | |
DE2618688C2 (de) | Schaltungsanordnung zur digitalen Eingabe von für die Belichtungssteuerung in einer Kamera erforderlichen Informationen | |
DE2364866C2 (de) | Automatischer Belichtungszeitsteuerstromkreis | |
DE2833556A1 (de) | Rechenwerk | |
DE2353038A1 (de) | Verfahren und anordnung zur messung der impulsfolgefrequenz einer impulsfolge | |
DE2541595C2 (de) | Elektronische Schaltungsanordnung zur steuerbaren Frequenzteilung | |
DE3202437C2 (de) | Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format | |
DE2406171A1 (de) | Synchron-mehrzweck-zaehler | |
DE2242296A1 (de) | Verfahren und schaltungsanordnung zur quantisierten darstellung physikalischer groessen, insbesondere zur belichtungssteuerung in fotografischen kameras | |
DE2111670A1 (de) | Anordnung fuer die Anzeige der mittleren Rate des Auftretens eines ein Ereignis anzeigenden Signals | |
DE2613930C3 (de) | Digitaler Phasenregelkreis | |
DE3042685A1 (de) | Belichtungszeitsteuerschaltung fuer eine kamera | |
DE2634133C2 (de) | Schaltungsanordnung zum digitalen Bestimmen einer Belichtungssteuerungsinformation in einer Kamera | |
DE2621622A1 (de) | Schaltungsanordnung zur automatischen belichtungszeitsteuerung fuer eine photographische kamera mit einem analog-digital-wandler | |
DE2552359C3 (de) | Belichtungswertanzeigeeinrichtung mit einer Digitalanzeige für einen gemessenen oder eingestellten Belichtungswert | |
DE2461576A1 (de) | Analog-digital-konverter | |
DE3027127C2 (de) | ||
DE2024234C3 (de) | Parallaxen-Diskriminator | |
DE2319986C3 (de) | Digital-Analog-Umsetzer | |
DE2440733C3 (de) | Verschlußsteuerschaltung | |
DE2644205A1 (de) | Fotografische kamera mit einer digitalen belichtungsregelvorrichtung | |
DE3246211A1 (de) | Schaltungsanordnung zur detektion von folgen identischer binaerwerte | |
DE2034301A1 (de) | Analog Digital Umsetzer | |
DE19506007C1 (de) | Schaltungsanordnung zur Phasendifferenzmessung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: G03B 7/091 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |