JPS5813941B2

JPS5813941B2 - ディジタル情報入力回路

Info

Publication number: JPS5813941B2
Application number: JP50053043A
Authority: JP
Inventors: 伊藤正; 伊藤文夫; 篠田信比古; 川村正春; 村上博泰; 櫻田信晶
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1975-04-30
Filing date: 1975-04-30
Publication date: 1983-03-16
Also published as: FR2309892B1; DE2618688C2; FR2309892A1; JPS51128525A; US4103308A; DE2618688A1

Description

【発明の詳細な説明】本発明はテイジタル情報入力回路に係り、特にデイジタ
ル的な情報に依って演算制御されるカメラに適用するに
好適なデイジタル情報入力回路に関する。

一般に、カメラ等の撮影機械は露出制御のため、に、被
写体の明るさ、即ち被写体輝度や使用フイルムのフイル
ムスピードに関する情報並びに露出時間又は絞り値の設
定情報を取り込んだ上で演算を行って、絞り値又は露出
時間を制御する如く構成されるものである。

かかる露出制御の為のデータは、演算の簡略化の観点か
らアベックス値に変換した上で、演算の要に供するのが
一般的であるが、このアベックス値は、秒単位で与えら
れる露出時間、Ｆナンバーで与えられる絞り値、ＡＳＡ
感度で与えられるフイルムスピード、フートランバート
で与えられる被写体輝度が全て倍数系列で与えられるの
に対して、第１図に示す如く演算の簡略化の為に各値を
等差系列に置き換えたものである。

同図中、アベックス値相当の値については、露出時間を
ＴＶ、絞り値をＡｖ、フイルムスピードをＳｖ，被写体
輝度をＢｖで表わしている。

アベックス値系列に依れば、露出演算は、Ｂｖ＋Ｓｖ＝
Ｔｖ＋Ａｖ・・・（１）の関係を満足させる様な加減演算のみを行なえばよい事
から、電気的、機械的を問わず露出演算が非常に簡単に
なる。

近年、しばしば提案されている、露出演算のデイジタル
化に於いても、かかるアベックス値系列は演算装置の簡
略化という点から極めて有効に適用なし得るものである
。

しかし、デイジタル系に於いては、アナログ系と違って
、理論上の精度に関しては、ディジタル系のビット容量
から自ずと限界がある。

従って、デイジタル系に於いては、所望とする精度を得
ようとする場合、アベックス値で゛１″以下の桁を表わ
すビットを増加させればよいが、装置誤差、測定誤差等
を勘案すれば、極端な高精度は不必要である。

今、露出制御の為の各要素をアベックス値化するに当っ
て、第２図に示す如く、７ビットを用いた場合、上位４
ビットａ１、ａ２、ａ４、ａ８にそれぞれ゛ｌ″、！２
１、ｕ４Ｉ、゛８”の重みを与え、下位３ビットにそれぞれの重みを与えるもので、アベックス値でまでの精度を得る事が出来る。

従って、測光情報、フイルムスピード情報、露出時間情
報、絞り値情報のいずれも、第２図示の如く７ビツ・の
デイジクル量に変換して露出制御の為の演算を行う事に
依って、比較的高精度の露出演算を行う事に依って、比
較的高精度の露出演算が可能である。

なお、第２図示の如く、アベックス値の゛ｌ゛以下の値
については、下位３ビットに依って、の値について取扱う事が出来るが、反面撮影に用いられるフイルムの感度は、ア
ベックス値で、段毎の値に設定されるのが、現状の市販品の傾向である。

従って、フイルム感度はＡＳＡ１６、２０、２５、３２
、４０、５０、６４、８０、１００、１２５、１６０、
２００・・・・の如く、アベックス値で段精度で入力設定する必要がある。

しかし、露出制御の為の他の要素が段精度で設定されているのに対して、フイルムスピードに関する
要素のみを段精度としたのでは、各要素間のデジタル演算の為のマッチングが取れず、掛算又は
割算を含む複雑な演算操作を行う必要が出て来る。

反面、実際の制御の為の演算結果が段精度で得られたのでは、かかる複雑な演算操作も無意味
となって来る。

従って、考えられるのが、段精度のデータを段精度のデータで近似する方法である。

即ち、はそれぞれで段精度で近似する事が出来るが、その際生する誤差は±
０．０４２段であり、段、即ち０．１２５段に比較すれば十分に許容なし得る誤差範囲
である。

本発明はかかる点に着目してなされたもので、アベック
ス値で段精度で入力されるフイルム感度情報を段精度の情報に変換した形で、取り込む為のデイジタル情報入力回路を提示するものである。

今、（２）、（３）式に従って、アベックス相当のフイ
ルムスピードを７ビットのデイジタル値に置き換えた場
合、第３図の対照表の如くなる。

フイルム感度を段精度で人力するに与っては、その入力は、デイジタル値で直接入力する事が望ましい
が、機械的なデイジタルスイッチで７ビットの情報を全
て入力する事は、経済的に見てもまたスイッチ構成から
見ても得策ではなく、何らかの形でスイッチのビット数
を減少させる事が望ましい。

本発明は特にかかる点に有効な解決策を与えるもので、
アベックス値で゜１″段以下を１／８段精度で表わして
いる。

３ビットの情報入力の為に２ビトのスイッチの適用で１
／８段精度のデータを１／８段精度のデータに近似変換
して入力する事を可能ならしめるものである。

今、第３図を参照するに、フイルム感度のアぺツクス値
中、一段又は一段を含む情報については、７ビット中、
一の重みを持つ最下位ビットａ一に！＋１が立っており
、その他の場合は゛０”である。

更に重ねて、一段を含む情報については、７ビット中、
一の重みを持つビットａ一に゛１″が立っており、一段
を含む情報については、一の重みを持つビットａに゛１
′が立っている。

この事は、（２）、（３）式からも明らかな通りである
が、本発明のデイジタル情報入力回路に於いては，かか
る特性を積極的に利用して、アベックス値の”１”以下
の３ビットについて、２ビットｍ入力スイッチで情報入
力を行う事を可能ならしめるものである。

今、一段精度で設定されるフイルムスピードをＡＳＡ感
度設定ダイヤルに連動して選択的に開閉するデイジタル
スイッチで入力する場合を考えるに、本発明は第４図の
如き構成で実現する事が出来る。

第４図は本発明の一実施例に係るデイジタル情報入力回
路を実現する為の概略回路構成図を例示するもので、同
図中２はＡＳＡ感度設定ダイヤル４は前記ＡＳＡ感度設
定ダイヤル２に連動して選択的に開閉される６ビットの
スイッチ、６はＡＳＡ感度情報をアベックス値で、一段
精度で取つ込む７ビットのレジスタをそれぞれ示すもの
である。

前記６ビットのスイッチ４はその各ビツ・ａ８、ａ４、
ａ２、ａ１、ａ一、ａ〜がそれぞれアベックス値相当の
フイルム感度の゛８Ｉ，＋４＋、１２１、“１″、ｕＩ
＋、１１１の重みに対応するもので、スイッチ閉成が”
０″、開成が゛Ｉ″に対応する如く操作される。

従って、前記スイツチ４は、一段精度で与えられるアベ
ックス値相当のフイルムスピードに対して、第５図に示
す如く開閉選択されるものである。

前記スイッチ４の各ビットａ８、ａ４、ａ２、ａ１、ａ
〜、ａ一ぱ１端に接地されると共に、他端を抵抗８を通
じて電源■に接続されると同時に、レジスタ６の各ビツ
トａ８、ａ４、ａ２、ａ１、ａ一、ａ−に接続される。

また、前記スイッチ４の下位２ビットａ一、ａ一はオア
ゲート１０を通じて、更に前記レジメタ６の最下位ビッ
トａ−に接続される。

かかる構成にあって、フイルムスピードがアペツクへ値
で、／段又は１段に相当する入力があつた場合、オア・
ゲート１０を通じてレジスタ６の”Ｉ＋の重みを持つ最
下位ビット・１に゛１′が立てられる。

同時に、一段の入力に対してはレジスタ６の”１″の重
みを持つビツＥａ一、一段の人力に対してはレジスタ６
の゛一Ｊの重みを持つビットａ一にそれぞれ゛１″が立
てられる。

なお、アベックス値で゛１″以上の入力があった場合、
そのデータはレジスタ６の”８７Ｉ４Ｉ＋２＋＋１″′
の重みを持つ各ビットａ８、ａ４、ａ２、ａ１にそれぞ
れ入力される。

以上述べた如くして６ビット分のスイッチ４の第５図に
示す如き組合せの選択に依って、アペツクス値の一段精
度で入力されたフイルム感度情報は、７ビットのレジス
タ６に、第３図に示す如きアベックス値の一段精度の情
報として近似入力される事になる。

なお、第４図示実施例では７ビットのレジスタに設定入
力データをパラレルに取り込む場合を例示したが、ダイ
ナミックなレジスタにシリアルに取り込む如き構成に対
しても本発明は十分に適用なし得るものである。

第６図は本発明のデイジタル情報入力回路を適用される
他の概略回路構成図を例示するもので、同図中４は第４
図示スイッチと同様構成を有するスイッチ、６はダイナ
ミックに駆動される７ビットのシフト・レジスタである
。

第６図示構成にあって、スイッチ４の各ビットａ８、ａ
４、ａ２、ａ１、ａ−、ａ一は、その閉成がデータの゛
１゛に、開成がデータの゛０″にそれぞれ対応するもの
である。

また、１２は前記スイッチ４の各ビットａ８・ａ４・ａ
２・ａ１、ａ一、ａ−に順次信号電圧Ｒ，、Ｒ２、Ｒ３
、Ｒ４、Ｒ５、Ｒ６を印加すると共に、更に１ビット分
の信号電圧Ｒ７出力を行う７ビットのリングカウンタで
、前記スイッチ４の開閉状態を時系列的に得られる信号
に変換するものである。

なお、前記リングカウンター２及びシフトレジスタ６は
同一の周期のクロック・パルスで同期的に駆動されるも
のである。

前記スイッチ４の各ビットの出力は一本にまとめられて
オアゲー・１４に入力されると共にフリツプフロツプＦ
１のＤ入力端子に入力され、またフリツプ・フロツプＦ
１のＱ出力はフリップ・フロツプＦ２のＤ入力端子に入
力される。

前記各フリツプ・フロツプＦｌ，Ｆ２の各Ｑ出力はオア
ゲート１６に入力される。

前記オアゲート１６の出力は、他端に前記リングカウン
ター２の出力Ｒ７の入力を受けているアンド・ゲート１
８に入力され、該アンドゲート１８出力はオア・ゲーｇ
１４に入力される。

前記オア・ゲート１４の出力はシフトレジスタ６の下位
桁側から順次入力される事となる。

前記リングカウンター２の出力Ｒ１、Ｒ２・・・Ｒ７は
第７図のタイムチャートに示す如くクロックパルスＣＰ
に同期して順次ＩＩＩ出力を行ってゆくが、かかる゛１
″出力は、対応するスイッチ４が閉状態の時に、信号線
２０に乗ってオア・ゲート１４からレジスタ６に入力さ
れる。

なお、シフトレジスタ６の最下位桁は、リングカウンタ
１２のＲ１出力が゛１″の時、Ｉ８Ｉの重みを持つビッ
トａ８が対応し、Ｒ２出力が゛１″の時、゛４”の重み
を持つビットａ４が対応し、Ｒ３出力が゛１″の時、ｕ
２＋の重みを持つビットａ２が対応し、Ｒ４出力が゛１
″の時、１１１の重みを持つビットａ１が対応し、Ｒ５
出力が゛１″の時１Ｉ１の重みを持つビットａ一が対応
し、Ｒ６出力が゛１′の時、＋１＋の重みを持つビット
ａ一が対応し、Ｒ７出力が゛１″の時、１１１の重みを
持つビットａ一が対応する。

従って、リングカウンター２が一巡する間に、スイッチ
４の各ビソトａ８、ａ４、ａ２、ａ１、ａ−、ａ−のそ
れぞれの開閉状態を検出して、閉状態のスイッチ４に対
応する出力信号Ｒ１〜Ｒ６をレジスタ６の各ビットａ８
、ａ４、ａ２、ａ１、ａ−、ａ一に記憶する事が出来る
。

なお、＋１＋又は゛一″の重みのデータがある時は、レ
ジスタ６０゛−″の重みを持つビットａ一に゛１″を立
てる必要があるが、その為に設けられたのがフリツプ・
フロップＦｌ，Ｆ２である。

即ち第７図のタイムチャートの例１からも明らかな如く
、スイッチ４の中でｔｌ＋のデータに対応するスイッチ
ａ一が閉じている時は、リングカウンター２のＲ５出力
がオアゲート１４を通じてレジスタ６の最下位桁に与え
られる為、Ｒ５出力と同じタイミングにレジスタ６の最
下位桁に来ている゛一″の重みを持つビッａ−に゛１″
が立てられ、同時に前記Ｒ５出力はフリツプ・フロソプ
Ｆ１のＤ入力端子に与えられ、次のクロツクパルスの立
下がりに同期して、ノリツブ・フロツプＦ１のＱ出力が
゛１′となり、かかるＱ出力をＤ入力端子に受けている
フリソプ・フロツプＦ２は、更に次のクロックパルスの
立下かりに同期して、そのＱ出力が゛１″となる。

従って、前記各フリツプ・フロツプＦｌ，Ｆ２のＱ出力
を受けているオアゲート１６の出力は第７図示の如くな
り、かかる出力は、リングカウンタ１２のＲ７出力を受
けているアンドゲート１８に依って、Ｒ７出力に同期し
た信号として取り出され、Ｒ７の出力タイミングにレジ
スタ６の最下位桁に来ている゛一″の重みを持つビツｌ
ａ一に記憶されている。

またスイッチ４の中で゛一″のテータに対応するスイッ
チａ−が閉じている時は第７図のタイムチャートの例２
からも明らかな如《、リングカウンター２０Ｒ６出力オ
アゲ−・１４を通じてレジスタ６の最下位桁に与えられ
る為、Ｒ５出力と同じタイミングにレジスタ６の最下位
桁に来ている゛−″の重みを持つビットａ一に１１１が
立てられ、同時に前記Ｒ５出力はフリツプフロツプＦ１
のＤ入力端子に与えられ、先の例■の場合と同様動作を
行って各フリツプ・フロンプＦｉ，Ｆ２のＱ出力は順次
＋１＋となり、その結果オアゲート１６の出力は第７図
示の如くなり、かかる出力はアンド・ゲート１８に依っ
て、リングカウンター２のＲ７出力に同期した信号とし
て取り出され、先と同じ様に゛一″の重みを持つビット
ａ一に記憶される。

以上の動作を通じて、スイッチ４の選択で入力されたー
精度の情報に近似変換されて記憶される事となる。

以上述べた如く、本発明に依れば極めて簡単な構成に於
いて、一精度で与えられたデイジタル情報を一精度に近
似変換する事が出来る為、一段、一段、一段という様に
、デイジタル的に取り扱い易い精度で演算を行っている
系に、一段精度の情報を取り込む事を可能ならしめた新
規のデイジタル情報入力回路を得る事が出来るものであ
る。

【図面の簡単な説明】

第１図は露出制御の為の各要素の物理的数値とアベック
ス値の対照表、第２図は一段精度でアぺツクス値をデイ
ジタル変換した場合の各ビットの重さの説明図、第３図
は一段精度のアベックス値を一段精度のデイジタルデー
タに近似変換した場合の各ビットの重さの説明図、第４
図は本発明の一実施例に係るデイジタル情報入力回路を
適用される概略回路構成を例示する回路図、第５図は第
４図示スイッチの開閉状態の説明図、第６図は本発明の
一実施例に係るデイジタル情報入力回路を適用される他
の概略回路構成を例示する回路図、第７図は第６図示回
路の動作を説明するタイムチャートである。２ＫＫＫフイルム感度設定ダイヤル、４・・・・・・ス
イッチ、６・・・・・・レジスタ、１０・・・・・・オ
ア．ゲート、１２・・・・・・リングカウンタ。

Claims

【特許請求の範囲】１アベックス値での重みに対応する第１のスイッチとアベックス値での重みに対応する第２のスイッチを有するスイッチ回路
を設けるとともに、アベックス値での重みを有する第１
のビット、アベックス値での重みを有する第２のビツ・
、アベックス値での重みを有する第３のビッ・を有した
レジスタを設け、上記第１のスイッチのスイッチ動作信
号を第１のビツ・に入力させ、上記第２のスイッチのス
イッチ動作信号を第２のビットに入力させ、第１及び第
２のスイッチのスイッチ動作信号を第３のビットに入力
させる信号伝達回路を備えたことを特徴とするデイジタ
ル情報入力回路。