DE2610599A1

DE2610599A1 - Verfahren und vorrichtung zur eindeutigen codierung von kanaelen in einer digitalen uebertragungsanlage

Info

Publication number: DE2610599A1
Application number: DE19762610599
Authority: DE
Inventors: George Howard Lentz
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1975-03-14
Filing date: 1976-03-13
Publication date: 1976-09-23
Also published as: CA1066421A; NL7602628A; BE839532A; US3990009A; IT1057716B; FR2304231A1; GB1538570A; DE2610599B2; DE2610599C3; USB558220I5; SE7601521L; FR2304231B1; SE406256B

Description

BLUMBACH . WESER · BERGEN · KRAMER ZWIRNER - HIRSCH ?R 10599

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/561998 Telex 04-186237

G. H. Lentz 1

Verfahren und Vorrichtung zur eindeutigen Codierung von Kanälen in einer digitalen Übertragungsanlage

Die Erfindung bezieht sich auf eine digitale Vielkanal-Übertragungsanlage mit folgenden Merkmalen: a) Der ankommende, jedem Kanal zugeordnete Bitstrom wird in Rahmen aufgeteilt, wobei jeder Rahmen eine erste Gruppe Abschlußsteuerbits, eine Gruppe Datenbits und eine zweite Gruppe Abschlußbits aufweist; b) η solcher Rahmen bestimmen einen Großrahmen; c) die Empfangsstelle weiii Überwachungseinrichtungen auf, die auf die Abschlußsteuerbits ansprechen und einen Kanal als schlecht markieren, wenn diese Abschlußsteuerbits eine große Anzahl von Paritätsverletzungen anzeigen, ferner einen Decodierer.

Un die Anforderungen an Bandbreite von Mikrowellen-Nachrichten-Ubertragungssystemen zu verringern, ist es bekannt, kreuzpolarisierte

609839/0780

26 10b93

Rodiokanöle zu verwenden, die auf der gleichen Trägerfrequenz betrieben werden. Durch sorgfältige Systemauslegung kann der Unterschied zwischen solchen kreuzpoiarisierten Kanälen größer als 20 dB gemacht werden, was für digitale NachrichtenUbertragungssysteme mehr als angemessen ist.

Beispielsweise enthält das digitale Radiosystem von 18 GHz, in der Industrie als OR-Iδ bezeichnet, sieben Arbeitskanäle und einen Schutzkanal in jeder Richtung, wobei nur vier Trägerfrequenzen verwendet werden. Jeder dieser orthogonal polarisierten Kanäle kann bis zu 4.032 Sprachkreise aufnehmen, indem Impulscodemodul at ion (PCM) bei einer Geschwindigkeit von 274 Mb/s verwendet werden.

Wenn einer der arbeitenden Sender Fehler produziert, treten {edoch Probleme auf. Wenn die Dämpfung auf dem Sendeweg für eine spezielle Frequenz zu groß wird, beispielsweise infolge eines schweren Regens oder Nebels, stellt die Verletzungs- oder Fehlbedingungs-Überwachungsschaltung, welche der entfernten Schufzscha JturtgsausrUstung zugeordnet ist, eine zu große Anzahl von Paritätsverletzungen und/oder einen Außerrahmen-Zustand fest und leitet eins Umschaltung auf den Schutz-

601839/0780

2G10599

icanat ein. Wenn jedoch nur einer der beiden Sender auf einer speziellen Frequenz Fehler produziert, stellt der entsprechende entfernte Empfänger das kreuzpolarisierte Signal, welches von dem anderen Sender gesendet wird, fest. Obwohl dieses unerwünschte Signal um einiges als 20 dB niedriger als normal ist, liegt es trotzdem innerhalb des 40 dB breiten Schwundbereichs des DR-18-Systems. Deshalb leitet die wesentlich niedrigere Amplitude des empfangenen Signals nicht von sich aus eine Schutzumschaltung am entfernten Empfängerende ein.

Ein zusätzliches Problem ergibt sich aus folgendem: Weil der von dem entfernten Sender empfangene Bitstrom das korrekte Format hat, schreitet dieses durch das System auf dem fehlerhaften Kanal fort und wird von der entfernten VerletzungsUberwachungsschaltung angenommen, welche auf diese Weise aufgrund des Fehlerzustandes eine Schutzschaltung auf den ausgesparten Kanal einleitet. Da das Digitalsignal nach der Demultiplex-Entschachtlung lesbar ist, tritt ein Verlust an Übertragungssicherheit auf dem orthogonal polarisierten Kanal ein.

Eine Lösung dieses Problems würde darin bestehen, eine Regelschaltung für jeden Empfänger in dem System vorzusehen. Diese Riegelschaltung

609839/0780

261Ub39

würde die Verstärkerrege !spannung AGC des eigenen Empfängers mit der Verstärkerregel spannung des Empfängers des entsprechend orthogonal polarisierten Signals vergleichen. Wenn die Differenz der Verstärkerrege !spannungen genügend groß ist, würde die Regenerierschaltung des fehlerhaften Kanals gesperrt werden, wodurch die Feststeilung des Übertragenen digitalen Bitstroms effektiv verhindert wird.

Bei dieser Anordnung benötigt jeder Empfänger in der Anlage seine eigene Sperrschaltung sowie eine Verbindung zu dem entsprechend orthogonal polarisierten Empfänger. Da ein typischer Mikrowellenweg mehrere zwischen liegende Empfänger-Senderpaare aufweist, ist die Wahrscheinlichkeit, daß ein guter Kanal irrtümlich durch einen Fehler der Sperrschaltung blockiert wird, ziemlich hoch.

Der Erfindung liegt die Aufgabe zugrunde, eine digitale Vitikanat-Übertragungsanlage nach dem Oberbegriff so zu verbessern, daß es nicht zu unnötigen Sperrungen kommt.

Die gestellte Aufgabe wird dadurch gelöst, daß ein Serien-Paral IeI-Umsetzer zum Empfang des ankommenden Datenstromes dient und auf

B 0 9 B 3 q / Q 7 8 0

2610S93

zwei parallelen Bitschienen einen ersten und zweiten Bitstrom mit der halben Bitgeschwindigkeit des ankommenden Bitstromes erzeugt, daß ein Codierer mit den parallelen Bitschienen verbunden ist und zur Codierung des ersten und zweiten Bitstroms zur Übertragung Über ein digitales übertragungssystem dient, und daß vor dem Codierer eine Unkehreinrichtung zur Invertierung der Richtung von mindestens einem der beiden ersten und zweiten Bitströme vorgesehen ist und den betreffenden Kanal in eindeutiger Weise mit Bezug auf einen Bezugskanal in dem gleichen System codiert, in welchem kein Bitstrom invertiert wird.

In den Zeichnungen zeigen: «,

Fig. 1 eine Blockschalhjng einer ersten Ausfuhrungsform

der Erfindung, wobei die Polarität einer oder mehrerer Datenschienen invertiert wird,

Fig. 2 eine Blockschaltung einer zweiten Ausführungsform

der Erfindung, wobei eine der Datenschienen invertiert und mit Bezug auf die andere zeitverzögert wird,

Fig. 3 eine Blockschaltung einer weiteren Ausführungsmög

lichkeit der zweiten Ausführungsform, wobei eine der Datenschienen invertiert und die andere Schiene

609839/0780

— ο —

mit Bezug auf die erste verzögert wird, und

Fig. 4 ein Blockschaltbild einer dritten Ausführungsform

der Erfindung, wobei beide Schienen eines gegebenen KanaSs verzögert werden, aber um einen ungleichen Betrag.

Es wurde festgestellt, daß eine bessere Lösung des skizzierten Problems darin besteht, jeden Kanal in der Anlage in eindeutiger Weise am Kopfende jedes Vermittlungsabschnittes codiert und dann die Kanäle in inverser Weise am entfernten Ende decodiert wird, an welchem natürlich nicht für jeden Empfänger zusätzliche Schaltungen benötigt werden. Wenn bei dieser Lösung ein Signalübersprechen bzw. Signalvertauschung zwischen einem arbeitenden und einem gestörten Kanal vorkommt, wird die Codierung entsprechend dem Übertragenen digitalen Signal mit dem Decodierer am Empfangsende nicht in Übereinstimmung sein, was zu einer genügenden Anzahl von Paritätsfehlem führi^ so daß eine Vermittlungs- oder Umschaltanforderung ausgelöst wird. Deshalb werden Schaltungen nur am Abschlußende der Anlage benötigt und nicht in jedem Zwischenempfänger, was zu entsprechend niedrigen Kosten und einer erhöhten Betriebssicherheit führt.

609839/0780

In einer ersten Ausführungsform der Erfindung wird die Codierung der Kanäle durch Aufspaltung der jedem Kanal zugeordneten Datensignale in zwei Schienen durchgeführt und dann wird selektiv die Polarität der einen oder beider Schienen mit Bezug auf einen Bezugskanal umgekehrt, in welchem keine Schiene invertiert ist. In einer zweiten Ausfuhrungsforrn der Erfindung wird die Codierung durch Invertierung und/oder Verzögerung der einen oder der anderen Schiene mit Bezug auf einen Bezugskanal durchgeführt. In einer dritten Ausführungsform werden beide Schienen verzögert, aber um unterschiedliche Betröge.

Die folgende, ins einzelne gehende Beschreibung bezieht sich auf ein spezielles Mikrowellensystem und ein spezielles Bitstrom format. Es versteht sich jedoch, daß der Fachmann in der Lage ist, die technische Lehre der Erfindung auf ein beliebiges digitales Radiosystem anzuwenden, bei dem kreuzpolarisierte Kanäle unter Verwendung einer gemeinsamen Trägerfrequenz verwendet sind.

Fig. 1 zeigt ein Ausführungsbeispiel für einen Codierer/Decodierer, beispielsweise den im DR-18 digitalen Radiosystem verwendeten Codierer/ Decodierer, und zwar modifiziert gemäß Erfindung. Ein Bitstrom 14 mit

ft Π 9 H Ά H / ί) 7 8 Γ)

274 Mb/s liegt am Eingang eines Serien-ParalIel-Umsetzers 10, der den Bitstrom in zwei Bitströme !4S,/|4$₂ von jeweils 137 Mb/s auf zwei parallelen "Schienen" 11 bzw. 12 aufteilt. In der DT-US 2.510.242 der Anmelderin wird im einzelnen das Format der Bitströme 14 und I4S erläutert. Zum Verständnis der vorliegenden Erfindung ist es nicht notwendig, das Format der Bitströme 14 und I4S im einzelnen darzulegen. Die Aussage genügt, daß der Bitstrom 14 das folgende Format aufweist:

14 = ... SS"691 P₁ P₁ ⁰O! SS 961 P^... ,

wobei S und S komplementäre Abschlußsteuerbits darstellen, die in erster Linie mit Impulsstopf information in Beziehung stehen, Pj, P und dergleichen Abschlußsteuerbits mit Bezug auf Paritätskontrolle darstellen und die I—Bits Daten darsteilen. Ein einzelner 14-Rahmen hat deshalb das folgende Format:

JSS96I PP 961},

wobei die beiden p-Bits mitten zwischen den komplementären S—Bits des jeweils vorliegenden Rahmens und dem komplementären S-Bit des nachfolgenden Rahmens liegen.

In dem beispielsweisen DR-18-System weist ein Großrahmen der

Daten 24 aufeinanderfolgende Einzelrahmen auf. Das in jedem Großrahmen durch die komplementären S-Bits bestimmte 24-Bitwort schließt Markierungsbits ein, um die Demultiplexschaitung an jedem entfernten Ende in die Lage zu versetzen, die Rahmen aufgrund der Großrahmen zu bilden, ferner X-Bits fUr die Übertragung von Befehlen bezüglich Schutzschaltung und C-Bits zur Lieferung von Stopfinformation für jeden der sechs Eingangskanäle von 45 Mb/s, welche am Übertragungsende zur Bildung des Bitsrroms 14 von 274 Megabits nach Multiplexverfahren zusammengeschuchtelt werden.

Im einzelnen besitzt das 24-Bitwort 5 das folgende Format:

M₂ M₃ X₁ X₂ X₃ C_n C₁₂ C₁₃...C₁ C₂ C₃.

^C61 ^C62 ^C63*

Die Markierungsbits M. M. M_ bestimmen dauerhaft das Binärwort "101". Die Feststellung dieses festgelegten Musters ermöglicht es der Demultiplexschaitung, die Rahmen aufgrund des Großrahmens zu bilden. In ähnlicher Weise bestimmen die X-Bits X₁ X. X₃ in dauerhafter Weise das Binärwort "000" oder "111" und stellen zwei Befehle dar, die für Leitungsschutzschaitung oder ähnliche Funktionen bereitgestellt werden. Die C-Bits Cj C₂ C₃ definieren das Binärwort ¹¹OOO", wenn

609839/Q780

- io-

kein Stopfen erforderlich ist, und "111", wenn Stopfen in dem i-ten benötigt wird.

Unter erneuter Bezugnahme auf Fig. 1 v/erden die beiden Bitströme 14S₁ und 14S₂ von 137 Mb/s

14S₁ =S48I P₁ 48! S48! P. ...
1 ο 1 ο ο 2

über die Schienen 11 und 12 zu einem Kanal-codierer 13 gefördert, wo sie in einer noch zu beschreibenden Art und Weise codiert werden.

Die codierten Bitströme, nunmehr als X und Y bezeichnet, werden dann einem Codierer 14 zugeführt, der in dem beispielsweisen DR-18-System ein 4-Phasen-Codierer unter Verv/endung von Differenzielphasenverschiebungstastung darstellt. Der Ausgang des Codierers ist mit einem Kanal des Mikrowellensystems 16 verbunden.

Im Leitungsdecodierer am entfernten Ende des Systems werden die entsprechenden Ausgangssignale t und Q des Mikrowellen- oder Radiosystems 16 einem 4-Phasen-Differenzdecodierer 17 zugeführt, der die umgekehrte Operation zum Differenzcodierer 14 ausfuhrt. Es

609839/0780

versteht sich jedoch, daß die Erfindung nicht auf eine spezielle Modulationsart beschränkt ist und daß die Differenzphasenverschiehungstastung nur ein Beispiel darstelli.

Die Ausgangssignale des Decodieren 17, nunmehr als % und Y bezeichnet, werden dann einem Kanaldecodierer 18 zugeführt, der die inverse Funktion zu dem Kanal codierer 13 am anderen Ende des Systems ausführt. Schließlich werden die Piterröme 14S^ und I4S auf Schienen 21 und 22 in einem Parallel-Serier-Wandler 23 rekombiniert, um den gewünschten Bitstrom 14 zu erhalten.

Es wird darauf hingewiesen, daß es nicht notwendig ist,die Kanal codierung bei der Ebene |4S./|4S_ auszuführen, wie in Fig. 1 gezeigt. Gegebenenfalls könnte der Kanaicodierer auch vor den Serien-Parallel-Umsetzer angeordnet werden, weil jedoch die Bitgeschwindigkeit des Bitstroms 145./14S₂ die Hälfte der Bitgeschwindigkeit des I4-Bitetromes ist, ist die Codierung etwas leichter in der Ebene |4S./I4S„ auszuführen.

In einer ersten Ausführungsform der Erfindung codiert der Kanaicodierer die Kanttle des Radiosystems durch Invertierung entweder des Signals |4S.,

G f) 9 H 's 9 / ü 7 8 Q

dps Signals |4S_ oder beider Signale. \m Leitungsdecodierer am entfernten Fnde des Systems ist der Decodierer 18 zur Ausführung der inversen Operation angeordnet und stellt die Signale in ihrem ursprünglichen Zustand wieder her, wenn und nur wenn sie im korrekten Kanal empfangen werden. Diese Anordnung führt zu vier möglichen Code:

Kanal _K_ _Y_

A 14S₁ 14S₂

b 14T₁ 14S₂

C 14S₁ W^

D _w

und die Möglichkeit zur Codierung vier verschiedener Kanäle.

Bei dem beispielsweisen DR-18-System kann diese Codierung leicht an der Sendestelle innerhalb des Serien-Farallel-Umsetzers 10 ausgeführt werden, der zufällig komplementäre Ausgangssignale verfügbar hat. Am entfernten Ende des Systems jedoch ist zusätzliches Gerät, beispielsweise NOR-Glieder und Inverter, erforderlich, bevor die Bitströme mit dem Paraileiserienunisetzer verbunden werden. Ähnliche Schaltungsbau-

R D 9 R Ά 9 / 0 7 8 0

re?le sind am SendeenHe erforderlich, wenn die Erfindung mit einem cmderen Radicsystem als DR-Iδ vorwendet wird.

!η dem zuvor beschriebenen Schema kennen vier mögliche Digitalsignale am Eingang des ParaUelserienumsetzers 23 vorkommen. Das normale Signal, von dem angenommen sei, daß es I4S./I4S.. ist, wird von der Verletzungsilberwachunasschaltung akzeptiert. Wenn jedoch andere kombinationen :

y_{2 1}^, oder ^ζ

vorkommen, welche nur aus einem Senderfehler stammen können und zu einem digitalen Signal Übersprechen (digital signal cross'-over) fuhren, werden von dem FehlbedingungsUberwacher zurückgewiesen und führen zu einer Anforderung für eine Umschaltung auf den Schutzkanal.

Wie zuvor erläutert, weisen die normalen Signale am Eingang des Para I Ie I-Serien-Umsetzers 23 das folgende Format auf:

WS. = S48I P₁ 481 S481 P₀ ... 1 ο ι ο ο 2

I4S₂ = S48I_E P₁ 48I_ES~48I_E P₇ ...

Nach Durchlauf des Parallel-Serien-Wandlers wird <ka Signal zu: 14= ... SS 961 P₁P₁ 961 Sl961 P₃P₂ ...

609839/0780

In dem FehibedingungsUberwacher wird das Signal erneut in Bitströme I4S. und |4S_ zu Zwecken der Paritätsprüfung aufgeteilt und um die zuvor erwähnten Leitungsschutzbits X herauszuziehen. Der Rahmen wird durch Feststellung der abwechselnden Muster von komplementären Paaren SS und gleichen Paaren PP von Abschlußsteuerbits festgestellt. Sobald der Rahmen aufgefunden ist, kann der Großrahmen durch Auffindung der besonderen Markierung M. M« M- = 101 in jedem 24-Bit S Wort festgestellt werden. Wie im einzelnen in der DT-OS 2.510.242 erläutert, wird die Parität P, Über die Informationsbits entnommen, die innerhalb zweier aufeinanderfolgender Rahmen (192) B'*⁵ d*s t4S.-Signals enthalten sind, während die Parität P₂ in ähnlicher Weise Über zwei aufeinanderfolgende Rahmen des I4S_—Signals entnommen wird. Das Paritätsbit P^ oder P« ist 0, wenn die Anzahl der binären "1^H innerhalb der 192 Informationsbits gerade ist. Die Fehlbedingungsüberwachungsschaltung des DR-18-Systems ist so ausgelegt, daß ein Kanal nicht als gut markiert wird, wenn er nicht gleichzeitig den Rahmen, den Großrahmen und einen angemessen niedrigen Anteil von Paritätsverletzungen aufweist. In einem Störzustand, d.h. wenn der Sender Fehler aufweist und der Bitstrom des entsprechenden Senden auf der gleichen Frequenzzuordnung am entfernten Ende d«s Systems empfangen

609839/0780

wird, sind drei Signalkombi ncttionen in der Fehlbedingungs-Überwachungsschaltung möglich: Fall I

. « ...'s48Tp₁ 47JTsW "pT...

1 ο 1 ο ο 2

Fall Il

14S₀= ...S 48UP₁ 48LS 481 P₀...

JL tit OI

I4S = ... S481 P₁ 481 S 481 P₀ ... 1 οίο ο 2

Fall HI

1 οίο ο 2

In den Fällen I und Il erfolgt die Rahmenbildung bei der Fehlbedingungs-Uberwachungsschaltung auf die Paritätsbits, wobei die S-Bits als Paritätsbits mißverstanden werden, weil die Umkehrung von nur einem der beiden Bitströme dazu fuhrt, daß die S-Bits ihre komplementäre Beziehung verlieren, während gleichzeitig die Paritätsbits, welche normalerweise dieselben sind, eine komplementäre Beziehung annehmen. Dies fuhrt zu einem Fehlbedingungsanteil oder Verletzungsrate von 50 %, was mehr darstellt, als die Fehlbedingungs-Schaltung zuläßt, so daß eine Anforderung

609839/0780

fUr eine Übertragung auf den Schutzkanal in Gang gesetzt wird. In den Fallen I und Il wird der Großrahmen niemals aufgefunden, da der Rahmen auf den Paritötsbits errichtet wird, welche nicht die M. Λ/L A/L Markierbits einschließt, die zur Errichtung des Großrahmens notwendig sind. Im Fall Hl fuhrt die Fehlbedingungs-Überwachungsschaltung sowohl den Rahmen als auch den Großrahmen aus, weil die S-Bits die notwendige komplementäre Beziehung zueinander annehmen, während die P-Bits die gleiche Polarität aufweisen. Jedoch wird der Paritätsverletzungsanteil auf 100% steigen, denn obwohl die Richtung der P-Bits invertiert ist, wird die richtige Parität einer geraden Anzahl von Informationsbits unverändert aufrecht erhalten, wenn jedes Bit durch sein Komplement ersetzt wird.

Die gerade beschriebene Ausführungsform der Erfindung kann in bestimmter eindeutiger Weise jeden Kanal in einen 4-Kanal-System codieren, jedoch enthalten DR-18-Systeme und andere ähnliche Systeme typischerweise mindestens acht Kanäle. Um diese Schwierigkeit zu lösen, wird bei einer alternativen Ausfuhrungsform der Erfindung die Codierung der Kanäle in dem Leitungscodierer durch entweder der I4S.- oder der l4S„-Signale in ausgewählten Kanälen um eine fest-

HH::'J/U780

stehende Anzahl von Bits vor der Übertragung verzögert. In dem Decodierer wird die gleiche Verzögerung im Signalweg des entgegengesetzten Signalstroms eingeführt, d.h. in entweder dem |4S_-oder 14S.-Signalweg. Ein Verzögerungselement mit einer gegebenen Verzögerung führt zu drei möglichen Codes:

X Y

Codel	MS₁	)	WS₂	)
Code 2	(Ws₁ +		Ws₂
Code 3	14S₁	(Ws_{2 +}

Ein Code, der durch Verzögerung sowohl von WS. und 14S- erhalten werden kann, ist natürlich der gleiche wie der Code 1.

Wenn in dem obigen Schema ein Störzustand vorkommt, wobei ein digitaler Bitstrom in einen Fehlerkanal überkreuzt, werden einander angrenzende S—Bits und P-Bits in dem erhaltenen decodierten Signal als Ergebnis ungleicher Verzögerungen in den beiden Schienen fehlplaziert, wie nachfolgend gezeigt:

609839/0780

WS₁ = S48E P₁ 481 3 481 P₀....

1 \ o I o\o2

I4S- = 48LS48L P₁ 48LS 48L

-> (Feh{anordnung)

Diese Fehianordnung hält die Fehibedingungs-Uberwqchungsschaitung davon ab, in allen drei Fällen die Rahmen zu akzeptieren und führt zu einer Anforderung für eine umschaltung auf den Schutzkanal. Für den Fachmann ergibt sich, daß Verzögerungselemente von unterschiedlicher elektrischer Länge verwendet werden können, was zu neuen möglichen Codes führt, vorausgesetzt, daß die Verzögerung des einen Elementes nicht die doppelte Verzögerung des anderen Elementes beinhaltet. Diese dritte AusfUhrungsform der Erfindung macht mindestens zwei Verzögerungselemente zur Codierung jedes der acht Radiokanäle in einem DR-18-System notwendig, was die Kosten der Codierer und Decodierer an jedem Ende des Systems entsprechend erhöht.

Demgemäß ist eine AusfUhrungsform der Erfindung dafür vorgesehen, so-

6 0 9 8 3 9/0780

wohl die Bitstrominversionstechnik als auch die Verzögerungstechnik miteinander zu kombinieren, um die acht Kanäle in einem DR-18-System eindeutig zu codieren. Vorteilhaft bewirkt das verwendete Verzögerungselement eine Verzögerung entsprechend genau von 3 Bits. Es wurde gefunden, daß auf diese Weise das Vorkommen von angrenzenden Fehlerpaaren reduziert wird, ferner wird nur ein einziges solches Verzögerungselement für jeden Kanal benötigt. Unter Verwendung dieser Verzögerungstechnik und der oben erörterten Inversionscodiertechnik sind vier Codes verfügbar, einer für jeden Kanal.

Kanal X_ Y

A B

D E F G H

WS₁	+ >)	(Ws₂
SS₇	+ r)	(Ws₂
WS7	+ r·)	(Ϊ4ζ
(WS₁	ws₂
(W^	ws₂
(WS₁	2
W	2

B 0 9 B λ 9 / f) 7 8 Π

Fig. 2 stellt die Realisation dieses Codierungsschemas in den Leitungscodierer und Leitungsdecodierer des DR-18-Systems dar. Der spezielle gezeichnete Code gilt für den Kanal C in obiger Tafel. Ein Verzögerungselement 31 mit der Verzögerung τ ist in die Schiene 12 zwischen dem Umsetzer 10 und dem Codierer 14 eingefügt. Die Schiene 12 ist mit dem komplementären Ausgang I4S_ des Umsetzers 10 und nicht mit dem normalen Ausgang I4S„ verbunden. Am entfernten Ende des Systems ist ein Verzögerungselement 32 ebenfalls mit einer Verzögerung und ein ODER-Glied 33 zwischen dem X-Ausgang des Decodier 17 und der Schiene 21 eingefügt. Ein Inverter 34 ist mit dem zweiten Eingang des ODER-Gliedes 33 verbunden, wird aber nicht für den Kanal C verwendet. Ein Inverter 36 und ein ODER-Glied 37 ist in die Schiene 22 zwischen dem Y-Ausgang des Decodieren 17 und dem l4S_-Eingang des Umsetzen 23 eingefügt. Der andere Eingang des ODER-Gliedes 37 wird nicht für die Codierung des Kanals C verwendet.

Fig. 3 stellt einen analogen Weg für einen anderen Kanal dar, beispielsweise wird der Kanal G codiert.

Der obige Vorschlag ermöglicht die Codierung von acht Radiokanälen

Π 0 9 « :·. U / (J 7 8 0

in einem DR-18-System mit einem eindeutigen Code für jeden Kanal. Wie zuvor erläutert, macht die Verwendung eines separaten Codes für jeden Kanal die Codierung unabhängig von der Kanalfrequenzzuordnung. Wenn jedoch ein Frequenzzuordnung<plan sicherstellt, daß ein gegebenes Paar von Digitalsignalen immer über zugeordnete Kanäle auf kreuzpolarisierten Signalen durch das System geführt wird, dann würden nur zwei unterschiedliche Codes benötigt werden, einer für vertikale Kanäle und einer für horizontale Kanüle. In diesem Fall wird vorzugsweise die Verzögerungsmethode verwendet, um die Schwierigkeiten mit paarweisen Fehlern zu vermeiden, wie zuvor erwähnt.

Fig. 4 illustriert einen Weg, wie die dritte Ausfuhrungsform der Erfindung realisiert werden kann. Ein Verzögerungseiement 41 mit einer Verzögerung r, ist in die Schiene 11 und ein Verzögerungselement 42 mit einer Verzögerung r*₉ ist in die Schiene 12 eingefügt. Am entfernten Ende des Systems sind Verzögerungselemente 43 und 44 mit Verzögerungen t _ bzw. t . in die Schienen 21 und 22 eingefügt. Wie zuvor erwähnt, besteht die einzige Beschränkung für das Verzögerungselement darin, daß ν ungleich in . ist, wenn η =1, 2, 3 ....

609839/0780

Claims

BLUMBACH · WESER · BERGEN · KRAMER

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsuit 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237

-22-

PATENTANS PRÜCH E

j 1/ Digitale Vielkanal-Übertragungsanlage mit folgenden Merkmalen:

- nach dem Oberbegriff -

a) Der ankommende, jedem Kanal zugeordnete Bitstrom wird in Blöcken oder Rahmen aufgeteilt, wobei jeder Rahmen eine erste Gruppe Abschlußsteuerbits, eine Gruppe Datenbits und eine zweite Gruppe Abschlußsteuerbits aufweist,

b) η solcher Rahmen bestimmen einen Großrahmen,

c) die £mpfangsstelle weist Überwachungseinrichtungen auf, die auf die Abschlußsteuerbits ansprechen und einen Kanal als schlecht markieren, wenn diese Abschlußsteuerbits eine zu große Anzahl von Paritätsverletzungen anzeigen, ferner einen Decodierer;

- nach dem Kennzeichen -

d) ein Serien-Parailel-Umsetzer (10) dient zum Empfang dm ankommen den Datenstromes (14) und erzeugt auf zwei parallelen Bitschienen (11 _#

60983 9/0780

einen ersten und zweiten Bitstrom (14$., 14$«) mit der halben Bitgeschwindigkeit des ankommenden Bitstromes;

e) ein Codierer (14) ist mit den parallelen Bitschienen verbunden und dient zur Codierung des ersten und zweiten Bitstromes zur Übertragung über ein digitales Übertragungssystem (16);

f) vor dem Codierer ist eine Umkehreinrichtung (13) zur Invertierung der Richtung von mindestens einem der beiden ersten und zweiten Bitströme vorgesehen und codiert den betreffenden Kanal in eindeutiger Weise mit Bezug auf einen Bezugskanal in dem gleichen System, in welchem kein Bitstrom invertiert wird.
2. Digitale Vielkanal-Übertragungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß eilte vor dem Codierer angeordnete erste Verzögerungseinrichtung (31) zur Verzögerung entweder des ersten oder zweiten Bitstromes relativ zum anderen ausgebildet ist.
3. Digitale Vielkanal-Übertragungsanlsge nach Anspruch 2, dadurch gekennzeichnet, daß die erste Verzögerungseinrichtung (31) zur Einführung einer

B 0 9 B λ Π / Γ) 7 B Π

Verzögerung entsprechend drei Bitpositionen in dem ersten oder zweiten Bitstrom eingerichtet ist.
4. Digitale Vielkanal-Übertragungsanlage nach Anspruch 2, dadurch gekennzeichnet, daß die erste Verzögerungseinrichtung (41) zur Verzögerung des Bitstromes inr, r. relativ zu einem Bezugskanal in dem gleichen System, in welchem kein Bitstrom verzögert wird, ausgebildet ist, und daß eine zweite Verzögerungseinrichtung (42) vor dem Codierer angeordnet ist und zur Verzögerung des anderen Bitstromes um T« relativ zu dem Bezugskanal dient, wobei /0 < T". und T- ^ η T. sowie η = 1, 2, 3 ... gilt.
5. Digitale Vielkanal-Übertragungsanlage nach Anspruch 1, in Kombination mit einem Leitungsdecodierer, dadurch gekennzeichnet, daß eine Decodiereinrichtung (17) zum Empfang des von der Sendestelle codierten Bitstromes angeschlossen ist und zur Erzeugung auf zwei parallelen Bitschienen von dritten und vierten Bitströmen mit der halben Bitgeschwindigkeit des ankommenden Bitstromes einge-

609839/0780

richtet ist, daß ein Furallel-Serien-Umsetzer (23) mit den parallelen Bitschienen verbunden ist und zur Rekombination der dritten und vierten Bitströme in einen einzigen Bitstrom ausgebildet ist und daß eine Umkehreinrichtung (18) vor dem Parallel-Serien-Umsetzer die Richtung von mindestens einem der dritten und vierten Bitströme umkehrt, wobei eine Überwachungseinrichtung den entsprechenden Kanal nur dann als gut markiert, wenn die an der Empfangsstelle durchgeführte Inversion komplementär zu der zuvor an der Sendestelle durchgeführten Inversion is?·.
6. Digitale Vielkanal-Übertragungsanlage nach Anspruch 5, dadurch gekennzeichnet, daß eine erste Verzögerungseinrichtung (31) vor dem Codierer (14) angeordnet ist und zur Verzögerung entweder des ersten oder zweiten Bitstromes relativ zu dem anderen dient, und daß eine zweite Verzögerungseinrichtung (32) vor dem Parallel-Serien-Umsetzer (23) angeordnet ist und zur Verzögerung entweder des dritten oder vierten Bitstromes relativ zu dem anderen dient, wobei die Überwachungseinrichtung den entsprechenden Kanal nur dann als gut markiert, wenn die spezielle Kombination der Bitsrrominversion und der Bitstromverzögerung, wie diese bei der Sendestelle ausgeführt worden sind,

6 0 9 8 3 9/0780

dle KornlinaHon von Eifstrominversion und Bitstromverzögerung, wie diese In dem Leitungsdecodierer ausgeführt werden, komplementiert.

609839/0780

Leerseite