DE2558366C2 - Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer - Google Patents

Description

Das deutsche Patent Nr. 24 11 561/4 bezieht sich auf einen Digital-Analog-Umsetzer zur Umsetzung von jeweils n+m+\ Bits umfassenden Digital-Signalen in

Analog-Signale unter Berücksichtigung einer nichtlinearen Knickkennlinie, die aus 2^m+1 linearen Abschnitten mit jeweils 2" Amplitudenstufen besteht, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer. Bei diesem Digital-Analog-Umsetzer sind ein -, erster Decoderschaltungsteil, ein zweiter Decoderschaltungsteil und ein dritter Decoderschahungsteil vorgesehen. Der erste Decoderschaltungsteil setzt die η Bits des jeweiligen Digital-Signals in einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen in ein analoges Steuersignal für den zweiten Decoderschaltungsteil um. In dem Widerstandsnetzwerk des ersten Decoderschaltungsteils ist ein weiterer Widerstand in dem Fall wirksam schaltbar, daß wenigstens eines der m Bits des jeweiligen Digital-Signals durch eine binäre »1« gebildet ist Der zweite Decoderschaltungsteil besteht ebenfalls aus einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen, welche entsprechend dem Wert der jeweils durch eine binäre »1« gebildeten m-Bits des jeweiligen Digital-Signals wirksam schaltbar sind und das Steuersignal entsprechend beeinflussen. In dem dritten Decoderschaltungsteil wird schließlich die Polarität eines an einen Decoderausgang von dem zweiten Decoderschaltungsteil abzugebenden Aus- 2^r> gangssignals durch das übrige eine Bit in dem jeweiligen Digital-Signal festgelegt. Der erste Decoderschaltungsteil und der zweite Decoderschaltungsteil weisen ein gemeinsames Widerstands-Netzwerk auf, dessen sämtliche Querwiderstände und dessen an den beiden jo Leiternetzwerksenden liegende Widerstände jeweils ein und denselben Widerstandswert R besitzen, während alle übrigen Widerstände den doppelten Widerstandswert besitzen. Dieses Widerstands-Leiternetzwerk wird im folgenden auch als ^^-Widerstandsnetzwerk ji bezeichnet werden. Bei diesem R-2R-Widerstandsnetzwerk wird jedem Verbindungspunkt einer Gruppe von η benachbarten Verbindungspunkten jeweils eines Ableitwiderstands und wenigstens eines Querwiderstands selektiv ein Konstantstrom einer Konstantstromquelle von η Konstantstromquellen entsprechend den jeweils durch eine binäre »1« gebildeten η Bits des jeweiligen Digital-Siganls zugeführt. Der demjenigen Ende des R-2R-Widerstandsnetzwerks, von welchem das jeweilige Analog-Signal abnehmbar ist, zugewandte eine Verbindungspunkt der Gruppe der η benachbarten Verbindungspunkte weist von dem betreffenden Ende einen Abstand entsprechend 1 bis (2^m— 1) Verbindungspunkten gemäß dem Wert der jeweils durch eine binäre »1« gebildeten m Bits des jeweiligen Digital-Signals auf. Außerdem wird dem in Richtung zu dem genannten Ende des R-2R-Widerstandsnetzwerks den η benachbarten Verbindungspunkten unmittelbar benachbarten Verbindungspunkt eines Ableitwiderstands und wenigstens eines Querwiderstands in dem Fall ein Konstantstroni von einer gesonderten Konstantstromquelle zugeführt, daß wenigstens eines der /η-Bits des jeweiligen Digital-Signals durch eine binäre »1« gebildet ist. Darüber hinaus wird dem /?-2/?-Widerstandsnetzwerk an einem Verbindungspunkt, der den η bo benachbarten Verbindungspunkten in Richtung von dem genannten Ende weg unmittelbar benachbart ist, von einer gesonderten weiteren Konstantstromquelle ein Konstantstrom zugeführt.

Gibt ma.n dem an der niederwertigsten Stelle der η h5 Verbindungspunkte des /?-2/?-Widerstandsnetzwerks eingespeisten Konstantstrom die Wertigkeit 1, so besitzt der Konstantstrom, der dem in Richtung von dem obengenannten Ende — von dem das jeweilige Analog-Signa! abnehmbar ist — abgewandten Verbindungspunkt unmittelbar neben den η benachbarten Verbindungspunkten des Ä-2Ä-Widerstandsnetzwerks zugeführt wird, die Wertigkeit 1/2. Durch die Einführung dieses sogenannten 1/2-Schrittes ist sichergestellt, daß bei der Decodierung eines Digital-Signals sich ein Geräuschminimum ergibt, und zwar angesichts des Umstandes, daß eine gleichmäßige Verteilung der Analog-Signale innerhalb eines Quantisierungsintervalles (auf der Seite der Codierung) dazu führt, daß der Mittelwert dieser Analog-Signale bei der Hälfte des jeweiligen Quantisierungsintervalles liegt, was dann bei der Umsetzung eines Digital-Signals in ein Analog-Signal (Decodierung) berücksichtigt wird.

Ira Zusammenhnag mit der Ansteuerung eines 7?-2Ä-Widerstandsnetzwerks ist es bereits bekannt (US-PS 28 27 233, US-PS 33 65 713), eine der Anzahl der Verbindungspunkte jeweils eines Ableitwiderstands und wenigstens eines Querwiderstands des betreffenden Widerstandsnetzwerks entsprechende Anzahl von Konstantstromqueilen vorzusehen und deise Konstantstromquellen je nach Bedarf an die zugehörigen Verbindungspunkte des Ä-2/?-Widerstandsnetzwerks anzuschalten.

Es ist außerdem ein Digital-Analog-Umsetzer mit einem ^^-Widerstandsnetzwerk bekannt (FR-PS 21 21 396), bei dem Konstantstromquellen vorgesehen sind, die Konstantstrome entsprechend einer binären Wertstufung abzugeben vermögen. Die von den betreffenden Konstantstromquellen abgegebenen Konstantströme werden in Abhängigkeit von den »1«-Bits des jeweils in ein Analog-Signal umzusetzenden Digital-Signals summiert und dann jeweils einem Verbindungspunkt eines Ableitwiderstands und zumindest eines Querwiderstands des R-2R-Widerstandsnetzwerks zugeführt. Erfolgt keine Konstantstromabgabe von einer Konstantstromquelle, so ist die betreffende Konstantstromquelle von dem #-2./?-Widerstandsnetzwerk abgetrennt.

Im Zusammenhang mit dem Betrieb von Konstantstromquellen bei Schaltungsanordnungen der vorstehend betrachteten Art hat es sich gezeigt, daß es beim Umlenken eines Konstantstromes von einer Konstantstromquelle auf einen als Einspeisepunkt zu betrachtenden Verbindungspunkt eines Ableitwiderstands und wenigstens eines Querwiderstands des Ä-2/?-Widerstandsnetzwerks vorkommen kann, daß kurzzeitig an dem betreffenden Einspeisepunkt des Widerstandsnetzwerks beim Wiederanschalten eine zu hohe Spannung liegt. Zum Auftreten einer solchen erhöhten Spannung kommt es infolge der Nichtbelastung der betreffenden Konstantstromquelle im Abschaltzustand. Die infolge des Abschaltens einer Konstantstromquelie von einem Einspeisepunkt auftretende Erhöhung der Abgabespannung kann überdies eine störende Rückwirkung auf die Konstantstromquelle selbst hervorrufen. Die damit verbundene Rückwirkung auf den Konstantstrom und/oder die Aufladung der Eigenkapazität der Konstantstromquelle im abgeschalteten, nicht belasteten Zustand verursachen beim Anschalten an das fi-2/?-Netzwerk kurzzeitig Spannungsspitzen.

Zur Lösung des vorstehend bezüglich der Konstantstromquellen aufgezeigten Problems wäre es gegebenenfalls möglich, die jeweilige Konstantstromquelle nicht nur von ihrem Einspeisepunkt abzuschalten, sondern sie vollkommen von ihren Speiseenergiequellen abzutrennen. Dies stellt jedoch einen zuweilen nicht

in Kauf zu nehmenden Nachteil insofern dar, als die Konstantstromquellen dann erst nach Ablauf einer gewissen Zeitspanne auf die Wiederanschaltung ihrer Speiseenergiequellen einen gewünschten Konstantstrom abzugeben vermögen. -,

Der Erfindung liegt daher die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einem Digital-Analog-Umsetzer der eingangs genannten Art auf relativ einfache Weise sichergestellt werden kann, daß die vorgesehenen Konstantstromquellen weder bei ihrer Abschaltung m von dem R-2R-Widerstandsnetzwerk noch bei ihrer Anschaltung an dieses Widerstandsnetzwerk einen störenden Anstieg ihrer Ausgangsspannung erfahren.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Digital-Analog-Umsetzer zur Umsetzung von π jeweils n + m+\ Bits umfassenden Digitalsignalen in Analogsignale nach einer nichtlinearen Knickkennlinie, die aus 2^m+l linearen Abschnitten mit jeweils 2" Amplitudenstufen besieht, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer, unter :o Verwendung eines ersten Decoderschaltungsteils, eines zweiten Decoderschaltungsteils und eines dritten Decoderschaltungsteils,

wobei der erste Decoderschaltungsteil die η Bits des jeweiligen Digitalsignals in einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen in ein analoges Steuersignal für den zweiten Decoderschaltungsteil umsetzt, wobei in dem Widerstandsnetzwerk des ersten Decoderschaltungsleils ein weiterer Widerstand in dem Fall wirksam j<> schaltbar ist, daß wenigstens eines der m Bits des jeweiligen Digitalsignals durch eine binäre »1« gebildet ist,

wobei der zweite Decoderschaltungsteil aus einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen besteht, welche entsprechend dem Wert der jeweils durch eine binäre »1« gebildeten /n-Bits des jeweiligen Digitalsignals wirksam schaltbar sind und das genannte Steuersignal entsprechend beeinflussen, wobei in dem dritten Decoderschaltungsteil die Polarität eines an einem Decoderausgang von dem zweiten Decoderschaltungsteil abzugebenden Ausgangssignals durch das übrige eine Bit in dem jeweiligen Digitalsignal festgelegt wird, 4 wobei der erste Decoderschaltungsteil und der zweite Decodeischaltungsteil ein gemeinsames Widerstands-Leiternetzwerk enthalten, dessen sämtliche Querwiderstände und dessen an den beiden Leiternetzwerksenden liegende Widerstände jeweils ein und denselben Widerstandswert besitzen, während alle übrigen Widerstände den doppelten Widerstandswert besitzen,
und wobei das eine Ende dej> Widcrsiands-Leiierneizwerks mit dem Decoderausgang verbunden ist,
wobei ferner jedem Verbindungspunkt einer Gruppe von π benachbarten Verbindungspunkten jeweils eines Ableitwiderstands und wenigstens eines Querwiderstands selektiv ein Konstantstrom einer Konstantsiromquelle von η Konstantstromquellen entsprechend den jeweils durch eine binäre »1« gebildeten u-Bits des jeweiligen Digitalsignals zufuhrbar sind,
wobei der dem genannten einen Ende des Widerstands-Leiternetzwerks zugewandte eine Verbindungspunkt der Gruppe der π benachbarten Verbindungspunkte von dem betreffenden Ende einen Abstand entsprechend 1 bis 2"-' Verbindnngspunkten gemäß dem Wert der jeweils durch eine binäre »1« gebDdeten m-Bits des jeweiligen Digitalsignals hat,

wobei dem in Richtung zu dem genannten einen Ende des Widerstands-Leiternetzwerks den η benachbarten Vorbindungspunkten benachbarten Verbindungspunkt eines Ableitwiderstands und wenigstens eines Querwiderstands in dem Fall ein Konstantstrom von einer gesonderten Konstantstromquelle zugeführt wird, daß wenigstens eines der m-Bits des jeweiligen Digitalsignals durch eine binäre »1« gebildet ist,
und wobei das Widerstands-Leiternetzwerk an einem auf der der mit dem Decoderausgang verbundenen Seite der η benachbarten Verbindungspunkte jeweils eines Ableitwiderstandes und zweier Querwiderstände abgewandten Seite liegenden Verbindungspunkt eines Ableitwiderstandes und wenigstens eines Querwiderstandes zusätzlich mit einem Konstantstrom beaufschlagbar ist, nach Patent 21 11 561, erfindungsgemäß dadurch, daß jeder der (1 + n+1) Konstantstromquellen ein normalerweise geschlossener Kurzschlußschalter zugehörig ist, der lediglich in dem Fall geöffnet ist, daß ein Schalter einer der jeweiligen Konstantstromquelle individuell zugeorndeten Gruppe von Stromeinspeisungsschaltern geschlossen ist, über die die jeweilige Konstantstromquelle an das /?-2/?-Widerstandsnetzwerk anschaltbar ist Die Erfindung bringt den Vorteil mit sich, daß mit relativ geringem schaltungstechnischen Aufwand sichergestellt ist, daß die Spannung an der jeweiligen Konstantstromquelle nicht auf einen unerwünschten hohen Wert anzusteigen vermag. Auf diese Weise sind also relativ einfach schädliche Auswirkungen sowohl auf die Konstantstromquellen als euch auf Auswerteeinrichtungen vermieden, die die von dem R-2R- Widerstandsnetzwerk jeweils abgegebenen Analogsignale aufnehmen. Überdies steht der von der jeweiligen Konstantstromquelle abzugebende Konstantstrom nach Anschaltung der Konstantstromquelle an einem Einspeisepunkt des Ä-2/?-Widerstandsnetzwerks praktisch ohne eine Verzögerung zur Verfügung. Gemäß einer zweckmäßigen Ausgestaltung der Erfindung ist jeder Konstantstromquelle eine Kapazitanz parallel geschaltet, deren Kapazität mit der Beziehung C=-^- genügt, wobei /der Konstantstrom

der betreffenden Konstantstromquelle, U eine vorgegebene zulässige Maximalspannung an der Kapazitanz und t die Zeitspanne zwischen dem öffnen bzw. Schließen des Kurzschlußschalters der betreffenden Konstantstromquelle und dem Schließen bzw. öffnen eines Stromeinspeisungsschalters der der betreffenden Konstantstromquelle zugehörigen genannten Gruppe von Stromeinspeisungsschaltern bedeuten. Diese Maßnahme bringt den Vorteil mit sich, daß hinsichtlich der Betätigungsimpulse für die genannten Stromeinspeisungssehäiier und für den Kurzsehlußschalier keine besonderen Anforderungen zu stellen sind. Es ist also möglich, daß der einer Konstantstromquelle zugehörige Kurzschlußschalter öffnet, bevor ein Stromeinspeisungsschalter geschlossen ist, Ober den die betreffende Konstantstromquelle an das Ä-2R-Widerstandsnetzwerk anschaltbar ist Die erwähnten Kapazhanzen können durch gesonderte Kondensatoren gebildet sein. Bei kleinen Konstantströmen können die Kapazhanzen aber auch durch Einführungs-, Schalt- und Gehäusekapazitäten der Schaltungsanordnung gegeben sein, so daß man in diesem Fall ohne gesonderte Kondensatoren auskommt.

Gemäß einer weiteren zweckmäßigen Ausgestaltung der Erfindung ist die Öffnungszeit des einer Konstantstromquelle zugehörigen Kurzschlußschalters innerhalb

der Schließungszeit jedes Stromeinspeisungsschalters der genannten Gruppe von Stromeinspeisungsschalters gelegt, über die die betreffende Konstantstromquelle an das /?-2/?-Widerstandsnetzwerk anschaltbar ist. Hierdurch ergibt sich der Vorteil, daß ohne eine exakte zeitliche Abstimmung der Schalterbetätigungsimpulse und ohne zusätzliche Kapazitanten ausgekommen werden kann.

Von Vorteil bei der zuletzt betrachteten zweckmäßigen Ausgestaltung der Erfindung ist es gemäß einer noch weiteren zweckmäßigen Ausgestaltung der Erfindung, die genannten Schalter so auszubilden bzw. mit solchen Steuerimpulsen anzusteuern, daß diejenigen Stromeinspeisungsschalter, über die die Konstantstromquellen mit dem R-2R-Widerstandsnetzwerk verbunden sind, auf das Auftreten der Vorderllanke eines für die Schalterbetätigung aus dem jeweiligen Digital-Signal abgeleiteten Steuerimpulses hin unverzögert schließen und auf das Auftreten der Rückflanke des betreffenden Steuerimpulses nach Ablauf einer bestimmten, vorgegebenen Zeitspanne wieder öffnen, während der jeweils zugehörige Kurzschlußschalter erst nach einer bestimmten, vorgegebenen Zeitspanne auf das Auftreten der Vorderflanke des betreffenden Steuerimpulses hin öffnet und auf das Auftreten der Rückflanke des Steuerimpulses hin unverzögert schließt. Hierdurch ergibt sich der Vorteil eines besonders geringen schaltungstechnischen Aufwands für die Steuerung der mit der jeweiligen Konstantstromquelle verbundenen Schalter. Dabei können in vorteilhafter Weise Ausschaltverzögerungen der jeweiligen Schalter ausgenutzt werden; derartige Ausschaltverzögerungen ergeben sich unter Umständen durch Übersteuerung der Schalter, durch Gatterlaufzeiten oder durch gegebenenfalls fest installierte echte Laufzeiten. Die Ableitimpedanz für die jeweilige Konstantstromquelle entspricht hier — also ohne die Verwendung einer der jeweiligen Konstantstromquelle parallelliegenden Kapazitanz — der Parallelschaltung des Kurzschlußschalters und eines der Stromeinspeisungsschalter, über die die betreffende Konstantstromquelle an das /?-2Ä-Widerstandsnetzwerk anschaltbar ist, zuzüglich der Impedanz des Widerstandsnetzwerks.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

F i g. 1 zeigt einen Digital-Analog-Umsetzer gemäß einer Ausführungsform der Erfindung;

F i g. 2 zeigt einen Digital-Analog-Umsetzer gemäß einer weiteren Ausführungsform der Erfindung;

F i g. 3 zeigt ein zur Erläuterung des Betriebs des in F i g. 2 dargestellten Digital-Analog-Umsetzers dienendes !rnpulsuiagrarnrn,

Fig.4 zeigt den näheren Aufbau von in den Digital-Analog-Umsetzern gemäß F i g. 1 und 2 nur schematisch angedeuteten Schaltern.

Der in F i g. 1 dargestellte Digital-Analog-Umsetzer umfaßt ein Schieberegister Reg, welches eingangsseitig an einer die die jeweils in Analog-Signale umzusetzenden Digital-Signale führenden Leitung PCMan angeschlossen ist Die Digital-Signale mögen im vorliegenden FaB durch jeweils acht seriell auftretende Bits umfassende PCM-Signale gebildet sein. Das Schieberegister Reg weist eine der Anzahl der ein PCM-Signal bildenden Bits entsprechende Anzahl von Registerstufen auf. Generell weist das Schieberegister Reg eine Anzahl von fl+jn+l Registerstufen entsprechend n+m+i Bits des jeweiligen PCM-Signals oder Digital-Signals auf. Im vorliegenden Fall ist /?= und

m = 3 gewählt. Dies entspricht einer für eine komprimierte Übertragung von PCM-Signalen gegebenen CCITT-Empfehlung.

Die unmittelbar am Eingang des Schieberegisters Reg liegenden aufeinanderfolgenden η Registerstufen sind ausgangsseitig jeweils mit einer Reihe von in Fig. 1 nicht näher bezeichneten und jeweils nur durch einen Kreis angedeuteten Schaltern angeschlossen. Der nähere Aufbau eines dieser Schalter ist in F i g. 4 gezeigt. Dabei treten auf den von den η Registerstufen wegführenden Leitungen »1 «-Bits dann auf, wenn in den betreffenden Registerstufen »1 «-Bits eingespeichert sind.

Die den η benachbarten Registerstufen in der Schieberichtung des Schieberegisters Reg vorangehenden m Registerstufen sind ausgangsseitig mit den Eingängen eines Decoders Dec verbunden, der eine Codierung von 2^m in l-aus-2^m vornimmt. Da im vorliegenden Fall m=3 ist, gibt der Decoder Dec auf jede eingangsseitige Ansteuerung hin an einem seiner acht Ausgänge ein »1«-Ausgangssignal ab. Die Ausgänge des Decoders Dec sind mit 0, 1, 2 bis 7 bezeichnet. Die Ausgänge 0 und 1 des Decoders Dec sind über ein ODER-Glied GO 7 zusammengefaßt. Diese zusammengefaßten Decoderausgänge 0 und 1 und die übrigen Decoderausgänge 2 bis 7 sind jeweils mit einer Reihe der jeweils durch einen Kreis in F i g. 1 dargestellten Schalter verbunden. Zusammen mit den »1«-Bits von den η Registerstufen des Schieberegisters Reg erfolgt mit den »1 «-Ausgangssignalen von dem Decoder Dec eine koinzidenzmäßige Ansteuerung koordinatenmäßig der jeweils durch einen Kreis in F i g. 1 angedeuteten Schalter. Darüber hinaus erfolgt eine entsprechende koinzidenzmäßige Ansteuerung weiterer Schalter durch die Ausgangssignale von dem Decoder Dec und von einem gesonderten Steueranschluß χ her, an dem im vorliegenden Fall ständig ein »1«-Signal mit einem Η-Pegel (hoher Pegel) liegen mag sowie vom Ausgang eines Sperrgliedes GSher.

Im Hinblick auf die gerade erwähnten Schalter sei nochmals auf Fig.4 hingewiesen, in der einer der betreffenden, jeweils durch einen Kreis angedeuteten Schalter in seinem möglichen Aufbau näher gezeigt ist. Ein solcher Schalter kann einfach aus einem UND-Glied GU bestehen, welches von einer der π Registerstufen des Schieberegisters Reg oder von dem Steueranschluß χ und von einem Decoderausgang des Decoders Dec ansteuerbar ist An den Ausgangsleitungen der π Registerstufen des Schieberegisters Reg, an der von dem Steueranschluß χ wegführenden Leitung und an der von dem Sperrglied GS ausgangsseitig wegführenden Leitung sind die jeweils in einer waagerechten Reihe liegenden und durch einen Kreis angedeuteten Schalter mit einem Eingang angeschlossen; an den Decoderausgangen 2 bis 7 bzw. am Ausgang des ODER-Gliedes GO 7 sind die jewefls in einer unter einem Winkel von 45° schräg (von rechts oben nach links unten) verlaufenden Reihe liegenden Schalter mit ihrem jewefls anderen Eingang angeschlossen. Die in der untersten waagerechten Reihe der betreffenden Schaltergruppe liegenden Schalter sind dabei mit ihren einen Eingängen am Ausgang des Sperrgliedes GS angeschlossen, welches mit seinem Sperreingang am Ausgang 0 des Decoders- Dec angeschlossen ist und <welches mit seinem Signaleingang an einem Steuereingang j angeschlossen ist, an welchem im vorliegenden Fall ständig ein »1«- oder Η-Signal (mit hohem Pegel) liegen mag. Die in Fig. 1 jewefls in einer vertikalen

Reihe übereinanderliegend gezeigten, jeweils durch einen Kreis angedeuteten Schalter sind ausgangsseitig an einer gemeinsamen Steuerleitung angeschlossen. Dies ist in F i g. 1 dadurch kenntlich gemacht, daß die jeweilige Steuerleitung als eine die die betreffenden Schalter andeutenden Kreise durchschneidende Linie dargestellt ist.

Von den an den η Registerstufen des Schieberegisters Reg, am Ausgang des Sperrgliedes GS, an dem Steueranschluß χ und an den Ausgängen des Decoders Dec angeschlossenen, jeweils durch einen Kreis dargestellten Schaltern führen insgesamt 12 Steuerleitungen zu den Betätigungseingängen von insgesamt 12 Schaltern 5 1, 52, 53, 54, 55, 56, 57,58, 59,510, 5 11 bzw. 512 hin, die hier als Stromeinspeisungsschalter bezeichnet werden. Diese Stromeinspeisungsschalter 51 bis 512, die im übrigen jeweils in der gleichen Weise ausgebildet sein können wie dies im rechten Teil der Fig.4 veranschaulicht ist, sind jeweils an einem Verbindungspunkt eines Ableitwiderstandes und wenigstens eines Querwiderstandes eines im unteren Teil der F i g. 1 dargestellten R-2R-Widerstandsnetzwerks angeschlossen. Bei diesem Widerstandsnetzwerk besitzen in an sich bekannter Weise sämtliche Querwiderstände den Widerstandswert R, und außerdem besitzen die an den beiden Enden des Widerstandsnetzwerks liegenden Ableitwiderstände jeweils den Widerstandswert R. Die übrigen A.bleitwiderstände des betreffenden Widerstandsnetzwerks besitzen jeweils den Widerstandswert 2R. Von dem einen Ende des betreffenden Widerstands^ netzwerks ist zwischen den Anschlüssen a und b ein dem jeweils umgesetzten Digital-Signal — welches auf der Leitung PCMan auftritt — entsprechendes Analog-Signal t/abnehmbar.

Über die Stromeinspeisungsschalter 51 bis 512 sind die auch ais Stromeinspeisungspunkte zu bezeichnenden Verbindungspunkte jeweils eines Ableitwiderstands und zumindest eines Querwiderstands des R-2R-Widerstandsnetzwerks mit Konstantstromquellen Cl, C2, C3, C4, C5 bzw. C6 verbunden. Diese sechs Konstantstromquellen Cl bis C 6 sind mit gesonderten Steuereingängen an dem Ausgang der bisher noch nicht betrachteten einen Registerstufe des Schieberegisters Reg angeschlossen; dies ist die am weitesten rechts in der F i g. 1 dargestellte Registerstufe des Schieberegisters Reg. Das in dieser Registerstufe auftretende Bit der ein umzusetzendes Digital-Signal bildenden n+m+\ Bits legt die Polarität der von den Konstantstromquellen CX bis C6 abzugebenden Konstantströme fest Demgemäß sind die Konstantstromquellen Ci bis CS, die alle Konstantströme ein und derselben Größe abzugeben vermögen, Bipolar-Konstantstromquellen.

Die Verbindung zwichen den Stromeinspeisungspunkten des Ä-2Ä-Widerstandsnetzwerks und den Konstantstromquellen C1 bis C 6 ist so getroffen, daß jede Konstantstromquelle einer Gruppe von Stromeinspeisungspunkten des R-2R-Widerstandsnetzwerks individuell zugeordnet ist; in jeder dieser Gruppen sind die Stromeinspeisungspunkte durch (n+2) Widerstände R des Ä-2Ä-Widerstandsnetzwerks voneinander getrennt Demgemäß ist die Konstantstromquelle Ct denjenigen Stromeinspeisungspunkten des R-2R-Widerstandsnetzwerks zugeordnet, an denen die Stromeinspeisungsschalter S1 und 57 angeschlossen sind. An dieser Stelle sei kurz darauf hingewiesen, daß bei einer entsprechenden Ansteuerung von diesen Stromeinspeisungsschaltern nur jeweils ein Stromeinspeisungsschal-

ter betätigt sein kann. Die Konstantstromquelle C2 ist über die Stromeinspeisungsschalter S2 und 58 an zwei Stromeinspeisungspunkten des R-2R-Widerstandsnetzwerks angeschlossen, die ebenfalls durch (n+2) Querwiderstände R von einander getrennt sind. Die Konstantstromquelle C3 ist über die Stromeinspeisungsschalter 53 und 59 an zwei entsprechenden Stromeinspeisungspunkten des /?-2/?-Widerstandsnetzwerks angeschlossen; die Konstantstromquelle C4 ist über die Stromeinspeisungsschalter 54 und 5 10 an zwei entsprechenden Stromeinspeisungspunkten des R-2R-Widerstandsnetzwerks angeschlossen; die Konstantstromquelle C5 ist über die Stromeinspeisungsschalter 55 und 511 an zwei entsprechenden Stromeinspeisungspunkten des /?-2/?-Widerstandsnetzwerks angeschlossen, und die Konstanistromquelle C6 ist schließlich an den beiden noch verbleibenden Stromeinspeisungspunkten des R-2R- Widerstandsnetzwerks über die Stromeinspeisungsschalter 56 und 512 angeschlossen.

Jeder Konstantstromquelle CX bis CS ist ferner ein Kurzschlußschalter (mit einem bei Nichtansteuerung geschlossenen Ruhekontakt) individuell zugehörig. Der Konstantstromquelle Cl ist der Kurzschlußschalter 513 zugehörig, der Konstantstromquelle C2 ist der Kurzschlußschalter 514 zugehörig, der Konstantstromquelle C3 ist der Kurzschlußschalter 515 zugehörig, der Konstantstromquelle C4 ist der Kurzschlußschalter S16 zugehörig, der Konstantstromquelle C5 ist der Kurzschlußschalter 517 zugehörig, und der Konstantstromquelle C6 ist schließlich der Kurzschlußschalter 518 zugehörig. Die Kurzschlußschalter 513 bis 518 sind normalerweise geschlossen; sie schließen dabei ihre zugehörige Konstantstromquelle kurz.

Die Betätigungseingänge der Kurzschlußschalter 513 bis 518 sind über ODER-Glieder GO 1 bis GO 6 an diejenigen Steuerleitungen angeschlossen, die zu den Betätigungseingängen derjenigen Stromeinspeisungsschalter der Stromeinspeisungsschalter 51 bis 512 hinführen, die an der dem jeweiligen Kurzschlußschalter zugehörigen Konstantstromquelle angeschlossen sind. So ist der Betätigungseingang-des Kurzschlußschalters 513 über das ODER-Glied GO1 an den Steuerleitungen angeschlossen, die zu den Betätigungseingängen der Stromeinspeisungsschalter 51 und 57 hinführen, also zu den Betätigungseingängen derjenigen Stromeinspeisungsschalter, die gemeinsam an der Konstantstromquelle Cl angeschlossen sind, welcher auch der Kurzschlußschalter S13 zugehörig ist In entsprechender Weise ist der Betätigungseingang des Kurzschlußschalters 514 über das ODER-Glied GO 2 an den Steuerleitungen angeschlossen, die zu den Betätigungseingängen der Stromeinspeisungsschalter 52 und 58 hinführen. Der Betätigungseingang des Kurzschluß- schalters 515 isi über das ODER-Glied GO3 an den Steuerleitungen angeschlossen, die zu den Betätigungseingängen der Stromeinspeisungsschalter 53 und 59 hinführen. Der Betätigungseingang des Kurzschlußschalters 516 is über das ODER-Glied GO 4 an den Steuerleitungen angeschlossen, die zu den Betätigungseingängen der Stromeinspeisungsschalter 54 und S10 hinführen. Der Betätigungseingang des Kurzschlußschalters 517 ist über das ODER-Glied GO 5 an den Steuerleitungen angeschlossen, die zu den Betätigungseingängen der Stromeinspeisungsschalter 55 und SIl hinführen. Der Betätigungseingang des Kurzschlußschalters 518 ist schließlich über das ODER-Glied GO 6 an den Steuerleitungen angeschlossen, die zu den Betätigungseingängen der Stromeinspeisungsschalter

56 und 512 hinführen.

Den Konstantstromquellen Ci bis C6 ist jeweils noch ein individuell zugehöriger Kondensator der Kondensatoren Ko 1, Ko 2, ATo 3, /ίο 4, Ko 5, Ko 6 parallel geschaltet.

Nachdem der Aufbau der in Fig. 1 dargestellten Schaltungsanordnung erläutert worden ist, sei nunmehr die in Fig. 2 dargestellte Ausführungsform des Digital-Analog-Umsetzers gemäß der Erfindung kurz betrachtet. Die in Fig. 2 dargestellte Schaltungsanordnung unterscheidet sich von der in Fig. 1 dargestellten Schaltungsanordnung hinsichtlich ihres Aufbaus ledig- !^:ch dadurch, daß die in F i g. 1 gezeigten Kondensatoren Ko 1 bis Ko 6 bei der Schaltungsanordnung nach F i g. 2 nicht vorgesehen sind.

Im folgenden wird die Arbeitsweise der in F i g. 1 und 2 dargestellten Schaltungsanordnungen näher betrachtet.

Ist ein in ein Analog-Signal umzusetzendes Digital-Signal, d. h. im vorliegenden Fall ein 8 Bit umfassendes PCM-Signal, in das Schieberegister Reg 1 eingeführt, so laufen folgende Vorgänge ab. Der Decoder Dec gibt von einem seiner Ausgänge O bis 7 ein »1«-Signal ab. 1st keines der in den m Registerstufen des Schieberegisters Reg enthaltenen Bits ein »1«-Bit, so gibt der Decoder Dec von seinem Ausgang O ein »1 «-Signal ab, welches über das ODER-Glied GO 7 zu den Schallern derjenigen im oberen Teil der F i g. 1 und 2 gezeigten Reihe von Schaltern hin gelangt, welche die Schalter in der am meisten rechts liegenden — von oben rechts nach unten links — schräg verlaufenden Schalterreihe umfassen. Sind in den m Registerstufen hingegen »1«-Bits enthalten, so gibt der Decoder Dec in Abhängigkeit von der Anzahl und Kombination dieser Bits an einem seiner übrigen Ausgänge 1 bis 7 jeweils ein »1«-Signal ab. Die Bedeutung der Zusammenfassung der Decoderausgänge O und 1 ist bereits im Hauptpatent Nr. 23 15 986 — zu dessen Zusatzpatent Nr. 24 11 561 das vorliegende Patent Nr. 25 58 366 seinerseits im Zusatzverhältnis steht — erläutert worden, weshalb hier auf die betreffenden Zusammenhänge nicht weiter eingegangen zu werden braucht.

Entsprechend den in den η Registerstufen des Schichtregisters Reg enthaltenen »1«-Bits werden »1 «-Signale auf entsprechenden π unmittelbar benach barten Steuerleitungen abgegeben. Gibt der Decoder Dec an seinem Ausgang O ein »1«-Signal ab, so wird hier auf der den π Steuerleitungen auf der Ausgangsseite (Anschlüsse a, b) des Ä-2Ä-Widerstandsnetzwerks unmittelbar benachbarten Steuerleitung kein »1«-Signal auftreten. Allerdings tritt auf der mit dem Steueran schluß χ verbundenen Leitung ein »1«- oder H-Signal (hoher Signalpegel) dann auf (Einführung eines j/2-SchniicS), wenn ein Digiiai-Signai in ein insbesondere einer Teilnehmerstelle zuzuführendes Analog-Si gnal umzusetzen ist Damit sind also insgesamt (n4-2) Steuerleitungen erfaßt Nimmt man beispielsweise an, daß in sämtlichen π Registerstufen des Schieberegisters Reg jeweils ein »1«-Bit enthalten ist, und nimmt man ferner an, daß der Decoder Dec von seinem Ausgang 7 ein »1«-Ausgangssignal abgibt, so führen die am weitesten links in Fig. 1 und 2 liegenden sechs unmittelbar benachbarten Steuerleitungen jeweils ein »1«-Signal, also diejenigen Steuerleitungen, die von den jeweils durch einen Kreis dargestellten Schaltern derjenigen Schalter wegführen, welche an den Kreuzungsstellen der Ausgangsleitungen der π Registerstufen des Schieberegisters Reg, der Ausgangsleitung des

Sperrgliedes GS und der mit dem Steueranschluß χ verbundenen Leitung einerseits und der vom Ausgang 7 des Decoders Dec wegführenden Ausgangsleitung andererseits liegen.

Die auf den gerade erwähnten Steuerleitungen auftretenden »1«-Signale bewirken, daß die Stromeinspeisungsschalter 57 bis 512 geschlossen werden und daß außerdem die Kurzschlußschalter 513 bis 518 geöffnet werden. Entsprechende Vorgänge laufen auch dann ab, wenn auf anderen Steuerleitungen »!«-Signale auftreten.

Die Betätigung der Stromeinspeisungsschaiter 51 bis 512 und der Kurzschlußschalter 513 bis 518 erfolgt im Falle der Schaltungsanordnung gemäß F i g. 1 in der Weise, daß der einer Konstantstromquelle zugehörige Kurzschlußschalter geöffnet wird, bevor einer derjenigen Stromeinspeisungsschaiter, über die die Konstantsiromquelie an dem /v-2/v-VViderstandsnetZwerk angeschlossen ist, geschlossen wird. Beim Abschalten der betreffenden Konstantstromquelle kann der dieser Konstantstromquelle zugehörige Kurzschlußschalter wieder geschlossen werden, nachdem derjenige Stromeinspeisungsschaiter geöffnet ist, über den die betreffende Konstantstromquelle an einem Stromeinspeisurgspunkt des /?-2/?-Widerstandsnetzwerks angeschaltet war. Der zu der betreffenden Konstantstromquelle parallelgeschaltete Kondensator der Kondensatoren Ko 1 bis Ko 6 verhindert dabei, daß innerhalb der Umschaltzeitspannen — das ist einmal die Zeitspanne zwischen dem öffnen des der betreffenden Konstantstromquelle zugehörigen Kurzschlußschalters und dem Schließen des Stromeinspeisungsschalters, über den die Konstantstromquelle an einem Stromeinspeisungspunkt des /?-2Ä-Widerstandsnetzwerks angeschlossen ist, und das ist zum anderen die Zeitspanne zwischen dem öffner des zuletzt genannten Stromeinspeisungsschalters und dem Schließen des der Konstantstromquelle zugehörigen Kurzschlußschalters — an der Konstantstromquelle eine strörende oder sogar schädliche Spannung auftritt. Die innerhalb der jeweiligen Umschaltzeit wirksame, an der jeweiligen Konstantstromquelle liegende Impedanz muß dabei so bemessen sein, daß die dem Produkt aus dieser Impedanz und dem Konstantstrom entsprechende Spannung nicht einen vorgegebenen Maximalwert überschreitet Die bei der Schaltungsanordnung nach F i g. 1 vorgesehenen, den Konstantstromquellen jeweils parallelgeschalteten Kondensatoren Ko 1 bis Ko 6 besitzen zu diesem Zweck jeweils eine Kapazität C, die der Beziehung C——- genügt, wobei / der Konstantstrom, f die

jeweilige Umschaltzeitspanne und U die vorgegebene zulässige Maximalspannung bedeuten. Anstelle von gesonderter; Kondensatorer, können im übriger, hier auch Einführungs-, Schalt- und Gehäusekapazitäten oder sonstige Kapazitanzen ausgenutzt werden.

Die in F i g. 2 dargestellte Schaltungsanordnung wird in einer Weise betrieben, wie dies aus F i g. 3 hervorgeht In Fig.3 ist mit Um der Verlauf eines Impulses am Schaltungspunkt m in F i g. 2 veranschaulicht Mit In ist der Verlauf des Stromes am Schaltungspunkt π in F i g. 2 verdeutlicht In der Zeile Sl ist in Fig.3 die Öffnung/Schließung des Stromeinspeisungsschalters S1 als Beispiel veranschaulicht In der Zeile S13 zeigt die Fig.3 die Steuerung des Öffnens/Schließens des Kurzschlußschalters S13 als Beispiel. Gemäß Fig.3 tritt am Schaltungspunkt m ein Steuerimpuls mit einem (hohen) Η-Pegel während einer Zeitspanne Tauf; im

übrigen tritt der betreffende Steuerimpuls Um mit einem (niedrigen) L-Pege! auf. Der Stromeinspeisungsschalter S1 mag nun ..o ausgebildet sein, daß er auf das Auftreten der Vorderflanke dieses Steuerimpulses Um hin sofort schließt Der Kurzschlußscha'ter 513 hingegen mag so ausgebildet sein, daß er erst nach einer Verzögerungszeitspanne W13 auf das Auftreten der Vorderflanke des Steuerimpulses Um hin öffnet. Die Zeitspanne fs 13 stellt somit eine Überlappungszeitspanne dar. Der Stromeinspeisungsschalter 51 mag im übrigen so ausgebildet sein, daß er auf das Auftreten der Rückflanke des Steuerimpulses Um hin nicht sofort öffnet, sondern erst nach Ablauf einer Verzögerungszeitspanne tsi. Der Kurzschlußschalter 513 hingegen mag so ausgebildet sein, daß er auf das Auftreten der Rückflanke des Steuerimpulses Um hin sofort wieder schließt Damit stellt auch die Zeitspanne isl eine Überlappungszeitspanne dar. Ein Strom In fließt in dem Schaltungspunkt η gemäß Fig.2 innerhalb einer Zeitspanne tin, wie dies in der untersten Zeile der F i g. 3 angedeutet ist. Durch diese besondere Art der Betätigung der an den Stromeinspeisungspunkten des Ä-2/?-Widerstandsnetzwerks angeschlossenen Stromeinspeisungsschalter 51 bis 512 einerseits und der Kurzschiußschalter 513 bis 518 andererseits ist sichergestellt, daß die Konstantstromquellen C1 bis C6 stets belastet sind.

Vorstehend ist erwähnt worden, daß die in Fig.3 veranschaulichte Art der Steuerung der Schalter — d. h. die verzögerte Ausschaltung der Schalter 51 bis 518 — durch entsprechende Ausgestaltung der betreffenden Schalter selbst erfolgt Anstatt einer solchen Ausgestaltung dieser Schalter können — bei Verwendung von unverzögert schaltenden Schaltern — aber auch entsprechend zeitlich aufeinander abgestimmte Steuerimpulse für die Betätigung der in Frage kommenden

κι Stromeinspeisungsschalter bzw. Kurzschlußschalter herangezogen werden. Dies bedeutet daß von Hause aus den Stromeinspeisungsschaltern 51 bis 512 Steuerimpulse entsprechend dem Verlauf des Steuerimpulses 51 gemäß F i g. 3 zugeführt werden können und

!5 daß den Kurzschlußschaltern dem Steuerimpuls 513 entsprechende Steuerimpulse zugeführt werden können. Es ist aber auch möglich, in die Betätigungseingänge der betreffenden Schalter jeweils entsprechend bemessene Verzögerungsglieder einzufügen, die die aus

Fig.3 ersichtlichen Verzögerungen beim Abschalten der betreffenden Schalter hervorrufen. Die betreffenden Verzögerungsglieder können gegebenenfalls eingespart werden, wenn die Ausschaltverzögerungen bei den in Frage kommenden Schaltern durch Übersteuerung dieser Schalter oder durch Laufzeiten erzielt werden.

Hierzu 3 Blatt Zeichnungen

Claims (4)

1. Patentansprüche:

   3, Digital-Analog-Umsetzer zur Umsetzung von jeweils n+m+1 Bits umfassenden Digitalsignalen in Analogsignale nach einer nichtlinearen Knickkennlinie, die aus 2^m+' linearen Abschnitten mit jeweils 2" Amplitudenstufen besteht, insbesondere für eine nach dem Iteratiwerfahren arbeitenden Codierer, unter Verwendung eines ersten Decoderschaltungsteils, eines zweiten Decoderschaltungsteils und eines dritten Decoderschaltungsteils, 1«

   wobei der erste Decoderschaltungsteil die η Bits des jeweiligen Digitalsignals in einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen in ein analoges Steuersignal für den zweiten Decoderschaltungsteil umsetzt, wobei in dem Widerstandsnetzwerk des ersten Decoderschaltungsteils ein weiterer Widerstand in dem Fall wirksam schaltbar ist, daß wenigstens eines der m Bits des jeweiligen Digitalsignals durch eine binäre »1« gebildet ist, wobei der zweite Decoderschaltungsteil aus einem Widerstandsnetzwerk mit einer binären Wertstufung genügenden Widerständen besteht, welche entsprechend dem Wert der jeweils durch eine binäre »1« gebildeten m-Bits des jeweiügen Digitalsignals wirksam schaltbar sind und das genannte Steuersignal entsprechend beeinflussen,
   wobei in dem dritten Decoderschaltungsteil die Polarität eines an einem Decoderausgang von dem zweiten Decoderschaltungsteil abzugebenden Aus- jo gangssignal durch das übrige eine Bit in dem jeweiligen Digitalsignal festgelegt wird,
   wobei der erste Decoderschaltungsteil und der zweite Decoderschaltungsieil ein gemeinsames Widerstands-Leiternetzwerk enthalten, dessen sämtliche Querwiderstände und dessen an den beiden Leiternetzwerksenden liegende Widerstände jeweils ein und denselben Widerstandswert besitzen, während alle übrigen Widerstände den doppelten Widerstandswert besitzen, und wobei das eine Ende des Widerstands-Leiternetzwerks mit dem Decoderausgang verbunden ist,
   wobei ferner jedem Verbindungspunkt einer Gruppe von η benachbarten Verbindungspunkten jeweils eines Ableitwiderstands und wenigstens eines Querwiderstands selektiv ein Konstantstrom einer Konstantstromquelle von η Konstantstromquellen entsprechend den jeweils durch eine binäre »1« gebildeten η-Bits des jeweiligen Digitalsignals zuführbar sind, so

   wobei der dem genannten einen Ende des Widerstands-Leiternetzwerks zugewandte eine Verbindungspunkt der Gruppe der π benachbarten Verbindungspunkte von dem betreffenden Ende einen Abstand entsprechend 1 bis 2^m -' Verbindungspunkten gemäß dem Wert der jeweils durch eine binäre »1« gebildeten m-Bits des jeweiligen Digitalsignals hat,

   wobei dem in Richtung zu dem genannten einen Ende des Widerstands-Leiternetzwerks den η bo benachbarten Verbindungspunkten benachbarten Verbindungspunkt eines Ableitwiderstands und wenigstens eines Querwiderstands in dem Fall ein Konstantstrom von einer gesonderten Konstantstromquelle zugeführt wird, daß wenigstens eines b5 der m-Bits des jeweiligen Digitalsignals durch eine binäre »1« gebildet ist,
   und wobei das Widerstands-Leiternetzwerk an einem auf der der mit dem Decoderausgang verbundenen Seite der η benachbarten Verbindungspunkte jeweils eines Ableitwiderstands und zweier Querwiderstände abgewandten Stite liegenden Verbindungspunkt eines Ableitwiderstands und wenigstens eines Querwiderstands zusätzlich mit einem Konstantstrom beaufschlagbar ist,
   nach Patent 24 11561, dadurch gekennzeichnet, daß jeder der (1+n+l) Konstantstromquellen (Ci bis (76) ein normalerweise geschlossener Kurzschlußschalter (S 13 bis S18) zugehörig ist, der lediglich in dem Fall geöffnet ist, daß ein Schalter einer der jeweiligen Konstantstromquelle (z.B. Cl) individuell zugeordneten Gruppe von Stromeinspeisungsschaltern (St, 57) geschlossen ist, über die die jeweilige Konstantstromquelle (Ct) an das R-2R-Widerstandsnetzwerk anschaltbar ist.
2. 2. Digital-Analog-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß jeder Konstantstromquelle (Ct bis C 6) eine Kapazitanz (Ko 1 bis Ko 6) parallel geschaltet ist, deren Kapazität der Beziehung C= —— genügt, wobei / der Konstantstrom

   der betreffenden Konstantstromquelle, U eine vorgegebene zulässige Maximalspannung an der Kapazitanz (Kot bis Ko6) und f die Zeitspanne zwischen dem öffnen bzw. Schließen des Kurzschlußschalters (S 13) der betreffenden Konstantstromquelle (Cl) und dem Schließen bzw. Öffnen eines Stromeinspeisungsschalters (z. B. 51) der der betreffenden Konstantstromquelle (Ct) zugehörigen Gruppe von Stromeinspeisungsschaltern (51, 5 7) bedeuten.
3. 3. Digital-Analog-Umsetzer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Öffnungszeit des einer Konstantstromquelle (z.B. Cl) zugehörigen Kurzschlußschalters (513) innerhalb der Schließungszeit jedes Stromeinspeisungsschalters der genannten Gruppe von Stromeinspeisungsschaltern (Si, 57) gelegt ist, über die die betreffende Konstantstromquelle (Ci) an das R-2R-Widerstandsnetzwerk anschaltbar ist.
4. 4. Digital-Analog-Umsetzer nach Anspruch 3, dadurch gekennzeichnet, daß die genannten Schalter so ausgebildet bzw. mit solchen Steuerimpulsen angesteuert sind, daß diejenigen Stromeinspeisungsschalter (z. B. 51, 57) über die die Konstantstromquellen (Ci bis C6) mit dem R-2R-Widerstandsnetzwerk verbunden sind, auf das Auftreten der Vorderflanke eines für die Schalterbetätigung aus dem jeweiligen Digital-Signal abgeleiteten Steuerimpulses hin unverzögert schließen und auf das Auftreten der Rückflanke des betreffenden Steuerimpulses nach Ablauf einer bestimmten, vorgegebenen Zeitspanne wieder öffnen, und daß der jeweils zugehörige Kurzschlußschalter (513 bis 518) erst nach einer bestimmten, vorgegebenen Zeitspanne auf das Auftreten der Vorderflanke des betreffenden Steuerimpulses hin öffnet und auf das Auftreten der Rückflanke des Steuerimpulses hin unverzögert schließt.