DE2542474C2 - Mehrbetriebsarten-Modulator mit verringerter Bandbreite für digitale Frequenzumtastung und differentielle Phasenumtastung - Google Patents

Description

60

Die Erfindung betrifft Mehrbetriebsartenmodulator mit verringerter Bandbreite für digitale Frequenzumtastung und/oder differentielle Phasenumtastung zur Modulation von seriell binär codierten Datensignalen und Umwandlung in entsprechende Analogsignale, mit einem Festwertspeicher, indem die Frequenz- oder Phasensprünge als Schriwwerte gespeichert sind, einer damit verbundenen taktgesteuerten digitalen Addierstufe mit in einem Rückkopplungsweg liegenden Pufferspeicher, einer nachfolgenden Umsetzerschaltung zum Umsetzen eines Frequenz- oder Phasenwertes in die codierte Sinusfunktion, einem Digital-Analog-Umsetzer und einem Filter. Eine derartige Anordnung ist beispielsweise aus der DE-OS 23 58 009 bekannt

Das dabei verwendete Verfahren ermöglicht eine digitale Synthese einer Sinuswelle durch unmittelbare Berechnung des Phasenwinkels und einer Umsetzung des Phasenwertes in einen Amplitudenwert über einen Tabelknsuchvorgang in einer Liste zuvor berechneter digitaler Werte. Diese digitalen Werte können dann in üblicher Weise über einen Digital-Analogwandler in die entsprechenden Analogwerte umgesetzt werden. Diese allgemeine Digitaltechnik einer Tonsynthese wurde insbesondere auf in Digitaltechnik aufgebaute Modulatoren für Frequenzumtastung und Phasenumtastung angewandt Ein derartiger Modulator für Frequenzumtastung ist in F i g. ί dargestellt Der Speicher 11 hält die beiden Werten ΔΘ0 und Δθί einspeichert Diese digitalen Werte stellen die Phasenipninge der zwei Wellen siniH) und sinei dar, die zur analogen Darstellung der binären Werte 0 und 1 verwendet werden. Eingangsseitig werden die Daten einer Steuerkufe 12 zugeleitet, die über einen Schalter 14 in Abhängigkeit von den zugeführten Daten entweder den Wert ΔΘ0 oder Δθί auswählt Dies ist in Fig. IA für eine Eingangsimpulsfolge 010 dargestellt

Der so ausgewählte Wert von ΔΒ wird über die Torschaltung 15, gesteuert durch den Taktgenerator 16 mit einer Frequenz fs, einem Eingang einer Addierstufe 17 zugeleitet, die diesen Wert zu dem in einem Pufferspeicher 18 liegenden Speicherinhalt hinzuaddiert, wobei der Pufferspeicher 18 am Ausgang der Addierstufe 17 angeschlossen ist Das am Ausgang der Addierstufe 17 auftretende Ausgangssignal ist in F i g. 1B dargestellt Das Ausgangssignal der Addierstufe 17 wird einem Festwertspeicher 19 zugeleitet, der, durch die digitale Phase von B(t) angesteuert, über einen Tabellensuchvorgang ein digitales Amplitudensignal sin d(t) liefert. Dieses Signal wird dem Digital-Analogwandler zugeführt, dessen Ausgangssignal an ein Filter 21 angelegt wird. Dieses Signal ist in Fig. IC dargestellt

Das Filter 21 ist notwendigerweise ein sehr komplexes Filter, da das vom Modulator kommende Signal merkliche, außerhalb des Übertragungsbandes liegende Energieanteile aufweist, die durch die Frequenzsprünge verursacht worden sind. Außerdem müssen die Kenndaten des Filters 21 so gewählt werden, daß sie die bestimmten, für die Übertragung der Binärwerte 1 und 0 verwendeten Frequenzen übertragen "iCnnen. Somit muß für jeden Modulator ein besonderes Filter vorgesehen werden. Ähnliche digitale Verfahren können such für eine Mehrfrequenzmodulation und differentielle Phasenumtastung benutzt werden.

Ein dem in F^:.g. 1 dargestellten Modulationsverfahren ähnliches Verfahren ist in dem für mit Frequenzumsetzung (FSK) arbeitenden Mehrleitungsmodulator gemäß der US-Patentschrift 36 97 892 offenbart, wo eine besondere Art von FSK-Modulation für eine Gruppe von Übertragungsleitungen angegeben ist. Dieser ν mehreren Übertragungsleitungen im Zeitmultiplex betriebene Modulator benötigt jedoch für jede Leitung einen gesonderten Digital-Analogwandler und einen Bandpaß zur Beseitigung unerwünschter, durch

das Modulationsverfahren erzeugter, außerhalb des Übertragungsbandes liegender Γ requenzkomponenten. Wegen dieser Forderung kann dieser Modulator nicht mit einer größeren Anzahl von Modulationsverfahren betrieben werden, die sonst für die Ausgangsleitungen eingesetzt werden können. Dies ist darauf zurückzuführen, daß an die einzelnen, in die Ausgangsleitungen eingeschalteten Bandpässen jeweils bestimmte Anforderungen zu stellen sind. Bei dieser bekannten Schaltung muß notwendigerweise jede Ausgangsleitung auf eine bestimmte Modulationsart beschränkt sein. Wenn man aber die Modulationskenndaten für eine gegebene Leitung ändern will, dann wird es auch erforderlich, die Kenndaten des angeschlossenen Bandpasses zu verändern. Dadurch wird aber die Brauchbarkeit des mehrere Leitungen bedienenden Modulators stark beschränkt, da die Leitungen nicht dynamisch fOr verschiedene Modulationsverfahren zur Verfügung gestellt werden können.

Weiterhin ist aus der US-PS 37 47 024 Mehrphasenmodulator bekannt, bei dem ebenfalls codierte Phasensprungschritte in einem adressierbaren Speicher abgespeichert sind.

Die der Erfindung zugrundeliegende Aufgabe besteht also darin, einen digitalen Modulator zu schaffen, der sowohl für Frequenzumtastung (FSK) als auch für differentielle Phasenumtastung (DPSK) geeignet ist, der ausgangsseitig modulierte Signale abgibt, deren außerhalb des jeweiligen Übertragungsbandes liegenden Energieanteile stark verringert sind, so daß praktisch mit Ausnahme einfacher /?C-Filter für die Aussiebung des bei der digitalen Modulation entstandenen Quantisierungsrauschens keine weiteren komplizierten Filter erforderlich sind. Dies wird erfindungsgemäß dadurch erreicht, daß der vorgesehene Taktgenerator für die Abgabe einer Anzahl von Taktimpulsen während jeder Abtastperiode ausgelegt ist, daß dem Festwertspeicher ein taktgesteuerter Adressengenerator zur Ansteuerung von in dem Festwertspeicher eingespeicherten Teilschrittwerten für die Frequenzänderung oder Phasenänderung vorgeschaltet ist, der wiederum über ein in den Rückkopplungsweg der Addierschaltung eingeschaltetes erstes und zweites Register und den Pufferspeicher ansteuerbar ist und daß dabei eine Steuerschaltung (Lese/Schreibsteuerung) vorgesehen ist, die in Abhängigkeit von den Taktimpulsen das erste Register oder das zweite Register zwischen dem Ausgang und dem Eingang der Addierstufe einschaltet, daß ferner eine ebenfalls taktgesteuerte Addiersteuerung an der Addiertufe angeschlossen ist und, abhängig von den vom Taktgenerator zugeführten Taktimpulsen bestimmt, ob in der Addierstufe eine Addition oder Subtraktion von Teilschrittwerten durchzuführen ist, und daß zwischen Umsetzerstufe und Digital/Analogwandler ein ebenfalls taktgesteuertes Register eingeschaltet ist

Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen näher beschrieben.

In den Zeichnungen zeigt

F i g. 1 schematisch ein Blockschaltbild eines digitalen FSK-Modulators bekannter Bauart,

Fig. IA, B+C die an verschiedenen Punkten in dem Blockschaltbild der F i g. 1 auftretenden Signale,

F i g. 2 ein Blockschaltbild eines neuen FSK-Modulators gemäß der Erfindung,

F i g. 2A ein Diagramm zur Darstellung der Arbeitsweise des in F i g. 2 dargestellten Modulators, Fig. 3 eine Tabelle zur Darstellung der Bezeichnung der an den Adressengencrator der F i g. 2 angelegten Auswahlsignale zu dem Inhalt des Festwertspeichers, F i g. 4 ein Blockschaltbild des neuen DPSK-Modulators gemäß der Erfindung,

F i g. 4A. B+ C Diagramme zur Erläuterung der Arbeitsweise des in F i g. 4 dargestellten Modulators,

F i g. 5 eine Tabelle zur Darstellung der gegenseitigen Beziehungen zwischen den dem Adressengenerator in F i g. 4 zugeführten Auswahlsignalen und dem Speicherinhalt des Festwertspeichers,

Fig. 6 ein Blockschaltbild eines Mehrfrequen/.modulators,

Fig. 7 eine Tabelle zur Darstellung der Beziehung zwischen den dem Adressengenerator der Fig. 6 zugeführten Auswahlsignalen und dem Speicherinhalt des Festwertspeichers,

Fig. 8 ein Blockschaltbild eines Mehrleitungs-Mehr· betriebsarten-Modulators gemäß der Erfindung, Fig.9 ein Blockschaltbild des Taktgenerators und Leitungs-Steuerwortspeichers in F i g. 8 und

Fig. 10 schematisch ein Blockschaltbild des in F i g. 8 dargestellten Modulators.

Fig. 1 dient der Darstellung einer Anwendung eines digitalen Tonsyntheseverfahrens auf einen FSK-Modulator. Ein digitaler Wert einer Phase θ(ή wird für jeden durch dir frequenz fs festgelegten Verarbeitungszyklus akkumuliert und auf den neuesten Stand gebracht, wobei fs die Abtastfrequenz des resultierenden modulierten digitalen Leitungssignals ist. Der zu jedem Abtastzeitpunkt erfolgende Phase.isprungzie bestimmt die Steigung von B(t) und damit die Augenblicksfrequenz der erzeugten Sinuswelle. Für binäre FSK wird einer von zwei verschiedenen Phasensprüngen ΔΘ0 und Δθί in Abhängigkeit von den zu übertragenden Daten ausgewählt. Die Frequenz der so erzeugten Sinuswelle ist dem Wert von ΔΘ direkt proportional. ΔΘ und θ(ι) sind beides digitale Signale, und die Akkumulierung wird mit Hilfe von üblichen arithmetischen Baugruppen durchgeführt. Das digitale Phasensignal wird dabei so bemessen, daß ein arithmetisches Überlaufen des Akkumulators oder Pufferspeichers 18 dem normalen Umlaufmodulo 360° der trigonometrischen Sinusfunktion entspricht.

■»5 Die digitale Darstellung der Phase θ(ΐ) wird mit Hilfe eines Festwertspeichers 19 in eine digitale Darstellung von sin θ(ί) umgesetzt. Das sich dabei ergebende digitale Amplitudensignal wird über einen Digital-Analogwandler und ein nachgeschaltetes Analogfilter in ein entsprechendes Analogsignal umgewandelt. Das c! .rch die Digital-Analogumsetzung hervorgerufene Quantisierungsrauschen wird anschließend in einem Analogfil· ter, zusammen mit anderen unerwünschten, durch das Modulationsverfahren eingeführter Frequenzkomponenten beseitigt.

In dem in F i g. 1 dargestellten FSK-Modulator, wie auch in anderen üblichen, mit analogen oder digitalen Schaltkreisen aufgebauten FSK-Modulatoren wird die Augenblicksfrequenz des übertragenen Signals bei seiner Modulation durch das eingangsseitig zugeführte ' Datensignal zwischen zwei Werten umgeschaltet. Dieser plötzliche Frequenzwechsel hat eine Zunahme der Bandbreite der übertragenen Signale über die für die Übertragung der Nachricht oder der Daten durch Frequenzmodulationsverfahren erforderliche Bandbreite hinaus zur Folge. Soll eine FSK-Datenübertragung über Fernsprechkanäle durchgeführt werden, dann ist es erforderlich, bei zwei wichtigen Anwendungsgebieten

die dabei erzeugte Bandbreite des Signals zu verringern. Einmal bei sehr schneller FSK mit 1200 bis 1800 Bit/sec Übertragungsgeschwindigkeit ist eine Verringerung der Bandbreite wegen der durch verschiedene Behörden auferlegten Beschränkungen erforderlich und bei einer Vollduplexübertragung über einen einzigen Kanal kann das aufgenommene Signal in vielen Fällen eine wesentlich kleinere Amplitude haben als das örtlich übern agene Signal, und die beiden, durch die beiden Signale benutzten Frequenzbänder können relativ nahe beieinander liegen. Das bedeutet aber, daß die Bandbreite des gesendeten Signals stark verringert wird, um eine Interferenz oder Störung mit dem aufgenommenen Signal zu verhindern.

Klassischerveise hat man eine Verringerung der Bandbreite von FSK-Signalen dadurch erreicht, daß man das ausgesendete Signal über einen Bandpaß geleitet hat. In einigen Modulatoren hat man das Signal vor !er Modulation gefiltert, jedoch hat dies nur begrenzte Anwendung gefunden, da dabei dann ein linearer FM-Modulator erforderlich ist. Beide dieser Lösungen zur Verringerung 'inerwünschter, durch das Modulationsverfahren eingeführter Signale, hat bei einem digitalen Schaitungsaufbau des Modulators Nachteile, da die arithmetischen Anforderungen für ein digitales Filter die funktioneile Komplexität der gesamten Schaltung stark erhöhen. Aus diesem Grund haben einige digitale Modulatoren von ziemlich komplexen Analogfiltern Gebrauch gemacht.

Eine merkliche Reduktion der Bandbreite läßt sich dadurch erzielen, daß man die plötzlichen Frequenzübeigange, die sich bei normaler FSK-Modulation von binären Daten ergeben, beseitigt. Dies kann beispielsweise dadurch erreicht werden, daß die Augenblicksfrequenz nicht sprunghaft, sondern allmählich von dem einen Wert auf den anderen Wert übergeht. Dies wird in einem Aufsatz von Bettinger in »Digital Transmission for Mobile Radio«, in Electrical Communications, Band 47. Nr. 4, 1972. auf Seite 225 ausgeführt. Eine derartige Lösung wurde durch Verwendung eines der Modulation vorgeschalteten Filters, wie bereits angedeutet, oder ti irch Anlegen eines Steuersignals oder einer Steuerspannung an einem linearen Modulator erreicht. Diese Lösung, die zwar ein durchaus brauchbares Ergebnis liefert, ist für viele Anwendungsgebiete nicht flexibel genug und schränkt die Brauchbarkeit des Modulators auf eine einzige Übertragungsgeschwindigkeit und eine Frequenzgruppe ein.

In dem digitalen FSK-Modulator gemäß der Erfindung wird der allmähliche Übergang von der einen Frequenz auf die andere dadurch erreicht, daß in einem Speicher digitale Werte eingespeichert sind, die für die Augenblicksfrequenz eine vorbestimmte Kurve festlegen, der die Augenblicksfrequenz folgt, wobei diese Werte in Abhängigkeit der zwischen den beiden Telegraphieschritten liegenden Zeit oder der seit dem letzten Datenübergang vergangenen Zeit ausgewählt werden. Eine solche Lösung ist nur in einem digitalen FSK-Modulator durchführbar, bei dem die Phase und die Geschwindigkeit der Phasenänderungen genau bestimmt werden können. Der Frequenzverlauf von einer Frequenz zur anderen wird dabei so ausgewählt, daß die Bandbreite des modulierten Signals ein Minimum wird. Sowohl die Form als auch die Anzahl der Zwischenpunkte dieser Bahn je Bitzeit sind in dieser Hinsicht wichtige Parameter. Eine Analyse und experimentelle Untersuchungen haben gezeigt, daß ein sinusförmiger Übergang mit acht über die Zeit eines Datenbits verteilten, genau bestimmten Punkten beste Ergebnisse liefert, d. h. kleinste Setidesignalbandbreite und die geringste Einbuße an Lesbarkeit der Signale am Empfänger. Das soll jedoch nicht bedeuten, daß ein durch acht Punkte festgelegte sinusförmige Verlauf im allgemeinen das Optimum darstellt. Wenn dieses Verfahren in dem in Fig. 2 dargestellten Modulator angewandt wird, werden die außerhalb des Übertragungsbandes liegenden Signale so weit herabgesetzt,

ίο daß ein ausgangsseitiges Filtern der Signale nicht länger erforderlich ist und daß lediglich das durch das verwendete digitale Modulationsverfahren erzeugte Quantisierungsrauschen durch ein Filter entfernt werden muß. Dies läßt sich jedoch durch ein einfaches

is /?C-Filtererreichen.

Der in F i g. 2 dargestellte Modulator ist nun in der Lage, für eine einzige Leitung einer Anzahl unterschiedlicher FSK-Modulationsfrequenzen zu liefern. Dazu sind binäre Eingangsdaten und ein Leitungssteuerwort· signal erforderlich, das in tlci aürgcMcmcn Aüsführungsform eine einzige Leitung ist, und dabei eine oder die andere Art von FSK-Modulator bezeichnet. Ist der eine Typ bestimmt, dann liegt auf der Leitung ein Spannungspegel, der eine binäre Null anzeigt, und wenn

2-j der andere Typ angezeigt ist, dann liegt auf der Leitung ein Spannungspegel, der eine binäre Eins anzeigt. Das könnte natürlich dadurch erweitert werden, daß man weitere Leitungen für die Bestimmung eines Leitungssteuerwortes vorsieht. Ferner liefert der Taktgenerator

jo 30, der bei einer Frequenz fs arbeitet, zwei Taktphasensignale Ci und C2. Diese Signale sind graphisch in der Figur angedeutet und sind gegeneinander um 180° in der Phase verschoben. Die Datensignale, das Leitungssteuerwort und die beiden Taktsignale werden dem Adressengenerator 31 zugeleitet. Der Adressengenerator 31 nimmt außerdem die von den drei Leitungen 32A, 32ß und 32C kommenden Signale auf. Diese drei Leitungen stellen die drei höherwertigen Bits eines Pufferregisters 32 dar, dessen Funktion noch erläutert wird. Aufgrund dieser eingangsseitig zugeführten Signale leitet der Adressengenerator mit seinen logischen Schaltungen eine Adresse ab, die einem Festwertspeicher 33 während der ersten Hälfte eines Taktzyklus fs zum Adressieren eines Wertes Δτ und

•»5 während der zweiten Hälfte der Taktperiode fs zum Adressieren eines Wertes Δθτ zugeleitet wird.

Der Inhalt des Speichers 33 ist aus der in Fig. 3 dargestellten Tabelle ersichtlich. Diese Tabelle ist in zwei Abschnitte unterteilt. Man erkennt daraus, daß die Speicheradressen /bis /+9 dem Leitungssteuerwort 0 eines ersten FSK-Modulators und die Speicheradressen j his j+9 einem Leitungssteuerwort 1 eines zweiten FSK-Modulators zugeordnet sind. Wenn also weitere FSJC-Modulatoren aufgebaut werden sollen, wären weitere Speicherabschnitte sowie weitere Leitungen für die Leitungssteuerworte erforderlich, damit zwischen den verschiedenen FSK-Modulatoren unterschieden werden kann. Die Bedingungen der Auswahlsignale sind in der rechten Spalte der Tabelle unter der Überschrift LCW (Leitungssteuerwort), Daten, r, Cl und C2 angegeben. Während der ersten Hälfte eines Taktzyklus fs, d. h, wenn CX und C 2 1 bzw. 0 sind, werden, unabhängig vom Leitungssteuerwort die bei den Adressen i und /+1 oder j und j+1 stehenden Speicherinhalte ausgewählt wenn die drei vom Pufferspeicher 32 kommenden höherwertigen Bits alle Null oder alle Eins sind, das Datenbit eine Null bzw. eine Eins ist und der Speicherinhalt bei den Adressen /+1

[ oder j+ 1, werden ausgangsseitig an dem Festwertspei-

L'J eher während dieses bestimmten Taktzyklus fs lauter

η; Nullen abgegeben. Haben die drei höherwertigen Bits

V und die Datenbits irgendeinen anderen Wert, dann wird

rfr der Speicherinhalt an der Adresse /oder,/entsprechend

dem Leitungsstpuerwort ausgewählt. In diesem FaNe stellt der Wert einen Schritt dar, der die Bitperiode τ in ' ■ acht unterschiedliche Werte unterteilt, so daß, wie in

F i g. 2A gezeigt, acht unterschiedliche Werte von ΔΘ j;.· für eine einzige Bitperiode abgegeben werden, wodurch

I'".; die Frequenz am Ausgang des Modulators sich langsam

■ : etwa sinusförmig ändert. Ist beispielsweise die Abtast-

U^: frequenz fs 18 000 Hz, dann ergäbe dies 30 Abtast werte

;! je Bit für eine 600 Bit/sec-Leitung. Somit liefert ein Wert

von 120 für i/8 acht im wesentlichen gleich große Schritte, wenn die drei höherwertigen Bits eines 12-Bit-Registers untersucht werden. Daher wird für eine FSK-Modulation einer 600 Bit/sec-Datenübertragungs-CTPcrhwinHicrlipit rlpr numerische Wert 120 in binärer

Form in der Speicheradresse /eingespeichert. Während der ersten Hälfte eines jeden Zyklus fs wird dieser Wert unter den oben beschriebenen Bedingungen (d. h. die Daten sind nicht Null und die drei höherwertigen Bits vom Pufferspeicher 32 sind nicht alle Null oder die Daten sind nicht Eins und die drei höherwertigen Bits vom Pufferspeicher 32 sind nicht alle Eins), zur Modufizierung des Speicherinhalts des Registers 36 entweder addiert oder subtrahiert. Wie dies erreicht wird, wird aus der nachfolgenden weiteren Beschreibung der F i g. 2 klar.

Während des zweiten Halbzyklus der Taktfrequenz fs, d.h. CI (0) und C2(l) werden die Werte ΔθΙ bis ζΐθβ, die in den Adreßspeicherplätzen /+2 bis /+9 eingespeichert sind, in einer der in Fig. 1 dargestellten Ausführungsform ähnlichen Weise, die anschließend noch beschrieben wird, dazuaddiert, wodurch die tatsächlichen Ausgangsfrequenzen des Modulators erzeugt werden. Der Verlauf der Werte ΔΘ\ bis ^Θ8 ist in F i g. 2A gestellt. Diese Werte sind so ausgewählt, daß sich ein fast stufenloser Übergang von einer Frequenz zur andern ergibt.

Auf die soeben beschriebene Weise wird also der Speicherinhalt des Festwertspeichers 33 einem Eingang einer Addierschaltung 34 zugeführt. Das Ausgangssignal der Addierstufe wird selektiv, gesteuert durch den Taktgenerator 30 und einer Lese/Schreibsteuerung 35 für den Speicher einem der beiden Register 36 und 37 zugeführt. Während der ersten Hälfte der Taktperiode fs wird das Ausgangssignal der Addierstufe 34, gesteuert durch die Lese/Schreibsteuerung 35 in das Register 36 eingegeben, und während der zweiten Hälfte des Taktzyklus fs wird das Ausgangssignal der Addierstufe 34 in das Register 37 eingegeben. Ferner wird der Inhalt des Registers 36 in der Äddierstufe 34 während der ersten Hälfte des Taktzyklus des Taktgenerators 30 zum Ausgangssignal des Festwertspeichers 33 hinzuaddiert, während der Speicherinhalt des Registers 37 im zweiten Halbzyklus des Taktgenerators 30 in der Addierstufe 34 zu dem .Ausgangssignal des Festwertspeichers 33 hinzuaddiert wird. Die Addition und das Wiedereinspeichern erfolgt unter Steuerung der Lese/Schreibsteuerung 35 in unterschiedlichen Abschnitten des vom Taktgenerator 30 kommenden Ausgangssignals. Somit werden während des ersten Abschnittes jedes Taktzyklus die Speicherinhalte der Register 36 und 37 und das Ausgangssignal des Festwertspeichers 33 durch die Addierstufe 34 aufaddiert Nach dieser Addition wird die Sumrne in die Register 36 und 37 eingespeichert Die Lese/Schreibsteuerung 35 für den Speicher kann von bekannter Bauu. t sein, und bedarf keiner näheren Beschreibung. Der Speicherinhalt des Registers 36 wird, gesteuert durch das Ausgangssignal Cl des Taktgenerators 30, an den Pufferspeicher 32 übertragen, und die drei höherwertigen Bits dieses Registers, das beispielsweise 12 Bitpositionen enthalten kann, werden über die Leitungen 32A 32ß und 32C dem Adreßgenerator 31 zugeführt und, wie oben beschrieben, zur Erzeugung der Adresse innerhalb des Festwertspeichers 33 für die Daten benutzt, die während des Taktzyklus der Addierstufe 34 zugeführt werden müssen.

Eine Addiersteuerung 38 spricht auf das Ausgangssignal des Taktgenerators 30 und auf die Eingabedaten an und steuert die Funktion der Addierstufe 34, d.h.. ob eine Addition oder Subtraktion stattfinden sol'. Während der ersten Hälfte der Taktperiode des Taktgenerators 30 findet eine von der Richtungsänderung der Daten abhängige Addition oder Subtraktion statt. Ändern sich die Daten vom Wen 1 auf den Wert 0, dann muß der Speicherinhalt des Registers 36 schrittweise verkleinert werden, und wenn die Daten sich von 0 auf 1 ändern, dann muß der Speicherinhalt des Registers 36 schrittweise erhöht werden. Die Addiersteuerung 38 enthält ein UND-Glied 39, dessen einer Eingang mit der Datenleitung und dessen anderer Eingang am Cl-Ausgang des Taktgenerators angeschlossen ist. Das UND-Glied 39 ist ausgangsseitig über ein ODER-Glied 40 am Steuereingang der Addierstufe

so 34 angeschlossen. Haben die Daten den Wert 1, dann liefert das UND-Glied während der ersten Hälfte der Taktperiode des Taktgenerators 30 ein Ausgangssignal über das ODER-Glied 40, das bewirkt, daß die Addietstufe 34 addiert. Sind die Daten 0, dann ist der

J5 Ausgang des UND-Güedes 39 gesperrt, und dieser Signalpegel bewirkt, daß die Addierstufe 34 substrahiert Die besondere Ausgestaltung dieser Steuerung ist bekannt und bedarf keiner weiteren Beschreibung. Während der zweiten Hälfte des Taktzyklus des Taktgenerator 30 wird das Ausgangssignal C2 über das ODER-Glied 40 dem Steuereingarig der \ddierstufe 34 zugeleitet, die dann während dieser zweiten Hälfte der Taktperiode addiert. Der Pufferspeicher 32 wird, gesteuert durch das Cl-Ausgangssignal des Taktgenerators 30 geladen, so daß. nachdem der Speicherinhalt des Registers 36. wie soeben beschrieben, modifiziert ist. der neu berechnete Wert in den Pufferspeicher 32 geladen wird, wo er für den nächsten Zyklus des Taktgenerators 30 während der nächsten Abtastperiode

so zur Verfügung steht.

Das Ausgangssignal der Addierstufe wird einem Umsetzer 41 zugeleitet, der das Signal θ in sin θ umsetzt und beispielsweise ein Festwertspeicher sein kann, der die vorher berechneten Werte von sin θ zum Durchführen dieser Umsetzung gespeichert hält Derartige Schaltungen sind bekannt und werden hier nur als Block in einem Blockschaltbild dargestellt. Das Ausgangssignal des Umsetzers 41 wird einem Register 42 zugeleitet Das Register 42 wird unter Steuerung des vom Taktgenerator 30 kommenden Steuersignals oder Taktsignals C2 abgetastet und sein Inhalt zu diesem Zeitpunkt einem Digital-Analogwandler 43 zugeleitet. Das Ausgangssignal des Digital-Analogwandlers 43 durchläuft ein einfaches RC-Filter 44, das lediglich dazu da ist das beim Modulationsverfahren eingeführte Quantisierungsrauschen zu entfernen. Offensichtlich kann, wie aus der Beschreibung klar hervorgeht dieser Modulator von einer Frequenzgruppe auf eiiie andere

Fr^q₁K,izgruppe in einfachster Weise dadurch umgeschaltet werden, daß man d.<»s Leitungssteuerwort ändert und die entsprechenden Werte für diese Gruppe im Festwertspeicher 33 einspeichert, da das Filter 44 i'ür alle Werte das gleiche ist und nicht geändert oder umgeschaltet werden muß.

Die Verarbcitungszeit isi in F i g. 2 in zwei Teile, nämlich Ci und Cl unterteilt. Während der Zeit CX wird eine laufende Akkumulation der Bitzeit berechnet. Während der Zeit C2 wird die Phasenakkumulation berechnet, wie dies auch bei dem bekannten Digitalmodulator gemäß Fig.! durchgeführt wird, jedoch mit der Ausnahme, daß die Werte von ΔΘ aus einem Speicher auf der Basis der Bitzeit r aus dem Register 32 ausgewählt werden. Findet ein Datenübergang während der Zeit C1 statt, wird ein numerischer Wert, der bei der Abtastfrequenz acht vom Register 32 kommende, im wesentlichen gleiche Ausgangssignale liefert, vom ^r-Speicher ausgewählt und je nach dem Dateneingangssienal addiert oder subtrahiert. Die Akkumulation über die Brud-Zeit r wird unter gleichzeitiger Pi.-nutzung ,'er Addierstufe 34, die auch für die Phasenakkumulation benutzt wird, durchgeführt. Der Digitalwert der Baud-Zeit kann nicht kleiner werden als lauter Nullen, wenn Δτ abgezogen wird, und nicht größer als lauter Einsen, wenn Δτ addiert wird. Dies wird durch eine Speicherposition /+ 1 mit lauter Nullen und /+ I mit lauter Nullen und j+ I mit lauter Nullen erreicht, da eine Addition oder Subtraktion von lauter Nullen zu jeder beliebigen Zahl diese nicht ändert. Diese Süeicheradresse wird aufgrund der in F i g. 3 angegebenen Bedingungen ausgewählt, nämlich der Daten 1 und τ alles Einsen oder Daten 0 und τ alles Nullen. Unter beiden Bedingungen könnte ein Unterschreiten oder ein Überlauf auftreten. Daher wird während jedes Verarbeitungszyklus der Nullwert zu dem im Register 36 enthaltenen Wert von r hinzuaddiert. Mit dieser Steuerung ändert sich der Wert der Baud-Zeit von lauter Nullen bis auf lauter Einsen in acht gleich großen Schritten, die die gesamte Bitzeit überspannen, wenn sich die Daten von Null auf Eins ändern. Danach bleibt die Baud-Zeit im Zustand lauter Einsen, bis sich die Daten wieder zurück nach Null ändern. Zu diesem Zeitpunkt wird Δτ subtrahiert, und r kann dann schrittweise auf den Zustand lauter Nullen übergehen.

Am Ende der Zeit C1 werden die drei höchstwertigen Bits von r an das Register 32 übertragen und während der Zeit C2 zur Adressierung des ζΙΘ-Speichers benutzt. Die drei höchstwertigsten Bits von r wählen einen aus acht Werten von Δτ für eine Akkumulation aus, wenn τ von einem Datenwert in den anderen übergeht. Wie in F i g. 2A angedeutet, ergeben die durch r adressierten Werte von Δτ einen stufenlosen oder sinusförmigen Übergang der Augenblicksfrequenz des übertragenen Signals. Die Phasenakkumulation, die Umsetzung von Phase in Sinus und Digitai-Analogumsetzung werden in der gleichen Weise durchgeführt wie bei dem in F i g. 1 gezeigten, bekannten Modulator.

In F i g. 4 ist schematisch ein Blockschaltbild für einen differentiell in der Phase umgetasteten Modulator dargestellt, dessen Aufbau mit dem im Zusammenhang mit Fig.2 beschriebenen FSK.-?vi<xiuiator verträglich ist Die in Fig.4 dargestellte Schaltung liefert eine Schmalbandmodulation, bei der die sendeseitig erzeugten Signalspektren ausreichend schmalbandig sind, so daß ein nachfolgendes Filtern für eine Übertragung über Fernsprech!eüiir:j:.i! ^der ähnliche Übertragungsmedien nicht benötigt wird. Es ist rfab=; lediglich e;?> einfaches ÄC-Filter erforderlich, um oas bei cic digitalen Erzeugung der Signale und deren Umwandlung in Analogsignale erzeugte Quantisierungsrauschen auszusieben. Der Aufbau d°s in Fig. 4 gezeigten DPSK.-Modulalors ist konstruktiv ähnlich dem in F i g. 2 geteilten FSK-Modulalor. Da die beiden Modulationsverfahren miteinander verträglich sind, oesteht der haiiptunterschied der beiden Schaltungen in den im Festwertspeicher gespeicherten Signalen. Wegen dieser Ähnlichkeit werden die in Fig. 2 verv/endeten Bezugszeichen zum Teil in Verbindung mit der Beschreibung der F i g. 4 wieder verwendet. In dem DPSK-Modulator liefert der mit einer Abtastfrequenz fs arbeitende Taktgenerator 30-1 während jeder Abtastzeit fünf Ausgangssignale. Diese fünf Ausgangssignale sind graphisch dargestellt. Das erste Ausgangssignal CI tritt im ersten Viertel der Taktperiode des Taktgeneratrrs 30-1 auf. Das zweite Ausgangssignal Cl tritt im zweiten Viertel, das dritte Ausgangssignal C3 während des dritten Viertels und das vierte und fünfte Ausgangssignal C4 und C5 während des vierten Viertels einer Taktperiode auf. Dabei nimmt das vierte Ausgangssignal C4 die erste Hälfte des vierten Viertels und das fünfte Ausgangssignal C5 die zweite Hälfte des vierten Viertels ein. Die Ausgangstaktsignale Cl bis C5 werden zusammen mit den drei höherwertigen Bits der im Pufferspeicher 32 eingespeicherten Werte τ dem Adreßgenerator 31-1 zugeleitet. Das Leitungssteuerwort und eines der beiden gleichzeitig vorgesehenen Datenbits ergeben eine Vierphasen-DPSK-Modulation. Die in diesem Modulator durchgeführte Modulation ist eine übliche Vierphasen-DPSK-Modulation, bei der zwei Bits eines binären Digitalsignals gleichzeitig codiert werden. Das erste Bit DO bestimmt das Vorzeichen der differentiellen Phasenänderung, und das zweite Bit D 1 definiert die Größe dieser Änderung. In diesem Modulator wird das die Größe angebende Bit dem Adreßgenerator 31-1 zusammen mit den anderen Eingangssignalen zugeführt, um damit innerhalb des Speichers 33-1 die richtige Adresse auszuwählen.

Das Ausgangssignal des Adressengenerator.-) 31-1 wählt während jeder der fünf Verarbeitungszyklen einer Taktperiode des Generators 30-1 eine Adresse aus und liest die bei dieser Adresse im Festwertspeicher 33-1 eingespeicherten Daten aus. Diese Daten werden als ein Eingangssignal einer Addierstufe 34-1 zugeleitet. Zwei ähnlich den Registern 36 und 37 in Fig. 2 aufgebaute Rückkopplungsregister 36-1 und 37-1 sind zwischen dem Ausgang der Addierstufe 34-1 und dem anderen Eingang der Addierstufe 34-1 eingeschaltet und werden selektiv durch die vom Taktgenerator 30-1 kommenden Taktsignale eingeschaltet, die einer Lese/Schreib-Steuerschaltung 35-1 zugeführt werden. Der Speicherinhalt des Registers 36-1 wird während der Taktzeit Cl der Addierstufe 34-1 zugeleitet und dort zu dem dem Festwertspeicher 33-1 entnommenen Speicherinhalt hinzuaddiert, und die Summe wird wiederum im Register 36-1 eingespeichert Am Ende dieser Taktperiode wird der Speicherinhalt des Registers 36-1 außerdem in den Pufferspeicher 32-1 eingespeichert und, wie zuvor beschrieben, im Adreßgenerator 31-1 zusammen mit allen anderen dort anliegenden Eingangssignalen für die Erzeugung einer Adresse benutzt. Wie über diese bestimmten Eingangssignale bestimmte Daten in dem Speicher adressiert und abgerufen werden, wird noch im Zusammenhang mit F i g. 5 beschrieben, in der eine Tabelle der gespeicherten !nfonraiion und der Auswahlsignale enthalten ist

Während der zweiten Taktperiode C 2 wird der Speicherinhalt des Registers 37-1 in 34-1 zu den vom Festwertspeicher 33-1 gelieferten Daten hinzuaddiert und die Summe wiederum im Register 37-1 eingespeichert Dieser Schritt wird während der dritten Taktperiode C3 wiederholt Während der dritten Taktperiode C3 wird die Addierstufe 34-1 je nach dem Vorzeichen des der Addiersteuerschaltung 38 zugeführten DO-Datenbits entweder addieren oder subtrahieren. Ist das Vorzeichenbit negativ, dann liefert die Addiersteuerschaltung 38-1 ein entsprechendes Signal an die Addierstufe 34, die daraufhin subtrahiert Ist das Vorzeichen positiv, dann findet eine Addition statt Die Anordnung der Addiersteuerschaltung 38-1 wird noch beschrieben.

Während der vierten Taktperiode C4 wird der Speicherinhalt des Registers 37-1 zu dem vom Festwertspeicher 33-1 kommenden Signal hinzuaddiert, über eine Umsetzerstufe von θ auf sin Θ, die beispielsweise als Festwertspeicher 41-1 aufgebaut ist, geleitet und im Pufferspeicher 45 eingespeichert, der durch eine Lese/Schreib- und Löschsteuerschaltung 46 gesteuert wird. Die Lese/Schreib- und Lösch-Steuerschaltung 46 spricht auf die Taktimpulse C4, C 5 und C1 an. Während des Taktimpulses CA wird das Ausgangssignal der Umsetzerstufe 41-1 in den Pufferspeicher 45 eingespeichert. Der Inhalt des Registers 37 wird zu diesem Zeitpunkt nicht geändert Das heißt, daß die Aufsummierung während des vierten Taktimpulses CA den Inhalt des Pufferspeichers 37-1 nicht ändert Dies wird in Abhängigkeit vom Taktimpuls CA durch die Lese/Schreib-Steuerschaltung 35-1 gesteuert Während des fünften Taktimpulses CS werden die vom Festwertspeicher 33-1 gelieferten Signale vom Speicherinhalt des Registers 37-1, gesteuert durch die Steuerschaltung 38-1 subtrahiert. Das Ausgangssignal der Addierstufe 34-1 durchläuft die Umsetzerstufe 41-1 für eine Umsetzung von τ nach sin τ und wird dann als ein Eingangssignal einer Addierstufe 47 zugeführt. Der andere Eingang der Addierstufe 47 ist an dem Pufferspeicher 45 angeschlossen, dessen Speicherinhalt während der Taktzeit CS dem anderen Eingang der Addierstufe 47, gesteuert durch die Lese/Schreib- und Löschsteuerschaltung 46, zugeführt wird. Das Ausgangssignal der Addierstufe 47 wird im Register 42-1 (R 2) eingespeichert, dessen Inhalt an der Hinterkante des Taktinipulses CS einen Digital-Analogumsetzer 43-1 (D/A) zugeleitet wird, der ausgangsseitig am Filter 44-1 (F) angeschlossen ist.

Die Addiersteuerschaltung 38-1 enthält ein ODER-Glied, dessen beide Eingänge mit den Ausgängen Cl und C2 des Taktgenerators 30-1 verbunden sind. Der Ausgang des ODER-Gliedes 48 ist an einem Eingang eines anderen ODER-Gliedes 49 angeschlossen, das ausgangsseitig mit dem Steuereingang der Addierstufe 34-1 verbunden ist. Liegt an diesem Ausgang eine binäre Eins, d. h. wenn entweder der Taktimpuls Ci oder der Taktimpuls Cl vorhanden ist, dann wird die Addierstufe 34-1 die an ihren beiden Eingängen liegenden Signale zueinander addieren. 1st das Ausgangssignal des ODER-Gliedes 49 eine Null, dann werden die an den beiden Eingängen der Addierstufe 34-1 liegenden Signale voneinander subtrahiert. Ein UND-Glied 50 ist mit einem Eingang an der Datenbitleitung DO und mit zweiten Eingang an dem Taktimpulsausgang C3 des Taktgenerator 30-1 angeschlossen. Wenn das Datenbit DO während dei Taktperiode C'3 eine Eins ist und das UND-Glievl 5C ein Ausgangssignal liefen, das über das ODER-Glied 49 läuft, dann arbeitet die Addierstufe 34 als Addierer. Wenn dagegen das Datenbit DO eine Null ist, was ein negatives Vorzeichen anzeigt, dann wird die Addierstufe in der Weise gesteuert, daß sie eine Subtraktion durchführt Ein dritter Eingang des ODER-Gliedes 49 ist mit dem Ausgang CA des Taktgenerators 30-1 verbunden, und dies hat zur Folge, daß während der Taktzeit CA eine Addition durchgeführt wird. Die Addierstüte 34-1 führt während der

ίο Taktzeiten Cl, C2 und C4, unabhängig von den übrigen Umständen, gesteuert durch die Addiersteuerschaltung 38-1, eine Addition durch. Die Addierstufe 34-1 führt während der Taktzeit C3 eine Addition durch, wenn das D O-Bit positiv ist, und eine Subtraktion, wenn das D O-Bit negativ ist Während der Taktzeit C5 wird immer eine Subtraktion durchgeführt

Der Modulator in Fig.4 ist so aufgebaut, daß er als Vierphasenmodulator arbeitet, wie z. B. die Modems IBM 3872 oder Bell 201 und arbeitet mit einer Codierung von zwei Datenbits/Baud durch die Phasendifferenz zwischen den Bauds,
folgende Tabelle angegeben ist

wie dies durch die

DO	Dl	Phasendifferenz
1	1	+ 45
1	0	+135
0	1	- 45
0	0	-135

Wie bei der zuvor beschriebenen FSK-Modulation bewirken plötzliche Phasensprünge zwischen den einzelnen Schritten in einer DPSK-Modulation modulierte Ausgangssignale, die außerhalb des übertragenen Frequenzbandes übermäßig viele weitere Frequenzen enthalten. Eine merkliche Verringerung in der Bandbreite des Ausgangssignals kann dadurch erreicht werden, daß man die einzelnen Schritte ΔΘ zwischen den Bauds einen allmählichen Übergang darstellen. Eine weitere Reduzierung der Bandbreite läßt sich dadurch erzielen, daß man die Amplitudenmodulation mit der Phasenmodulation kombiniert. Diese Eigenschaften werden mit einer gebräuchlichen Lösung erzielt die ein moduliertes Signal verwendet, das aus zwei phasenmodulierten Trägern besteht, deren Einhüllende moduliert ist. Plötzliche Phasenänderungen treten auf, wenn die Einhüllende eines bestimmten Trägers Null ist. Das äquivalente modulierte Signal hat einen stetigen Phasenübergang und kann in der folgenden Form

geschrieben werden:

L(t) = Ε(τ) cos [ Wet + Bm + Φ(τ)]

wobei:

Wc - die Trägerfrequenz

Bm = ein willkürlich gewählter Phasenwinkel (der hier ohne Bedeutung ist, da die Modulation sich nur mit der Phasendifferenz befaßt)
£(r) = die Einhüllende oder Amplitudenfunktion und '/'(r) = Phasenfunktion

ist und die Phasenänderung zwischen den Bauds beschreibt.

Der normale unmittelbare Lösungsweg zur Erzeugung eines derartigen Leitungssignals erfordert für die Amplitudenmodulation eine digitale Multiplizierschaltung. Dadurch würde jedoch die Komplexität des

Senders wesentlich vergrößert Die Multiplikation kann man dadurch vermeiden, daß man den Phasenwinkel innerhalb des vom Sender ausgehenden Signalzugs genau steuert Dieses Verfahren wird im folgenden beschriebea
Es sei:

wobei:

E(t) COSO(Z) = 1/2 {cos

1(0 = cos [0(Ο+0Θ(γ)] +cos [0(O-eO(r)] wobei:

00(0 ein Phasenwinkel gleich cos~'[l/2£(r)] ist

Die Amplitudenmodulation wird dadurch erzeugt, daß zwei phasenmodulierte sinusförmige Schwingungen erzeugt werden., die um 2Θ0(γ) in der Phase gegeneinander verschoben sind und daß dann deren Vektorsumme, wie im Zusammenhang mit Fig.4 beschrieben, übertragen wird. Die Verarbeitungsperiode für die Leitung wird in fünf Teile unterteilt Während des ersten Teils Cl wird eine laufende Akkumulation über die Interbaudzeit τ durchgeführt Dies ist ähnlich der in bezug auf den FSK-Modulator durchgeführten Akkumulation. Im Falle einer DPSK-Modulation kann τ jedoch überlaufen, da während jeder Baudzeit eine Phasenänderung vorgenommen wird. Wie im Falle der FSK werden die drei höchstwertigen Bits von τ benutzt Somit sind also E(τ) und Φ(γ) durch acht diskrete Werte je Baud bestimmt. Vergleiche die Diagramme von Fig.4A,4Bund4C.

Während der zweiten Periode C2 des Verarbeitunszyklus wird θ(0 um einen Betrag Δθο verändert, der einem Teil der auf die Trägerfrequenz Wet zurückzuführenden Phasenakkumulation entspricht Während der dritten Verarbeitungsperiode C3 wird B(t) um einen Betrag ΔΦ{τ) verändert, wodurch sich ein stufenloser Obergang Φ{τ) in der Phasenänderung über die Baudzeit ergibt. Auch dies läßt sich aus den Diagrammen der F i g. 4A bis 4C erkennen. ΔΦ[τ) wird durch τ und die Größe der vorzunehmenden Phasenänderung bestimmt, die wiederum durch das Datenbit Dl bestimmt ist Das Vorzeichen von ΔΦ{τ) wird durch das Datenbit DO bestimmt, das das Vorzeichen der Addierstufe über die Addiersteuerschaltung 38-1 beeinflußt Während des vierten und fünften Verfahrensschrittes in jedem Zyklus wird der Phasenwinkel Θ0(γ) aus dem Speicher abgerufen. Der jeweils ausgewählte Wert vird durch den Wert von τ und die Größe der Phasenänderung durch das Datenbit D1 bestimmt. Die Größe von 60(r) ist vom Vorzeichen der Änderung unabhängig. Während der vierten Taktzeit C 4 wird die Summe aus θ{ί) und Θ0(γ) berechnet und in einen Amplitudenwert umgesetzt, der im Pufferspeicher 45 eingespeichert wird. Während der fünften Taktzeit C5 wird θ(ι)-ΘΟ{τ) berechnet, in einen Amplitudenwert umgesetzt und anschließend in der Addierstufe 47 zu dem Speicherinhalt des Pufferspeichers 45 hinzuaddiert, so daß am Ende der Taktzeit C5 das zusammengesetzte modulierte Signal cr/eugt wird. Das Ausgangssignal der Addierstufe 47 wird in das Register 42-1 eingegeben und zur geeigneten Zeit durch die Hinterkante des vom Taktgenerator 30-1 kommenden Taktimpulses C5 nach θ(ί) = Wet + θ/π + Φ(τ)

ί und es sei ferner angenommen, daß Ε(τ) auf einen Maximalpegel von 1 beschränkt ist

Dann wird:

+cos [e(0-cos-'£(r)J}

dem Digital-Analogwandler 43-1 durchgelassen. Das Ausgangssigna! des Digital-Analogwandlers 43-1 betätigt das Filter 44-1 impulsmäßig und liefert damit das an die Leitung abzugebende Signal. Das Filter ist ein einfaches ÄC-Filter und entfernt das durch die Erzeugung eines digitalen Signals hervorgerufene Quantisierungsrauschen.

Der Speicherinhalt des Festwertspeichers 3Si ist in F i g. 5 dargestellt Dabei verwendet man ein aus einem Bit bestehendes Leitungssteuerwort, das die beiden Werte 0 und 1 annehmen kann. Zwei Gruppen von Werten sind eingespeichert Jede dieser Gruppen belegt 44 Adressen in dem Speicher. Die erste Gruppe ist /bis /+33 und ist der Modulationsart LCW-=0 zugeordnet Der Auswahlprozeß und die im Adreßgenerator 31-1 erforderlichen logischen Verknüpfungen für jede der Adressen und die dahin abgegebenen Daten sind in der Tabelle bei den einzelnen Adreßplätzen angegeben.

Jede Adresse / enthält einen Wert 778, der für die gewählte Abtastfrequenz bei fortlaufendem Addieren zum Speicherinhalt des Pufferspeichers 36-1 die vom Pufferspeicher 32-1 abgegebenen, im wesentlichen gleiche Abstände voneinander aufweisenden Ausgangssignale, die während einer einzigen Baudzeit dem Adressengenerator 31-1 zugeleitet werden, reduzieren. Der bei der Adresse / liegende Speicherinhalt wird während der Taktzeit C1 jedes Abtastzyklus abgegeben. Der Dateninhalt des Dl-Bits und die vom Pufferspeicher 32-1 kommenden Werte haben keinen Einfluß. Somit zählt während jeder Baudzeit das Register 36-1 um den vorbestimmten Wert 778 aufwärts, der aufgrund der Baudrate der Information und der Abtastfrequenz /5 durch acht unterschiedliche Ausgangssignale aus den drei höherwertigen Bits des Pufferspeichers 32-1 ausgewählt wird, die im wesentlichen gleichförmig über die Baudzeit verteilt sind. Die Adresse /'+ 1 enthält den Wert 46Cder in der in F i g. 4 dargestellten Schaltung die Trägerfrequenz erzeugt, wenn er schrittweise im 6{t)-Reg\sier 37-1 aufaddiert wird. Diese Größe wird während der zweiten Taktzeit Cl geliefert, und wiederum sind dabei der Wert von τ und der Wert des Ül-Bits ohne Einfluß. Der für ΔΘΟ ausgewählte Wert hängt von der Modulations-Trägerfrequenz ab.

Der bei den Speicheradressen /+2 bis /+9 liegende Speicherinhalt enthält die für einen glatten Übergang in acht aufeinanderfolgenden Schritten erforderlichen Werte von Δθ{τ), wobei die Phase entweder nach vorwärts oder nach rückwärts um 135° verschoben wird, wie dies durch das Datenbit DO für die ausgewählte Baudrate und für die Trägerfrequenz durch das Leitungssteuerwort 0 bestimmt ist. Der bestimmte, aus diesen Adressen ausgewählte Wert wird durch die drei höherwertigen, vom Pufferspeicher 32-1 kommenden Bits bestimmt. Diese Bits sind in der Tabelle dargestellt. Einer dieser Werte wird während der dritten Taktzeit C3 jeder Abtastperiode entsprechend dem

Wert von τ im Pufferspeicher 32-1 ausgewählt Die Adressen /+10 bis /+17 enthalten ähnliche Werte für Δθ(τ) für einen glatten Obergang von ±45" und werden auf der gleichen Grundlage und während der gleichen Taktperiode wie die Adressen /+2 bis /+9 ausgewählt Diese Werte werden dann ausgewählt, wenn das D 1-Bit 1 anstelle von 0 ist

Wie bereits dargelegt, sind die Werte von ΘΟ(τ) für den vierten und fünften Zyklus gleich, und damit ist in der Adresse /+18 bis /+25 für eine Phasenänderung von 135" eine einzige Gruppe von Werten für ΘΟ(τ) vorgesehen. Eine weitere Gruppe von Werten für ΘΟ(τ) ist in den Adressen /+26 bis /+33 für eine Phasenänderung von 45°, entsprechend dem Status des Bits D1, vorgesehen. Die eine oder die andere dieser Gruppen von Werten für ΘΟ(τ) wird während der Taktperioden C4 und C5 ausgewählt Welche dieser beiden Gruppen ausgewählt wird, wird durch den im Pufferspeicher 32-1 liegenden Wert von r bestimmt Insbesondere sird dabei die drei höherwertigen, in diesem Pufferspeicher eingespeicherten Bits von Bedeutung. Während der Taktperiode C4 wird der aus dem Speicher 33-1 ausgelesene Wert dem Speicherinhalt des Registers 37-1 hinzuaddiert und nach einer Umsetzung von r nach sin τ im Umsetzer 41-1 im Pufferspeicher 45 abgespeichert Während der Taktperiode CS wird der Wert von Θ0(γ), der aus dem Speicher 33-1 entnommen wurde, vom Speicherinhalt des Registers 37-1 abgezogen, im Umsetzer 411 von τ auf s:n τ umgesetzt und zu diesem Zeitpunkt in der Addierstufe 47 zu dem im Pufferspeicher 45 zuvor abgespeicherten Speicherinhalt hinzuaddiert.

Der Speicher vinthält ein« weite;«; Adressengruppe j bis y+33 für eine zweitt Art eines durch das Leitungssteuerwort 1 gekennzeichnc .en DPSK-Modulators. Diese Werte sind den oben für die Adressen /bis /+33 beschriebenen Werten ähnlich, wobei jedoch die bestimmten, dort abgespeicherten Werte von der Trägerfreuqenz und der Baudrate für den Modulator abhängen. Wenn weitere Modulationsfrequenzen und Baudraten benutzt werden sollen, sind weitere Blocks von Speicheradressen erforderlich, und das Leitungssteuerwort muß entsprechend erweitert werden, damit eindeutig identifizierbar ist, welches Leitungssteuerwort durch den Adressengenerator 31-1 auszuwählen ist Obgleich das Modulationsverfahren anhand einer Vierphasenmodulation beschrieben wurde, so ist es doch auf auf höhere Phasenmodulationsverfahren, wie z. B. ein 8-Phasenmodulationsverfahren dadurch ausdehnbar, daß man entsprechende Funktionen ΔΦ[τ) und ΘΟ(τ·) vorsieht, wie dies dem Fachmann ohne weiteres klar ist.

In manchen Fällen, wenn niedrige Übertragungsgeschwindigkeiten benutzt oder wo weniger strenge Anforderungen an die Reduzierung der außerhalb der zu übertragenden Signale liegenden Signalfrequenzen gestellt werden, kann die hier beschriebene und dargestellte Amplitudenmodulation entfallen. Dies kann dadurch erreicht werden, daß man die während der Taktzeiten C4 und C5 durchgeführten Verarbeitungsschritte wegläßt. In diesem Fall wären die Schaltungsteile, die auf die Umsetzung r nach sin τ im Umsetzer 41-1 folgen, mit denen auf den Umsetzer 41 in Fig. 2 folgenden Schaltungsteilen identisch.

Ferner kann die in Fig. 4 gezeigte und hier beschriebene Ausführungsform dieser Schaltung auch nur /ur Durchführung einer Amplitudenmodulation benutzt werden. Das läßt sich dadurch erreichen, daß man den während der Taktzeit C3 durchgeführten Verarbeitungsschritt wegläßt Dabei würde die Addition der Phasenkomponenten ΔΦ(τ) weggelassen. In diesem Fall sind keine konstruktiven Änderungen erforderlich, ϊ es ist lediglich die Taktzeit C3 und der dabei durchgeführte Verarbeitungsschritt zu unterdrücken.

Der in F i g. 6 dargestellte Modulator ist besonders für eine Mehrfrequenzmodulation aufgebaut und geeignet wie sie beispielsweise in der Fernsprechtechnik t 'ύ der

w Mehrfrequenzsignalgabe bzw. bei der Mehrtonsteuerung benutzt wird. Bei dieser Form der Signalgabe werden zur Darstellung einer Information paarweise ausgewählte Frequenzen gleichzeitig übertragen. Hat man beispielsweise vier Frequenzen A und vier Frequenzen B zur Verfügung und wird jeweils eine Frequenz A und eine Frequenz B gleichzeitig übertragen, so stehen 16 unterschiedliche Frequenzpaare für die Datenübertragung zur Verfugung. Damit kann man beispielsweise zehn Ziffern und sechs Steuerzeichen

-" übertragen.

Der Modulator ist dabei im allgemeinen so aufgebaut wie die bisher beschriebenen Modulatoren. Vier parallele Datenbits sind zur Kennzeichnung von zwei Tönen oder Frequenzen erforderlich, wobei je einer

2ϊ dieser Töne oder Frequenzen aus einer Vierergruppe und ein anderer dieser Töne oder eine andere Frequenz aus einer zweiten Vierergruppe ausgewählt wird. Diese sind in der Zeichnung mit DO bis D 3 bezeichnet und werden unmittelbar dem Adreßgenerator 31-2 zugelei-

sn tet Ein Taktgenerator 30-2 liefert eine Abtastfrequenz fs mit den zwei Phasen Cl und C 2. Die Phase Cl belegt dabei die erste Hälfte der Taktperiode, und die Phase C2 belegt die zweite Hälfte der Taktperiode des Taktgenerators 30-2 Diese beiden Signale werden dem

r> Adreßgenerator 31-2 zugeleitet, der entsprechend den zugeführten Eingangssignalen eine Adresse für einen Zugriff zu der im Festwertspeicher 33-2 eingespeicherten Phaseninformation erzeugt Der Festwertspeicher 33-2 enthält zwei Gruppen von Werten Δθί und ΔΘ2,

·"> die einzelne Phasenschritte darsteilen und ähnlich aufgebaut sind, wie dies bei den zuvor beschriebenen Modulatoren angegeben war. Der ausgewählte Wert von ζΐθ bestimmt daher die Frequenz des durch den Modulator zu erzeugenden Tons oder der zu erzeugen-

■>'> den Frequenz.

Der Speicherinhalt des Festwertspeichers 33-2 ist in Tabellform in F i g. 7 gezeigt. An den Adreßplätzen /bis /+15 bestehen die Auswahlsignale aus einem Leitungssteuerwort den Datenbits DO bis D 3 und den beiden Phasen Cl und C2 des Taktsignals. Die acht Adressen / bis /+7 sind den beiden Frequenzgruppen A und B zugeordnet, die je aus vier unterschiedlichen Frequenzen bestehen, während die Adressen /+8 bis /+ 15 einer anderen Gruppe von Frequenzen zugeordnet sind.

" Diese Gruppen werden dadurch ausgewählt, daß das Leitungssteuerwort entweder 0 oder 1 ist. Die Datenbits DO und D 1 bestimmen die zu erzeugende /4-Frequenz. Die Erzeugung der /l-Frequenz findet während der ersten Hälfte der Taktperiode statt, die dadurch

"° angezeigt ist, daß Cl positiv und CO negativ ist. Die Erzeugung der B-Frequenz wird während der zweiten Hälfte der Taktperiode durchgeführt. Dies ist aus der Tabelle ersichtlich.

Die bestimmte Konfiguration der DO- und Dl-Bits

¹^ während einen der vier Werte von Δθ\ aus, und die Konfiguration der D2- und D3-Bits wählt einen der vier Werte von ΔΘ2 aus, wobei die Auswahl aus den Adressen /bis /+7 auf der Grundlage des Leitungssteu-

23

erwortes aus der ΔβΙ-Qnippe über den Taktimpuls C1 und aus der 482-Gruppe über den Taktimpuls C2 durchgeführt wird. Wie bereits erwähnt, sind die an den Speicherplätzen /+8 bis /+15 gespeicherten Daten gleichartig aufgebaut, nur daß dort andere Werte ί eingespeichert sind. Die Auswahlsignale sind mit Ausnahme des Leitungssteuerwortes praktisch gleich.

Der durch den Ausgang des Adressengenerators 31-2 angesteuerte Speicherinhalt des Festwertspeichers 33-2 wird einem Eingang einer Addierstufe 34-2 zugeleitet ι ο Die Addierstuie 34-2 arbeitet in diesem Modulator immer als Addierstufe, da in der Addiersteuerschaltung 38-2 die beiden Taktimpulse einem ODER-Glied 52 zugeführt werden, das ausgangseitig mit einem der beiden Eingänge eines UND-Gliedes 53 verbunden ist π Der andere Eingang des UND-Gliedes 53 ist an einer positiven Spannungsquelle angeschlossen, so daß dadurch immer eine logische Eins dargestellt ist, da die Taktimpiilse Cl und C2 in miteinander abwechselnden Halbzyklen des Taktgenerators 30-2 positiv sind. Die Addier-Steuerschaltung 38-2 soll dabei im wesentlichen eine Verträglichkeit mit den anderen bereits offenbarten Ausführungsformen des Modulators herste'ien.

Das Ausgangssignal der Addierstufe 34-2 wird, gesteuert durch eine Lese/Schreibsteuerschaltang 35-2, die auf die Taktimpulse Cl und C2 anspricht, selektiv einem von zwei Registern 36-2 oder 37-2, zugeleitet Wenn der Taktimpuls C1 ankommt, wird das Register 36-2 am Ausgang der Addierstufe 34-2 angeschlossen, und wenn der Taktimpuls C2 ankommt, wird das w Register 37-2 mit dem Ausgang der Addierslufe 34-2 verbunden. Die Ausgangsleitungen der Register 36-2 und 37-2 sind mit dem zweiten Eingang der Addierstufe 34-2 verbunden und werden in der gleichen Weise durch die Lese/Schreibsteuerung 35-2 gesteuert, wie der Ji Eingang der Addierstufe 34-2. Somit wird also während des ersten Taktzyklus der durch die zuvor beschriebenen Eingangssignale ausgewählte Wert von Δθί zu dem Speicherinhalt des Registers 36-2 hinzuaddiert und erneut im Register 36-1 eingespeichert Während des to zweiten Halbzyklus der Taktperiode wird, wie zuvor beschrieben, ΔΘ2 zu dem Speicherinhalt des Registers 37-2 hinzuaddiert.

Das Ausgangssignal der Addierstufe 34-2 wird einem Umsetzer 41-2 für eine Umsetzung von θ nach sin θ ■*"> zugeleitet, die ähnlich aufgenaut ist wie die bereits beschrieben Schaltungen. Das Arsgangssignal des Umsetzers 41-2 wird einem Register 45-1 zugeleitet, das wiederum durch die Lese/Schreibsteuerung 46-1 entsprechend den Taktsignalen Cl und C2 gesteuert wird. Während des Taktimpulses C1 wird das Ausgangssignal des Umsetzers 41-2 in das Register 45-1 eingegeben. Während des Taktimpuls C2 wird der zuvor im Register 45-1 eingegebene Speicherinhalt einem Eingang der Addierstufe 47-1 zugeführt Der andere 5 Eingang der Addier stufe 47-1 ist mit dem Umsetzer 41-2 verbunden, so daß in der Addierstufe 47-1 die Summe der beiden an den beiden Eingängen liegenden Werte gebildet wird. Der Ausgang der Addierstufe 47-1 ist mit einem anderen Register 42-2 verbunden, dessen Ausgangssignal durch die Hinterflanke des Taktimpulses C2 nach einem Digital^Analogwandler 43^2 durchgeschaltet wird, der ausgangsseitig an einem einfachen /?C-Filter 44-2 angeschlossen ist.

Der im Zusammenhang mit Fig.6 beschriebene *⁵ Modulator ist für die Erzeugung von Mehrfrequenzsignalen oder Mehrtcnsignalen einsetzbar, die für die Datenübertragung oder für die Selbstwahl im Fernsprechverkehr anwendbar sind. Diese Übertragungsarten haben ausreichend niedrige Übertragungsgeschwindigkeiten, so daß es dabei nicht erforderlich ist, wie bei den zuvor beschriebenen Modulatoren eine Reduzierung der Bandbreite durchzuführen. Falls höhere Übertragungsgeschwindigkeiten erforderlich sind, kann das im Zusammenhang mit Fig.2 beschriebene Verfahren benutzt werden. Aus jeder der beiden Gruppen wird einer der vier Töne erzeugt, wobei eine Datengruppe aus vier Bits besteht Die Verarbeitungsperiode wird in zwei Segmente Cl und C2 unterteilt Während des Segments Cl wählen die Bits DO und D1 einen von vier Werten von ΔΘ aus dem Speicher aus, wobei der Wert von ΔΘ die Frequenz des zu erzeugenden Tones bestimmt Der Wert des Tones 1, B\(t) wird im Register 36-2 eingespeichert, während jedes Taktzeitintervalls Cl erhöht und in einen Amplitudenwert sin Bl(t) umgesetzt und im Pufferregister 45-1 eingespeichert Während des Zeitabschnitts C2 wird die Phase des zweiten Tones Q2(t) um einen Wert ΔΘ erhöht der durch die eingangsseitig zugeführten Bits D 2 und D 3 bestimmt wird ,At Amplitude des zweiten Tones sin62('i/ weiche im Register 37-2 eingespeichert ist, wird zur Erzeugung des nächsten zu übertragenden, aus zwei Tönen bestehenden Signals, am Ende des Zeitabschnittes C2 zum Inhalt des Pufferregisters 45-t hinzuaddiert

F i g. 8 zeigt einen Mehrleistungs-Mehrbetriebsarten-Modulator mit einer eingangsseitig angeschlossenen Multiplexschaltung 60, an der η Mehrdraht-Eingangsleitungen oder Kabel L 1 bis Ln angeschlossen sind. Die Ausgänge der Multiplexschaltung 60 sind über ein ODER-Glied 61 mit einem Mehrbetriebsarten-Modulator 62 verbunden, in dem die von jeder der π Leitungen kommenden Signale nacheinander, je nach den Erfordernissen der jeweiligen Leitung, moduliert werden können. Die vom Mehrbetriebsarten-Modulator 62 kommenden Signale werden einer zweiten Multiplexschaltung 63 zugeführt, die die modulierten Signale über einzelne ÄC-Filter 64-1 bis 64-/7 auf die entsprechenden Ausgangsleitungen 1 bis η verteilt Die Filter 64-1 bis 64-/7 sind identisch aufgenaut und sind einfache ÄC-Filter, die iediglich die Aufgabe haben, das bei der Digital-Analogumsetzung erzeugte Quantisierungsrauschen auszusieben. Ein Haupttaktgenerator 35 liefert die Steuersignale für die Multiplexschaltungen 60 und 63 und für den Mehrbetriebsarten-Modulator 62. Ferner liefert der Haupttaktgenerator 35 Steuersignale an einen Leitungssteuerwortspeicher 66, der seinerseits wiederum Signale an den Mehrbetriebsarten-Modulator 62 und an den Haupttaktgenerator 65 abgibt Die MultiplexschaltungeTi 60 und 63 arbeiten, gesteuert durch den Haupttaktgenerator 65, miteinander synchron, so daß die Eingangsleitungen 1 bis π nacheinander üL er den Mehrbetriebsarten-Modulator 62 mit den entsprechenden Ausgangsleitungen 1 bis η verbunden werden. Der Leitungssteuerwort-Speicher 6€> enthält η Adressen, deren jede einer der Eingangsleitungen L1 bis Ln zugeordnet ist und bei welcher ein Leitungssteuerwort gespeichert ist, das genau die für diese Leitung erforderliche Modulation angibt Das heißt, welche Art von Modulator und welche besondere Art dieses Modulators zu diesem Zeitpunkt für diese Leitung in Betrieb genommen werden soll. Das Leitungssteuerwort kann entsprechend den sich ändernden Anforderungen a,i die· Modulation auf jeder Leitung geändert werden. Das läßt sich entweder von Hand oder automatisch durchführen, wie dies aus der nachfolgen-

den lleschreibung offenbar wird.

Der Haupttaktgenerator 65 und der Leitungssteuerwort-Speicher 66 sind in F i g. 9 im einzelnen dargestellt. Diese beiden Schaltungen liefern alle Steuersignale für die Multiplexschaltungen 60 und 63 und für den Mehrbetriebsartenmodulator 62.

Ein Taktgenerator 67 liefert eine Frequenz nfs, wobei fs die Abtastfrequenz je Leitung und π die Anzahl der abzutastenden Leitungen darstellt, Mit Ausnahme der tatsächlich verwendeten Frequenz ist dieser Taktgenerator ähnlich aufgebaut wie der Taktgenerator 30-1 in F i g. 4 und liefert während jeder Taktperiode die fünf in Fi p. 9 dargestellten Ausgangssignale. Das erste Ausgangssignal ist während des ersten Viertels der Taktperiode positiv und für den Rest der Periode negativ. Das zweite Ausgangssignal ist nur während des zweiten Viertels der Taktperiode positiv. Das dritte Ausgangssignal ist nur während des dritten Viertels der Taktperiuiie positiv, und die vierten und fünften Ausgangssignale sind während der ersten bzw. zweiten Hälfte des vierten Viertels der Taktperiode positiv. Das Ausgangssignal 1 des Taktgenerators 67 wird einem Binärzählcr 68 zugeführt, der bis η zählt und dann wieder von vorne anfängt, so daß der Zählerstand während jeder Periode des Taktgenerators 67 um einen Zählschritt weitergeschaltet wird. Das Ausgangssignal des Binärzählers 68 wird einem Decodierer 69 zugeleitet, der Entsperrsignale für die Multiplexschaltungen 60 und 63 abgibt, da die Ausgangssignale des Decodierers 69 sequentiell oder nacheinander je eine der π Leitungen kennzeichnen. Die Ausgangssignale des Binärzählers 68 werden außerdem über Torschallungen 70 Verriegelungschaltungen 71 zugeleitet, die eine Binärdarstellung zur Kennzeichnung der Leitungen liefern. Das Ausgangssignal der Verriegelungsschaltungen 71 wird unmittelbar dem Mehrbetriebsartenmodulator 62 zugeleitet, und die Verwendung dieses Ausgangssignals wird noch beschrieben.

Weiterhin werden die Ausgangssignale des Binärzählers 68 als Adressen für den Zugriff für den Leitungssteuerwort-Speicher 72 benutzt. Jedesmal, wenn der Binärzähler 68 auf einen neuen Wert weiterschaltet, wird ein neues Wort aus dem Leitungssteuerwort-Speicher 72 ausgelesen und auf die Datenausgangsleitung 73 gegeben. Der Leitungssteuerwort-Speicher 72 weist außerdem eine Dateineingangsleitung und Schreibsteuerschaltungen auf, wodurch die Leitungssteuerworte je nach Bedarf oder Wunsch von einer äußeren Quelle aus eingespeichert werden können, die beispielsweise eine Datenverarbeitungsanlage (CPU) 74 sein kann. Außderdem kann die CPU auch die Daten liefern, die über die Leitungen L 1 bis Ln übertragen werden sollen. Andererseits können die Leitungssteuerworte auch von einer örtlich zugeordneten, an der Datenübertragungsleitung und den Schreib-Steuerschaltungen angeschlossenen Endstelle eingegeben werden, so daß nur die Angabe der Adressenplätze und der darin zu speichernden Daten geliefert werden müssen.

Das vom Leitungssteuerwort-Speicher 72 an die Datenausgangsleitung 73 abgegebene Datenausgangssignal wird einem Decodierer 75 zugeleitet, der dementsprechend eines von drei Ausgangssignalen abgibt das die Modulationsart kennzeichnet Die Ausgänge sind mit MTi, MT2 und MT3 bezeichnet Die Ausgänge MTi bis MT3 sind mit dem Mehrbetriebsarten-Modulator 62 verbunden, wie dies im Zusammenhang mit der Beschreibung von Fig. 10 deutlich wird. Die Datenausgangsleitung 73 ist auch an dem Mehrbetriebsarten-Modulator 62 angeschlossen, und die Verwendung dieser Signale wird noch im Zusammenhang mit Fig. 10 beschrieben. Der Ausgang ■5 MTX des Decodierers 75 ist mit den beiden UND-Gliedern 76-1 und 76-2 verbunden. Der Ausgang MT2 ist mit den beiden UND-Gliedern 77-1 und 77-2 verbunden, und der Ausgang MT3 ist mit fünf UND-Gliedern 78-1 bis 78-5 verbunden. Die UND-Glieder 78-1 bis 78-5 sind an den Ausgängen 1 bis 5 des Taktgenerators 76 angeschlossen und liefern fünf aufeinanderfolgende Ausgangssignale, wenn das decodierte Leitungssteuerwort als Modulationsart eine differntielle Phasenumtastung für diese Leitung anzeigt. Die Ausgänge der

'5 UND-Glieder 78-1 bis 78-5 sind dabei mit A, B, C. D I unf D 2 bezeichnet. Diese Impulse werden im nachfolgenden Teil der Beschreibung als Taktimpulse betrachtet, die während einer einzigen Abtastperiode für die Verarbeitung in der Schaltung gemäß Fig. 10 auftreten, die ein Blockschaltbild eines Mehrbetriebsarten-Modulators 62 zeigt. Diese Signale werden dem Modulator 62 an den durch die entsprechenden Buchstaben gekennzeichneten Eingängen zugeführt. Die Ausgänge I und 2 des Taktgenerators 67 sind mit einem ODER-Glied 79 verbunden, das ausgangsseitig an den UND-Gliedern 76 und 77-1 angeschlossen ist. Die Ausgänge 3, 4 und 5 des Taktgene.-ators 67 sind mit einem ODER Glied 80 verbunder das ausgangsseitig mit den UND-Gliedern 76-2 und 77-2 verbunden ist. Die UN D-Glieder 77-1 und 77-2 liefern die Ausgangssignale A 1 bzw. B 1, wenn als Modulation FSK angefordert ist, während die UND-Glieder 76-1 und 76-2 die Ausgangssignale A 2 und B 2 abgeben, wenn Mehrfrequenzmodulation gefordert ist. Die von diesen beiden UND-Gliedern abgegebenen Taktsignale können aus den in F i g. 9 unterhalb des Taktgenerators 67 dargestellten Impulsdiagrammen entnommen werden.

Die Taktimpulse A 1 und ß 1 belegen die erste und zweite Hälfte der Abtastperiode und sind für eine

«ο FSK-Modulation vorgesehen. Die Taktimpulse A 2 und 02 belegen die erste und zweite Hälf'e einer Abtastperiode und sind vorgesehen, wenn für eine vorgegebene Leitung eine Mehrfrequenzmodulation stattfinden soll. Die Taktimpulse A, B,C,D\ und D 2 sind für DPSK-Modulation vorgesehen, wenn diese Modulationsart für eine vorgegebene Leitung angefordert ist und sind in ihrer Taktgabe während einer einzigen Taktperiode mit den unterhalb des Taktgenerators 67 dargestellten impulsen identisch.

so Der Mehrbetriebsarten-Modulator in Fig. 10 ist in vielen Punkten dem in F i g. 4 gezeigten DPSK-Mo^uIator ähnlich. Hier werden jedoch drei voneinander unabhängige Adressengenerator benutzt, die ähnlich aufgebaut sind wie die zuvor beschriebene und drei Addiersteuerschaltungen sowie der Auswahl dienende Torschaltungen, die durch die Signale MTI bis MTZ in F i g. 9 gesteuert werden.

Der in drei Abschnitte unterteilte Adressengenerator 80 weist einen ersten Abschnitt 80-1 für die Erzeugung von Adressen auf, die auf Eingangsdaten für die Auswahl von Signalen aus dem Speicher basieren, der für die Erzeugung von Mehrfrequenztonpaaren einsetzbar ist Ein Abschnitt 80-2 dient der Adressenerzeugung für die Auswahl der Daten zur Erzeugung einer differentiellen Phasenumtastung, und der Abschnitt 80-3 eignet sich für die Erzeugung von Adressen für den Zugriff von Daten, die sich für die Erzeugung von frequenzumgetasteten Signalen eignet Dieser Adres-

sengenerator ist über vier Eingangsleitungen mit dem ODER-Glied 61 verbunden. Diese Abschnitte sind außerdem auch mit den vom Haupttaktgenerator 65 kommenden, die Taktsignale A 1, B 1, A 2, 52, A, B, C₁ DX und Dl führenden Leitungen verbunden, sowie über die Datenausgangsleitung 73 mit dem Leitungssteuerwortspeicher 72 zur Aufnahme der Leitungssteuerworte und mit einem Register 32-2, das ähnlich aufgebaut ist wie das zuvor im Zusammenhang mit Fig. 2 und 4 beschriebene Register, das noch im einzelnen erläutert werden wird. Der Abschnitt 80-1 kann etwa so aufgebaut sein wie der Adressengenerator 31-2 in Fig. 6, der Abschnitt 80-2 kann mit dem Adressengenerator 31-1 in F i g. 4 identisch sein, und der Abschnitt 80-3 kann mit dem in Fig. 2 gezeigten Adressengenerator 31 identisch sein. Die Ausgangsleitungen der Abschnitte 80-1 bis 80-3 sind über UND-Glieder 81-1 bis 81-3 mit dem Steuereingang eines 1 ostwertspeichers 82 verbunden, der alle in den Festwertspeichern Si, Jj-l und 3J-2 der F i g. 2 bzw. 4 λ> bzw. 6 eingespeicherten Information enthält.

Die aus drei Abschnitten bestehende Addiersteuerschaltung 83 liefert die Addiersteuerung für die drei Modulationsarten und enthält einen ersten Abschnitt 83-1 für die Addiersteuerung der differentiellen Phasensprungmodulation, einen zweiten Abschnitt für die Addiersteuerung für die Frequenzumtastungsmodulation und einen dritten Abschnitt 83-3 für die Addiersteuerung für die Mehrfrequenzmodulation. Die Eingangsleitungen für diese drei Abschnitte sind mit den ^o entsprechenden Eingangsleitungen der entsprechenden Addiersteuerschaltungen in Fig. 2, 4 und 6 identisch. Jeder dieser Abschnitte ist über einen Schalter 84, der durch die entsprechenden, vom Decodierer 75 kommenden Ausgangsleitungen MTI bis MT3 gesteuert wird, mit dem Steuereingang einer Addierstufe 34-3 verbunden, die ähnlich aufgebaut ist wie in den zuvor beschriebenen Figuren dargestellten Addierstufen 34-1 und 34-2.

Der Festwertspeicher ist ausgangsseitig mit einem Eingang der Addierstufe 34-3 verbunden. Der Ausgang der Addierstufe 34-3 ist mit einer Dateneingangsleitung eines Speichers 85 für wahlfreien Zugriff verbunden, und die Ausgangsleitung dieses Speichers 85 ist an dem anderen Eingang der Addierstufe 34-3 und an einem Pufferspeicher 32-2, der in gleicher Weise aufgebaut ist wie die in F i g. 2 bzw. 4 dargestellten Pufferspeicher 32 und 32-1, angeschlossen. Der Speicher 85 enthält zwei Adressenplätze für jede der η Leitungen, die durch den Mehrleitungs-Mehrfrequenzmodulator bedient werden. Die Auswahl dieser Adressen wird durch einen Adressengenerator und eine Lese/Schreibsteuerschaltung 35-3 gesteuert, die auf das von den Verriegelungsschaltungen 71 kommende LC-Ausgangssignal und auf die vom Haupttaktgenerator kommenden Taktsignale A\,B\,A2,B2,A,B,QD\ und D 2 ansprechen.

Wenn beispielsweise der Mehrleitungs- und Mehrbetriebsarten-Modulator vier Leitungen bedienen soll, dann wird das Ausgangssignal des Binärzählers 68 auf zwei Leitungen auftreten und kann entsprechend der zu bedienenden Leitung die Werte 00, 10, 01 und 11 annehmen. Diese beiden Leitungen, d. h. die auf ihnen liegenden Werte können als die höherwertigen Bits der Adresse des Speichers 85 benutzt werden. Die niedrigwertigen Bits der Adresse werden als eine « Funktion der Taktsignal A1 und A 2 ausgewählt werden, wobei A ein niedrigwertiges Bit 0 und die anderen Taktimpulse ein niedrigwertiges Bit 1 darstellen. Während der Taktzeiten D1 und D 2 wird nur eine Leseoperation durchgeführt. Das Ausgangssignal des Speichers 85 liegt nicht nur an dem anderen Eingang der Addierstufe 34-3, sondern wird auch einem Pufferspeicher 32-2 zugeführt, der während der Taktimpulszeiten A und A 1 geladen wird. Die drei höherwertigen, vom Pufferspeicher 32-2 kommenden Bits, werden den Adreßgeneratoren 80-2 und 80-3 zugeleitet und haben dort die gleiche Funktion wie in den im Zusammenhang mit F i g. 2 und F i g. 4 beschriebenen Adreßgeneratoren. Das Ausgangssignal der Addierstufe 34-3 wird einem Umsetzer 41-3 für eine Umsetzung von θ nach sin θ zugeleitet, der entsprechend den übrigen Umsetzern für eine Umsetzung von θ nach sin θ aufgebaut ist. Der Rest der Schaltung ist funktional ähnlich aufgebaut wie in F i g. 4 und enthält ein Register 45-2, das am Ausgang des Umsetzers 41-3 angeschlossen ist, dessen Ausgangssignal unter Steuerung einer Lese/Schreib- und Löschsteuerschaltung 46-2 aufnimmt und einer zweiten Addiersiufe 47-2 ein Eingangssignal lieici i, die außerdem am Ausgang des Umsetzers 41-3 angeschlossen ist. Ein Register 42-3 ist mit der Addierstufe 47-2 verbunden und liefert bei Auftastung ein Signal an einen Digital-Analogwandler 43-3. Die Lese/Schreib- und Löschsteuerschaltung 46-2 arbeitet in Abhängigkeit von den Taktimpulsen A, AX, A 2, B 2, DX und Dl. Während der Taktimpulse A und A 1 wird das Register gelöscht, so daß die Addierstufe 47-2 das Ausgangssignal des Umsetzers 41-3 ohne Änderung unmittelbar nach dem Register 42-3 durchschaltet, da in diesen Fällen die durch die Addierstufe 47-2 durchgeführte Funktion weder benötigt, noch erwünscht ist. Während der Taktimpulszeiten Dl und A 2 wird der Speicherinhalt des Umsetzers 41-3 in das Register 45-2 eingelesen, und während der Taktimpulse D 2 und B 2 wird der Speicherinhalt des Registers 45-2 an die Addierstufe 47-2 übertragen und dort zu dem dann verfügbaren Speicherinhalt des Umsetzers 41-3 hinzuaddiert. Das Ausgangssignal des Digital-Analogwandlers 43-3 wird dem Eingang der Multiplexschaltung 63 in F i g. 8, gesteuert durch die Taktsignale des Haupttaktgenerators 65 in F i g. 8 zugeleitet und über einfache KC-Filter 64-1 bis 64-Λ auf die entsprechende Ausgangsleitung 1 bis η verteilt.

Die drei in Fig. 10 ausgeführten Modulationsverfahren sind mit den im Zusammenhang mit den F i g. 2, 4 und 6 beschriebenen Modulationsverfahren identisch. Der einzige Unterschied besteht darin, daß der Adreßgenerator 80 für den Zugriff zum Festwertspeicher 82 in der Weise erweitert ist, daß alle die verschiedenen Modulationsarten enthalten sind, daß der Taktgenerator dahingehend erweitert ist, daß er alle Taktsignale liefert, und die Addiersteuerschaltung 83 dahingehend erweitert ist, daß sie drei verschiedene Arten von Addiersteuersignalen liefert, und daß schließlich der Schalter 84 vorgesehen ist, der die entsprechenden Addiersteuersignale durchschaltet, wie dies durch die vom Haupttaktgenerator 65 kommenden Signale angezeigt ist Die einzige, noch erwähnenswerte Erweiterung ist der Ausbau des Speichers 85 in der Weise, daß für jede der durch den Mehrleitungs-Mehrbetriebsartenmodulator bedienten Leitungen zwei Adreßabschnitte vorgesehen sind. Da für jede Leitung nur zwei Adreßabschnitte vorzusehen sind, ist der Speicher 85 ein Allzweckspeicher und die einzigen zur Auswahl der richtigen Adresse erforderlichen Signale sind die vom Haupttaktgenerator 65 kommenden Signale, die die gerade bediente Leitung kennzeichnen

sowie diejenigen Taktsignale, die für die Steuerung der Funktion des Speichers 85 erforderlich sind. Die übrigen Schaltungen sind, wie bereits erwähnt, mit den in F i g. 4 und 6 gezeigten Schaltungen identisch. Für das im Zusammenhang mit Fig. 2 beschriebene Modulationsverfahren sind die Addierstufe 47-2, das Register 45-2 und die Lese/Schreib- und Löschsteuerung 46-2 nicht erforderlich, "nd das obenerwähnte Rückstellsignal bewirkt, daß diese Schaltungen dann abgeschaltet werden, wenn eine Frequenzumtastung durchgeführt wird, in diesen Fällen wird also eine Null in das Register 45-2 eingespeichert, und durch die Addition einer Null

zu den von dem Umsetzer 45-3 gelieferten digitalen Signalen läßt dir 'e nach dem Register 42-3 unverändert durchlaufen.

Es ist offensichtlich, daß diese Schaltung eine wesentliche Kostenersparnis ergibt, da eine Erweiterung auf 16 oder mehr Leitungen lediglich einige kleinere zusätzliche Erweiterungen im Festwertspeicher 82 zur Speicherung der Faktoren der verschiedenen Modulationsarten erfordert sowie eine Erweiterung des Speichers 85 zur Aufnahme der zwei, für jede zu bedienende Leitung erforderlichen Register.

Hierzu 10 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Mehrbetriebsartenmodulator mit verringerter Bandbreite für digitale Frequenzumtastung und/ oder differentielle Phasenumtastung zur Modulation von seriell binär codierten Datensignalen und Umwandlung in entsprechende Analogsignale, mit einem Festwertspeicher, in dem die Frequenz- oder Phasensprünge als Schrittwerte gespeichert sind, einer damit verbundenen taktgesteuerten digitalen Addierstufe mit in einem Rückkopplungsweg liegenden Pufferspeicher, einer nachfolgenden Umsetzerschaltung, zum Umsetzen eines Frequenz- oder Phasenwertes in die codierte Sinusfunktion, einem Digital-Analog-Umsetzer und einem Filter, dadurch gekennzeichnet, daß der vorgesehene Taktgenerator (z. B. 30) für die Abgabe einer Anzahl von Taktimpulsen (z. B. C\ bis Cj) während jeder Abtastperiode ausgelegt ist, daß dem Festwertspeicher (33) ein taktgestcuertei Adressengcncrator (31) zur Ansteuerung von in dem Festwertspeicher (33) eingespeicherten Teilschrittwerten für die Frequenzänderung (Δτ, Δθ{τ) oder Phasenänderung (/1Φ(τ), Θ0(γ) vorgeschaltet ist, der wiederum über ein in den Rückkopplungsweg df r Addierschaltung (34) eingeschaltetes erstes und zweites Register (36, 37) und den Pufferspeicher (32) ansteuerbar ist, und daß dabei eine Steuerschaltung (Lese/Schreibsteuerung (35) vorgesehen ist, die in Abhängigkeit von den Taktimpuls jn das erste Register (36) oder das zweite Register (37) zwischen ^em Ausgang und dem Eingang der Addierstufe (34) einschaltet, daß ferner eine ebenfalls taktgesteue-te Addiersteuerung (38) an der Addierstufe (34) angeschlossen ist und, abhängig von den vom Taktgenerator (30) zugeführten Taktimpulsen bestimmt, ob in der Addierstufe (34) eine Addition oder Subtraktion von Teilschrittwerten durchzuführen ist, und daß zwischen Umsetzerstufe (41) und Digital/Analogwandler (43) ein ebenfalls taktgesteuertes Register (42) eingeschaltet ist.

2. Modulator nach Anspruch 1, dadurch gekennzeichnet, daß die im Speicher (33) eingespeicherten Teilschrittwerte Einzelschritte eines praktisch kontinuierlichen Übergangs in η Schritten innerhalb einer Baud-Zeit von einer ersten Frequenz auf eine zweite Frequenz bzw. von einer ersten Phase nach einer zweiten Phase oder umgekehrt darstellen.

3. Modulator nach Anspruch 1 und 2, dadurch gekennzeichnet, daQ für η der Wert 8 gewählt wird.

4. Modulator nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß der Speicher (33) für unterschiedliche Übertragungsgeschwindigkeiten und Modulationsfrequenzen für jede Übertragungsgeschwindigkeit und für jede Modulationsfrequenz einen ersten numerischen Wert zur Darstellung eines Bruchteils einer Baud-Zeit (τ) der seriell binär codierten Daten und eine Anzahl von zweiten numerischen, verschiedene Frequenzschritte bzw. Phasenschritte darstellenden Werten gespeichert halt, und daß zur Definition der einzelnen Ubertragungsgeschwindigkeiten und Frequenzen Leitungssteuerworte (LCW) vorgesehen sind, die die Auswahl der jeweils einer Übertragungsgeschwinclipkeil bzw. eines der Teilschrittwerte im Speicher (3J) steuern.

5. Modulator nach Anspruch I. dadurch gekenn

zeichnet, daß für die differentietle Phasensprungmodulation (DPSK) eines seriell binär codierten Datensignals durch Erzeugung eines Analogsignals, dessen Phase sich als eine Funktion der seriell binär codierten Daten ändert, im Speicher (33-1) ein erster, einen Bruchteil der Baudzeit der binär codierten Daten darstellender Teilschrittwert und ein zweiter, dem Phaseninkrement einer Trägerwelle entsprechender zweiter Wert und eine Gruppe von π numerischen Werten für jeden möglichen Phasensprung für eine Codierung der Trägerwelle mit den Daten eingespeichert sind, wobei jeder der π numerischen Werte einem vorbestimmten Phasenverlauf folgt, daß weiterhin der Pufferspeicher (32-1) mit dem ersten Taktimpuls während jeder Taktperiode dem Speicherinhalt des ersten Registers (36-1) entsprechende Signale abgibt,

daß zudem die Steuerschaltung (Lese/Schreibsteuerung 35-1) in Abhängigkeit von dem ersten, zweiten und dritten Taktimpuls das erste Register (36-1) unter Steuerung durch den ersten Taktimpuls und das zweite Register (37-1) in Abhängigkeit vom zweiten und dritten Taktimpuls zwischen Ausgang und Eingang der Addierstufe (34-1) einschaltet,
daß weiterhin die Addiersteuerung (38-1) in Abhängigkeit von den D&iensignalen und den Taktimpulsen ein Steuersignal für die Addierstufe liefert, das bei Auftreten des erster, und zweiten Taktimpulses den zweiten numerischen Wert abruft und damit den im zweiten Register (37-1) abgespeicherten Wert gemäß diesem aufgerufenen numerischen Wert ändert und der während jeder Taktperiode, gesteuert durch den dritten Taktimpuls, ein drittes Adreßsignal zum Abrufen eines der η numerischen Werte als Funktion des zu modulierenden Signals und des durch den Pufferspeicher gelieferten Signals erzeugt, um das in dem zweiten Register (37-1) gespeicherte Signal als Funktion »-"ss aufgerufenen Wertes und des Ausgangssignals der Addiersteuerung (38-1) zu ändern.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der erste Teilschrittwert wesentlich kleiner ist als der numerische Wert der Taktfrequenz und bei Akkumulation in dem ersten Register (36-1) während jeder Baud-Zeit η im wesentlichen gleiche Abstände voneinander aufweisender Ausgangssignale abgibt.

7. Modulator nach Anspruch 5, dadurch gekennzeichnet, daß der Speicher (33-1) für unterschiedliche Übertragungsgeschwindigkeiten und Trägerfrequenzen für jede Übertragungsgeschwindigkeit und für jede Trägerfrequenz einen ersten, einen Bruchteil einer Baud-Zeit der seriell binär codierten Daten und einen zweiten, einem Phaseninkrement der Trägerwelle entsprechenden Wert sowie eine Gruppe von η numerischen Werten für jeden möglichen Phasenübergang für eine Modulation der Trägerwelle mit den codierten Daten gespeichert hält und daß zur Definition der einzelnen Übertragungsgeschwindigkeit und Trägerfrequenzen Leitungssteuerworte (LCW) vorgesehen sind, die die Auswahl der jeweils einer Übertragungsgeschwindigkeit bzw. Trägerfrequenz zugeordneten numerischen Werte im Speicher (33-1) steuern.

8. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet,

daß zusätzlich für jeden möglichen Phasemprung η

diskrete numerische Ampütudenwerte abgespeichert werden, die jeweils einen Phasenwinkel in bezug auf die Phasenlage der phasenmodulierten Trägerwelle darstellen,

daß der Taktgenerator (30-1) während einander ausschließender Teile einer Taktperiode fünf Taktimpuise (Q-Cs) liefert, wobei die Steuerschaltung (35-1) in Abhängigkeit von diesen Taktimpulsen das erste Register (36-1) in Abhängigkeit vom ersten Taktimpuls zwischen Ausgang und Eingang der Addierstufe und in Abhängigkeit vom zweiten und dritten Taktimpuls das zweite Register (37-1) zwischen Ausgang und Eingang der Addierstufe (34-1) einschaltet sowie in Abhängigkeit vom vierten und fünften Taktimpuls das zweite Register (37-1) am Eingang der Addierstufe anschließt,
daß ferner die Addiersteuerung (38-1) in Abhängigkeit von den Datensignalen und den Taktimpulsen ein Steuersignal für die Addierstufe (34-1) liefert, die bei Auftreten des ersten, zweiten und vierten Taktimpulses in der Addierstufe eine Addition durchführt und dann, wenn das Vorzeichen des Datensignals positiv ist, unter Steuerung Jurch den Taktimpuls eine Addition, zu allen anderen Zeiten aber eine Subtraktion durchführt, daß der Adressengenerator auf alle fünf Taktimpulse anspricht und zusätzlich während der Taktperiode, gesteuert durch den vierten Taktimpuls, ein viertes Adressensignal für einen Zugriff zu einem der π numerischen Amplitudenwerte als eine Funktion des zu modulierenden Signals und des von dem Speicher (33-1) gelieferten Signals liefert und dann am Ausgang der Addierstufe (34-1) die Summe aus dem aufgerufenen Signal und dem Speicherinhalt des zweiten Registers (37-1) bildet, daß der Adressengenerator während jeder Taktperiode bei jedem fünften Taktimpuls ein fünftes Adressensignal für einen Zugriff zu einem der η numerischen Amplitudenwerte als Funktion des zu modulierenden Signals und des vom Speicher (33-1) geliefertt.il Signals liefert und am Ausgang der Addierstufe (34-1) die Differenz zwischen dem im zweiten Register (37-1) gespeicherten Wert und dem aufgerufenen numerischen Wert auftritt,
daß an dem Umsetzer ausgangsseitig eine zweite Addierstufe (47) angeschlossen und
daß ein durch den vierten und fünften Taktimpuls gesteuerter Pufferspeicher (45) eingangsseitig an dem Umsetzer (41-1) angeschlossen ist, während des vierten Taktimpulses das umgesetzte Ausgangssignal speichert und dieses während des fünften Taktimpulses an die zweite Addierstufe abgibt, und daß schließlich das taktgesteuerte Register als durch den letzten Teil des fünften Taktimpulses betätigte Torschaltung (42-1) angeschlossen ist, die dieses Ausgangssignal nach einem Digital-Analogwandter durchschaltet.