DE2533463A1 - Schaltungsanordnung zur synchronisierung von oszillatoren eines digitalfernmeldenetzes, insbesondere durch oszillatoren eines weiteren fernmeldenetzes - Google Patents

Description

Schaltungsanordnung zur Synchronisierung von Oszillatoren eines Digital-Fernmeldenetzes, insbesondere durch Oszillatoren eines weiteren HernmeIdenetzes.

In Digital-PernmeIdenetzen, insbesondere PCM-Zeitmultiplex-Fernraeldenetzen, mit in dessen Netzknoten vorgesehenen Taktoszillatoren stellt sich unter anderem die Aufgabe, Bitfrequenzunterschiede zwischen auf verschiedenen zu einem Netzknoten hinführenden Digital-Fernine Ideleitungen, d.h. aus verschiedenen Richtungen, übertragenen Signalen auszugleichen; ein solcher Ausgleich ist neben anderem Voraussetzung für ein .einwandfreies Durchschalten von FernmeIdeverbindungen in denFernmeldevermittlungsstellen eines solchen Digiial-Fernmeldenetzes. Für einen solchen Ausgleich von Bitfrequenzunterschieden sind verschiedene lösungsprinzipien bekannt (siehe Proc.IEE, 113 (1966)9? 1420...1428, 1421 j Informationen Fernsprech-Vermittlungstechnik 5 (1969)1, 48...59, 51 ; NTF 42(1972),297...310): Beim Asynchronverfahren (Heterochronverfahren) weist jede PCH-Zeitmultipiex-Vennittlungssteile eines PCM-Zeitnmltiplex-Fernmeldenetses einen eigenen unabhängigen Taktgenerator auf, und jede Empfangs-Zeitmultiplexleitung mündet in einen sogenannten Vollspeicher, dessen Speicherkapazität der Anzahl cer Bits je Pulsrahmen entspricht und in dem die empfangenen Binärworte solange festgehalten werden, bis sie in den Pulsrahmen der betreffenden PCM-Zeitmultiplex-Vermittlungsstelle passen (der Vollspeicher bewirkt dabei zugleich einen sogenannten Rahmenausgleich) .
Beim Quasisynchronverfahren (Blindbit-Verfahren) weisen die

VPA 9/610/4055 Spr/Kel

ORiQiNAL INSPECTED

609884/0249

PCM-Zeitmultiplex-Vermittlungssteilen eines PCM-Zeitmultiplex-Fernmeldenetzes eigene unabhängige Taktgeneratoren auf, doch wird die Informationsbitfrequenz, d.h. die mittlere Anzahl von Informationen tragenden Bits pro Sekunde, für alle PCM-Zeitmultiplex-Vermittlungsstellen des ganzen PCM-Zeitmultiplex-Fernmeldenetzes gleich gemacht, indem der Unterschied zwischen den Bittaktfrequenzen der einzelnen PCM-Zeitmultiplex-Vermittlungsstellen und der einheitlichen Informationsbitfrequenz durch die Einfügung von informationslosen Bits, sogenannten Blindbits, ausgeglichen wird.

Beim Servosynchronverfahren (Homochronverfahren, Master-Slave-Verfahren) bestimmt ein zentraler Taktgenerator die Bitfrequenz der einzelnen PCM-Zeitmultiplex-Yermittlungsstellen eines PCM-Zeitmultiplex-Fernmeldenetzes.

Beim Autosynchronverfahren schließlich weisen die einzelnen PCM-Zeitmultiplex-Vermittlungsstellen individuelle Taktgeneratoren auf, die jedoch nicht unabhängig voneinander sind, sondern sich gegenseitig synchronisieren, beispielsweise nach dem sogenannten Phasenmittelungsprinzip:

Hierzu werden bekanntlich in den einzelnen Neizknoten (Vermittlungsstellen oder auch Streckenregeneratoren) eines PCM-Zeitmultiplex-FernmeIdenetzes den dort ankommenden Zeitmultiplexleitungen leitungsindividuelle Phasendiskriminatoren zugeordnet, die eingangsseitig jeweils mit einer dem jeweiligen Leitungsbittakt entsprechenden Impulsfolge sowie mit einer dem Amtsbittakt des betreffenden Netzknotens entsprechenden Impulsfolge beaufschlagt werden und deren der jeweiligen Phasenverschiebung zwischen dem jeweiligen Leitungstakt und dem Amtstakt entsprechende Ausgangssignale über ein summen- oder mittelwertbildendes Glied zusammengefaßt das Regelsignal zur Frequenzregelung des Amtstaktoszillators bilden.(Solche Phasenverschiebungen können dabei durch unterschiedliche Taktfrequenzen der in den einzelnen Netzknoten des Fernmeldenetzes vorgesehenen Taktoszillatoren und/oder durch Änderungen von Leitungslaufzeiten verursacht

VPA 9/610/4055 - 3 -

809884/0249

werden). In diesem Zusammenhang ist es bekannt.(s.ECJ 49(1966)11« 165), als dem jeweiligen Leitungsbittakt "bzw. dem Amt sb it takt entsprechende Impulsfolge jeweils eine Impulsfolge zu benutzen, deren Impuls folgefrequenz ein Wenigfaches (Subnultiple) der Bittaktfrequenz darstellt. Dies kann in der Weise geschehen (s.ITTZ 23(1970)5, 257...261), daß in den einzelnen Vermittlungsstellen eines PCM-Zeitmultiplex-Fernmeldenetzes von den ,jeweils ankommenden PCM-Zeitmultiplex-Leitungen mit Hilfe von sogenannten Taktextraktoren oder Schwungradschaltungen (eine Schwungradschaltung ist z.B. aus Pig.5 der US-PS 3 483 330 bekannt) aus den empfangenen PCM-Signalen die Leitungsbittakte der einzelnen ankommenden PCM-Zeitmultiplex-Leitungen gewonnen werden, deren Phasenverschiebungen gegenüber dem Amtsbittakt der betreffenden Vermittlungsstelle die Regelung des diesen Amtsbittakt liefernden Taktoszillators bewirken sollen, und daß Leitungsbittakt und Amtsbittakt zwei - die Prequenauntersetzung vorzugsweise um 180 gegeneinander versetzt beginnenden (Referenzphasenneubildung) - Taktfrequenzuntersetzern zugeführt werden, zwischen deren Ausgangsimpulsfolgen dann ein Phasenvergleich mit Hilfe eines leitungsindividuellen Phasendiskriminators in Form einer bistabilen Kippschaltung vorgenommen wird. Der Gleichstrommittelwert des Ausgangssignales dieser Kippstufe ist (in einer periodischen Punktion) proportional der Phasendifferenz und damit proportional dem Integral einer Frequenzdifferenz, nämlich der Differenz von Leitungstaktfrequenz und Amtstaktfrequenz. Die Ausgangssignale aller leitungsindividueller Kippschaltungen werden über (im allgemeinen gleiche) Widerstände zur Mittelwertbildung addiert und über ein RC-Glied geglättet. Die Kondensatorspannung kann dann über eine Kapazitätsdiode die Taktfrequenz des Amtstaktoszillators nachziehen. Die Rückstellflanke des Anitstaktf requenzunt ersetzers wirkt jeweils auf d ei beiden Kippschaltungsfeldern zugeordneten sogenannten Zähleingang der einzelnen Kippschaltungen; fällt ein Leitungstakt aus,

VPA 9/610/4055 - 4 -

809804/0249

so läuft die zugehörige Kippschaltung als Zähler mit einem Impuls-Pause-Verhältnis von 1:1, was zu einer Regelspannung führt, die einer 'Übereinstimmung von Leitungstaktfrequenz und Amtstaktfrequenz entspricht.

Es können auch mehrere der obengenannten Lösungeprinzipien zugleich Anwendung finden; so ist es bekannt (s.NTF 42(1972), S.306 und 307; DT-PS 1 766 477 = VPA 68/2479), daß in den einzelnen Netzebenen eines mehreren Netzebenen umfesenden Fernmeldenetzes bzw. in den einzelnen Netzen eines mehrere Netze umfassenden Fernmeldenetzwerkes eine gegenseitige Synchronisierung der Taktoszillatoren nach dem Autosynchron-Verfahren vorherrscht, während zwischen den Netzebenen bzw. zwischen den einzelnen Fernmeldenet zen über mehrere Zuleitungen eine gerichtete Synchronisierung nach dem Servosynchron-Verfahren vorgesehen ist.

Zur Ermittlung der Phasendifferenzen können auch Diskriminatoren verwendet werden (vergi; DT-AS 1 949 417 = VPA 69/2951), die jeweils zwei Eingänge undjeinen Ausgang besitzende Verknüpfungsschaltungen aufweisen, deren jede mit dem einen Eingang an den Ausgang des jeweiligen Leitungstaktfrequenzuntersetzers und mit dem anderen Eingang an den Ausgang des Amtstaktfrequenz-Untersetzers angeschlossen ist und deren Ausgangssignale über eine Summier- und Mittelwertschaltung zusammengefaßt werden.

Die Arbeitskennlinie bekannter Phasendiskriminatoren, d.h. die Abhängigkeit der Ausgangssignale in Abhängigkeit von den Phasendifferenzen der eingangsseitig zugeführten Impulsfolgen, sind im allgemeinen innerhalb eines 2r- bzw. ±tr-Bereiches monoton wachsende, in 2ττ periodische Funktionen; durch die angegebene Festlegung der Impulsfolgefrequenz der dem jeweiligen Leitungsbittakt bzw. dem Amtsbittakt entsprechenden, der eigentlichen Phasendifferenz^ermittlung unterworfenen Impulsfolgen dahingehend, daß ihre Impulsfolgefrequenz ein Wenigfaches der Bittaktfrequenz darstellt, wird angestrebt

VPA 9/610/4055 - 5 -

609884/0249

(s. auch ECJ 49(1966)11, 168), daß sowohl durch die gegebenen Frequenztoleranzen der in den ^etzknoten (Vermittlungsstellen oder auch Streckenregeneratoren) des Zeitmultiplex-Fernmeldenetzes vorhandenen Taktoszillatoren verursachte Phasendifferenz jeweils zwischen Leitungstakt und Amtstakt als auch durch die zu erwartenden lauf Zeitschwankungen auf den die ITetzknoten untereinander verbindenden Zeitmultiplexleitungen des Zeitmultiplex-Fernineldenetzes verursachte Phasendifferenzen in dem laufenden Frequenzregelungsvorgang erfaßt werden, ohne daß der Diskriminatorarbeitspunkt seinen originären 2rr-(bzv;. iT-)Arbeitsbereich verlassen müßte.

Indessen ist ein Auswandern des Diskriminatorarbeitspunktes aus dem originären 2ττ-( bzw. I^-Tr-) B er eich hinaus aufgrund besonderer Umstände nie ganz auszuschließen; es kann dazu z.B. aufgrund einer hinreichend großen Differenz der Amtstaktfrequenzen des Amtstaktossillators eines ^etzicnotens eines Digital-FernmeIdenetzes und eines ihn von außen her fremdsynchronisierenden, beispielsweise in einem Netzknoten eines übergeordneten Fernmeldenetzes liegenden Oszillators oder auch eines neu hinzugeschalteter Hetzknoten ein und desselben Digital-Fernmeldenetzes kommen. In einem solchen Fall führt eine Diskriminator- bzw. Frequenzregelungs-Arbeitskennlinie mit periodischem Verlauf zu einer Verlängerung der Einschwingzeit, in der die Synchronisierung erreicht wird, sowie zu einer Verkleinerung des Fangbereichs.

Eine Herabsetzung solcher Einflüsse wird bei einer bekannten Schaltungsanordnung zum Uachregeln der Frequenz eines Oszillators, dessen Frequenz in Abhängigkeit von einer Gleichspannung innerhalb bestimmer Grenzen verändert werden kann, auf eine von außen zugeführte Frequenz, wobei die von außen zügeführte Frequenz und die von dem Oszillator abgegebene Frequenz einer Phasenvergleichsschaltung zugeführt sind,

VPA 9/61Ο/4Ο55 - 6 -

80988470249

die anhand eines Phasenvegleichs eine der Frequenzdifferenz im wesentlichen proportionale Gleichspannung abgibt, die über einen Tiefpaß dem Oszillator zum Zwecke der Frequenzveränderung zugeführt wird, dadurch angestrebt, daß ein zusätzlicher Schaltungszweig vorgesehen ist, der bei Erreichen ■ eines Extremwertes deipon der Phasenvergleichsschaltung abgegebenen Spannung diesen Extremwert solange festhält und dem Oszillator zuführt, bis dieser in ssiner Frequenz soweit nachgeregelt ist, daß die von der Phasenvergleichsschaltung abgegebene Spannung unter ihren Extremwert sinkt (siehe DT-OS 1 804 813). Dabei ist als Phasenvergleichsschaltung eine bistabile Kippschaltung vorgesehen, die abhängig davon, ob der jeweils an ihr eintreffende Impuls zu der von außen zugeführten oder zu dar von dem Oszillator abgegebenen Impulsreihe gehört, zwei unterschiedliche Spannungen abgibt, und es sind weitere bistabile Kippstufen vorgesehen, die UND-Schaltungen, über welche die Impulse der Phasenvergleichsschaltung zugeführt werden, derart steuern, daß sie beim Auftreten einer vorgegebenen Phasendifferenz zwischen den Impulsen die Impulse nicht durchlassen; zwei Laufzeitglieder, deren Laufzeit einer Impulsbreite entspricht, sind derart vorgesehen, daß wechselweise eine Sperrung oder Öffnung weiterer UND-Schaltungen in Abhängigkeit von der Phasendifferenz zwischen den Impulsen und/oder verzögerten Impulsen jeweils der einen und den Impulsen und/oder verzögerten Impulsen jeweils der anderen Impulsreihe erfolgt, wobei die Ausgänge der weiteren UND-Schaltungen mit je einem Eingang der weiteren bistabilen Kippstufen verbunden sind. Diese bekannte Schaltungsanordnung vermag indessen zum einen nicht mehr zu ihrem originären iU-Arbeitsbereich zurückaufinden, wenn die Phasendifferenz einmal einen Betrag von 3ττ überschritten hat; zum anderen wird sie durch die jeweilige Dimensionierung der Laufzeitglieder auf eine bestimmte Breite der Taktimpulse beschränkt, was zumindest bei langen Leitungen zusätzliche Pulsformer voraussetzt.

VPA 9/610/4055 -7-

809884/0249

Eine andere "bekannte Schaltungsanordnung (s.Herold: "Synchronisation digitaler Fernmeldenetze durch Phasenmittelung mit Stellgrößenübertragung", Dissertation TU München 31.1./2.3.1972, S.112) mit einer solchen "beiderseites eines Linearbereiches einen Konstanfbereich aufweisenden, als quasilinear bezeichneten Diskriminator-Arbeitskennlinie weist außer dem eigentlichen, durch eine "bistabile Kippschaltung gegebenen Phasendiskriminator eine zusätzliche PhasenvergMchsschaltung auf, die bei einer Überschreitung der Schwellen +ττ, +3ττ, +5Tr,..., —"xr, -3v, -5'K₅... jeweils einen positiven bzw. negativen Impuls abgibt, wobei die Anzahl der Impulse in einem Digital-Analog-Wandler in eine entsprechende Spannung umgesetzt wird, die im Einschaltzeitpunkt gleich Null ist, nach einer bestimmten Anzahl von positiven Impulsen eine bestimmte positive Größe hat und erst nach derselben Anzahl negativer Impulse wieder zu KuIl wird (entsprechendes gilt füijnegative Impulse); diese Spannung wird zwei Schwellwert schaltung en zugeführt, die bei ihrem Ansprechen den einen bzw, den anderen Eingang der bistabilen Kippschaltung sperren, so daß deren Au^gangssignal auf einem seiner beiden Ausgangswerte liegen bleibt. Diese bekannte Schaltungsanordnung vermeidet die Mangel der zuvor erwähnten bekannten Schaltungsanordnung·, sie macht aber von einer Analogtechnik Gebrauch, die einerseits mit einem Digital-Analog-Wandler einen entsprechenden Aufwand erfordert und andererseits mit den Schwellwertgliedern entsprechende Ungenauigkeiten mit sich bringt, die auf der stets endlichen Breite der Ansprechschwellen beruhen.

Die Erfindung zeigt nun einen Weg, die im vorstehenden aufgezeigten Mangel bekannter Schaltungsanordnungen zu vermeiden und ohne Anwendung einer Analogtechnik zur Synchronisierung von Oszillatoren eines Digital-Fernmeldenetzes, insbesondere PCM-Zeitmultiplexfernmeldenetzes, mit in dessen Netzknoten vorgesehenen, sich gegenseitig synchronisierenden Amtstaktoszillatoren eine beiderseits eines Linearbereiches einen

VPA 9/610/4055 - 8 -

609884/0249

Konstanfbereich aufweisende Phasendiskriminator-bzw. Frequenzregelungskennlinie zu erzielen, bei der stets wieder auf den Linearbereich zurückgefunden wird.

Die Erfindung betrifft eine Schaltungsanordnung zur Synchronisierung von Oszillatoren eines Digital-Fernmeldenetzes, insbesondere PCM-Zeitmultiplexfernmeldenetzes, mit in dessen Netzknoten vorgesehenen, sich gegenseitig synchronisierenden Amtstaktoszillatoren,

wobei in jedem Netzknoten den Leitungstakten der im Netzknoten ankommenden Digital-Fernmeldeleitungen nach Maßgabe eines Taktfrequenzuntersetzungsfaktors entsprechende Impulsfolgen sowie eine dem Amtstakt nach Maßgabe des Taktfrequenzuntersetzungsfaktors entsprechende Impulsfolge gebildet werden, wobei in mit den Digital-Fernmeldeleitungen verbundenen, durch' Verknüpfungsschaltungen gebildeten leitungsindividuellen Phasendiskrirninatoren die Phasendifferenzen jeweils zwischen der dem jeweiligen Leitungsfcakt entsprechenden Impulsfolge und der dem Amtstakt entsprechenden Impulsfolge ermittelt werden und wobei aus den dabei erhaltenen Phasendifferenzsignalen ggf. unter Zusammenfassung über ein summen- oder mittelwertbildendes Glied ein Frequenzregelungssignal zur Frequenzregelung des Amtstaktoszillators gebildet wird,

insbesondere durch Oszillatoren einespeiteren Fernmeldenetzes; diese Schaltungsanordnung ist erfindungsgemäß dadurch gekennzeichnet, daß zur Erzielung einer beiderseits eines Linearbereiches einen Konstantbereich aufweisenden Phasendiskriminator- bzw. FrequenzregeLungskennlinie jedes Überschreiten bzw. Unterschreiten einer ±n2v-Stufe (mit n=0,1,2,3,...»N) der Phasendifferenz zwischen der Leitungstakt-Impulsfolge und der Amtstakt-Impulsfolge in einer ein Zählvolumen±N aufweisenden Zähleinrichtung digital gezählt wird und der den Phasendiskriminator bildenden Verknüpfungsschaltung bei einem das aus der Zählung des Unterschreitens von +n2ir-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der

VPA 9/610/4-055 ■ - 9 -

609884/0240

Zählung des Überschreitens von +n2rr-Stuf en über einen gesonderten Steuereingang ein die Verknüpfungsschaltung in dem einer Phasendifferenz von +2rr entsprechenden Ausgangszustand festhaltendes Steuersignal und beijeinem das aus der Zählung des Überschreitens von -n2rr-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Unterschreitens von -n?r-Stufen über einen gesonderten Steuereingang ein die Verknüpfungsschaltung in dem einer Phasendifferenz von -2tt entsprechenden Ausgangszustand festhaltendes Steuersignal zugeführt wird.

Die Erfindung,die insbesondere bei der Synchronisierung von Oszillatoren eines Digital-Pernmeldenetzes, insbesondere PCM-Zeitmultiplexfernmeldenetzes, mit in dessen Netzknoten vorgesehenen, sich gegenseitig synchronisierenden Amtstaktoszillatoren durch Oszillatoren eines ggf. übergeordneten weiteren Pernmeldenetzes Anwendung finden kann, das ggf. auch nur aus einem einzigen Netz knoten oder auch nur einem einzigen Oszillator bestehen kann, bringt den Vorteil mit sich, ohne den Aufwand und die Ungenauigkeiten einer Analogtechnik bei einer aus dem Linearbereich der Diskriminatorkennlinie herausführenden Phasendifferenz das maximale bzw. minimale Linearbereich-Diskriminatorausgangssignal konstant beibehalten und bei rückläufiger Phasendifferenz auctiWieder zu dem originären Linearbereich zurückfinden zu können und damit die angestrebte Verkürzung von Synchronisierungs-Einschwingvorgängen und Vergrößerung des Fangbereiches bei stets definierter Lage des Diskriminatorarbeitspunktes unter Verwendung von Digital-Schaltmitteln zu gewährleisten, was auch die Möglichkeit einer Integration dieser Schaltraittel eröffnet. Die dabei vorgesehene digitale Zählung von ±n2Tr-Siafen der Phasendifferenz bringt außerdem den Vorteil einer selbst bei einem Impuls-Pause-Verhältnis, das nicht gleich 1:1 ist, relativ einfachen Peststeilbarkeit solcher Phasendifferenzstufen sowie den weiteren Vorteil mit sich,

VPA 9/610/4055 - 10 -

SÜ9884/0249

ohne weiteres an der Mitte des einen Phasendifferenz-Betrag von 4rr überdeckenden Linearbereiches der Diskriminatorkennlinie, d.h. bei mittlerem Frequenzregelungssignal, von der Phasendifferenz 0 und an den Enden des Linearbereichs der Diskriminatorkennlinie, d.h. bei minimalem bzw. maximalem Frequenzregelungssignal, von Phasendifferenzen ±2tr ausgehen zu können.

Hierzu kann die Erfindung eine weitere Ausgestaltung dahingehend erfahren, daß Amtstaktimpulsfolge und Leitungstaktimpulsfolge jeweils einem Taktfrequenzuntersetzer mit einem Frequenzuntersetzungsverhältnis 1:4 zugeführt werden und daß eine mit den Taktfrequenzuntersetzern verbundene Vergleichseinrichtung eine Koinzidenz des Endes bzw. des Anfangs der einzelnen Amts- oder LeitungstaktImpulsperioden von jeweils vier aufeinanderfojjsnden Amts- bzw. Leitungstaktimpulsperioden mit dem Anfang bzw. Ende einer jeweils vierten Leitungs- bzw. Amtstaktimpulsperiode feststellt und dabei an einem Zählimpuls ausgang einen ein Überschreiten bzw. ein Unterschreiten einer n2w-Stufe anzeigenden Zählirapuls erzeugt, der der Zähleinrichtung zugeführt wird. In v/eiterer Ausgestaltung der Erfindung kann die Vergleichseinrichtung den genannten Taktimpulsperioden entsprechend mit den Taktfrenuenzuntersetzern verbundene Verknüpfungsglieder aufweisen, die paarweise zusammengefaßt zu zwei mit der Amt staktimpulsfolge jeweils rückgestellten 1-Bit-Speichern führen, an die jeweils zwei vomAmtstaktfrequenzuntersetzer her abwechselnd jeweils für die Dauer einer Amtstaktimpulsperiode entriegelte Verknüpfungsglieder angeschlossen sind, die jeweils mit dem entsprechenden, dem jeweils anderen 1-Bit-Speicher nachgeschalteten Verknüpfungsglied zu einem Paar zusammengefaßt zu einem Ausgang für das Überschreiten einer n2ir-Stufe anzeigende Zählimpulse bzw. zu einem Ausgang für das Unterschreiten einer n2Tr-Stufe anzeigende Zählimpulse führt. Die Zähleinrichtung kann in weiterer Ausgestaltung der Erfindung als Vorwärts-Rückwärtszähler ausgebildet

VPA 9/610/4055 - 11 -

609884/0249

sein, der bei dem einen Betriebszustand eines nach Erreichen des Zähler-Null-Zustandes umgeschalteten 1-Bit-^Speichers durch dem Überschreiten einer +n2n--Stufe entsprechende Zählimpulse in Vorwärtsrichtung und durch dem Unterschreiten einer +n2tf-Stufe entsprechende Zählimpulse in Kückwärtsrichtung gesteuert wird und bei dem anderen Betriebszustand des 1-Bit-Speichers durch dem Unterschreiten einer -n2fr-Stufe entsprechende Zählimpulse in Vorwärtsrichtung und durch dem Überschreiten einer ~n2ir-Stufe entsprechende Zählimpulse in Rückwärtsrichtung gesteuert wird; dabei kann eine Impulsunterdrückungsschaltung jeweils nach Erreichen des Zähler-Null-Zustandes den nächstfolgenden gleichsinnigen Zählimpuls unterdrücken.

Anhand der Zeichnungen sei die Erfindung näher erläutert.

Dabei zeigt

Fig.1 eine Diskriminatorkennlinie einer Schaltungsanordnung gemäß der Erfindung sowie zugehörige Signalverläufe; Pig.2 zeigt ein Ausführungsbeispiel für eine Schaltungsanordnung gemäß der Erfindung.

Fig.3 zeigt Signalverlaufe dieser Schaltungsanordnung.

Die Zeichnung Fig.1 verdeutlicht in ihrem oberen Teil den prinzipiellen Verlauf der gewünschten Diskriminator-Arbeitskennlinie, d.h. das (nach einer Glättung) erhaltene Ausgangssignal s in Abhängigkeit von der Phasendifferenz^ zweier eingangsseitiger Taktimpulsfolgen. Die Arbeitskennlinie weist einen von Λ^=-2τ bis 2s^=+2r reichenden sogenannten Linearbereich auf, in welchem das Ausgangssignal s linear von der Phasendifferenz X^ abhängt oder zumindest mit ihr monoton wächst; beiderseits des Linearbereiches weist die Arbeitskennlinie einen sogenannten Konstantbereich auf, in welchem das Ausgangssignal s konstant auf einem Wert +U bzw. -U verbleibt. Darunter ist in Zeile f-, eine erste Takt impulsfolge

VPA 9/610/4055 - 12 -

609884/0249

dargestellt, die im folgenden als Leitungstakt-Impulsfolge bezeichnet wird, und in Zeile f eine zweite Taktimpulsfolge, die im folgenden als Amtstakt-Impulsfolge bezeichnet wird. In Zeile d ist in Abhängigkeit von der Zeit ein der jeweiligen Phasendifferenz zwischen der Leitungstakt-Impuüsfolge und der Amtstakt-Impulsfolge entsprechendes Digitalsignal d dargestellt, wie man es bei der eigentlichen Phasendifferenzermittlung in einer Schaltungsanordnung gemäß der Erfindung erhält; in Zeile e ist (durchgehend gezeichnet) ein diesem Digitalsignal d entsprechendes, symmetrisch zur Nullinie verlaufendes Phasendifferenzsignal e in Abhängigkeit von der Zeit dargestellt. Nach Glättung dieses Phasendifferenzsignals e erhält man das der Diskriminator-Arbeitskennlinie entsprechende Ausgangssignal (gestrichelt gezeichnet). Im übrigen wird auf die Zeichnung Pig.1 bei der Erläuterung der Zeichnung Pig.2 noch zurückgekommen werden.

Die Zeichnung Fig.2 zeigt schematisch in einem zum Verständnis der Erfindung hinreichenden Umfange ein Ausführungsbeispiel einer gemäß der Erfindung arbeitenden Synchronisierungsschaltung. Diese z.B. in einer Vermittlungsstelle eines weitere Vermittlungsstellen umfassenden PCM-Zeitmultiplex-Pernmeldenetzes enthaltene Synchronisierungsschaltung weist einen Amtstaktoszillator Q auf, der nach dem Phasenmittelungsprinzip durch entsprechende Oszillatoren solcher genannter weiterer Vermittlungsstellen über von diesen weiteren Vermittlungsstellen herführende Zeitmultiplexleitungen autosynchronisiert sein möge. Soweit eine solche Synchronisierung unter Verwendung von leitungsindividuellen Phasendiskriminatoren mit einer Diskrirainat_orkennlinie, die zu einem der Phasendifferenz zwischen dem jeweiligen Leitungstakt und dem Amtstakt in einer periodischen Punktion proportionalen Frequenzregä-ungssignal führt, vor sich geht, ist dies in der Zeichnung Pig.2 nicht besonders dargestellt, da dies prinzipiell (z.B. aus der DT-AS 1 591 593 (VPA 67/3106), aus NTZ 21(1968)9, 533, Bild 2, und 534, Bild 3, aus NTZ 23(1970)5,

VPA 9/610/4055 - 13 -

609884/0249

257, Bild 1, aus OT-PS 2 149 911 (VPA 71/6187), aus DT-PS 2 247 666 (VPA 72/6180) sowie aus LU-PS 71 166 (VPA 74/6074)) bekannt ist und zum Verständnis der Erfindung auch nicht erforderlich ist. In der in der Zeichnung Pig.2 dargestellten Schaltungsanordnung wird demgegenüber davon ausgegangen, daß der Amtstaktoszillator 0 von einer herführenden Zeitmultiplexleitung L her nicht nach Maßgabe einer periodisch sich wiederholenden linearen Diskriminator- bzw. Frequenzregelungs-Kennlinie zu synchronisieren ist, sondern nach Maßgabe einer Diskriminator- bzw. Frequenzregelungs-Kennlinie, die beiderseits eines Linearbereiches einen Konstantbereich aufweist:

Von der ggf. der eigentlichen Nachrichten signalübertragung dienenden ankommenden Zeitmultiplexleifcung L her wird der Leitungstakt mit Hilfe eines Taktextraktors S abgenommen. Ein solcher Taktextraktor kann einen Taktgenerator sowie einen ihn regelnden Phasendiskriminator aufweisen, der die auf der ankommenden Zeitmultiplexleitung auftret enden Signalelemente "L" mit dem Generatortakt sowie mit dem invertierten Generatortakt UND-verknüpft und mit den Verknüpfungssignalen eine Aufladung bzw. eine Entladung eines Kondensators steuert, von dem her dann der Taktgenerator in seiner Taktphase auf die mittlere Phasenlage der empfangenen POM-Signalelemente nachgeregelt wird. Über eine mit dem Aiisgang des Taktextraktors S verbundene Leitung f., wird die Leitungstakt-Impulsfolge (f^ in Fig.1) einem Taktfrequenzuntersetzer ZL1, ZL2 mit einem Prequenzuntersetzungsverhältnis 1:4 zugeführt; in entsprechender Weise wird über eine mit dem Ausgang des Amtstaktoszillators 0 verbundene Leitung f die Amtstakt-Impulsfolge (f in Pig.1) einem Taktfrequenzuntersetzer Z01, Z02 mit dem gleichen Prequenzuntersetzungsverhältnis 1:4 zugeführt.

Ein Phasendiskriminator PD, der zwei über eLn drittes NAND-Glied C zusammengefaßte NAND-Glieder A und B aufweist, gibt, wenn man zunächst von einer Wirkung ihm an besonderen Steuereingängen o, u etwa zugeführter besonderer Steuersignale absieht,

9/610/4055 609884/0249

an seinem Ausgang d ein der jeweiligen Phasendifferenz zwischen der Leitungstakt-Impulsfolge und der Amtstakt-Impulsfolge entsprechendes Digitalsignal ab, wie es in Fig.1 und Fig.3 jewels in Zeile d dargestellt ist. Mit Hilfe eines nachfolgenden Impulsformers. Uv kann dieses Digitalsignal d in ein entsprechendes, symmetrisch zur Nullinie verlaufendes Phasendifferenzsignal (e in Fig.1) umgesetzt werden, das dann (ggf. mit weiteren Phasendifferenzsignalen über eine Summier- und Mittelwertschaltung zusammengefaßt) einem Tiefpaßfilter TP zugeführt wird; das auf der Ausgangsleitung s des Tiefpaßfilters TP auftretende Ausgangssignal (gestrichelt in Fig.ie) bildet das dem Steuereingang des in seiner Frequenz zu regelnden Amtstaktoszillators zuzuführende Frequenzregelungssignal.

Mit den Taktfrequenzuntersetzern Z01, Z02; ZL2 ist eine Vergleichseinrichtung GK verbunden, die eine Koinzidenz des Endes bzw. des Anfanges der einzelnen Amtstaktimpulsperioden von jeweils vier aufefoanderfolgenden Amt3taktimpulsperioden mit dem Anfang bzw. Ende einer jeweils vierten Leitungstaktimpulsperiode feststellt und dabei an einem Zählimpulsausgang g, k einen ein Überschreiten bzw. ein Urterschreiten einer n2v-Stufe erzeigenden Zählimpuls erzeugt, der einer Zähleinrichtung BZ, VZ zugeführt wird. Die Vergleichseinrichtung GfK weist dabei_eingangsseitig den einzelnen AmtstaktImpulsperioden von jeweils vier aufeinanderfolgenden AmtstaktImpulsperioden entsprechend direkt mit dem Antstaktfrequenzuntersetzer Z01, Z02 und einer von jeweils vier aufeinanderfolgenden Leitungstaktimpulsperioden entsprechend über ein UND-Glied L2 mit dem L'eitungstaktfrequenzuntersetzer ZL1, ZL2 verbundene NAND-Verknüpfungsglieder L201, L202, L203, L204 auf, für die jeweils nur insoweit, wie die betreffende AmtstaktImpulsperiode mit der genannten Leitungstaktimpulsperiode zeitlich zusammenfällt, die Koinzidenzbedingung erfüllt sein kann. Die beiden NAND-Glieder L201 und L203 führen, über ein weiteres NAND-Glied GU zusammengefaßt,

VPA 9/610/4055 - 15 -

609884/0249

zu einem 1-Bit-Speicher SU, dessen Rückstelleingang mit der die Amtstakt-Impulsfolge führenden leitung f verbunden ist und der "bei einer Rückstellung jeweils einen mit ihm verbundenen 1-Bit-Speicher US umschaltet, von dem her dabei das bisher für den Koinzidenzfall vorbereitete NAND-Glied der beiden NAND-Glieder L201 und L203 jeweils gesperrt und das jeweils anderen NAND-Glied (L203 bzw. L201) entriegelt wird. Die beiden NAND-Glieder 1202 und L204 führen, über ein weiteres NAND-Glied GG zusammengefaßt, zu einem 1-Bit-Speicher SG, dessen Rückstelleingang mit der die Anatstakt-Impulsfolge führenden Leitung f verbunden ist und der bex einer Rückstellung jeweils einen mit ihm verbundene 1-Bit-Speicher GS umschaltet, von dem her dabei das bisher für den Koinzidenzfall vorbereitete NAND-Glied der beiden NAND-Glieder1201 undL203 jeweils gesperrt und das jeweils andere NAND-Glied (L203 bzw. L201) entriegelt wird.

An dieser Stelle sei ein Blick auf die Zeichnung Fig.3 geworfen, die Signalverlaufe der Schaltungsanordnung nach Pig.2 zeigt. Dabei ist an den Zeilen f, und f zunächst wieder der Verlauf einer Leitungstakt-Impuls folge und einer Amtstakt-Impulsfolge gezeigt. Zeile ZL1 zeigt den Betriebszustand der Unteretzerstufe ZL1 des Löitungstaktfrequenzuntersetzers; Zeile ZL2 zeigt den Betriebszustand der Untersetzerstufe ZL2. In den Zeilen Z01 und Z02 sind die Betriebszustände der Untersetzerstufen Z01 und Z02 des Amtstaktfrequenzuntefsetzers dargestellt. Zeile d läßt den Verlauf des Ausgangssignals des Phasendiskriminators PD der Schaltungsanordnung nach Pig.2 erkennen. Die Zeilen 01, 02, 03, 04 verdeutlichen die Vorbereitung der Verknüpfungsglieder L201, L202, L203, L204 auf den Koinzidenzfall, wobei mit einem gestrichelt gezeichneten Impuls angedeutet wird, daß das betreffende Verknüpfungsglied lediglich vom Amtstaktfrequenzuntersetzer her für den Koinzidenzfall vorbereitet ist, nicht aber auch vom zugehörigen 1-Bit-Speicher US bzw. GS her, während mit einem durchgehend gezeichneten Impuls angedeutet wird, daß das betreffende Verknüpfungsglied auch vom zugehörigen

VPA 9/610/4055 - 16 -

609884/0249

1-Bit-Speicher US bzw. GS her für den Koinzidenzfall vorbereitet ist.Wie auch aus Fig.3, Zeilen 01, 02, 03, 04 ersichtlich ward·, erfassen dabei die Verknüpfungsglieder 1201, L202, L203, 1204 jedes eine andere von jeweils vier aufeinanderfolgenden Amtstaktimpulspaioden. In Zeile L2 verdeutlicht die Zeichnung Fig.3 die Erfassung einer von jeweils vier aufeinanderfolgenden Leitungstaktimpulsperioden, wie dies in der Schaltungsanordnung nach Fig.2 mit dem dieser Leitungstaktimpulsperiode entsprechend mit den Leitungstaktfrequenzuntersetzerstufen ZL1, ZL2 verbundenen UND-Glied L2 bewirkt wird. Insoweit, wie sich in der Zeichnung Fig.3 ein in Zeile -^2 dargstellter Impuls mit einem in einer der Zeilen 01, 02, 03, 04 durchgehend gezeichnet dargestellten Impulse zeitlich deckt, ist für das betreffende NAND-Verknüpfungsglied L201, 1202, L203, L204 die Koinzidenzbedingung erfüllt. Unter den in der Zeichnung Fig.3 dargestellten Verhältnissen ist dies zum Zeitpunkt t für das NAND-Glied L204

der Schaltungsanordnung nach Fig.2 der Fall. Fig.3 zeigt in Zeile L2O4 das von dem Verknüpfungsglied L204 der Schaltungsanordnung nach Fig.2 abgegebene Ausgangssignal, mit dessen Rückflanke der 1-Bit-Speicher SG der Schaltungsanordnung nach Fig.2 in seinen Arbeitszustand geschaltet wird, in welchem er, wie auch aus der Zeichnung Fig.3, Zeile SGT^ bis zum Beginn des nächsten Amtstaktimpulses bleibt.

An die beiden 1-Bit-Speicher SU und SG sind jeweils zwei vom Amtstaktfrequenzuntersetzer Z01, Z02 her abwechselnd jeweils für die Dauer einer Amtstaktimpulsperiode entriegelte Verknüpfungsglieder EU und AU bzw. EG und AG angeschlossen. Diese Verknüpfungsglieder führen, jeweils mit dem entsprechenden, dem jeweils anderen 1-Bit-Speicher

*) ersichtlich wird,
VPA 9/610/4055 . - 17 -

609884/0249

SG bzw. SU nachgeschauteten Verknüpfungsglied EG- und AG bzw. EU und AU über ein weiteres Verknüpfungsglied G bzw. K zu einem Paar zusammengefaßt, zu einem Zählausgang g für dan Überschreiten einer n2rr-Stufe anzeigende Zählimpulse bzw. zu einem Zählausgang k für das Unterschreiten einer n2ir-Stufe anzeigende Zählimpulse. In der Zeichnung Pig.2 ist dabei dargestellt, daß es sich um durch ein ODER-Verknüpfungsglied paarweise zusammengefaßte UND-Verknüpfungsglieder handelt; es ist aber selbstverständlich auch möglich, die gleiche Verknüpfungsfunktion mit Hilfe anderer-Verknüpfungsglieder zu realisieren, beispielsweise mit Hilfe von NAND-Verknüpfungsgliedern, wie dies z.B. bei den oben bereits besprochenen Verknüpfungsgliedern L201, L203, GU der Fall ist.

An dieser Stelle sei zugleich ein Blick auf die Zeichnung Fig.3 geworfen. Im Zeitpunkt t , in dem es aufgrund einer

ca

zunehmenden Phasenverschiebung zwischen Leitungstakt-Impulsfolge (f,) und Amtstakt-Impulsfolge (f ) gegenüber dem am linken Rand der Zeichnung Fig.3 ersichtlichen Ausgangszustand der Schaltungsanordnung nach Fig.2 zu einer Phasendifferenz von 2 gekommen ist kommt es zu einer Koinzidenz des Endes einer Amtstaktimpulsperiode (Zeile 04 in Fig.3) mit dem Anfang einer jeweils vierten Leitungstaktimpulsperiode (Zeile L2 in Fig.3), bei der die Koinzide'nzbedingung für das Verknüpfungsglied L204 (in Fig.2) erfüllt ist, so daß dieses ein Ausgangssignal (Zeile L204 in Fig.3) abgibt, aufgrund dessen der 1-Bit-Speicher SG (in Fig.2) bis zum Beginn des nächsten Amtstaktiiapulses aktiviert wird (Zeile SG in Pig.3). Gleichzeitig wird der ihm nachgeschaltete 1-Bit-Speicher GS umgeschaltet, so daß das Verknüpfungsglied L204 gesperrt wird und zugleich das Verknüpfungsglied L202 für den Koinzidenzfall vorbereitet wird, wie dies auch in den Zeilen und 04 der Zeichnung Fig.3 mit der durchgehenden bzw. gestrichelten Impulsdarstellung angedeutet ist. Die zum

VPA 9/610/4055 - 18 -

609884/0249

Zeitpunkt t auflöste -Aktivierung des 1-Bit-Speichers CD

SG hat unter den in der Zeichnung Fig.3 dargestellten Verhältnissen eine Erfüllung der Koinzidenzbedingung für das Verknüpfungsglied EG zur Folge (Fig.3, Zeile EG), so daß an dem Ausgang g der Vergleichseinrichtung GK ein das Überschreiten einer n2Tr-Stufe anzeigender Zählimpuls (Fig.3, Zeile g) auftritt.

Entsprechendes gilt auch, wenn es bei in gleichem Sinn v/eiter zunehmender Phasenverschiebung zwischen Leitungstakt-Impuls folge (f-, ) und Amt stakt impuls folge (f_Q) zu einer Koinzidenz des Anfanges der in der Zeichnung Fig.3 in Zeile L2 angedeuteten jeweils vierten Leitungstaktimpulsperiode mit dem Ende der jeweils nächsten, in der Zeichnung Fig.3 in Zeile 03 angedeuteten Amtstaktimpulsperiode oder auch weiter der daran angrenzenden, in der Zeichnung Fig.3 in Zeile 02 angedeuteten Amtstaktimpulsperiode und weiter der an sie angrenzenden, in der Zeichnung Fig.3 in Zeile 01 angedeuteten Amtstaktimpulsperiode kommt, wobei der Reihe nach für die Verknüpfungsglieder L203j L202 und L201 die KoinzJdenzbedingung erfüllt ist, abwechselnd die beiden 1-Bit-Speicher SU und SG aktiviert werden, abwechselnd für die Verknüpfungsglieder EU und EG die Koinzidenzbedingung erfüllt ist und jedes Mal am Ausgang g ein ein Überschreiten einer n2ir-Stufe anzeigender Zählimpuls erzeugt wird. Wird gegenüber dem Ausgangs zustand eine Phasendifferenz von insgesamt 5·2ττ erreicht, so kommt es erneut zu einer Koinzidenz des Anfangs einer in der Zeichnung Fig.3 in Zeile L2 angedeuteten Leitungstaktimpulsperiode mit dem Ende einer in der Zeichnung Fig. 3 in Zeile 04 angedeuteten AmtstaktimpulsperMe, womit sich die bereits erläuterten Vorgänge wiederholen.

In entsprechender Weise arbeitet die Schaltungsanordnung auch bei sich in umgekehrter Richtung ändernder Phasendifferenz zwischen Leitungstakt-Impulsfolge und Amtstakt-Impulsfolge, wobejJes bei jeder vollendeten η2τ-Verschalung

V PA 9/610/4055 - 19 -

809884/0249

nunmehr zu einer Koinzidenz des Anfangs einer Amtstaktimpulsperiode (Zeilen 01, 02, 03, 04 in Pig.4) mit dem Ende einer jeweils vierten Leitungstaktimpulsperiode (Zeile L2 in Pig.3) kommt. Datei kommt es wiederum zu einer Erfüllung der.Koinzidenzbedingung für das entsprechende Verknüpfungsglied L201...204 und einer kurzzeitigen Aktivierung des jeweils nachfolgenden 1-Bit-speichers SU "bzw. SG untergleichzeitiger Sperrung des "betreffenden Verknüpfungsgliedes (L201...L204) und Entriegelung des jeweils anderen, zum gleichen 1-Bit-Speicher (SU bzw. SG) führenden Verknüpfungsgliedes j im Gegensatz zu den zuvor anhand der Zeichnung Fig.3 beschriebenen Verhältnissen sind dann aber nicht die Verknüpfungsglieder EU und EG von der ersten Amt staktfrequenzuntersetzerstufe Z01 her für den Koinzidenzfall vorbereitet, sondern die Verknüpfungsglieder AU und AG, so daß jeweils am Ausgang k der Vergleichseinrichtung GK ein ein Unterschreiten einer ±n2rr-Stufe anzeigender Zählimpuls auftritt.

Die an den Zählimpulsausgängen g und k der Vergieichseinrichtung GK auftretenden Zählimpulse v/erden einem Vorwärts-Rückwärtszähler BZ in Abhängigkeit vom Betriebszustand eines jeweils nach Erreichen des Zähler-Kull-Zustandes umgeschalteten 1-Bit-Speichers VZ so zugeführt, daß bei dem einen Betriebszustand des 1-Bit-Speichers VZ dem Überschreiten einer +n2\r-Stufe entsprechende, am Ausgang g auftretende Zählimpulse zum Vorwärtszähleingang ν und dem Unterschreiten einer +n2tr-Stufe entsprechende, am Ausgang k auftretende Zählimpulse zum Rückwärtszähleingang r des Vorwärts-Rückwärts-Zählers BZ gelangen und bei dem anderen Betriebszustand des 1-Bit-Speichers VZ dem Unterschreiten einer -n2r-Stufe entsprechende, am Zählimpulsausgang k auftretende Zählimpulse zum Vorwärtszähleingang ν und dem Überschreiten einer -n2ir-Stufe entsprechende, am Zählimpulsausgang g auftretende Zählimpulse

VPA 9/610/4055 - 20 -

609884/0249

zum Rückwärtszähleingang r des Vorwärts-Rückwärts-Zählers BZ gelangen. In der Schaltungsanordnung nach Pig. 2 wirdd.es mit Hilfe von via* Verknüpfungsgliedern GP, GN, KP, KN erreicht, die mit ihren jeweils zwei Eingängen in allen möglichen Kombinationen jeweils an einen der beiden Zählimpulsausgänge g, k der Vergleichseinrichtung GK und an einen der beiden Ausgänge ρ, η des 1-Bit-Speichers VZ angeschlossen sind und die über weitere Verknüpfungsglieder V, R paarweise zusammengefaßt zum Vorwärtszähleingang ν bzw. zum Rückwärtszähleingang r des Vorwärts-Rückwärts-Zählers BZ führen. Bei dem genannten einen Betriebszustand des 1-Bit-Speichers VZ.gelangen die am Zählimpulsausgang k der Vergleichseinrichtung GK auftretenden Zählimpulse über ein an den Zählimpulsausgang k der Vergleichs-.einrichtung GK sowie an den Ausgang ρ des 1-Bit-Speichers VZ angeschlossenes UND-Glied PK zu einem dem Umsteuereingang des 1-Bit-Speichers VZ vorgeschalteten UND-Glied M; bei dem anderen Betriebszustand des 1-Bit-Speichers VZ gelangen die

. , am Zählimpulsausgang g auftretenden Zählimpulse über ein an den Zählimpulsausgang g der Vergleichseinrichtung GK und an den Ausgang η des 1-Bit-Speichers VZ angeschlossenes UND-Glied NG zu dem UND-Glied M. Das UND-Glied M ist mit seinem anderen Eingang an den jeweils nur im Zähler-Null-Zustand aktivierten Ausgang m des Vorwärts-Rückwärts-Zählers BZ angeschloseen, so daß das UND-Glied M nur im Zähler-Null-Zustand für einen Zählimpuls übertragungsfähig ist, durch den dann der 1-Bit-Speicher VZ von seinem jeweils einen in seinen jeweils anderen Betriebszustand umgeschaltet wird.

Bezogen auf die in d?r Zeichnung Fig.1 oben dargestellte Diskriminatorkennlinie zählt der Vorwärts-Rückwärts-Zähler BZ n2T-Stufen der Phasendifferenz A^ vom Nullpunkt weg jeweils in Vorwärtsrichtung und zum Nullpunkt hin jeweils in Rückwärtsrichtung. Dabei unterdrückt eine Impulsunterdrückungsschaltung 00 jeweils nach Erreichen des Zähler-Null-Zustandes

VPA 9/610/4055 - 21 -

109884/0249

den nächstfolgenden gleichsinnigen Zählimpuls. In der Schaltungsanordnung nach Pig.2 v/eist die Impulsunterdrückungsschaltung hierzu zwei NAND-Glied.er G-NIT und KPlT auf, die eingangsseitig an den Ausgang g der Vergleichseinrichtung GK und an den Ausgang ρ des 1-Bit-Speicher s VZ bzw. an den Ausgang k der Vergleichseinrichtung GK und an den Ausgang η des 1-Bit-Speichers VZ angeschlossen sind und die ausgangsseitig zu den beiden Eingängen eines UND-GliedesβΟΟ führen, an das der einem ständig mit einem "L"-Signal beaufschlagten Vorbereitungseingang zugehörige Takteingang einer bistabilen Kippschaltung SOO angeschlossen ist. Der Ausgang dieser bistabilen Kippschaltung SOO führt zu zusätzlichen Eingängen der bereits erwähnten, Vorwärtsbzw. Rückwärtszählimpulse abgebenden Verknüpfungsglieder V und R, so daß diese normalerweise für solche Zählimpulse übertragungsfähig sind. Mit einem Rücksetzeingang ist die bistabile Kippschaltung SOO an den Ausgang des bereits erwähnten UND-Gliedes LI angeschlossen, so daß sie jeweils gleichzeitig mit der Umschaltung des 1-Bit-Speichers VZ in ihren anderen Betriebszustand geschaltet wird, in welchem die Verknüpfungsglieder V und R. für den gerade auftretenden Zählimpuls gesperrt werden. Der nächste gleichsinnige Zählimpuls wird jedoch wieder am Vorwärts-Rückwärts-Z-ähler BZ v/irksam, da er über das NAND-Glied GNN bzw. KPN und das UND-Glied GOO wieder die Umschaltung der bistabilen Kippschaltung SOO in ihren ursprünglichen Schaltzustand bewirkt, womit die beiden Verknüpfungsglieder V und R wieder entriegelt sind, so daß der betreffende Zählimpuls zu dem betreffenden Eingang des Vorwärts-Rückwärts-Zählers BZ gelangen kann. Es sei in diesem Zusammenhang bemerkt, daß es zur Berücksichtigung van Impulslaufzeiten in den Verknüpfungsgliedern und bistabilen Kippschaltungen erforderlich sein kann, in dem Y/eg der den Verknüpfungsgliedern GP...KP zugeführten Zählimpulse noch entsprechend bemessene Laufzeitglieder vorzusehen.

VPA 9/610/4055 - 22 -

609884/0249

An den im Zähler-Null-Zustand aktivierten Ausgang ra des Vorwärts-Rückwärts-Zählers BZ ist über einen Negator Km der eine Eingang eines NAND-Gliedes Go angeschlossen, das mit seinem anderen Ausgang an den bei Vorwärtszählung des Unterschreitens von -n2ir-Stufen aktivierten Ausgang η des 1-Bit-Speichers VZ angeschlossen ist. Der Ausgang des NAND-Gliedes Go führt zu dem oben bereits erwähnten besonderen Steuereingang ο des Phasendiskriminators PD.* Ein weiteres, zu dem besonderen Steuereingang u des Phasendiskriminators PD führendes NAND-Glied Gu ist mit seinen beiden Eingängen an den Ausgang des Negators Nm und an den Ausgang des NAND-Gliedes Go angeschlossen. Für eines der beiden NAND-Glieder ist die Koinzidenzbedingung jeweils dann erfüllt, wenn sich der Vorwärts-Rückwärtszähler BZ nicht in Zähler-Null-Zustand befindet, und zwar für das NAND-Glied Go dann, wenn der Vorwärts-Rückwärts-Zähler BZ das Überschreiten von +n2r-8tufen der Phasendifferenz in Vorwärtsrichtung und das Unterschreiten von +n2ir-Stufen der Phasendifferenz in Rückwärtsrichtung zählt, und für das NAND-Glied Gu dann, wenn der Vorwärts-Rückwärta-Zähler BZ das Unterschreiten von -n2\r-Stufen der Phasendifferenz in Vorwärtsrichtung und das Überschreiten von -n2ir-Stufen in Rückwärtsrichtung zählt. Im ersteren Pail führt das NAND-Glied Go dem Phasendiskriminator PD über dessen gesonderten Steuereingang ο ein den Phasendiskriminator PD in dem einer Phasendifferenz von +2τν entsprechenden Ausgangszustand (durch Sperrung der Verknüpfungsgliede'r A, B) festhaltendes Steuersignal zu; im anderen Fall führt das NAND-Glied Gu dem Phasendiskriminator PD über dessen gesonderten Steuereingang u ein den Phasendiskriminator PD in dem einer Phasendifferenz von -2w entsprechenden Ausgangszustand (durch Sperrung des Verknüpfungsgliedes C) festhaltendes Steuersignal zu.

VPA 9/610/4055 ' - 23 -

609884/0249

Der Phasendiskriminator kann dabei in dem betreffenden Zustand bei in gleichem Sinne weiter zunehmender Blasendifferenz zwischen Leitungstakt-Impulsfolge und Amtstaktimpuls folge so lang.ß festgehalten werden, bis die Zähleinrichtung BZ ihr Zählvolumen N erschöpft hat, wonach der Diskriminator wieder mit der Ausgabe eines einer Phasenverschiebung 0 entsprechenden Ausgangssignals beginnen würde. In umgekehrter Richtung gelangt der Diskriminator-Arbeitspunkt aus dem Konstantbereich der Diskriminatorkennlinie jeweils wieder in deren Linearbereich, sobald die Phasendifferenz Ai^ zwischen Leitungstakt-Impulsfolge unä Amtstakt-Impulsfolge den Betrag 2vr unterschreitet, womit das dem Phasendiskriminator an seinem gesonderten Steuereingang ο bzw. υ zugeführte Sperrsignal wegfällt.

In der vorstehend beschriebenen Schaltungsanordnung wird also, um es noch einmal zusammenfassend zu sagen, zur Erzielung einer beiderseits eines Linearbereichs einen Konstantbereich aufweisenden Phasendiskriminator- bzw. Frequenzregelungskennlinie jedes Überschreiten bzw. Unterschreiten einer ±n2*w -Stufe (mit η = 0, 1,2,3,...N) der Phasendifferenz zwischen Leitungstakt-Impulsfolge (f-j) und Amtstakt-Impulsfolge (f ) in einer ein Sählvolumen N aufweisenden Zähleinrichtung BZ digital gezählt und einer den Phasendiskriminator bildenden Verknüpfungsschaltung PD bei einem das aus der Zählung des Unterschreitens von +η2ττ -Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Überschreitens von +η2ττ -Stufen über einen gesonderten Steuereingang ο ein die Verknüpfungsschaltung PD in dem einer Phasendifferenz ^i= +2^ entsprechenden Ausgangszustand festhaltendes Steuersignal und bei einem das aus der Zählung des Überschreitens von -n2rr -Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Unterschreitens von -η2ττ -Stufen über einen gesonderten Steuereingang U ein die Verknüpfungsschaltung PD in dem einer Phasendifferenz Λ>$ = -2tr entsprechenden Ausgangszustand festhaltendes Steuersignal zugeführt. In Abweichung von den in Fig.2 dargestellten

VPA 9/610/4055 - 24 -

609884/0249

Verhältnissen ist es in Weitefeildung der Erfindung aber auch möglich, schon jedes Überschreiten bzw. Unterschreiten einer ±nTr-Stufe oder sogar schon jedes Überschreiten bzw. Unterschreiten einer ±n^-Stufe der Phasendifferenz zwischen Leitungstakt-Impulsfolge und Amtstakt-Impulsfolge digital zu zählen und der den Phasendiskriminator bildenden Verknüpfungsschaltung bei einem das aus der Zählung des Unterschreitens von +rfir-Stufen bzw.+nf-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Überschreitens von +ntr-Stufen bzw. +rr|-Stufen eiis die Verknüpfungsschaltung in dem einer Phasendifferenz von +T bzw." +\ entsprechenden Ausgangszustand festhaltendes Steuersignal und bei einem das aus der Zählung des Überschreitens von -rfrr -Stufen bzw. -n\ -Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Unterschreitens von -nT -Stufen bzw. -n^-Stufen ein die Verknüpfungsschaltung in dem einer Phasendifferenz von -τ bzw. -^ entsprechenden Ausgangszustand festhaltendes Steuersignal zuzuführen. Dies kann mit einer im Prinzip in gleicher Weise wie die Schaltungsanordnung nach Fig. 2 arbeitenden, jedoch auf Phasendifferenz-Stufen von ±ntr bzw. ±nj abgestellten Schaltungsanordnung oder auch mit Hilfe einer entsprechenden Ergänzung der Schaltungsanordnung nach Pig.2 geschehen, ohne daß dies hier im einzelnen noch erläutert werden müßte.

Abschließend sei noch gesagt, daß die der Schaltungsanordnung nach Pig.2 zugeführte Leitungstakt-Impulsfolge f-, und die Amtstakt-Impulsfolge f ihrerseits bereits durch Frequenzuntersetzung des eigentlichen Leitungs- bzw. Amtstaktes gebildet sein können, wozu dann in an sich bekannter Weise in die vom Taktregenerator S herführende Leitung und in die vom Amtstaktoszillator 0 herführende Leitung noch jeweils einpntsprechender Taktuntersetzer eingefügt ist.

8 Patentansprüche - 25 -

3 Figuren

VPA 9/610/4055

609884/0249

Claims (8)

Patentansprüche

1) Schaltungsanordnung zur Synchronisierung von Oszillatoren eines Digital-FernmeIdenetzes, insbesondere PCM-Zeitmultiplexfernmeldenetzes, mit in dessen Netzknoten vorgesehenen, sich gegenseitig synchronisierenden Amtstakt oszillatoren, wobei in jeden Hetzknoten den Leitungstakten der im Netzknoten ankommenden Digital-Fernmeldeleitungen nach Maßgabe eines Taktfrequenzuntersetzungsfaktors entsprechende Impulsfolgen sowie eine dem Amtstakt nach Maßgabe des Taktfrequenzuntersetzungsfaktors entsprechende Impulsfolge gebildet werden, wobei in mit den Digital-Fernneldeleitungen verbundenen, durch Verknüpfungnschaltungen gebildeten leitungsindividuellen Phasendiskriminatoren die Phasendifferenzen jeweils zwischen der dem jeweiligen Leitungstakt entsprechenden Impulsfolge und der dem Amtstakt entsprechenden Impulsfolge ermittelt werden und wobei aus den dabei erhaltenen Phasendifferenzsignalen ggf.unter Zusammenfassung über ein summen- oder mittelwertbildendes Glied ein Prequenzregelungssignal zur Frequenzregelung des Amtstaktoszillators gebildet wird,

insbesondere durch Oszillatoren eines weiteren Fernmeldenetzes, dadurch gekennzeichnet, daß zur Erzielung einer beiderseits eines Linearbereiches einen Konstantbereich aufweisenden Phasenäiskriminatorkennlinie jedes überschreiten bzw. Unterschreiten einer ±n2tt-Stufe (mit n=0,1,2,3, ·. · ,N) der Phasendifferenz (üsvs) zwischen der leitungstakt-Impulsfolge (f-,) und der Amtstakt-Impulsfolge (f_Q) in einer ein Zählvolumen N aufweisenden Zähleinrichtung (BZ, VZ) digital gezählt wird und der den Phasendiskriminator bildenden Verknüpfungsschaltung (PD) bei einem das aus der Zählung des Unterschreitens von i-n2w-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Überschreitens von +η2π-Stufen über einen gesonderten Steuereingang (o) ein die Verknüpfungsschaltung (PD) in dem einer Phasendifferenz von +2ir entsprechenden Ausgangszustand festhaltendes Steuersignal und bei einem das aus der Zählung des Überschreitens von -n2ir-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des

VPA 9/610/Λ055 609884/0249 -26-

Unterschreitens von -n2tt-Stufen über einen gesonderten Steuereingang (u) ein die Verknüpfungsschaltung (PD) in dem einer Phasendifferenz von' -2τΓ entsprechenden Ausgangszustand festhaltendes Steuersignal zugeführt wird.

2) Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß Amtstakt impulsfolge und Leitungstaktimpulsfolge jeweils einem Taktfrequenzuntersetzer (Z01, Z02; ZL1, ZL2) mit einem Frequenzuntersetzungsverhältnis 1:4 zugeführt werden und daß eine mit den Taktfrequenzuntersetzern (ZO, Z02; ZL1, ZL2) verbundene Vergleichseinrichtung (GK) eine Koinzidenz des

. Endes bzw. des Anfangs der einzelnen Amts- oder Leitungstaktimpulsperioden von jeweils vier aufeianderfolgenden Amts- bzw. Leitungstaktimpulsperioden mit dem Anfang bzw. Ende einer jeweils vierten Leitungs- bzw. Amtstaktimpulsperiode feststellt und dabei an einem Zählimpulsausgang (g,k) einen ein Überschreiten bzw. ein Unterschreiten einer n2w-Stufe anzeigenden Zählimpuls erzeugt,der der Zähleinrichtung (BZ, VZ) zugeführt wird.

3) Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Vergleichseinrichtung (GK) den genannten Taktimpulsperioden entsprechend mit den Taktfrequenzuntersetzern (Z01, Z02; ZL1, ZL2) verbundene Verknüpfungsglieder (L201,. L204) aufveLst, die paarweise zusammengefaßt zu zwei mit der Amtstaktimpulsfolge jeweils rückgestellten 1-Bit-Speichern (SU, SG) führen, an die jeweils zwei vom Amtstaktfrequenzuntersetzer (ZO, Z02) her abwechselnd jeweils für die Dauer einer Amtstaktimpulsperiode entriegelte Verknüpfungsglieder (EU, AU; EG, AG) angeschlossen sind, die jeweils mit dem entsprechenden, dem jeweils anderen 1-Bit-Speicher (SG,SU) nachgeschalteten Verknüpfungsglied (EG, AG, EU, AU) zu einem Paar zusammengefaßt zu einem Ausgang (g) für das Überschreiten einer n2ir-Stufe anzeigende Zählimpulse bzw. zu einem Ausgang (k) für das Unterschreiten einer n2rr-Stufe anzeigende Zählimpulse führen.

VPA 9/610/4055 _eo9884/on9 "«-

4) Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Zähleinrichtung als Vorwärts-Rückwärts-Zähler (BZ) ausgebildet ist, der "bei dem einen Betriebszustand (P ) eines nach Erreichen des Zähler-Null-Zustandes umgeschalteten 1-Bit-Speichers (VZ) durch dem Überschr eiten einer +n2ir-Stufe entsprechende Zählimpulse (g) in Vorwärtsrichtung und durch dem Unterschreiten einer +n?ir-Stufe entsprechende Zählimpulse (k) in Rückwärtsrichtung gesteuert wird und "bei dem anderen Betriebszustand (n) des 1-Bit-Speichers (VZ) durch dem Unterschreiten einer -n2xr-Stufe entsprechende Zählimpulse (k) in Vorwärtsrichtung und durch dem Überschreiten einer -n2tr-Stufe entsprechende: Zählimpulse (g) in Rückwärtsrichtung gesteuert wird.

5) Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß eine Impulsunterdrückungsschaltung (00) jeweils nach Erreichen des Zähler-Null-Zustandes den nächstfolgenden gleichsinnigen Zählimpuls unterdrückt.

6) Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jedes Überschreiten bzw. Unterschreiten einer tnir-Stufe (mit n=0,1,2,3·..N) der Phasendifferenz (A^) zwischen der Leitungstaktimpulsfolge (f, ) und der Amtstaktimpulsfolge (f ) digital gezählt wird und der den Phasendiskriminator . bildenden Verknüpfungsschaltung bei einem das aus der Zählung des Unterschreitens von +ifir-Stufen herrührende Zählergebnis tibertreffenden Zählergebnis aus der Zählung des Überschreitens von +ητ-Stufen ein die Verknüpfungsschaltung in dem einer Phasendifferenz von +\ entsprechenden Ausgangszustand festhaltendes Steuersignal und bei einem das aus der Zählung des Überschreitens von -mr -Stufen herrührende Zählergebnis *) aus der Zählung des Unterschreitens von -tftt-Stufen ein die Verknüpfungsschaltung in dem einer Phasendifferenz von -V entsprechenden Ausgangszustand festhaltendes Steuersignal zugeführt wird.

*) übertreffenden Zählergebnis

VPA 9/610/4055 - 28 -

60988A/024Ö

7) Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jedes Überschreiten bzw. Unterschreiten einer £nlj,-Stufe (mit n=0,1,2,3...N) der Phasendifferenz (λψ) zwischen der Leitungstakt impuls folge (f-,) und der Amtataktimpulsfolge (.f ) digital gezählt wird und der den Phasendiskriminator bildenden Verknüpfungsschaltung bei einem das aus der Zählung des Unterschreitens von +n^-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Überschreitens von +n^-Stufen ein die Verknüpfungsschaltung in dem einer Phasendifferenz von +3[ entsprechenden Ausgangszustand festhaltendes Steuersignal und bei einem das aus der Zählung des Überschreitens von -ηξ,-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Unterschreitens von -n^-Stufen ein die Verknüpfungsschaltung in dem einer Phasendifferenz von -g, entsprechenden Ausgangszustand festhaltendes Steuersignal zugeführt wird.

8) Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Leitungstaktimpulsfolge und Amtstaktimpulsfolge ihrerseits bereits durch Frequenzuntersetzung des eigentlichen Leitungs- bzw. Amtstaktes gebildet sind.

VPA 9/610/4055

609884/0243

Leerseite