DE2528662C2 - - Google Patents

Description

Die Erfindung befaßt sich mit einem Gleichspannungswandler mit Mittelwertsregelung konstanter Arbeitsfrequenz mit einem geschalteten Stelltransistor, der die Energie quantisiert an einen Ladekondensator und die parallel dazu gelegte Last gibt, mit Potentialtrennung zwischen Ein- und Ausgangsspannung, bei dem zwischen Stelltransistor und Ladekondensator ein Übertrager eingeschaltet ist und eine Vergleichsanordnung der Ausgangsspannung des Wandlers mit einer Referenzspannung vorgesehen ist, die eine Ausgangsimpulsfolge konstanter Frequenz und von der Last abhängigen Tastverhältnisse liefert, der Ausgang der Vergleichsanordnung über einen Impulsübertrager mit dem Stelleingang einer bistabilen Stufe, weiter ein Ausgang eines ersten Taktgebers an den Rückstelleingang der bistabilen Stufe und zwischen Stelltransistor und bistabiler Stufe eine logische Schaltung angeordnet ist.

Ein solcher Gleichspannungswandler ist bekannt aus der US-PS 37 35 235. Dort wird ein Verfahren zur Regelung geschalteter Gleichspannungswandler beschrieben, bei dem das Regelkriterium in digitalisierter Form als pulslängenmodulierte (PLM) Pulsfolgen verarbeitet wird. Die PLM-Impulsfolge wird in einem PLM-Modulator erzeugt, der von der Fehlerspannung gesteuert wird. Die Arbeitsfrequenz wird von einem freischwingenden astabilen Taktgeber bestimmt.

Als PLM-Modulator wird ein monostabiler Multivibrator verwendet, der von einem astabilen Taktgeber in jeder Taktperiode angeregt und synchronisiert wird. Die Dauer der Impulse und somit das Pulslängenverhältnis wird durch die als Entladespannung dienende Fehlerspannung bestimmt und verändert.

Die PLM-Impulsfolge wird direkt zum Steuern des Stelltransistors verwendet.

Mit dem Leitendwerden eines Stelltransistors wird der PLM-Modulator angeregt, der nach seiner Pulsdauer den Stelltransitor wieder sperrt. Bei dieser Lösung kann das Tastverhältnis, d. h. das Verhältnis von Fluß- zur Sperrzeit, nicht beliebig kleiner gemacht werden, weil ein Monovibrator nicht beliebig kleine Pulszeiten realisieren kann. Daher kann ein solcher Regler nicht bis zum Leerlauf funktionieren.

Man kann die PLM-Impulsfolge indirekt zum Steuern des Stell-Transistors verwenden, indem man die PLM-Impulsfolgen mit der freischwingenden Impulsfolge verknüpft. Hierbei kann durch Differenzbildung zweier Impulsfolgen eine resultierende Impulsfolge mit beliebig kleinem Tastverhältnis realisiert werden. Ein Beispiel dieses Verfahrens ist in der US-PS 33 27 202 dargestellt.

Soll der Gleichspannungswandler eine Potentialtrennung zwischen Eingangsspannungsquellen und dem Ausgang aufweisen, so muß die quantisierte Energie mittels eines Wandlerübertragers von der Eingangsseite zur Ausgangsseite transformiert werden.

Außerdem muß die PLM-Impulsfolge ebenfalls mittels Impulsübertrager von der Ausgangsseite zur Eingangsseite übertragen werden. Der freischwingende Taktgeber muß auf der Eingangsseite angeordnet sein, damit der Wandler auch bei fehlender Ausgangsspannung anschwingen kann. Also muß vom Taktgeber zum PLM-Modulator die Synchronisierungspulsfolge ebenso mittels Impulsübertrager übertragen werden. Die Impulsübertrager müssen dabei nur differenzierte Flanken übertragen.

Bei den Wandlern mit Potentialtrennung nach den US-Patentschriften 37 35 235 und 38 18 306 wird die PLM-Impulsfolge auf der Eingangsseite rekonstruiert, indem ein bistabiler Multivibrator vom Taktgeber gleichzeitig mit der Synchronisierflanke des PLM-Modulators gesetzt wird und mit der Endflanke des letzteren zurückgesetzt wird.

Beim Wandler nach US-PS 37 35 235 wird der monostabile PLM-Modulator über den Wandlerübertrager zugleich mit dem Leitendwerden des Stelltransistors synchronisiert und der bistabile Multivibrator über einen gesonderten Impulsübertrager zurückgesetzt. Hierbei wird der Stelltransistor mit der PLM-Impulsfolge direkt gesteuert, also kann der Wandler nich bis zum Leerlauf betrieben werden.

Beim Wandler nach US-PS 38 18 306 werden ebenfalls zwei Impulsübetrager angeordnet, einer zwischen Taktgeber und PLM-Modulator (Sägezahngenerator) und einer zwischen PLM-Modulator und bistabilem Multivibrator.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung der eingangs genannten Art anzugeben, die es ermöglicht, beliebig kleine Tastverhältnisse der Steuerspannung für das Stellglied zu verwirklichen und damit auch im Leerlauf eine exakte Regelung zu gewährleisten.

Die Lösung dieser Aufgabe ist gekennzeichnet dadurch, daß die logische Schaltung (R 7, R 6, D 3) eine UND-Schaltung ist, an deren einem Eingang der Ausgang der bistabilen Stufe (BM) und an deren anderem Eingang der Ausgang des ersten Taktgebers (TG 1) liegt, und daß ein weiterer Taktgeber (TG 2) gleicher Frequenz vorgesehen ist, der die Vergleichsanordnung (M) und über den Impulsübertrager (T) den ersten Taktgeber (TG 1) synchronisiert.

In der Fig. 1 ist ein Impulsdiagramm der wichtigsten Vorgänge des erfindungsgemäßen Wandlers dargestellt. I 1 ist die Impulsfolge des Festtaktgebers, I 2 ist die Ausgangsimpulsfolge mit variablem Tastverhältnis, und I 3 ist die Impulsfolge des Stelltransistors. t 01 ist die 0-Dauer und t 11 ist die 1-Dauer des Festtaktgebers. t 02 bzw. t 12 ist die 0-Dauer bzw. die 1-Dauer der Ausgangsimpulsfolge. tf ist die Flußphasendauer des Stelltransistors.

Wird a 1 = 1,5 gewählt, so ist für tf = 0; a 2 = 0,666 und für tf = 0,4 t; a 2 = 4.

Es ist zu erkennen, daß mit einer relativ kleinen Änderung des Tastverhältnisses der Ausgangsimpulsfolge eine relativ große Änderung des Tastverhältnisses des Stelltransistors realisiert werden kann.

In der Fig. 2 ist ein Ausführungsbeispiel eines erfindungsgemäßen Sperrwandlers mit Potentialtrennung dargestellt.

Darin ist UB die Eingangsspannung, Ua die Ausgangsspannung, Ts 1 der Stelltransistor, WÜ ein Wandlerübertrager zur Transformation der Ausgangsspannung und zur Potentialtrennung, D 1 ein Gleichrichter, C 1 der Ladekondensator, DV der Vergleichsverstärker, TG 1 der Festtaktgeber, BM eine bistabile Schaltung, T ein Impulsübertrager und M eine monostabile Schaltung, TG 2 ist ein Hilfstaktgeber.

TG 2, M und DV werden von der Ausgangsspannung, TG 1 und BM von der Eingangsspannung gespeist.

Die monostabile Schaltung M wird von einem von der Ausgangsspannung gespeisten Hilfstaktgeber TG 2 konstanter Schwingfrequenz jeweils zu Anfang des Zeitintervalls t 01 angeregt. Ihre Periodendauer wird vom Vergleichsverstärker DV gesteuert, dem die Ausgangsspannung über Widerstände R 2, R 3 und eine Referenzspannung über einen Widerstand R 1 und eine Zenerdiode D 2 zugeführt werden.

Der Festtaktgeber TG 1 wird zu Anfang des Zeitintervalls t 01 über den Impulsübertrager T und den Entkoppelwiderstand R 4 mit dem Hilfstaktgeber TG 2 zwangssynchronisiert, so daß die Ausgangsimpulsfolge mit der des Taktgebers TG 1 kohärent ist. Der gleiche Impulsübertrager T stellt die bistabile Schaltung BM über den Entkoppelwiderstand R 5 zu Anfang t 02 zurück. Der Impulsübertrager T liefert bei jeder Flanke einen Impuls. Damit das Gerät anschwingen kann, ist der Takgeber TG 1 so ausgebildet, daß er auch ohne Synchronisierung vom Ausgang, allerdings mit einer etwas niederen Frequenz, schwingen kann.

Durch die Diode D 3 und die Widerstände R 7, R 6 wird die UND-Schaltung gebildet. Der Stelltransistor Ts 1 wird leitend, wenn am Widerstand R 7 und an der Diode D 3 (A 1) positives Signal anliegt.

Claims (1)

1. Gleichspannungswandler mit Mittelwertsregelung konstanter Arbeitsfrequenz mit einem geschalteten Stelltransistor, der die Energie quantisiert an einen Ladekondensator und die parallel dazu gelegte Last gibt, mit Potentialtrennung zwischen Ein- und Ausgangsspannung, bei dem zwischen Stelltransistor und Ladekondensator ein Übertrager eingeschaltet ist und eine Vergleichsanordnung der Ausgangsspannung des Wandlers mit einer Referenzspannung vorgesehen ist, die eine Ausgangsimpulsfolge konstanter Frequenz und von der Last abhängigen Tastverhältnisse liefert, der Ausgang der Vergleichsanordnung über einen Impulsübertrager mit dem Stelleingang einer bistabilen Stufe, weiter ein Ausgang eines ersten Taktgebers an den Rückstelleingang der bistabilen Stufe und zwischen Stelltransistor und bistabiler Stufe eine logische Schaltung angordnet ist, dadurch gekennzeichnet, daß die logische Schaltung (R 7, R 6, D 3) eine UND-Schaltung ist, an deren einen Eingang der Ausgang der bistabilen Stufe (BM) und an deren anderen Eingang der Ausgang des ersten Taktgebers (TG 1) liegt, und daß ein weiterer Taktgeber (TG 2) gleicher Frequenz vorgesehen ist, der die Vergleichsanordnung (M) und über den Impulsübertrager (T) den ersten Taktgeber (TG 1) synchronisiert.