DE2523399C2 - Datenverarbeitungsanlage mit Eingabe/Ausgabeprozessoren - Google Patents

Description

nung 17 mit Prozessor 5 verbunden sind.

Jedes der Elemente in dieser Figur wird nachstehend unter Hinweis auf die nachstehenden Figuren auf detaillierte Weise beschrieben. F.s ist jedoch notwendig, die Wirkungsweise der Anlage auf allgemeine Weise zu erläutern, bevor die Einzelheiten jedes Teils beschrieben werden.

Im allgemeinen besteht die Aufgabe einer derartigen datenverarbeiienden Anhi.ec darin, die im Speicher enthaltenen Informationen zu verarbeiten und auf die peripheren Einheiten zu übertragen, oder neue Informationen aus diesen Einheiten für spätere Verarbeitung zu empfangen. Dieses Verfahren haben also zwei verschiedene Teile:

— der erste Teil umfaßt das Durchführen der Datenübertragungen zwischen den peripheren Einheiten und dem Speicher:

um sie miteinander in Verbindung zu setzen. Der erwähnte Prozessor 4 erlaubt danach der peripheren Einheil (oder dem Speicher), die zunächst vor, der Zentraleinheit 2 auf eine Weise, die später erläutert wird, vor-

ί bereitet worden ist, ihre Information auf den Kanakiaicnleitungcn I zu senden, wobei diese Information im Speicher 3 (oder in der peripheren Einheit) einer vom Prozessor 4 bestimmten Adresse zugeordnet wird.

Am Ende der Informationsübertragung (ein Hlock

ίο mehrerer Wörter kann auf diese Wcisj zwischen der peripheren Einheit 6 und dem Speicher 3 übertragen werden) sendet die periphere Einheil eine llnterbrechungsanfrage zur Zentraleinheit 2 über den Unterbre chiingskanal II, um der Zentraleinheit die Vollendung

ii der Übertragung zu melden. Diese Meldung beendet den laufenden Befehl und bestimmt dann mit Hilfe tier Prioritätsanordnung 18. ob die periphere Einheil eine höhere Priorität als das laufende Programm hat. Wenn

die Datenverarbeitung.

Dies führt in der Anlagenstruktur zum Abtrennen jenes Teiles der Datenübertragung, der den Eingabe/ Ausgabeprozessoren 4 und 5 zugewiesen wird, und des Behundlungs- und Verarbcitüngsteilcs. der der Zentraleinheit 2 zugeordnet wird. Dabei ist es im Hinblick auf die Parallelschaltung aller Einheiten zum Kanal 1 notwendig, den Zugriff zu diesem Kanal zu steuern, was durch die Kanaiprüfungsanordnung 10 geschieht.

In diesem Kanal 1 werden Daten-. Adressen- und Steuerinformationen übertragen, während im Unterbrechungskanal 11 von den peripheren Einheiten aus an die Zentraleinheit Unterbrechungsanfragen des laufenden Programms in der Zentraleinheit übertragen werden.

Die Wirkungsweise des Systems kann auf folgende Weise züS3^rT^iiT!ⁱ*n^tjf'f3'^¹ γ^»*ι*Ηί»η- in der Zentraleinheit läuft ein Programm, d. h. im Speicher befindliche Befehle müssen auf die erwähnte Zentraleinheit übertragen werden. Ferner wird angenommen, daß (zumindest) eine periphere Einheil von der Zentraleinheit mit Hilfe eines ClO-Befehls »Start« (siehe weiter unten) vorbereitet gewesen ist.

Die Zentraleinheit 2 fragt die Kanalprüfungsanordnung 10. ob sie die Kontrolle über den Kanal I aufnehmen möchte. Wenn diese Anfrage genehmigt ist. fordert die Zentraleinheit 2 den Speicher 3 auf. der Zentraleinheit über die Kanaldatenleitungcn I den Inhalt eines Spcicherwortes zu senden, dessen Adresse vom Programmzähler der Zentraleinheit 2 gegeben wird. Wenn sich dieser lnh;,it in der Zentraleinheit 2 befindet, gibt sie die Kontrolle des Kanals 1 an eine andere Einheit weiter, die die Kanaiprüfungsanordnung 10 auswählt. Die Zentraleinheit beginnt das Durchführen des auf diese Weise erhaltenen Befehls.

Wenn m diesem Augenblick eine periphere Einheit (z. B. 6) zum Übertragen (oder zum Empfangen) von Daters im Speicher 3 bereitsteht, erzeugt diese Einheit 6 ein Austauschanfragesignal auf der Leitung 12, das von der Austauschanfrsgedctektionsanordnung 16 delektiert v.ird. Der Eingabe/Ausgabeprozessor 4 führt dabei eine Anfrage zum Erhal; der Kontrolle über den Kanal an die Kanaiprüfungsanordnung 10 durch. Wenn diese Anfrage angenommen worden ist. adressiert der Prozessor 4. der anfangs mi; ' iüfe eines Befehls WER von der Zentraleinheit 2 auf eine Weise, die später erläutert wird, vorbereitet ist. hintereinander über die Kanaldatenleitungen die periphere Einheit 6 und den Speicher 3, j«*!, lühi'i uii: /.CMiiYuOiMMcii 2 mi' die jjct'ijinci'c Lirmcii «

>o ein Unterbrechungsprogramm durch, das einerseits aus der Prüfung besieht, ob die Übertragung auf entsprechende Weise durchgeführt worden ist. und andererseits aus dem Überführen der erwähnten peripheren Einheit in den passiven Zustand (Befehl .9.ST siehe weitere

2'< Beschreibung), die von diesem Augenblick an andere Übertragungen durchführen kann, wenn sie darum anfragt, nachdem sie von der Zentraleinheit erneut vorbereitet \.orden ist 'C/OSiartbcfehl).
Zur besseren Erläuterung der Wirkungsweise dieser

)o Datenverarbeitungsanlage werden nacheinander folgende Punkte herangezogen:

— Verbiiidungskanal und von diesem Kanal zu übertragende Signale;

n — Verfahren zum Anfragen, (.lic Steuerung über den Kanal durch eine der \ laupieinheilcn dieser Anlage /i! übernehnien νίΐίΐ derten im Bcisoie! nuch F! ^a. ! drei vorhanden sind:

— die Zentraleinheil 2:

— dei Eingabe/Ausgabeprozessor4:

— tier Eingabe/AusgabeprozessorS

Dieses Beispie! wird insbesondere mit Hilfe der ^: i g. 2a und 2b beschrieben:

Die Zentraleinheit 2. die normalerweise die Anlage steuert und die den Eingabc/Ausgabeprozcssoren die Daten zuführen muß. mit denen es möglich ist, die Eingabc/Ausgabcbelchle durchzuführen, und die den peripheren Einheiten Start- oder S'oppbefehlc für die Eingabe/Ausgabebearbeitungen gibt. Dabei muß die erwähnte Zentraleinheit weiter noch das laufende Programm verarbeiten. Diese drei Bearbeitungstypen entsprechen drei verschiedenen Befehlstypen, die von der Zentraleinheit durchgeführt werden, und sie werden mit Hilfe der F' i g. 3a. ib. 3c und 3d beschrieben. Der Eingabe/Ausgabeprozessor und der vom diesem gesteuerte Datenaustausch: wenn ein Eingabe/ Ausgabeprozessor von der Zentraleinheit 2 vorbereitet ist und eine periphere Einheit (auch von der Zentraleinheit 2 vorbereitet) dem erwähnten Prozessor signalisiert, daß sie zum Durchführen eines Befehls bereit ist. muß der Eingabe/Ausgabepro-

/Λ_Λ->1»Ι -H.lU-11 Uli. JlCULIUIIg UUCl UCII IXCtIILII UUU' nehmen und die Erledigung dieses Befehls durchführen. Dieses Beispiel wird mit Hilfe der F i g. 4a und 4b beschrieben.

Vcrbindungskaiiul und Signale, dicdtirin übertragen werden

Der Vcrbindungskanal I naeh I'ig. I einhalt eine Anzahl \on l.eilungen (die zur Vereinfaehiing in der I i g. I nicht detailliert dargestellt, aber in I" i g. Ja gezeichnet sind). Es sind:

— die 18 Adressenleitungen MAi), die das Adressieren ermöglichen:

Adressenlciitingen des Speiehers } (128k Wörter von maximal Ib Hits)

— Adressenleiiiingen von Eingabe/Ausgabepio zessoren, wie 4 und 5

— Adressenleitungen peripherer Einheilen wie 6, 7,8 und 9

— die 16 Daienleitiingen BIO. die von diesen zwei Einheiten ausgetauschten Daten übertragen.

— die Leitungen für die Bestimmung der Priorilüt zwischen den Hauptcinheilcn des Systems; diese Leitungen (insgesamt fünf) senden folgende Signale: (siehe K i g. 2)

SPYC: Signal, das die Kanalprüfungsanoidnung IO aussendet und das alle Haupicinheiten des Kanals empfangen. Dieses Signal hat die Aufgabe, die Haupteinheiten zu bitten, sich zur Bestimmung der neuen Haupteinheil des Kanals bereitzustellen.

BSYN: Signal, das eine der Haupteinheilcn aussendet, das alle anderen llaupteinheiten empfangen und das insbesondere von der Zentraleinheit 2 empfangen wird: dieses Signal deutet an. daß der Kanal beset/.t ist.

MSN: Signal, das eine Haupteinheit aussendet und das die anderen Haupleinheiten empfangen, mit dem die erstgenannte Haupteinheit angibt, dall eine neue Kanalhaupteinheit ausgewählt worden ist.

BUSRN: Signal, das eine Haiipleinheil zum Erbiiten der Konirolle über den Kanal aussendet und das die Kanalprüfungsanordnung 10 empfangen hat.

O.K.: Signal, das die Kanalprüfungsanordnung anfangs aussendet und das mit seinem logischen Pegel angibt, ob eine Haupteinheil, wenn es empfangen und wieder ausgesandt ist. die Kontrolle über den Kanal erbeten hat oder nicht. Dieses Signal wird einfachhcitshalber OKI genannt, wenn es in einer llaupieinheii eintrifft und OKO. wenn es am Ausgang einer Haupteinheit erscheint, (für weitere Einzelheiten siehe F i g. 2a).
— dieSynchronsignalleitungcn:

TMRN: Taktsignal, das von einer Haupieinheil für einen Zugriff vom Speicher ausgesandt wird und die Adressen sowie die Speichcrdalen für gültig erklärt.

TMPN: Taktsignal, das eine Haupteinheit einer pcripheren Einheit zusendet: es erklärt die Adresse einer peripheren Einheit als gültig und leitet einen Austausch mit der erwähnten peripheren Einheit ein.

TMEN: Von der Zentraleinheit ausgesandtes und von einem Eingabe/Ausgabeprozessor empfangenes Taktsignal, das die Adresse oder die von der Zentraleinheit dem Prozessor zugesandten Daten beim Vorbereiten des Prozessors für gültig erklärt.

TRMN: Quiiiimgssignal zu einem der Signale IMI-N oder TMKN: im I alle des Einschreibens in den Speicher besieht die Rolle dieses Signals aus dem Auswerten der vom Speicher gelieferten Daten. In allen lallen erlaubt es. den Austausch zu beenden (I- i g. 4b).

TPMN: Quittungssignal /um Signal TMPN, das die Quittung der peripheren Einheit für gültig erklärt und die laufenden Austauschvorgänge beendet (l^;i g. 3b).

die Leitungen für die verschiedenen Kontrollsigna-Ie:

ARN(\^:ig. Ib): von den peripheren Einheiten ausgesandies Signal, das der Zentraleinheit meldet, dall die periphere Einheit ihre Adresse erkannt hai.

ACN(\ ig. Ib): von einer peripheren Einheit ausgesandles Signal, das angibt, daß die Funktion, die sie ausführen soll, von der erwähnten peripheren Einheit angenommen worden ist.

Es gibt andere Konirollsignale. die vom Kanal I übertragen und hier nicht beschrieben werden, weil sie für ein Verständnis der Erfindung überflüssig sind und de-2") ren Rolle z. B. darin besteht, den Einheiten den Ausfall der Versorgung zu signalisieren.

Die oben beschriebenen Kanalsignalc erlauben Datenübertragungen über diesen Kanal. Derartige Übertragiingsvorgängc werden immer von einer Hauptein- «I heit gesteuert (in dem in I'i g. 1 beschriebenen Beispiel: die Zentraleinheit 2. die Eingabe/Ausgabeprozessoren 4 und 5).

Wenn sich die Zentraleinheit an einem Austauschvorgang beteiligt, ist sie immer die Haupteinheit des Ka-)■-. nals. Dagegen kann ein Eingabe/Ausgabeprozessor von der Zentraleinheit adressiert werden und sich in diesem Falle als eine Untereinheit verhauen, im Faiie eines Datenaustausches zwischen einer peripheren Einheit und dem Speicher, welcher Austausch von einem Eingabe/ 4Ii Ausgabeprozessor kontrolliert wird, verhält er sich als eine Haupteinheit.

Was auch der Typ des Austausches ist. der Speicher und die peripheren Einheiten sind immer Untereinheiten.

Verfahren zum Anfragen, die Steuerung über den Kanal durch eine der Haupteinheiten der Anlage

zu übernehmen

Ή) Die F i g. 2a und 2b beziehen sich auf die Auswahl der Haupteinheil des Verbindungskanals 1 von der Kanalprüfungsanordnung 10.

In Fig. 2a sind die Kanalprüfungsanordnung 10 und die Zentraleinheit 2 durch zwei aneinanderstoßende

•v> Rechtecke dargestellt: die Kanalprüfungsanordnung 10 ist tatsächlich nur ein Teil der Zentraleinheit 2. Mit der Kanalprüfungsanordnung 10 sind u. a. fünf Verbindungskanalleitungen 1 verbunden (in der Zeichnung nicht dargestellt), die folgende Signale übertragen (oben

w) bereits definiert:

SPYC- ßSYN- MSN- BUSRN- und OK.

Außer der Zentraleinheit 2 ist auch jede Haupteinheit b5 wie die Haupieinheiten 4 und 5. die Eingabe/Ausgabeprozessoren sind (siehe die Beschreibung der Fig. 1). mit dem Kanal 1 verbunden und empfängt oder sendet also die oben definierten fünf Signale.

Die Wirkungsweise dieser Anlage wird mit Hilfe der F i g. 2b beschrieben, die die logischen Pegel der in Fig. 2a angegebenen Signale als Funktion der Zeit zeigt, wobei diese Signale am Eingang einer mit dem Kanal verbundenen Haupteinheit vorhanden sind. Es wird angemerkt, daß im allgemeinen die Signale auf dem Pegel »0«. oder niedrig, aktiv sind. In diesem Falle endet ihre Bezeichnung mit einem Buchstaben N. Eine Ausnahme ist das Signal SCAN, das aktiv hoch ist. wobei das Signal SCANN aktiv »niedrig« ist.

Es sei angenommen, dal) der Prozessor 5 die Kontrolle über den Kanal 1 erbittet.

Wenn das Signal MSN auf hohem Pegel liegt (Fig. 2b), kann dieser Prozessor eine Anfrage für die Konirolle über den Kanal zur Kanalprüfungsanordnung ι ■> 10 senden, und dafür bringt er das Signal I)USRN auf 0 (Fig. 2b: BLLSRN (5) bedeutet ein Öi/.VW/V-Signal aus dem Prozessor 5).

Die Kdnulpiüfuiigsaiioiuiiuiig 10, die dieses DUSh'N-Signal empfängt, steuert dabei alle 1 laupteinheiten mit dem Signal SPYC an. die den Haupteinheiten 4 und 5 den Befehl geben, sich für eine spätere Auswahl bereit zu halten. Die Kanalprüfungsanordnung 10 erzeugt darauf das Signal OK, das am Eingang des Prozessors 4 in Form eines Signals OKI ankommt. Da der Prozessor 4 keine Kontrolle über den Kanal ergeben hat. gehl dieses Signal OKI durch den Prozessor 4 nur hindurch (punktierte Linie in Fig. 2a) und erscheint dann wieder in Form eines Signals OKO(4). das in Fig. 2b dargestellt ist. Dieses Signal OKO(4) ist faktisch das Signal OKI(5) für den Prozessor 5 mit einer zeitlichen Verschiebung, die durch die Übertragungszeii bewirkt wird (Fig. 2b). Dieses Signal OKI (5) wird vom Prozessor 5 empfangen, der eine Anfrage für die Kontrolle über den Kanal eingereicht hat. dieses Signal blockiert und den anderen Haupteinheiten, die gegebenenfalls weiter mit dem Ka-Γ!«ι · VC!*u*uri\jCri Nimm, CiH ^igriui v'/xwy-*/ liCiCrt, iliiS gleich Null ist. Das Signal OKI(S) verursacht im Prozessor 5 eine Reaktion, infolgedessen ein Signal MSN (5) den anderen Haupteinheilen des Systems zugesandt wird, um zu signalisieren, daß die Haupteinheil des folgenden Austausches im Kanal ausgewählt ist. Danach bringt der Prozessor 5 das Signal SS VTV auf den Pegel 0, um den anderen Haupteinheiten mitzuteilen, daß der Kanal jetzt besetzt ist.

Wenn die auf diese Weise ausgewählte Haupteinheil für die folgende Auswahl fertig ist. sendet diese Einheil das Signal MSN: der Augenblick, in dem dieses Signal auf den logischen Pegel (1) zurückkehrt, entspricht dem Anfangszeitpunkt des Auswahlvcrfahrcns der Haupteinheit des folgenden Austausches, denn in diesem Augenblick ist BUSRN hoch. sm'ist hoch, und OK I (5) niedrig, wodurch die Gesamtheit von Bedingungen das Signal MSN hoch werden läßt. Fig. 2b, die vertikal punktierte Linie, zeigt den Zeitpunkt an. von dem an die Auswahl der Haupteinheit des folgenden Austausches anfangen darf. Diese Auswahl der neuen Haupteinheit erfolgt während der Datenübertragung, die von der Haupieinheit des laufenden Austausches gesteuert wird.

Wie beschrieben, ist die Priorität zwischen den Haupteinheiten der Anlage eine ununterbrochene (relative) Priorität auf einem einzigen Pegel, d. h. die I laupteinheit mit höchster Priorität ist die. die zuerst das aus der Kanalprüfungsanordnung 10 herrührende OK-Signai empfängt usw. wobei die Haupieinheit mit dem niedrigsten Prioritätspcgel die Einheit ist. uie nach dem Durchlaufen aller anderer Haupieinheiten dieses Signal OK zuletzt empfängt.

Im übrigen ist die Rolle der Zentraleinheit 2, die llaupteinheil cies Kanals I sein kann (und im allgemeinen isi) nicht weiter angegeben. Faktisch ist diese Zentraleinheit 2 die Haupieinheit mit dem niedrigsten Prioritäispegel, d. h. die erwähnte Zentraleinheit 2 kann den Kanal nur dann kontrollieren, wenn folgende drei Bedingungen erfüllt worden sind:

— I's gibt keinen anderen Auflager zum Übernehmen der Kontrolle über den Kanal 1. d. h. der Pegel des Signals I)USRN \sl hoch.

— Ks gibl keine ausgewählte Haupteinheil für den nä'.hsien Austausch im Kanal: das Signal MSN ist auf dem Pegel »hoch«.

— Es läuft kein Austausch im Kanal I: das Signal HSYN \s[ auf dem Pegel »hoch«.

Wenn diese drei Bedingungen erfüllt sind, ist der Kanal iiuUnmiirscM uei' /.cuii'iiiCitH'icii 2 /ü^Curuüci.

Zentraleinheit I. — Beschreibung

F i g. 3a zeigt die Zentraleinheit der Anlage, sie ist die Einheil, die normalerweise die Anlage kontrolliert. Diese Einheit enthält im wesentlichen zwei Teile 31 und 32:

— der erste Teil 31 erzeugt die mikroprogrammieiten Befehlssignalc.

— der zweite Teil 32 steuert die Verarbeitung der Information unter der Kontrolle der Mikroprogramnibefehle.

Der erste Teil 31 enthält ein Register K, das die von den Leitungen BIO kommenden Daten empfängt und

dcrerseils die Signale SC7 und IR (Untcrbrechungssignale) empfängt. Der Adressengcncrator CA ist selbst mit dem Adressenregister RA des Mikroprogrammspeichers ROM verbunden, der eine Anzai.i elementarer Befehlssignalc SC i.SC2... SCn liefert.

Der zweite Teil 32 dieser Zentraleinheit enthält ein Rechen- und Steuerwerk ALU mit zwei Eingängen A

. und I) und einem Ausgang OUT ist einerseits mit dem Adressenregister .*>. das selbst mit den Adrcssenlcitungen MAD und mit Hilfe des Multipliers D mit dem Register F. verbunden ist. und andererseits mit dem Datenregister /. und mit dem PiOgrammzustandswortregister /'.VlV verbunden. Dieses Programmzustandswortregister ist in ein Register /'/„ das den Pegel des Programms iingibi. ein Bedingtingsrcgistcr CR und ein Kontrollregislcr GF unterteilt. Das Register PL ist mit dem Untcrbrcchungssystcm INT verbunden, das die von den Leitungen BIEC kommenden Signale und das Signal ENB (das Unterbrcchungserlaubnissignal der Einheit INT) empfängt. Dieses System INT liefert ein Unterbrcchungssignal IR zum Adressengenerator GA und ist mit Hilfe der Leitungen INTAD und die allge-

) mein verwendeten Register SPAD sind mit dem Eingang A des Rechen- und Steuerwerkes .4LU verbunden. Der Eingang ßdcs erwähnten Werkes /\Z.L/ist mit dem Ausgang des Registers F. verbunden. Weiler ist der Ausgang des Datenregisters /. mit den Datenleitungcn BIO

-. und mit dem Eingang der Gesamtheit der Register SPA I) verbunden.

In dieser Fig.3a sind die Kontrollsignallcilungen CONTROL die mit der Kanalprüfungsanordnung «0

verbunden sind, wiederholt.

I)(¹J Funktionen der verschiedenen, oben beschriebeneu Einheiten s'nd folgende:

Rechen- und Steuerwerk ΛΙΑ >

Diese Einheit empfängt die Information an Kingäugcu Λ Lind Ii; diese Information tritt in diesem Beispiel in Form von Wörtern (Operanden) von Ib Bits ;mi. Sie luil die Möglichkeit, mil diesen zwei Operanden eine Addition, eine Substraklion oder eine logische Kombination dieser Operanden auszuführen. Die von AUI durchzuführenden Operationen stammen aus dein Mikroprogrammspeicher ROM, der mit Hilfe der Verbindung SC 2 ausgewählt ist (faktisch stellt diese Verbindung eine Anzahl getrennter Drähte dar).

Der.STMD-Registersiapel

Er ist ein Stapel von 16 Registern, die mit Hilfe des Befehlspakets adressiert werden können. In bezug auf diese Register gibt die Bezeichnung R 3 eines der ersten acht SPAD-Registcr an. Die Kontrolle dieser Register erfolgt über den Mikroprogrammspeicher ROM unter der Kontrolle des Adressengenerators GA mit I lilfe der ; Verbindung (mehrere Drähte) .SO.

ZustandsWortregister PSW Djs Register wird in drei Teile unterteilt.

— das PiOgramniniveaiircgister PL, das den Priori· Uitspegcl des laufenden Programms (in b Bits kodiert) enthält. Die Steuerung dieses Registers erfolgt durch das Prioriiätssystem INT.

— Das Bedingungsregister CR. das den Zustand eines Ergebnisses angibt.

— Das Register GF. das (mit 8 Bits) den Zustand an verschiedenen Punkten der Anlage angibt; z.B. gibt eines dieser Bits an, ob der Programmablauf der Anlage unterbrochen werden kann oder nicht (Signal ENB).

Multiplexer D

Der Multiplexer D kann in vier Betriebsarten arbeiten, die ihm vom Speicher ROM mit Hilfe von SCb angegeben werden. Diese vier Betriebsarten sind: 12
Register A.

Ks einhält die Ib Bits des laufenden Befehl¹., der aus dem Speicher "5 über die Leitungen HlO ties Kanals I ankommt.

■\dressengeneralor CΊΛ

Kr empfängt .ins dem Register K den Inhalt ties durchzuführenden Befehls und unter Berücksichtigung des Zustiindes des Systems (insbesondere das Signal IR) kodiert er die Adresse im Speicher ROM des durchzuführenden mikroprogranimierlcn Befehls. Diese Adresse wird mit 9 Bits kodiert, die durch die Sammlung der Leitungen .S't'7 auf das Adressenregister RA des Speichers ROM übertragen werden.

Register RA

Adressenregi'iier des Speichers ROM. der das Adressieren eines Mikrobefehls erlaubt.

Speicher ROM

Steiierspeicher der Zentraleinheit, in dem ein Sieuermikroprogramni gespeichert ist. |edes Mikroprogianimwort enthält 48 Bus. die in verschiedenen Punkten der Zentraleinheit mit Hilfe der Verbindungen SC1, SC 2... SC η eine Auswirkung haben.

II. Die drei Befehlstypen.die von der Zentraleinheit durchgeführt werden können

Zunächst werden die Befehle in drei getrennte Klas-

4L(7-Ausgangsbetriebsart: die Ib Bits aus dem ^r>o ALU-Werk werden auf das Register ^'übertragen. Ausgangsbetriebsart der Leitungen BIO: die Ib aus den Leitungen BIO kommenden Bits werden auf das Register E übertragen.

Betriebsart PL: der Inhalt der Leitungen INTAD =>5 wird über den Eingang A auf das ALU-Werk übertragen, aus diesem Werk zum Multiplexer Tweiter nach links geschoben und im Register E geschrieben. Der Inhalt wird danach über das Rechen- und Steuerwerk ALt/zum Register PL gesandt. on

■ Kurze Konstantbetriebsari: die acht rechten Bits der Befehle vom Typ Ti (nachstehend beschrie- A — ben) werden vom Multiplexer D auf das Register E übertragen, wobei logische »O«-en erzeugt werden, B — um die acht linken Bits des 16 Bitswories zu liefern. 05 C —

Register S
Es enthält die Adresse des laufenden Befehls.

— die Verarbeitungsbefehlt der Zentraleinheit (Typ TI bisT8);

— die Kingabe/Ausgabebefehle über den programmierten Kanal (Typ T8):

— die Kinleitungsbefehle der Außenregister WER. RER(Typ 8) (programmierter Kanal).

Nur die beiden letzten Belchlsklassen werden nachfolgend näher betrachtet.

1. Die Eingabe/Ausgabebcfehle

Diese aus dem Speicher stammenden Befehle sind Teile des in der Zentraleinheit laufenden Programms. Sie haben die Aufgabe, die peripheren Einheiten zu aktivieren. Die Betriebsart des erwähnten Kanals zum Übertragen der Information auf die peripheren Einheiten unter der Kontrolle des in der Zentraleinheit laufenden Programms wird programmierter Kanal genannt. Um die Wirkungsweise des Systems im Falle der Durchführung derartiger Befehle zu erläutern, werden sie nacheinander beschrieben:

Die verschiedenen Eingabc-Ausgabebefehlstypen und ihre Funktionen, Der Aufbau einer peripheren Einheit, Der Verlauf eines Datenaustausches zwischen der peripheren Einheil und der Zentraleinheit.

A. Die verschiedenen Eingabe/Ausgabebefehlstypen

Es gibt fünf dieser Befehle. Ihr mnemonischer Kode ist CIO. OTR. INR. SSTund TST.

CIO

Dieser Befehl kann zwei verschiedene Funktionen haben:

— Das Starten einer Eingabe/Ausgabeoperation einer peripheren Einheit (das Bit Fist in diesem Falle gleich 1. siehe die Beschreibung weiter unten).

— Eine Datenübertragung stoppen oder eine periphere Einheit in den unwirksamen Zustand überführen (das Bit Fist gleich 0).

Dieser Befehl ist ein Befehl vorn Typ T8 (siehe obige Beschreibung) dessen Format das folgende ist:

Befehls entgegengesetzt: der Inhalt des Pufferspeichers der peripheren Einheit wird auf das Register R 3 von SPA D übertragen. Das Format dieses Befehls ist folgendes:

(TypTS)

to 1001

«3

DA

1000

DA

!5

Entsprechend dem Wert des Bits Fstartct ode: stoppt die Operation. Das Feld DA des Befehls, das in den Bits 10 bis 15 kodiert ist. stellt die Adresse einer peripheren Einheit dar.

Die Durchführung dieses Befehls ist wie folgt: die Zentraleinheit erbittet die Kontrolle über den Kanal uiid sendet danach auf den Adressenleitungen dieses Kanals die Adresse DA der peripheren Einheit. Wenn diese periphere Einheit sich selbst erkannt hat. führt sie die in den Bits 4.8 und 9 des Befehls kodierte Operation aus. Im allgemeinen sind es die Bits 4,8 und 9 des laufenden Befehls die die Kippstufen FO und Fl (siehe weiter unten) nach dem Dekodieren in der peripheren Einheit einstellen. Diese Kippstufen FO und Fl werden auch in einem bestimmten Ausmaß von der peripheren Einheit selbst in dem Falle gesteuert, daß die erwähnte Einheit nicht arbeiten kann: sie prägt dabei den unwirksamen Zustand auf (siehe folgende Seiten).

OTR

Das Durchführen dieses Befehls bedeutet die Übertragung des Inhalts des Pufferspeichers aus der peripheren Einheit auf das Register Λ 3 von SPAD. nachdem is die erwähnte periphere Einheit ihre Adresse erkannt hat (Bit Fdeutct eine bestimmte F'unktion an).

SST

Dieser Befehl holt aus der peripheren Einheit den Inhalt des Zastandwoftes, das verschiedene Informationen betreffend die periphere Einheit enthält, insbesondere Information über den richtigen Verlauf der Datenübertragung (Bit Fdeutet eine bestimmte Funktion an).

und bringt das Zustandswort in das Register R 3 von SPAD. Das Format dieses Befehls ist folgendes:

(Befehl vom Typ TS)

1001

DA

Das Zustandswort der peripheren Einheit kann eine _JS variable Länge entsprechend dem Typ der peripheren Einheit haben. Bestimmte Bits dieses Zustandswortes der peripheren Einheit haben eine feste Position, die vom Typ der benutzten peripheren Einheit unabhängig ist. Wenn der Wert dieser Bits gleich I ist, kann ihre ₄(, Bedeutung, durch ihre Position bestimmt, in nachstehender Tabelle zusammengefaßt werden:

. . _ . ι ι r ι ι ι ι ι Hitniiniiiicr Dieser Befehl ist ein Kegisterausgabebcfchl. d. h. der

Inhalt eines Registers von SPAD muß von der Zentral- ₄ι einheit auf die ausgewählte periphere Einheit übertra- '5 gen werden.

14 13 ,0

Das Format dieses Befehls im folgendes:

(TypTS) Die periphere Einheit ist

arbeitsunfähig

Übertragungsfehler

Datenfehlci"

Falsche Länge

TST

[K)O I K 3 j 0

1000

DA

Wenn diese Operation von der peripheren Einheit angenommen worden ist, deren Adresse im Feld DA des Befehls angegeben ist. wird der Inhalt des Registers R 3 auf das Pufferregisior der peripheren Einheit übertragen. Dabei wird das Bit /'auch auf die erwähnte periphere Einheit übertrugen, um für sie eine bestimmte Funktion anzugeben, die nach dein Typ der peripheren Einheit \.iriieren kann.

INR

Dieser Befehl wird durchgeführt, um tien Zustand ei ncr peripheren Einheit zu prüfen und um festzustellen ob diese Einheit zum Übertragen fertig ist. Beim Durch führen dieses Befehls wird das Zustandswort der peri pheren Einheil in das Register R 3 von SP/4D geschric ben: eine 1 im sechzehnten Bit gibt an. daß die erwähnt« periphere Einheit besetzt ist. Das Format dieses Befehl: isl folgendes:

(Befehl vom TyρTQ

1001

Die Funktion dieses BcIeIiK ist der des vorstehenden

Wie in allen vorangehenden Befehlen gibt DA die Adresse der periphercn F.inheit an.

B. Aufbau einer peripheren F.inheit

Ein Ausführungsbeispiel einer peripheren Einheit ist in Fig.3b angegeben. Diese periphere F.inheit ist eine Druekanordnung. in der die Kontrolleinheit 50 von der Druckeinheit 51 getrennt ist. Dieser letzte Teil (51) wird nicht beschrieben, weil er zum Stand der Technik gerechnet werden kann.

In F i g. 3b ist der Verbindungskanal 1. der die Dalenleitungen BIO. die Adrcsscnleilungen MAD und die Sieucrleitungen CONTROL enthält, auf folgende Weise mit der Kontrolleinheit 50 der peripheren F.inheii verbunden:

— Die Leitungen BIO mit dem PufferregiMcr IiL ¹I'. dessen Ausgang mit einer Anordnung paralleler UND-Gatter verbunden ist. von denen nur das Gatter 52 dargestellt ist.

— Die Leitungen MAD mit der Adresscndekodieranordnung ADDEC und mit der Befehlsdekoderanordnung COMDEC:

— Die Sleuerleilungen CONTROL sind einerseits durch die Leitung, die das Signal TMPN empfängt, und über die aus ADDEC kommenden Leitungen, die die Signale TPMN und ARN zurücksenden, mit der Adressendekoderanordnung ADDFC"und zinn anderen mit dem Ausgang des ODER-Galiers 53 verbunden, das das Signal ACN zurücksendet. Die Ausgänge 54, 55 und 56 der Dekoderanordnung COMDEC werden von den aus dem Befehlsannahmegenerator CCD kommenden Signalen auf den Leitungen 57,58 bzw. 59 in ilen Gattern 60,61 und 62 ausgewertet, die die Steuersignale /um Sleuerspeichcr 70 liefern, dessen Ausgänge 66, 67 und 68 einerseits mil dem ODF.R-Galter 53 und /um anderen über die Leitungen 63, 64 bzw. 65 mit der Bcfehlsannahmeanordnung ACC verbunden sind. Die erwähnte Anordnung /\C*C*licferi Steuersignale zu den bistabilen Kippstufen FhIALT, FSTR b/.w. FWR auf den Leitungen 69, 71 und 72. Der Ausgang der Kippstufe FWR quittiert das Gauvr 52. während FSTR, gesteuert von ACC, die Druckoperation der Anordnung 51 startet. Der Zustand der beiden bistabilen Kippstufen FO und /·" I wird von der Anordnung 51 (z. B. im Falle »unwirksam«) und über die Leitungen 80 und 81 gesteuert, die die erwähnten Kippstufen auf Basis des von der Zentraleinheit auf den Leitungen MADOA, 08 und (W übersandten dekodierten Befehls steuern. Zum anderen (Fig. 3c) wird der Übergang vom Zustand FXTvMm Zustand £(77 von der peripheren Einheil gesteuert, sobald sie den Vorgang FXT beendet hat. Sie geben gemäß der Kombination der betreffenden Werte ihrer Ausgänge die möglichen Zustände der peripheren Kinheil an:

/0 h'\ Zustand der peripheren F.inheii

0 0 Unwirksam (INCT)
! 1 Austausch (FCH)

0 I Durchführung (FXT)

1 0 Erwarten clic Übertragung eines

Zuslandwortes (WST) Die Bedeutung dieser verschiedenen Zustände wird im folgenden Abschnitt C erläutert. Die Anordnung .ACCist auch mit dem Pufferregisier BUFüber die Leitung 73 verbunden. Die Anordnung DAEX ist über die

ί Leitung 74 und die Unierbrechungsleitung 75 mit den Leitungen ÖF/Cocler mit der Unterbrechungsanfrageleitung 76 verbunden. Die Anordnung STAFX ist über die Unterbrechungsleilung 75 mit der Unierbrechungsleitung BIEC verbunden. Die Wirkungsweise einer derartigen peripheren Einheit wird jetzt im folgenden Abschnitt betrachtet. Es ist ein Beispiel von Datenaustausch zwischen der Zentraleinheit und der peripheren Einheit (die ausgewählte periphere Einheit ist eine Druekanordnung. und es ist klar, daß die Daten aus der

π Zentraleinheit kommen und zur peripheren Einheit gehen. Eine periphere Einheit, wie ein Lochkartenleser, wird auf gleiche Weise durch Umkehrung der Datenriclitung arbeiten).

2« C Verlauf eines Datenaustausches zwischen

der Zentraleinheit und einer peripheren Einheit

Fig. 3d gibt die verschiedenen Stufen eines derarti-2"> gen Datenaustausches an:

Beim Starten des Datcnverarbeiiungssystems gelangt ein allgemeiner Befehl »Nullstellung (RA7.)v. an alle peripheren Einheiten, um alle Register und Kippstufen der erwähnten l'inheil in die Nullstellung zurückzubringen. μ Insbesondere werden die Kippstufen FO und Fl auf Null gesetzt und die Einheit ist in der unwirksamen Stellung INCT. Da im ausgewählten Beispiel die Zentraleinheit diese periphere Einheil zum Drucken eines Textes benötigt, wird die Zentraleinheit die erwähnte π periphere Einheit durch einen Startbcfehl CIO aktivieren (siehe Abschnitt 1). für ilen das Bit F gleich I ist. Dazu überträgt die Zentraleinheit, die zuvor eine Kanalanfragc eingereicht hatte, die Adresse der peripheren Einheit, auf den Leitungen MAD 10 bis 15 und einen auszuführenden Befehl auf den Leitungen MA D 04. 08 und 09. Die Zentraleinheit überträgt darauf das Taktsignal TMPN. Die Adressendekoderanordnung ADDEC sendet beim Empfang dieses Signals TMPN das Taktsignal TPMN und das Signal ARN zurück, das der Zenr. traleinheit angibl. daß die Adresse der peripheren Einheit erkannt worden ist.

Die Bclehlsdeiektionsanoidnung COMDEC empfangt über die Adressenleitungen MAD 04, 08 und 09 die verschiedenen auszuführenden Befehle. ><i Diese von der Anordnung 70 gespeicherten Befehle werden nach der Auswertung von der Anordnung CCD auf die Bcfehlsannahmeanordnung ACC übertragen. Insbesondere besteht einer dieser Befehle im Falle einer Operation CIO »stan« aus dem Umkippen der Kippstuhl fc IWR, die ein Auswerlungssignal zum UND-Gatter 52 sendet, und dieser Befehl besteht weiter aus der Auswertung des Inhaltes WCF. der aus /?3 über die Leitungen /i/O eingetroffen ist. mit I IiIIc eines aus der Anordnimg ACC auf der Leitung 3 kommenden Befehls. «ι Die Signale ARN und /KTVsidlen das Bcdingungsrcgister CR der Zentraleinheit ein. Der Wert dieses Registers gibt an. ob der Befehl angenommen ist.

Die periphere Einheil stein jetzt im Austausehwarte-/usiand HCH. und die Kippstufen /0 und /1 sind gehl maß den vorigen Tabellen eingestellt.

Die Foriset/itng des Austausches besteht im allgemeinen in der Ausführung eines Befehls OVR (im Beispiel einer peripheren F.inheit, die eine Datendurchfüh-

rungsaktion ausführt). Dieser Befehl, wie bereits gesagt, erlaubt es der Zentraleinheit, die die Kontrolle über den Verbindungskanal übernommen hat, die periphere Einheit, deren Adresse in den Bits 10 bis 15 des erwähnten Befehls enthalten ist, zu adressieren. Der Verlauf dieses Teils das Austausches erfolgt auf gleiche Weise wie bereits beschrieben.

Gleichzeitig dekodiert die Befehlsdekoderanordnung COMDEC die auf den Leitungen AMO 04, 08 und 09 übertragenen Befehle. Die Annahme dieser Befehle erfolgt durch Rüeksenden des Signals ACN über das ODER-Gatter 53 zur Zentraleinheit. Wie in obiger Beschreibung ist die Kippstufe FWR zum Auswerten des Gatters 52 eingestellt, durch das die aus BUFkommenden Daten passieren: diese Daten sind von der Zentraleinheit aus dem Register R 3 über die Leitungen BIO ausgesandt. Faktisch ist es selbstverständlich, daß das Gatter 52 eine Gatteranordnung darstellt, 1 pro Bit des Registers BUF(die Daten in BUF sind vom Bcfchlssignal aus ACC ^r<ber die Leitung 73 ausgewertet). F i g. 3c zeigt die Ausführung der Befehle CIO und OTR nach der Zusammenschaltung der im Vcrbindungskanal übertragenen Signale zwischen der Zentraleinheit und der peripheren Einheit. In dieser und in folgenden Figuren zeigen die schraffierten Teile, daß das Signal in diesem Augenblick nicht definiert ist. Die Adresscnleitungen MAD werden einige Augenblicke vor dem Signal TMPN ausgewertet. Sie werden ab dem Aussenden des Signals TRMN nicht langer ausgewertet. Die Signale ARNund ACN werden danach der Zentraleinheit zugesandt. Die Daten auf den Leitungen BIO werden beim erneuten Ansteigen des Signals TMPN ausgewertet.

Beim Ausführen des Befehls->77ϊ tritt die periphere Einheit in den Ausiuhruftgs/.ustand HXT, d. h. in den Zustand, in dem sich die KippstuLn FO und FI in dem in obiger Tabelle erwähnten Zustand 0 bzw. 1 befinden. Das Ende der Ausführung dieses Befehls läßt normalerweise die erwähnte periphere Einheit in den Austauschzustand £C/7 zurückkehren.

Der Rückkehr in diesen Aiistauschzustand folgt die Aussendung eines von der Einheil DAHX erzeugten Unterbrechungsanfragesignals (DAF.X ist die Duicnaustauschanfrageeinheit. die über die Leitungen 74 und 75 (programmierter Kanal) Daicnaustauschanfragen einreicht). Im Falle (nachstehend zu beschreiben) einer Verbindung der peripheren Einheit mit einem Eingabe/ Ausgabepro/essor sendet die Anordnung DAEX eine Austauschiinfrage über die Leitung 76.

Andere Möglichkeiten werden der peripheren Einheit angeboten, um den Austausch/usiand F.C77 zu verlassen. Diese Möglichkeiten sind

— wenn die periphere Einheit nicht funktionieren kann (/. B. nicht mil dem elektrischen Netz verbunden), konnte der Starlbcfehl CIO nicht ausgeführt werden: die periphere Einheit befindet sich im Zustand »unwirksam« (Verzweigung 2 in F i g. 3c).

— wenn sich die periphere Einheit in der Verzweigung I nach Fig. 3c befindet. (Austausehzustand FC/7/ aber die Zentraleinheit den Auslausch stoppen möchte. Die erwähnte Zentraleinheit führt dabei einen Befehl CK) - .STO/'(Bit /ist 0) aus. dessen Verlauf dem Diagramm nach Fig. 3c ent spricht (die bistabile Kippstufe / HM. I) wird gcsel/.l).

- wenn (nachstehend beschrieben) die periphere Einheit mit einem Emgabe/Ausgiihepro/essor verbunden ist und das Ende des übertragenen Blocks de-

tekiicrt ist (Signal EOR).

Einer der drei oben erwähnten Fälle oder der der Verzweigung (3) des vorigen Flußdiagramms entspre-

¹S chendc Fall (Befehl OTR, der von der peripheren Einheit im unwirksamen Zustand nicht ausgeführt werden kann) steuert die periphere Einheit im Austauschwartezustand zum Austauschen des Zustandwortes WSTmit der Zentraleinheit. Dazu liefert die periphere Einheit mit Hilfe der Anordnung STAEX für die Anfrage des Austausches eines Zuslandwories eine Unterbrechungsanfrage, die auf den Leitungen BlEC kodiert wird. Wenn diese Anfrage von der Zentraleinheit angenommen worden ist, führt sie einen Befehl SST aus.

ι-s Dieser Befehl hat zum Zweck, den Inhalt des Zustandwortes der peripheren Einheit dem Register R 3 von SPAD zuzusenden. Dieses oben angegebene Zustandswori enthält eine Anzahl Informationen. Insbesondere werden der Wert der Kippstufe FNOP(die angibt, daß sich die periphere Einheit im unwirksamen Zustand befand) und der Wert der Kippstufe FTHR (die einen Übertragungsfehler angibt) auf den Datenleitungen 15 bzw. 14 zur Zentraleinheit gesandt.

Der Austauschvorgang ist damit beendet, und die pe-

2^ri riphere Einheit kehrt in den unwirksamen Zustand zurück.

2. Die Befehle WER und RER

jo Wie oben bereits erwähnt wurde, sind die Austauschvorgänge von Daten zwischen den peripheren Einheiten und dem Speicher mil Hilfe des programmierten Kanals verhältnismäßig langsam, sie erfordern viel Zeit, wenn eine große Informaiionsmenge übertragen werden

i·-. muß. Außerdem muß nach der Übertragung jeder Information ein Unlcrbrcchungssignal zur Zentraleinheit gesandt und die Wirkung der Zentraleinheit (unter bestimmten Bedingungen, die im Abschnitt III des Kapitels Zentraleinheit beschrieben werden) gestoppt wer-

•w den. Es ist also wünschenswert, wenn die peripheren Einheiten schnelle Einheiten sind und die Menge zu übertragender Informationen groß ist, eine Überlragungsmclhodc mit großer Geschwindigkeit auf dem Verbindungskanal zwischen den peripheren Einheiten

Yt und dem Speicher zu schaffen. Diese Übertragung mit hoher Geschwindigkeit erfolgt durch Wortblöckc, und die Konirolle der Operationen erfolgt über die Eingabe/ Ausgabeprozessoren mit einem Verfahren (Betriebsart), das »Multiplex« genannt wird. Es ist jedoch leicht denk-

■>(> bar. daß derartige Prozessoren bestimmte Informationen erfordern, um die Informationsübertragung zwischen zwei Einheiten kontrollieren zu können: Informationen wie z. U., die Länge des /u übernagenden Blokkes. die Speicheradresse /um Schreiben der Daten, usw.

Vi Diese Informationen weiden In die Register der Eingabe/Ausgabcprozessoren. externe Register genannt, geschrieben.

Die Ladung dieser Register erfolgt über die Zentraleinheit. Es ist also möglich, zum Adressieren der Regi-

W) steriler Eingabc/Ausgabcprozcssorcn

Speicheradressen.

— l'cnphenceinheilaclrcssen, und

— neue Befehle zu verwenden

Bei der Verwendung von Speicheradressen, wobei die entsprechenden Speicherwörter nicht verwendet werden können, wird die maximale Adrt'ssierungskapa/iläl

if des Speichers nicht erreicht. Diese Lösung ist also unin-

V teressitnt, und auch nicht die Lösung, bei der Peripheric-

'"- einheiiadressen verwendet werden, da in diesem !"alle

-'. auch die maximale Adressierungskapazität der periphe-

-. ren Einheit nicht erreicht wird.

— Die Lösung für dieses Adressierungsproblem ist also

_r; die Schaffung neuer Befehle, die die Übertragung von

''- Daten mit den erwähnten externen Registern ermögli-

- chen. Der mnemonische Befehl WER (Einschreiben in

L ', externe Register) und RER (Lesen aus externen Regi-

!," stern) haben folgende Formate:

WER

TypT8 r,

0

0110 j R3

ERA

Bits Nr.

00 01

0405

0708

Dieser Btfeh! vorn Typ T8, dessen Operationskode durch die Bits 1 bis 4 dargestellt ist, hat die Aufgabe, den Inhalt des Registers /?3 von SPAD/.um externen Register ERA mit der in den Bits 08 bis 15 kodierten Adresse zu senden. Die Ausführung dieses Befehls vom Typ T8 in der Zentraleinheit ist oben bereits beschrieben worden.

RER

0

1111

/?3

ERA

Dieser Befehl RER vom Typ T8 hat die Aufgabe, die Übertragung des Inhalts des externen Registers mit der Adresse ERA zum Register R 3 von SPAD zu versorgen. Die Ausführung dieses Befehls erfolgt auf die oben beschriebene Weise für die Befehle vom Typ T8.

Die Bcnutzun₆ dieser Befehle wird im Abschnitt über die Eingabe/Ausgabeprozessoren beschrieben. Der Eingabe/Ausgabebefehl und der Befehl zum Lesen/Schreiben im externen Register sind Befehle, die von der Zentraleinheit ausgeführt werden, um die Datenübertragungen zwischen der Zentraleinheit und den peripheren Einheiten bzw. den Eingabc/Ausgabcprozessorcn auszuführen. Dieser Übcrlragungstyp erfolgt in der Betriebsart, die mit »programmiertem Kanal« bezeichnet wird. Die direkten Informationsübertragungen zwischen den peripheren Einheitern und dem Speicher unter der Kontrolle eines Eingabe/Ausgabepro/.essors sind Wortblockübertragungcn: dieser Typ von Übertragungen wird auch »Multiplexbetrieb« genannt. Eine periphere Einheit kann also die Information in der programmierten Betriebsart (oder im programmierten Kanal) oder im Multiplexbetrieb (oder im Multiplexkanal) austauschen.

111. Das Unterbrcchiingssystem

Die Rolle eines Unterbrechungssystcms ist es. den verschiedenen Einheiten des Systems unter bestimmten Bedingungen zu erlauben, daß der Verlauf ties laufenden Programms in der Zentraleinheit der Rechenmaschine unterbrochen wirf'.. Diese Unterbrechungen können in interne und externe Unterbrechungen geleilt werden. Die internen Unterbrechungen werden hier je-

doch nicht beschrieben.

Die externen Unterbrechungen sind Unterbrechungen, die von den peripheren Einheiten des Systems, kommen und auf die Zentraleinheit über die Leitungen BIEC (Fig. 3a)übertragen werden.

In der Praxis enthält jede periphere Einheil eine Verschlüsselungsanordnung, die bei der Anfrage einer Unterbrechung durch die periphere Einheit auf den b Leitungen BIIX ein Wort von b Bits bringt, dessen nuinerischer Wert dem Prioritätspegel der erwähnten peripheren Einheit entspricht. Wenn zwei oder eine größere Anzahl peripherer Einheiten gleichzeitig eine Unterbrechung anfragen, sind die Verschlüsselungsanordnungen jeder peripheren Einheit derart, daß nur der Prioritätspegel der peripheren Einheit mit höchster Priorität auf den Leitungen ////!"("verschlüsselt wird.

Der in b Bits kodierte Priorilätspege! wird dabei über die Leitungen BIECauf die Unierbrechurgseinheit INT nach F i g. 3a übertragen. Der Inhalt des Prioritätspegelregisters P/_ das den Prioritätspegel des laufenden Programms enthält, wird dabei in der erwv':.nten Einheit t:v t mit OCiTi I HGHtUiSpCgCl UCf pCfiphcFcfl F.illhell, die eine Unterbreehungsanfrage eingereicht hat. verglichen. Wenn der Prioritätspegel des laufenden Programnis höher ist als der der erwähnten peripheren Einheil, läuft d;>s erwähnte Programm weiter normal ab. Im entgegengesetzten Falle wird das erwähnte Programm unterbrochen: die diesem Programm entsprechenden Parameter werden im Speicher geschrieben und der Prioritätspegel der peripheren Einheit wird im Teil PL des Zustandwortcs PSW aufgenommen. Diese Vorgänge werden vom Mikroprogrammspeicher ROM, der vom Unierbrcchungssignal IR gestartet wird, gesteuert. Dieses .Signal IR wird von der Einheit INT geliefert, wenn das Ergebnis des Vergleichs zeigt, daß eine Unterbrechung stattfinden muß. Es wird hier jedoch betont, daß diese Unterbrechung nur unter den Bedingungen ablaufen kann, daß der Einheit //vTmit Hilfe des Signals ENB die Erlaubnis gegeben wird, das laufende P;_;> gramm /u unterbrechen. Denn es ist klar, daß im Falle einer Siromuntcrbrechiing das Unterbrechungsprogramm, das das Schreiben der Parameter des laufenden Programms im Speicher gewährleistet, in keinem Falle unterbrochen werden kann, und in diesem Falle wird das Signal ENB nicht gesetzt.

Das neue Programm, das jetzt im System ablaufen ■nuß, muß im Speicher gefunden werden. Dafür muß seine Anfangadresse im Speicher gefunden werden. Diese Adresse wird wie folgt erhalten:

Der neue Pegel des Programms wird auf den Leitungen INTAD erzeugt. Der Inhalt dieser Leitungen wird über das Werk ALU im Register 5 geschrieben, und der Multiplexer D überträgt diesen Inhalt in der Betriebsart PL auf da.. Register /:'. Der Inhalt dieses Registers wird in das Register PL übertragen. Die Zentraleinheit reicht eine Kanalanfragc ein. Nach dem Adressieren dei Speichers und dem Austausch der Taktsignal wird der Inhalt des Speicherwortcs ausgewählt und auf den Leitungen BIO und über devi Multiplexer D auf das Register E übertragen. Diese jetzt in £ vorhandenen Daten stellen die Adresse eines Llmerbrechungsprogramms dar, das nach der Anfrage der peripheren Einheit ausgeführt werden muß. Dieses Unicrbrechungsprogramm, dessen Anfangsadresse man jetzt kennt, wird auf die oben beschriebene Weise für ein beliebiges Programm durchgeführt. Das Ende dieses Unterbrechungsprogramms enthalt einen Befehl für die Rückkehr zum vorigen unterbrochenen Programm, der d;is Neustarten dieses Pro-

gramms ermöglicht (wesentlich ist. daß ein laufendes Programm, außer in Sonderfällen, am finde jedes Befehls unterbrochen werden kann, abgesehen vom Austausch/yklus im Kanal).

IV. Eingabe/Ausgabeprozessor

Ein Eingabe/Ausgabepro/essor. der in einer Anlage nach der Erfindung enthalten isi. /. B. der Prozessor 4 und der Prozessor 5 in F i g. I, hat die Aufgabe, die Verwaltung der Austauschvorgänge von Informationen /wischen dem Speicher der Anlage und den peripheren Einheiten unabhängig von der /.cnlraleinheit /u gewährleisten Die Zentraleinheit führt jedoch die Vorbereitung des Eingabe/Ausgabcprozessors aus. indem sie ihm für jeden Datenaustausch zwei Konirollwörier liefert, die den erwähnten Prozessor über die Lange des zu übertragenden Datenblocks und über die entsprechcnrtpn λ'jresseri des S^eich'TS 'uiierfi^ht^H

Das Ende eines von einem derartigen Prozessor kontrollierten Datenaustausches wird der Zenlraleinheil durch das Senden einer Unterbrechungsanfrage von der betreffenden peripheren Einheit direkt signalisiert, /.wischen der Vorbereitungsaktion und der Unterbreehungsanirage ist also die Zentraleinheit völlig frei, das laufende Programm auszuführen und die vom Eingabe/ Ausgabeprozessor durchgeführten Aktionen außer Betracht /u lassen.

Wenn er vorbereitet ist. hai dieser Prozessor die Aufgabe, die Kontrolle über ilen Verbindungskanal anzufordern, sobald er eine Austauschanfrage aus einer peripheren Einheit delektiert hat. und auf den Leitungen /VMD die Adressen der peripheren Einheil (die dem Ünterkanal. mit dem die erwähnte periphere Einheit verbunden ist. entspricht) und des zugeordneten .Speicherwortes zu senden.

Um die obenbeschriebenen Aufgaben zu erfüllen. kann der Eingabe/Ausgabeprozessor in drei verschiedenen Betriebsarten arbeilen:

Betriebsart »Zentraleinheit«

Der Eingabe/Ausgabeprozessor iiest und schreibt die Kontrollworter (zwei pro peripherer Einheit), die ihm von der Zentraleinheil auf den Leitungen BIO zugesandt werden. Die Zentraleinheit ist die I laupicinheit des Austausches auf dem Kanal, wobei der Eingabe/ Ausgabeprozessor Jie Untereinheit ist.

Betriebsart »Austausch«

Der Eingabe/Ausgabeprozessor hat eine Kanalanfrage eingereicht, die bestätig! ist. Der erwähnte Prozessor leitet den Datenaustausch zwischen der betrachteten peripheren Einheit und dem Speicher ein. die beide Untereinheiten Sind.

Betriebsart »Abtastung«

Der Zustand des Eingabc/Ausgabcprozcssors wird m> abgetastet, um festzustellen, ob eine der mil dem erwähnten Prozessor über die Austauschanfragcleilungeii verbundenen peripheren Einheiten eine Anfrag·· eilige reu li! hat (Übertragung in die licinebs.ni "Austausch«), oder ob d-e Zemrü'emhuü einen WcMi! missende! κ-, (Übergang in die Bctriebsari »Zeniraleinhei!«).

Die detaillierte Beschreibung dieser verschiedenen Betriebsarten eines Eingabe/Ausgabeproz.essors wird weiter nach der Beschreibung der Struktur des erwähnten Prozessors erläuten werden.

I. Struktur eines Eingabe/Ausgabeprozessors

Die Struktur eines Eingabc-Ausgabeprozessors isi in I'ig. 4a angegeben. Die l'olgekonirolleinheit SIiQU wird vom Oszillator OSC gesteuert und empfängt die aus der Kanalslcueranordnung BUSCTR kommenden

κι Befehlssignale. Diese Anordnung BUSCTR ist mit dem Kanal I verbunden. Die Schaltung .S7:'<?£7empfang! weiter Bcfchlssignale aus der Anlragedctckiionsanordnung der Zenlraleinheil CI'URQ.die selbst mil dem Kanal I verbunden ist. und aus der Austauschanfragedetektions

r> anordnung der peripheren Einheit CUREQ, während die erwähnte l'olgekontrolleinheit SEQU selbst Befchlssignale zum Rechen- und Steuerwerk ALUI'. zur Sammlung von Sleuerworiregislern CWRG und zum !'iilTcrrrgkiiT TAMI' sendet. Die Rechenschleilc des

2i) Eing.ibe/Ausgabeprozessors wird durch das RecheniiikI Steuerwerk AU Ψ gebildet, dessen Ausgang mit der Sammlung von Steuerwortregistern CWRG verbunden ist, deren Ausgang mit dem Pufferregister JAMl' verbunden ist. das ein Signal an den Eingang BL

_>-. des Werkes ALUP liefert. Zwischen dem Werk ALUP und den Registern CWRG befindet sich die Blockcndeiekiioiisanordnung EORDE. während der Ausgang .SO der l.ii;'';it CWRG auch mit der Anordnung BUSDT verbunden ist. Diese Anordnung BUSDT empfängt

in auch die aus dem Register TRMP kommenden Signale und sendet die aus dem Kanal I kommenden Datensignale /um Ausgang AL des Werkes ALU oder zum Eingang / I von CWRG. der in /2 die Austauschanfragesignale empfängt, die von der peripheren Einheil über

Γι Cl W/:'C)übertragen werden.

Die Funktionen dieser verschiedenen Einheilen sind folgende:

Stapel der Sleucrworiregister CWRG

411 Es gibt zwei Sicucrwortrcgister, oben mit »externen Registern« bcz.eichnei. pro periphere Einheit. Sie enthalten die Information über die Datenübertragung, die zwischen der entsprechenden peripheren Einheit und ■η dem Speicher unter der Steuerung des Eingabe/Ausgabeprozessors durchgeführt werden müssen.

Werk/Ui/P

->ii Is ist ein Rechen- und Steuerwerk mit zwei Eingängen ΛΙ. und BL. das es erlaubt, die verschiedenen Register von C 'WRG unterbrochen zu prüfen.

Register TAMP

Kin Eingangsregister im Rechen- und Steuerwerk /U(/Püber den Weg BL wenn das Prüfen eines Steuerworts notwendig ist.

FOlgekontrolleinheit SEQU

Sie ist der Taklsignalgeneraior. der die Bearbeitun gen der verschiedenen Einheilen des Svslems synchro nisirri. d. h. er sendet im entsprechenden Aiifcnblicl Hefehlssignaie zu den erwähnten Einheilen.

Diese F'olgckonirollcinheit wird von Os/.illalor OSC gesteuert und von den durch CPURQ und CUREQ gc lieferten Signalen konditioniert.

kanalsteiicreinheii lit ISC '7

Diese Einheil empfängt und seiidci die Steuersignale hinsichtlich des Dialog· im Verbinduiigskaniil.

Daieneinheit/JUS'OT

Diese Einheil empfängt und sendet die Daten im Verbindungskanol 1. Insbesondere die aus der Zentraleinheit kommenden Stcuerwörier werden von djeser Einheit in Richtung des Registers von CWRG wcii^rgeleilci. Dagegen kann der Inhalt dieser externen Register über BUSDT/.w Zentraleinheit gebracht werden.

Einheit

Das Bii Γ) gibt, wenn es eine >·()« ist. das erste Steuerwort CW I der erwähnten peripheren Einheit und. wenn es eine »I« ist.das /weite Stetierworl (W 2 an.

Das Ausführen eines Befehls VWJK oder RER von der /entraleinheii bedeutet das Aussenden der 16 Bits des erwähnten Befehls (und das Aussenden des Signals TMEN) auf den Leitungen ΛΑΛΟ des Kanals, wobei nur das Bi! 04. das gemäß seinem Wert einen Eingangsbefehl RER oder einen Ausgangsbefehl WER angibt, und die Adresscnbits 09 bis I 5 berücksichtigt werden.

Bei einem Befehl WER wird der Inhalt des Registers W .3 im ersten Sieiierwon CW 1 auf die Register CWRG der adressierten peripheren Einheit übertragen. Der Inhalt dieses Wortes OV 1 ist folgender:

Diese Einheit deickticrl die aus der Zentraleinheil kommenden Anfragen, wenn sie sich mit dem Eingabe/ Ausgabcpro/cssor in Verbindung setzen möchte. Dazu delektiert die Einheil CPURQ die Anwesenheu der jn Adresse des Eingabc/Ausgabepro/.essors auf den Leitungen MAD IO bis 15.

MVC

Ol

•AI j 12 03

Blocklänge j

04

Einheil C

Diese Einheil delektiert die aus den peripheren Einheiten kommenden Austauschanfragen (Signale IiR) (\n der l'igur ist nur eine Leitung BR dargestellt). Taktisch gibt es genausoviel Leitungen, wie es periphere Einheiten gibt. d. h. also 8 in dem hier beschriebenen Beispiel): sie wählt lurch den Eingang /2 von CWRG die .Steuerwörter aus, die dieser peripheren Einheit entsprechen.

Einheit LORDRE

Diese Einheit delektiert das Ende eines zu übertragenden Datcnblocks, nämlich die Detektion des Wertes eines Indikators, der angibt, daß die !olgende Übertragung die letzte ist (Prüfung der Leitung MAD-Oi).

2. Die verschiedenen Betriebsarten eines Eingabe/Ausgabcpro/cssors

A. Betriebsart »Zentraleinheit«

In dieser Betriebsart kann die Zentraleinheit die oben beschriebenen Befehle WHR und RER durchführen. Der oben bestimmte Adressenteil LRA ist auf folgende Weise zusammengesetzt:

ERA

Das Bit »(ΙΟ« gibt die flberiragiingsari pro Wort (M) oder pro Zeichen (c)\\n.
i Das Bit »01« gibt die Übertragungsrichtung an.

0: Übertragung von der peripheren Einheit /um Speicher (Eingabebefehl).

1: Übertragung vom Speicher zur peripheren Einheit «ι (Ausgabebefehl).

Die Bits 02 und OJ sind Teile der Speicheradresse, die mit dem Austausch zusammenhängt. Diese zwei Bits definieren faktisch einen .Speicherblock von 32 k Wör-J--, lern zwischen vier möglichen Blöcken.

Die Bits 04 bis 15 definieren die Länge des überzutragenden Blockes.

Der Inhalt des zweiten Sieuerwortcs CW2 gibi die wirksame Adresse des bei der ersten Übertragung be-4(i teiligten Speicherwortes an.

-LZ

Wirksame Adresse

Ί R/L i

15

PAD

SCAD

0/1

09

14

15

Der in den Bits 09 bis 11 kodierte Teil PAD gibt die Nummer des betreffenden Eingabe/Ausgabeprozessors an.

In diesem Beispiel gibt es also 2' = 8 Eingabc/Ausgabeprozessoren. die von der Zentraleinheil adressierbar sind. Zum anderen gibt der in den Bits 12 bis 15 kodierte Teil SCAD die Nummer des Unterkanals an, mit dem die periphere Einheit mil dem erwähnten Eingabe/Ausgabeprozessor verbunden ist. d. h. faktisch die in der Sammlung von Registern CWRG in Betracht kommenden Sieuerwörter.

Das Bit 15 gibt den linken oder rechten Teil des Spci- -,„ cherworics an. wenn mit Zeichen gearbeitet wird.

Ein Befehl RER ist insbesondere von Interesse, um die Restläiige des zu übertragenden Blockes am Ende der Übertragung xii wissen:

Zu diesem Zweck genügt es. einen Befehl RER CW1 r,-, auszuführen. Die Adresse der peripheren Einheit (Nummer des Prozessors + Nummer des Unterkanals) wird von der Zentraleinheit auf den Leitungen MAD ausgesandt, wobei die Zentraleinheit die Haupteinheit des Kanals ist und die Leitung MADOA einen Eingabebefehl _b0 (Bit 04 = 1) angibt.

Auf gleiche Weise gibt ein Befehl RER CWl die Adresse des bei der folgenden Übertragung beteiligten Speicherwortes an.

In diesem Austauschbetrieb ist die Zentraleinheit _b5 Haupteinheit und der Eingabe/Ausgabeprozessor die Untereinheit. Der erwähnte Prozessor ist auf den Leitungen MAD von der Zentraleinheit adressiert, die ein Auswcrtungssignal dieser Adressen 7"Mf Λ-/ sendet, wo-

bei der Eingabe/Aiisgabepro/cssor durch das Aussenden eines Signals TRMN antwortet. Für die Dauer dieser Signale werden die Daten auf den Leitungen BIO übertragen.

Der Verlauf dieser verschiedenen Operationen im Eingabe/Ausgabcpro/essor ist folgender:

Wenn der Prozessor seine Adresse auf den Leitungen MAD 09 bis '. I erkannt hat. wird das betreffende Register von CRWG mit Hilfe von BUSDl adressiert, die die Adressenbits 12 bis 14 in /1 überträgt. Das Rechen- und Steuerwerk ALUP\s\ dabei durch die Folgenkontrolleinheil Si'QL/eingestellt, um der Zentraleinheit /ti ermöglichen, das Sicuerworl für die Leitungen BIO nach CWRG zu übertragen. Die Schreibfolgc in den entsprechenden Registern von CWRG ist durch die FoI-gekontrolleinheit gegeben, wenn sie eine »0« auf der Adressenleitung Λ-ΜΟ04 delektiert hat.

Bei einem Befehl RFR (MAD 04 = »I«) wird der Inhalt dps Rpgktrr«. CWRG Λακ adressiert ist. über die Leitungen BIO/um Register R 3 von SPA D gesandt.

B. Abtasiungsbeirieb

In dieser Operationsart tastet der Eingabc/Ausgabcprozessor gleichzeitig die acht Unterbreehungsanfragcleitungen aus den periphcrcn Einheiten ab. Das Detektieren dieser Unterbrechungsanfrage auf den Leitungen BR (eine dieser Leitungen ist in F i g. 4a dargestellt) wird von der Anordnung CUREQ durchgeführt, die den Anordnungen 16 bis 17 nach F i g. I entspricht, die zur FoI- : gekontrolleinheit SEQU einen Kanalanfragebcfchl BUSRN aussenden; ein Befehl, der von der Anordnung BUSCTR ausgeführt wird. Der F.ingabe/Ausgabeprozessor kann nur in den Austauschbetrieb übergehen, nachdem er den Verbindungskanal besetzt hai.

C. Austauschbetrieb

Der Eingabc/Ausgabeprozessor ist Haupteinheit des Systems und steuert einen Datenaustausch zwischen dem Speicher und einer peripheren Einheit, die den Austausch angefragt ha. Die erste vom erwähnten Prozessor durchgeführte Operation besteht aus dem Aussenden der Adresse der peripheren Einheit auf den Adressenleitungcn MAD. welche Einheit eine Anfrage eingereicht hat. In diesem Falle kennt der Prozessor die eigene Adresse PAD.die er über die Leitungen MAD 10 bis 12 aussendet, während der Untcrkanal. an den die periphere Einheit angeschlossen ist. von der Anordnung CUREQ ausgewählt wird, wie der Adresse des Wortes CWi dieser peripheren Einheit in der Sammlung der Register CWRG entspricht. Die Nummer des Unterkanals wird auf den Leitungen MAD 13 bis 15 ausgesandt. Die verschiedenen Befehle werden in diesem Augenblick über die Leitungen MAD ausgesandt. Insbesondere überträgt die Leitung MADdcn Inhalt des Bits 00 des Wortes CWl der betreffenden peripheren Einheil, während die Leitungen MA D 08 und 09 auf Null gesetzt werden. (Positionierung nach dem Dekodieren der Kippstufen FO und Fl in der periphcrcn Einheit — siehe oben). Die Leitung MAD 03 gibt das Ende des Austausches an (letztes zu empfangendes oder zu sendendes Wort). Der auf diese Weise nach der peripheren Einheil gesandte Inhalt der Adressenleitungen wird von dor abfallenden Flanke di-\ zur ριτϊμίκτοη Einheit gesandten Taktsignals TMPN ausgewertet (siehe 1·' i g. 4b). F's muß bemerkt werden, daß in diesem Augenblick die ireriphere Einheit, die erst im Ausiauschzusiand /·.'('//stand, in den Ausführungs/ustand l'.XT übergeht. Heim /uführei: dieses Zyklus im Kanal und in Erwartung des l'.ndes des Zyklus, der vom Quittungssignal TPMNucv peripheren Einheit signalisiert wird, wird der •ι Inhalt des Wortes CW I von CWRG über den Eingang Bl. im Werk AI.UP über das Register TVUiP ausgesatuli. wobei das erwähnte Werk ALUPdie Länge des überzutragenden Blockes um eins herabsetzt und das Ergebnis in CW I zurückgebracht wird, während die in Einheit 1.ORDI-: eine letzte Übertragungsprüfung durchführt.

Bei einer Datenübertragung /um Speicher setzt die periphere Einheit ihre Daten auf die Leitungen BIO und sendet das Signal TPMN zum Eingabe/Ausgabepro/cs- w sor. Eine neue Austauschanfrage (Signal ß/y gelangt für den nächsten Austausch zum Eingabc/Ausgabeprozessor. Der Eingabe/Ausgabeprozessor startet sofort den dem zweiten Steuerwort CW2 der periphcrcn Einheit entsprechenden Zyklus. Dieses zweite Wort gibt die Speicheradresse der Übertragung an. Der Eingabe/Ausgabeprozessor adressiert somit den Speicher, indem die entsprechende Adresse auf den Leitungen /VMDausgesandt wird, wobei die Adresse der periphcrcn Einheit jetzt auf den erwähnten Leitungen MAD nach dem _>■> Empfang des Signals TPMN vom Eingabe/Ausgabepro-/essor unterdrückt werden kann.

Der F.ingabe/Ausgabeproz.cssor sendet dabei das Taktsignal TMRN zum Speicher, der das Signal TRMN zum Prozessor zurücksendet, wenn der Speicher die ίο Adresse eines Wortes erkannt hat.

Beim Schreiben im Speicher bleiben die auf den Leitungen BIO vorhandenen Daten auf diesen Leitungen, sobald die periphere Einheit sich erkannt hat, und kann also vom Speicher aufgenommen werden, sobald er die j") Adresse bestimmt hat, in die diese Daten gebracht werden müssen. Dagegen ist beim Lesen im Speicher erst möglich, die Daten auf den Leitungen BIO zu senden, wenn die Speicheradresse bestimmt ist. Das Taktsignal TMPN wertet diese Daten in dem Augenblick aus, in dem es wieder unwirksam wird (auf seiner Vordcrflanke).

Das Signal MSN. das andeutet, daß eine Haupteinheil ausgewählt wurden ist. wird vom Prozessor freigegeben, sobald er das Signal TPMN empfangen hat.

Der Verlauf dieser verschiedenen Operationen wird besser verstanden an 1 land der F i g. 4b. die das Zusammenschalten der Signale auf dem Verbindungskanal darstellt, und an Hand der F i g. 5. die die verschiedenen Stufen des Datenaustausches /wischen dem Speicher und der peripheren Einheit zeigt, welcher Austausch vom Fjngabc/Ausgabeprozessor kontrolliert wird. In Fig. 5 (2) wird dargestellt, daß die Signale UPDBR. CW 1 und CWi interne Signale des Eingabe/Ausgabeprozessors sind. Die Bedeutung dieser Signale ist folgendc:

UPDBR: Signal zum Überwachen der möglichen aus den verschiedenen peripheren Einheiten kommenden Unlerbrechungsanfragen. um diejenige periphere Einheit (in CUREQ) auszuwählen, die den tlntcrkanal mit der höchsten Prioriiatsnunimer aller eine Austauschanfrage einreichenden Einheilen hat.

(Wl: Aiiswahlsignal für das Steuerwort CW I: dieses Signal dient /um Überwachen der Ijingc des über zutragenden Blockes und /um Senden der Adresse der peripheren Einheil.

CW2: Auswahlsignal der Speicheradresse, die sich in

27 28

der Übertragung beteiligt ιιικΙ die laufenden Adressen überwacht, d. h. die Adresse des folgenden aus-/uwühlenden Speicherwortes.

Nach dieser I i g. 4b w ird das AuslauschaMfragcsign.t! ι IiK niedrig, sobald eine periphere llinheil die Anlragc beim Kingabe/Ausgabeprozessor eingereicht hat. Der Prozessor sendet darauf das Signal DLISKN im Kanal (ßlJSKN wird niedrig). Die Kanalprüfungsanordnung sendet das Signal OKI, das. sobald es den erwähnten in Prozessor erreicht (in der Annahme, daß keine andere Haupteinheit mit einer höheren Priorität eine Kanalanfrage eingereicht hat) das Senden des Signals MSN im Kanal durch diesen Prozessor bewirkt, wobei dieses Signal den anderen HuUpteinheiten mitteilt, dall der Pro- r> z.cssor als Hauptcinhcii des nächsten Austausches ausgewählt worden ist. Wenn das Signal BSYN erneut hoch wird (Signal, das von der I laupleinheit des vorigen Austausches freigegeben wurde), übernimmt der Prozessor die Kontrolle über den Kanal, indem er das erwähnte _>i> Signal herabsetzt. Oer Prozessor überwacht periodisch die Prioritäten der Anfragen der pcripheren Hinheilen, mit denen er verbunden ist. Dies wird in der Figur durch das Signal UPDBR gezeigt, das das Ausw ählen der peripheren Einheiten mit der höchsten Priorität in dem Au- y, genblick erlaubt, daß der Kanal mit dem Ilingabe/Ausgabeprozessor verbunden ist. Während des Zyklus CW \ adressiert der Prozessor die periphere F.inheil //OP-* CU) und sendet das Taktsignal TMPN zur erwähnten peripheren Einheit. Während des Zyklus CW 2 so antwortet die periphere Einheit, daß sie ihre Adresse erkannt hat (das Signal TPMN wird niedrig), und bei einer Datenübertragung von der periphercn Einheit zum Speicher (in Fig.4b Leitungen B IO, CU- Mvm) sind die Daten von diesem Augenblick an auf den Lei- r> tungen BIO verfügbar. Danach adressiert der Prozessor den Speicher (auf den Leitungen MAD. Teil // OP- Mein in Fig.4b) und sendet das Taktsignal TMRN zur Auswertung der Speicheradresse. Der Speicher sendet, wenn er sich erkannt hat. das Signal TKMN -in zurück, das die Daten bei einer Übertragung von der peripheren Einheit zum Speicher auswertet. Bei einer Übertragung vom Speicher zur periphercn liinhcit werden die Daten vom Speicher einige Augenblicke vor dem Senden des Signals TRMN auf den Leitungen BIO ausgesandt, wobei das Hochwerden des Signals TMPN (beim Empfangen von TRMN) dazu dient, die erwähnten Daten in der peripheren Einheit auszuwerten. Das Signal MSN hat wieder den hohen Pegel erreicht (zum Auswählen der Haupteinheit des nächsten Austausches) ^r,o vom Empfang von TPMN an. Das Zurückkehren der anderen Signale zum hohen Pegel ist in der F i g. 4b durch Pfeile angegeben, die das Zusammenschalten der erwähnten Signale andeuiet.

Zusammenfassend sind die verschiedenen Teile eines S5 Austausches zwischen peripherer Einheit und Speicher, d. h. die Vorbereitung des Austausches von der Zentraleinheit, der Verlauf des vom Eingabe/Ausgabeprozessor kontrollierten Austausches und schließlich das Ende des Austausches mit einer Unterbrechungsanfrage für wi die Zentraleinheit, in Fig.6 dargestellt. Der von der Zentraleinheit kontrollierte Austauschten befindet sich links und ist durch punktierte Linien vom Auslauschteil getrennt, der vom Eingabe/Ausgabeprozessor kontrolliert ist und sich an der rechten Seite befindet. b5

Hierzu 10 Blatt Zeichnungen

Claims (1)

1. Patentansprüche:

   1. Datenverarbeitungsanlage mit mindestens einer zentralen Verarbeitungseinheit zum Verarbeiten von Information, mit mindestens einem Speicher mit wahlfreiem Zugriff und mit mindestens einer Gruppe peripherer Einheiten, die je bei Informationsaustauschbereitschaft ein Austauschanfragcsignal erzeugen und die bei Beendigung einer Datenübertragung ein entsprechendes Signal der zentralen Verarbeitungseinheit übermitteln und die alle parallel mit einem gemeinsamen Verbindungskanal verbunden sind, über den Adressen-. Steuer- und Dateninformationen übertragen werden, wobei eine Kanalprü- ι·> fungsanordnung bei Anfragen und Zugriff zum Bus die Einheit mit höchster Prioritäi auswählt, dadurch gekennzeichnet, daß für jede Gruppe von peripheren Einheiten (6 bis 9) eine Einheit (4,

   5) zum Verarbeiten der Eingabe/Ausgabebefehlc vorgesehen ist, die ebenfalls mit dem Verbindungskanal (1) verbunden ist, daß die zentrale Verarbeitungseinheit (2) vor einem Eingabe/Ausgabevorgang einen Befehl (ClO) der betreffenden peripheren Einheit (6 bis 9) und einen weiteren Befehl 2^ (CWX, CW2) der Einheit (4,5) zum Verarbeiten der Eingabe/Ausgabebefehle, der die periphere Einheit zugehört, zuführt, daß die Einheit (4, 5) zum Verarbeiten der Eingabe/Ausgabebefehle die AustauschanfragesiTnale der peripheren Einheiten (6,7 bzw. 8, jo 9) der zugehörigen Gruppe auf gesonderten Leitungen (12, 13 bzw. 1», 15) t.npfängt und daraus ein Anfragesignal erzeugt und der Kanalprüfungsanordnung (10) zuführt, und dt i die aufgrund des Anfragesignals von der Kanalprüfungsanordnung (10) π ausgewählte Einheit (4, 5) zum Verarbeiten der Eingabe/Ausgabcbcfehle die periphere Einheit über den Verbindungskanal (1) mit dem Speicher (3) mit wahlfreiem Zugriff verbindet und die Datenübertragung vollständig steuert.

   2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß außerdem ein Uirtcrbrechungskanal (11) vorgesehen ist, mit dem die peripheren Einheiten (6 bis 9) und die zentrale Verarbeitungseinheit (2) parallel verbunden sind, und daß jede periphere Einheit (6 bis 9) unabhängig von der momentanen Übertragung über den Vcrbindungskanal (1) ein Unterbrechungsanfragesignal zur zentralen Verarbeitungseinheit (2) zum Unterbrechen des Ablaufs des laufenden Programms darin sendet. ^r> <> wodurch die Unterbrechungsanfrage der peripheren Einheit (6 bis 9) mit der höchsten Priorität als erste behandelt wird.

   3. Datenverarbeitungsanlage nach Anspruch 1 oder 2. dadurch gekennzeichnet, daß die Einheit (4, y, 5) zum Verarbeiten der Eingabe/Ausgabebefehlc Mittel zum Adressieren der peripheren Einheiten (6 bis 9) und des Speichors (3) enthält und damit nach Auswahl durch die Kanalprüfungsanordniing (10) für einen Datenaustausch eine der penplicren F.in- wi heilen (b bis 9) und danach den Speicher (3) über die gemeinsamen Adressenlciuingen des Veibiiuliings kanals (I) adressiert, wobei im l'.ille der Übertragung von Daten von einer peripheren I .inheil (h bis

   9) zum Speicher (3) vom Augenblick an. in dem die h. betreffende periphere I'.inheit (6 bis 9) ein Empfangssignal /11 der Kmheit (4. 5) zum Verarbeiten von Kiiit:abe-'Aiis>rabchefehleti sendet, alle Daten ausgewertet werden und bei einer Datenübertragung vom Speicher (3) zur betreffenden peripheren Einheit (6 bis 9) alle Daten vom Augenblick an, in dem der Speicher ein Empfangssignal zu der Einheit zum Verarbeiten von Eingabe/Ausgabebefehlen sendet, ausgewertet werden und der Datenaustausch zwischen dom Speicher (3) und der betreffenden peripheren Einheit (6 bis 9) im Zeitmultiplex erfolgt.

   4. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Einheiten (4, 5) zum Verarbeiten von Eingabe/Ausgabcbefehlen externe Register (CWRG) enthalten, die Information über die Datenübertragungen zwischen dem Speicher (3) und den peripheren Einheiten (6 bis 9) enthalten.

   5. Datenverarbeitungsanlage nach Anspruch 4, dadurch gekennzeichnet, daß die Einheiten (4 bis 9) Mittel enthalten, die auf drei verschiedene Befehlsarten ansprechen können: die Steuer- und Verarbeitungsbefehlc von Daten in der Zentraleinheit, die Eingabe/Ausgabebefehie (CiO) und die Lese- und Schreibbefehle (WER, RER) in den externen Registern (CWRC), wobei die ersten für alle arithmetischen, logischen und Austauschoperationen zwischen dem Speicher (3) und der zentralen Verarbeitungseinheit (2) dienen, die zweiten für den Datenaustausch zwischen der zentralen Verarbeitungseinhcil (2) und den peripheren Einheiten (6 bis 9) (in der Betriebsart »programmierter Kanal«) und die dritten für die Übertragung von Daten zwischen der zentralen Verarbeitungseinheit (2) und den externen Registern (CWRC) (in der Betriebsart »programmierter Kanal«) dienen, wobei die in diesen externen Registern (CWRG) gespeicherten Informationen unter der Kontrolle der Einheil (4,5) zum Verarbeiten der E'ingabe/Ausgabcbefchlc die für die Übertragung zwischen den peripheren Einheiten (6 bis 9) und dem Speicher (3) erforderlichen Parameter sind.

   b. Datcnverarbcitutig.sanlagj nach Anspruch 2, dadurch gekennzeichnet, daß die von den peripheren Einheiten (6 bis 9) auf den Unterbrechungslcitungcn erzeugten llntcrbrechungsanfragen entsprechend deren Prioritätspcgel binär kodiert sind, wobei eine Unterbrechungseinhcit (INT) in der zentralen Vcrarbcitungscinhcit (2) den Prioritätspegel der Unterbrechungsanfrage einer peripheren Einheit mit dem Prioritätspegcl des in der zentralen Vcrarbeitungscinhcit (2) laufenden Programms vergleicht und das Ergebnis dieses Vergleichs, wenn der Prioritätspcgel der peripheren 1 inheil höher ist als der des laufenden Programms, eine Unterbrechung dieses Programms erzeugt und ein Unterbrechungsprogramm startet, dessen Startadresse im Speicherwort steht, dessen Adresse durch Einsetzen des Prioriiütspegels im rechten Teil dieses Speicherworts (Bits mit niedrigster Wertigkeit) und Einsetzen von Nullen in den anderen Stellen dieses Speicherwons erhalten wird.

   7. Datenverarbeitungsanlage nach einem der An Sprüche I bis b. dadurch gekennzeichnet, daß di( l-ünheilcn (4, 5) zum Vorarbeiten der Kingabo/Aus gabcbcfdile ein Rechen und Steuerwerk (ALHI' enthalten, dessen Ausgang mn den externen Reg sicm (C WRCi) verbunden sind, deren Inhalt dem er Sien Eingang des Rechen- und Steuerwerke (AIAII') zugeführt werden, dessen /weiter Eingang die aus dem Verbindiingskanal (I) kommenden Da ten empfängt, und dall Befehle ,ms der /entralet

   Verarbeitungscinhcil(2) über den Verbindungskanal (1) auf eine FolgeküiUrolleinheil (SEQU) übertragen werden, die im Takt eines Oszillators (OSC) das Rechen- und Steuerwerk (ALUP) und die externen Register (CWRC) steuert.

   Die Erfindung betrifft eine Datenverarbeitungsanlage nach dem Oberbegriff des Patentanspruches 1.

   Eine derartige Anlage ist bekannt aus der US-PS 37 10 324, nach der alle pcriphercn Einheiten parallel mit dem Verbir.dungskanal verbunden sind, so daß jede dieser peripheren Einheiten den Verbindungskanal steuern und mit einer anderen Einheil in Verbindung treten kann. Außerdem ist die zentrale Verarbeitungseinheit mit dem Verbindungskanal verbunden. In dieser bekannten Datenverarbeitungsanlage können jede periphere Einheit und die zentrale Verarbeitungseinheil entweder als Haupteinheit arbeiten, die den Verbin dungskanal steuert, oder als Untereinheil, die nur auf Befehl der Haupteinheit Daten aussendet odei empfängt. Dagegen kann der Speicher der Datenverarbeitungsanlage ausschließlich nur eine Untereinheit sein. Wesentlich dabei ist, daß periphere Einheiten wie z. B. eine Druckanordnung, die ausschiießlich aus dem Speicher kommende Daten empfängt, unbedingt Haupteinheit des Kanals sein müssen. Nach einer Datenübertragung zwischen dem Speicher und dieser peripheren Einheit muß letztere der zentralen Verarbeiiungseinheit mitteilen, daß das Ausdrucken eines Datcnblockes wie z. B. einer Zeile richtig beendet worden ist. Dafür muß die entsprechende periphere Einheit einen Unterbrechungsvektor zur zentralen Verarbeitungseinheit senden, was nur dann möglich ist, wenn die betreffende periphere Einheit die Kontrolle über den Vcrbindungskanal übernommen hat. Dies erfordert entsprechende zusätzliche Einrichtungen in jeder pcriphercn Einheit. Diese erhöhen jedoch die Kosten der gesamten Anlage. Ferner wird dadurch, daß die Unterbrechungsvektoren über den Verbindungskanal zur zentralen Verarbeiiungseinheit übertragen werden müssen, dieser Vcrbindungskanal auf Kosten der Übertragung von Nut/datcn übermäßig besetzt.

   Aufgabe der Erfindung ist es, eine Datenverarbeitungsanlage der eingangs genannten Art anzugeben, die eine übermäßige Besetzung des Verbindungskanals wegen des Transportes der Anfrage- und Unterbrechungsvektoren vermeidet und bei der mit geringem Aufwand jede periphere Einheit als Hajpteinheit arbeiter¹ und die Kontrolle über den Verbindungskanal übernehmen kann.

   Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Hauptanspruches angegebenen Merkmale gelöst.

   Die Verwendung von Pcripherie-Konirolleinheitcn, die je eine oder mehrere Peripheriegerätc steuern, ist an sich bekannt aus der DE-OS 23 19 756. Die Verwendung von Einheiten zum Verarbeiten der Eingabc/Ausgabebefehle für jeweils eine Gruppe von peripheren Einheiten ermöglicht gemäß der Erfindung jedoch, daß auf einfache Weise jede periphere Einheil als Haupteinheit die Steuerung des Verbindungskanals übelnehmen kann. Dadurch wird die zentrale Verarbeitungseinhcit weitgehend von Eingabe- Lt^r<l Ausgabeoperationen entlastet, denn die Kontrolle der Datcnblockübertriigungen zwischen dein Speicher und den peripheren Kinhcitcn erfolgt vollständig mittels Steuerung durch jeweils eine Einheil z»im Verarbeiten der Eingabe/Ausgabebefchle. Eine periphere Einheit (ggf. auch mehrere) übersenden bei Bedarf eine Auslauschanfrage an eine solche

   ■> Einheit zum Verarbeiten von Eingabe-Ausgabebefehlen über jeweils eine spezielle Austauschanfrageleitung- Jede dieser Leitungen wird periodisch abgetastet, um das mögliche Auftreten eines Austauschanfragesignals zu detektieren. Wenn ein solches festgestellt wird, erzeugt

   ίο die Einheit zum Verarbeiten von Eingabe/Ausgabebcfehlen eine Kanalanfrage, die von der Kanalprüfungsanordnung behandelt wird, und sie erhält die Kontrolle über den Verbindungskanal, wenn keine Haupteinheit der gesamten Anlage mit einer höheren Priorität eine Kanalanfrage übersandt hat. Die Einheit adressiert dann nacheinander über die Adressenleiiungen des Kanals die periphere Einheit und danach den Speicher, und beide werden danach miteinander in Verbindung gebracht, und der Datenaustausch erfolgt direkt zwischen diesen zwei Einheiten über den Kanal, ohne -.yo die zentrale Verarbeitungseinheit dabei mitwirken muli.

   Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
   Ausführungsbeispiele werden nachstehend anhand der Zeichnung näher erläutert. Es zeigt

   Fig.] eine Übersicht über die erfindungsgemäße Datenverarbeitungsanlage.

   F i g. 2a und 2b das Auswählen der Hauptetnheit des Verbindungskanals,

   jo F i g. 3a, 3b, 3c und 3d eine zentrale Verarbeitungseinheit (Zentraleinheit), eine periphere Einheit, ein Zeitdiagramm von Signalübertragungen zwischen einer solchen Einheit und der zentralen Verarbeitungseinheit, sowie ein Flußdiagramm einer Datenübertragung,

   Fig.4a und 4b eine Einheit zur Verarbeitung von Eingabe-Ausgabebefchlen sowie ein Zeitdiagramm der Signalüberiragungen zwischen dem Speicher und einer pcriphercn Einheit.

   Fig.5 ein Flußdiagramm für den Verlauf eines DatenauMauschcs zwischen dem Speicher und einer peripheren Einheit.

   Fig.b ein Flußdiagramm. das das Vorbereiten der peripheren Einheit von der zentralen Verarbeitungseinheit und die Datenübertragung zwischen d^m Speicher

   •π und der peripheren Einheit sowie eine Unterbrechungsanfrage der peripheren Einheit zeigt.

   In Fig. 1 sind alle Elemente über einen Verbindungskanal I parallel geschaltet: eine Zentraleinheit 2, ein Speicher 3 mil wahlfreiem Zugriff, zwei Einheiten 4 und

   so 5 zum Verarbeiten von Eingabc/Ausgabebefehlen, nachfolgend Eingabe/Ausgabeprozessoren genannt und periphere Einheiten 6, 7, 8 und 9. während sich an einein Ende des Kanals 1 eine Kanalprüfungsanordnung 10 befindet (die einen Teil der Zentraleinheit 2 bilden kann). Ein zweiter Kanal 11. der weiter in der Beschreibung »Unterbrechungskanal« genannt wird, verbindet die peripheren Einheiten 6,7,8 und 9 mit der Zentraleinheit 2 über die Prioriätsanordnung 18. Dabei sind die peripheren Einheiten mit einem der Eingabe/Ausgabe-

   w) Prozessoren 4 oder 5 mit Hilfe von Austauscharifrageleiuingcn 12, 13, 14 oder 15 verbunden (in der Praxis beschränkt sich die Anzahl dieser Prozessoren nicht auf zwei): beide periphere Einheiten 6 und 7 sind durch die Austauschanfriigeleitu.i^cn 1?. bzw. 13 mit Hilfe der

   b5 Ausiauschanfragedcicktionsanordnung 16 mit Prozessor 4 verbunden, während die peripheren Einheiten 8 und 9 mit Hilfe der Austiiusehanfnigclcitungcn 14 bzw. 15 und mit Hilfe der Austaiischanlragedetektionsanord-