DE2508670C3 - Verfahren zur Herstellung einer Diodenmatrix - Google Patents

Verfahren zur Herstellung einer Diodenmatrix

Info

Publication number
DE2508670C3
DE2508670C3 DE2508670A DE2508670A DE2508670C3 DE 2508670 C3 DE2508670 C3 DE 2508670C3 DE 2508670 A DE2508670 A DE 2508670A DE 2508670 A DE2508670 A DE 2508670A DE 2508670 C3 DE2508670 C3 DE 2508670C3
Authority
DE
Germany
Prior art keywords
selenium
matrix
strip
coordinate direction
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2508670A
Other languages
English (en)
Other versions
DE2508670A1 (de
DE2508670B2 (de
Inventor
Robert Dr.Rer.Nat. Friedrich
Peter Ing.(Grad.) Jung
Willi 8501 Altenberg Kehr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE2508670A priority Critical patent/DE2508670C3/de
Publication of DE2508670A1 publication Critical patent/DE2508670A1/de
Publication of DE2508670B2 publication Critical patent/DE2508670B2/de
Application granted granted Critical
Publication of DE2508670C3 publication Critical patent/DE2508670C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Rectifiers (AREA)

Description

65
Die Erfindung betrifft ein Verfahren zur Herstellung einer Diodenmatrix, bei der zwei Gruppen von streifenförmigen elektrischen Leitern sich überkreuzend in Koordinatenform angeordnet und an mindestens einem Teil der Kreuzungspunkte jeweils ein Leiter der einen Gruppe und ein Leiter der anderen Gruppe über eine Diode miteinander verbunden sind, bei dem auf die elektrisch isolierende Oberfläche einer Trägerplatte streifenförmige Leiter in der -Y-Koordinateiirichtung der Matrix aufgebracht werden.
Bei einer Diodenmatrix stellt die eine Leitergruppe die Eingabeleitungen dar, welche mit Schaltimpulsen bestimmter Polarität gespeist werden. Die andere Leitergruppen stellt die Ausgabeleitungen dar, welche im allgemeinen mit elektronischen Auswerteschaltungen zusammenwirken. Die Eingabe- und die Ausgabeleitungen sind entsprechend eines Codes der Matrix teilweise über Dioden miteinander verbunden.
Solche Matrizen werden üblicherweise in Form von integrierten Schaltungen unter Verwendung von Siliziumdioden gebaut. Die Herstellung erfolgt mittels einer relativ komplizierten Technologie unter entsprechend erheblichen Kosten und Aufwand. Infolge der sehr kleinen Flächen der einzelnen Siliziumdioden bzw. des gesamten integrierten Schaltungsaufbaus ist weiterhin nur eine sehr begrenzte Anzahl von Ausgabe- und Eingabeleitungen möglich. Bei Silizium-Diodenmatrizen hilft man sich mit einer außen angeschlossenen Codiervorrichtung, welche die Anzahl der Eingabeleitungen reduziert, und einer integrierten Decodiervorrichtung und für die Ausgabeleitungen entsprechend mit einer integrierten Codiervorrichtung, welche die Anzahl der Ausgabeleitungen vermindert, sowie einer außen angeschlossenen Decodiervorrichtung, die die Ausgabeleitungen auf die eigentlich gewünschte Anzahl erweitert
Ein Herstellungsverfahren für eine Diodenmatrix der eingangs genannten Art bei welcher eine solche Codier-ZDecodiervorrichtung nicht erforderlich ist, ist aus der US-PS 33 77 513 bekannt. Dort sind zwei Gruppen von streifenförmigen elektrischen Leitern sich überkreuzend in Koordinatenform angeordnet und an wenigstens einem Teil der Kreuzungspunkte sind jeweils ein Leiter der einen Gruppe und ein Leiter der anderen Gruppe über eine Diode miteinander verbunden. Die streifenförmigen Leiter der ersten Gruppe werden geradlinig zueinander parallel auf einer Trägerplatte aus elektrisch isolierendem Material in der einen Koordinatenrichtung angeordnet und mit einer Isolierschicht bedeckt. Darauf sind die streifenförmigen Leiter der zweiten Gruppe geradlinig parallel zueinander in der anderen Koordinatenrichtung angeordnet Außerhalb der Kreuzungspunkte der streifenförmigen Leiter sind Diodenelemente so angeordnet, daß sie jeweils mit dem entsprechenden Leiter der ersten Gruppe kontaktiert sind. Die Kontaktierung mit dem entsprechenden Leiter der zweiten Gruppe erfolgt über einen zusätzlichen seitlichen Verbindungsarm. Zur Kompensation von Herstellungsfehlern, weiche zur Zerstörung der Diodenelemente führen, kann jeweils ein Redundanzdiodenelement vorgesehen sein. Die Dioden sind dann beidseitig der streifenförmigen Leiter der zweiten Gruppe, jeweils den entsprechenden Leiter der ersten Gruppe kontaktierend, angeordnet Ist ein Diodenelement defekt, so wird der entsprechende Verbindungsarm unterbrochen und ein zusätzlicher Verbindungsarm zum Redundanzdiodenelement vorgesehen.
Eine solche Diodenmatrix zeigt aber wiederum einen sehr komplizierten Aufbau. Des weiteren kann sie
Forderungen nach wählbarer Programmierbarkeit der Matrix, wie sie in jüngster Zeit insbesondere für Laborzwecke, wo unterschiedliche elektronische Auswerteschaltungen jeweils unterschiedlich codierten Matrizen zugeordnet werden sollen, erhoben wurden, nicht gerecht werden.
Die Erfindung hat sich daher die Aufgabe gestellt, ein Herstellungsverfahren der eingangs genannten Art so auszubilden, daß eine beliebig programmierbare Diodenmatrix für einen weiten Belastungsbereich mit einer beliebigen Vielzahl von elektrischen Anschlußleitern als Direktanschlüsse ohne zusätzliche Codier- und Decodiervorrichtungen in einfacher Weise unter Zuhilfenahme bewährter Technologien preisgünstig hergestellt werden kann. '5
Diese Aufgabe wird bei dem eingangs genannten Verfahren gemäß der Erfindung dadurch gelöst, daß anschließend an allen Kreuzungspunkten der Schichtaufbau von Selengleichrichtern aufgebracht wird, daß anschließend streifenförmige Leiter in der K-Koordinatenrichtung der Matrix aufgebracht werden, daß ein Temperungsprozeß bei etwa )10°C und anschließend einem Temperungsprozeß bei etwa 217° C vorgenommen wird, daß eine Formierung vorgenommen wird, und daß schließlich an den Kreuzungspunkten, an denen gemäß eines wählbaren Codes jeweils ein Leiter der einen Gruppe und ein Leiter der andren Gruppe nicht über eine Diode miteinander verbunden werden sollen, die Selengleichrichter unwirksam gemacht werden.
Eine solche Diodenmatrix läßt sich in einfacher Weise beliebig programmieren und kann so leicht jeder elektronischen Auswertesclialtung angepaßt werden. Sie läßt sich darüber hinaus äußerst preisgünstig unter Anwendung der für Gleichrichter bekannten und bewährten Technologien herstellen. Wegen der größe- -15 ren Diodenflächen bzw. der größeren Flächen der Matrizen lassen sich beliebig viele Eingabe- und Ausgabeleitungen vorsehen. Die Matrix ist überall dort gut anwendbar, wo räumliche Abmessungen nicht begrenzend vorgeschrieben sind. Des weiteren ist hervorzuheben, daß sich Selendioden mit den ihnen eigenen Eigenschaften besser zur Verwendung in Diodenmatrizen eignen als Siliziumdionen: Der Wert der Schleusenspannung liegt bei Selendioden erheblich niedriger als bei Siliziumdioden, so daß die Matrix *"> empfindlicher ist, d. h. daß sich sehr viel kleinere Spannungen gut verarbeiten lassen. Jedoch auch Impule hoher Leistung sind gut zu verarbeiten. Darüber hinaus sind Selendioden gegen Überspannung wesentlich unempfindlicher als Siliziumdioden.
Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert; es zeigt
Die F i g. 1 bis 5 die einzelnen Aufbaustufen einer unprogrammierten Selendioden-Matrix, wobei die F i g. 1,2 und 4 jeweils den Grandriß und die F i g. 3 und 5 einen Schnitt A-A der F i g. 2 darstellen;
F i g. 6 eine programmierte Matrix im Grundriß und
Fig.7 eine programmierte Matrix als Variante zur F i g. 6 im Schnitt A-A der F i g. 2.
Auf die Oberfläche einer Trägerplatte 1 in F i g. 1 aus *° elektrisch isolierendem Material oder aus Metall mit einer Isolierstoffschicht als Oberfläche werden parallel in Abständen verlaufende, streifenförmige Leiterbahnen 2 aus einem elektrisch gut leitfähigen Material, wie beispielsweise Kupfer, in der -Y-Koordinatenrichtung 6^ der Matrix aufgebracht. Dies kann derart erfolgen, daß die Leiterbahnen aufgedruckt, aufgespritzt, mittels einer t oder durch ähnliche Verfahren aufgebracht werden. Die Leiterbahnen 2 werden vorzugsweise so aufgebracht, daß ihre Längskanten nicht mit der Trägerplatte t abschließen und beiseitig jeweils ein schmaler isolierender, unbeschichteter Streifen 3 der Trägerplatte 1 belassen wird, so daß beim späteren Aufbringen einer leitenden Schicht Kurzschlußübergänge vermieden werden.
Dann wird gemäß den F i g. 2 und 3 an allen Kreuzungspunkten der Matrix auf die Leiterbahnen 2 der Schichtaufbau von Selengleichrichtern 4 aufgebracht Die einzelnen Schichten werden mittels einer Maske aufgedampft. Zuerst wird eine Schicht 5 aus Grundplattenmaterial auf gebrach L Dieses Material muß mit Selen einen ohmschen Kontakt geben und besteht vorzugsweise aus Nickel oder Wismut. Darüber hinaus wird eine Schicht 6 aus Selen aufgebracht Dem Selen können Dotierungsstoffe beigegeben werden. Die aufgedampfte Selenschicht wird einem Temperungsprozeß unterworfen, um die elektrisch gut leitende, rauhe, kristalline Form des Selens zu erhalten. Darüber hinaus wird dann eine Schicht 7 aus Deckelektrodenmaterial aufgebracht. Dieses Material muß mit Selen einen Sperrkontakt geben; es besteht vorzugsweise aus Cadmium oder einer cadmiumhaltigen Legierung. Anstelle der einen Selenschicht können zur Ausbildung der Selengleichrichter 4 auch jeweils mehrere Selenteilschichten übereinander aufgebracht werden: Eine erste Teilschicht aus Selen wird an den Kreuzungspunkten mit Hilfe einer Maske auf die Schicht aus Grundplattenmaterial aufgedampft. Danach erfolgt ein Temperungsprozeß, durch welchen Nickelselenid bzw. Wismutselenid, je nach verwendetem Grundplattenmaterial, gebildet wird und damit ein guter ohmscher Kontakt zu den Leiterbahnen der Af-Koordinatenrichtung entsteht. Dann wird eine zweite, mit einer Durchlaßdotierung, wie beispielsweise Halogenen und/oder Indium, Gallium und ähnlichem, versehene Teilschicht aus Selen aufgedampft. Danach erfolgt wiederum ein Temperungsprozeß zur Ausbildung der kristallinen Form der zweiten Teilschicht aus Selen. Anschließend wird die dritte, mit einer Sperrdotierung, wie z. B. Thallium, versehene Teilschicht aus Selen aufgedampft und anschließend getempert.
Die beschriebenen Schichtenkonfigurationen können je nach gewünschter Sperr- bzw. Durchlaßrichtung der Selengleichrichter 4 auch in umgekehrter Reihenfolge aufgebracht werden.
Der zwischen den einzelnen Schichtaufbauten der Selengleichrichter 4 entstandene Zwischenraum auf der Trägerplatte 1 kann mit Isoliermittel 8 (Fig.3) ausgefüllt werden, dessen Dicke vorzugsweise gleich der Dicke der Selengleichrichter ausgebildet wird.
Dann werden gemäß den Fig.4 und 5 parallel in Abständen über die Schichtaufbauten der Selengleichrichter 4 verlaufende, streifenförmige Leiterbahnen 9 aus einem elektrisch gut leitfähigem Material, wie beispielsweise Kupfer, in der K-Koordinatetirichtung der Matrix aufgedruckt, aufgespritzt, mittels einer Maske aufgedampft oder durch ähnliche Verfahren aufgebracht.
Anschließend erfolgen die Schritte zur Ausbildung der Selengleichrichter: Zur vollständigen Kristallisation der Selenschichten wird eine erste Temperung bei etwa 1100C vorgenommen. Danach erfolgt ein Temperungsprozeß bei etwa 217°C zur Ausbildung der Sperrschicht Cadmiumselenid-Selen. Danach folgt ein Formierungsprozeß, in dem jeweils die Leiterbahnen in der -Y-Koordinatenrichtune und die in der V-Koordinaten-
richtung untereinander kurzgeschlossen und an die Formierungsspannung angelegt werden.
Nun wird die Matrix gemäß eines beliebig wählbaren Codes programmiert, indem an den Kreuzungspunkten der Matrix, an denen die Leiter der einen Gruppe s entsprechend des gewählten Codes nicht mit denen der anderen Gruppe über eine Diode miteinander verbunden werden sollen, die Selengleichrichter unwirksam gemacht werden.
Die Selengleichrichter können auf verschiedene ,0 Weise unwirksam gemacht werden:
Zum einen werden an diesen betreffenden Kreuzungspunkten die Selengleichrichter 4 bis zu den Leiterbahnen 2 in der X- Koordinatenrichtung ausgebohrt. Hierzu ist es erforderlich, daß die Durchmesser ■ < der übereinander aufgebrachten Schichten der Selengleichrichter 4 kleiner ausgebildet werden als die Breite wenigstens der Leiterbahnen 9 in der Y- Koordinatenrichtung, um trotz der in diesen Leiterbahnen entstandenen Bohrungen 10 noch eine Leitung des elektrischen Durchgangssignals durch diese Bahnen zu gewährleisten (F i g. 6).
Zum anderen werden die betreffenden Selengleichrichter 4 unwirksam gemacht, indem das Selen in dem amorphen Zustand umgewandelt wird: Dies erfolgt derart, daß beispielsweise mittels eines an den betreffenden Kreuzungspunkten auf die Leiterbahnen und damit auf die Selengleichrichter aufgedrückten, entsprechend erwärmten Stempels das Selen einer örtlichen Wärmebehandlung bei etwa 220° C unterzogen und damit zum Schmelzen gebracht wird. Dann wird das geschmolzene Selen schnell abgekühlt. Wesentlich ist hierbei, daß das Temperaturgebiet in der Nähe des Schmelzpunktes rasch durchschritten wird, so daß das in kompakter Form schwarze, in dünner Schicht durchscheinende rote, amorphe Selen gebildet wird.
Die Durchmesser der übereinander aufgebrachten Schichten der Selengleichrichter 4 werden hier wegen der besseren Flächenausnutzung vorzugsweise wenigstens so groß wie die Breite der Leiterbahnen in der X- und in der y-Koordinatenrichtung ausgebildet. Eine Zerstörung der Teile der der Wärmebehandlung unterworfenen Leiterbahnen erfolgt nicht, wenn nur der Schmelzpunkt des verwendeten Leiterbahnmaterials höher liegt als der des Selens (Kupfer bei etwa 1080° C).
Darüber hinaus werden die betreffenden Selengleichrichter auch dadurch unwirksam gemacht, daß sie einer elektrischen Überlastung unterworfen werden. Zu diesem Zwecke legt man zwischen die Leiterbahn in de X-Koordinatenrichtung, auf welche der Schichtaufbai des unwirksam zu machenden Selengleichrichter aufgebracht ist, und die Leiterbahn in der K-Koordina tenrichtung, welche über dem betreffenden Selengleich richter verlaufend aufgebracht worden ist, eine derar hohe Sperrspannung, daß ein elektrischer Durchschiaj erfolgt, durch welchen das Ausbrennen des Selengleich richters und damit dessen Zerstörung verursacht wire Insbesondere die Leiterbahnen in der K-Koordinaten richtung müssen hierbei in einer solchen Dick' aufgebracht werden, daß sie durch eine solch' Überlastung nicht beschädigt oder zerstört werden.
Sollen die Selengleichrichter vorzugsweise durch dii oben beschriebene elektrische Überbelastung unwirk sam gemacht werden, so ist es vorteilhaft, wenn an allei Kreuzungspunkten der Matrix auf die Leiterbahnen 2 ii der X-Koordinatenrichtung anstelle des gesamtei Schichtaufbaus der Selengleichrichter 4 nur jeweils eini Schicht 6 aus Grundplattenmaterial und darüber eini Schicht 7 oder mehrere Teilschichten aus Selei aufgebracht werden und Leiterbahnen 11 aus Deckelek trodenmaterial ausgebildet und in der K-Koordinaten richtung aufgebracht werden. Damit werden di< Deckelektroden der Selengleichrichter 4 aus Teilei dieser Leiterbahnen 11 gebildet (Fig. 7). Die hohl Sperrspannung wird an die dem jeweils unwirksam zi machenden Selengleichrichter zugeordneten Leiterbah nen in den beiden Koordinatenrichtungen mittel: Elektroden angelegt. Damit wird das Durchbrenner wenigstens der Deckelektrodenschicht und damit di< Zerstörung des Selengleichrichters verursacht Di( Leiterbahnen aus Deckelektroden in der V-Koordina tenrichtung der Matrix müssen dabei in einer solchet Breite aufgebracht werden, daß trotz des Durchbren nens der Deckelektrodenstellen an den Selengleichrich tern noch eine Leitung des elektrischen Durchgangssi gnals gewährleistet wird.
Die Ausführungsbeispiele der Diodenmatrix gemäl den Figuren sind nicht auf eine bestimmte Anzahl voi Leiterbahnen beschränkt, so daß beliebig viele Leiter bahnen aufgebracht werden können, soweit dies ci( Größe der Trägerplatte 1 zuläßt. Das Aufbringen dei Leiterbahnen hinsichtlich ihrer Breite und ihre: gegenseitigen Abstandes wird lediglich von dei Leistung des elektrischen Durchgangssignals bestimmt Die Codierung jeder einzelnen Matrix kann beliebij vorgenommen werden.
Hierzu 2 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Verfahren zur Herstellung einer Diodenmatrix, bei der zwei Gruppen von streifenförmigen elektrisehen Leitern sich überkreuzend in Koordinatenform angeordnet und an wenigstens einem Teil der Kreuzungspunkte jeweils ein Leiter der einen Gruppe und ein Leiter der anderen Gruppe über eine Diode miteinander verbunden sind, bei dem auf >o die elektrisch isolierende Oberfläche einer Trägerplatte streifenförmige Leiter in der X-Koordinatenrichtung der Matrix aufgebracht werden, dadurch gekennzeichnet, daß anschließend an allen Kreuzungspunkten der Schichtaufbau von Selen- "5 gleichrichtern aufgebracht wird, daß anschließend streifenförmige Leiter in der V-Koordinatenrichtung der Matrix aufgebracht werden, daß ein Temperungsprozeß bei etwa 110° C und anschließend ein Temperungsprozeß bei etwa 217°C vorgenommen wird, daß eine Formierung vorgenommen wird und daß schließlich an den Kreuzungspunkten, an denen gemäß eines wählbaren Codes jeweils ein Leiter der einen Gruppe und ein Leiter der anderen Gruppe nicht über eine Diode miteinander verbunden werden sollen, die Selengleichrichter unwirksam gemacht werden.
2. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die streifenförmigen Leiter wenigstens in der Y-Koordinatenrichtung der Matrix breiter ausgebildet werden als der Durchmesser der Selengleichrichter und daß die Selengleichrichter durch Ausbohren unwirksam gemacht werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Selengleichrichter durch Umwandlung des Selens in dem amorphen Zustand unwirksam gemacht werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Selengleichrichter einem örtlichen Wärmeprozeß bei einer Temperatur von etwa 220°C unterworfen und anschließend schnell abgekühlt werden.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Selengleichrichter durch eine elektrische Überbelastung unwirksam gemacht werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Selengleichrichter einer hohen, zu einem elektrischen Durchschlag führenden Sperrspannung ausgesetzt werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß auf die streifenförmigen.Leiter in der X- Koordinatenrichtung der Matrix an allen Kreuzungspunkten eine Schicht aus Grundplattenmaterial und eine Schicht oder mehrere Teilschichten aus Selen übereinander aufgebracht werden, daß die streifenförmigen Leiter in der Y-Koordinatenrichtung aus Deckelektrodenmaterial ausgebildet werden, daß diese Leiter breiter ausgebildet werden als der Durchmesser des Schichtaufbaues und daß die hohe Sperrspannung an die dem jeweils unwirksam zu machenden Selengleichrichter zugeordneten Leiter gelegt wird.
DE2508670A 1975-02-28 1975-02-28 Verfahren zur Herstellung einer Diodenmatrix Expired DE2508670C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2508670A DE2508670C3 (de) 1975-02-28 1975-02-28 Verfahren zur Herstellung einer Diodenmatrix

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2508670A DE2508670C3 (de) 1975-02-28 1975-02-28 Verfahren zur Herstellung einer Diodenmatrix

Publications (3)

Publication Number Publication Date
DE2508670A1 DE2508670A1 (de) 1976-09-09
DE2508670B2 DE2508670B2 (de) 1977-11-03
DE2508670C3 true DE2508670C3 (de) 1978-06-29

Family

ID=5940032

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2508670A Expired DE2508670C3 (de) 1975-02-28 1975-02-28 Verfahren zur Herstellung einer Diodenmatrix

Country Status (1)

Country Link
DE (1) DE2508670C3 (de)

Also Published As

Publication number Publication date
DE2508670A1 (de) 1976-09-09
DE2508670B2 (de) 1977-11-03

Similar Documents

Publication Publication Date Title
DE69937781T2 (de) Leistungselektronikvorrichtung
DE2813968C2 (de) Halbleiteranordnung
DE19928788A1 (de) Elektronische Keramikkomponente
DE3011465C2 (de) Funkenstrecke auf einer Leiterplatte
DE4000089C2 (de)
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE3401404A1 (de) Halbleiterbauelement
DE2300847B2 (de) Halbleiterfestwertspeicher
DE2063579A1 (de) Halbleitereinnchtung
DE1950516B2 (de) Verbindung elektrischer leiter
DE2938712A1 (de) Bedruckte schaltungsplatte
DE68915885T2 (de) Verbindungsvorrichtung zwischen einer integrierten Schaltung und einer elektrischen Schaltung und Herstellungsverfahren derselben.
DE4415387A1 (de) Elektrischer Koaxialverbinder
DE102010063832B4 (de) Leiterbahnsicherung, Leiterplatte und Betriebsschaltung für Leuchtmittel mit der Leiterbahnsicherung
DE2247279A1 (de) Verfahren zur kontaktierung und/oder verdrahtung von elektrischen bauelementen
WO2024079183A1 (de) Verfahren zum herstellen eines bauelements und bauelement
DE1564867A1 (de) Verfahren zum Kontaktieren von Halbleiterbauelementen
DE102010027149A1 (de) Verbiegbare Metallkernleiterplatte
DE2508670C3 (de) Verfahren zur Herstellung einer Diodenmatrix
DE2840278A1 (de) Einstellbare daempfungsvorrichtung
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE1952221A1 (de) MIS-Feldeffekttransistor
DE3400197C2 (de)
EP0144413A1 (de) Leiterplatte zum auflöten von integrierten miniaturschaltungen und verfahren zur herstellung von solchen leiterplatten
DE2611871A1 (de) Elektrische schaltungsbaugruppe in mehrschichtbauweise und verfahren zu deren herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee