DE2504273C3 - Verfahren zum Herstellen eines Transistors - Google Patents

Verfahren zum Herstellen eines Transistors

Info

Publication number
DE2504273C3
DE2504273C3 DE2504273A DE2504273A DE2504273C3 DE 2504273 C3 DE2504273 C3 DE 2504273C3 DE 2504273 A DE2504273 A DE 2504273A DE 2504273 A DE2504273 A DE 2504273A DE 2504273 C3 DE2504273 C3 DE 2504273C3
Authority
DE
Germany
Prior art keywords
zone
diffused
base
emitter
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2504273A
Other languages
English (en)
Other versions
DE2504273B2 (de
DE2504273A1 (de
Inventor
Hans-Juergen 7140 Ludwigsburg Kargel
Josef Dipl.-Phys. 7105 Leingarten Wolf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE2504273A priority Critical patent/DE2504273C3/de
Publication of DE2504273A1 publication Critical patent/DE2504273A1/de
Publication of DE2504273B2 publication Critical patent/DE2504273B2/de
Application granted granted Critical
Publication of DE2504273C3 publication Critical patent/DE2504273C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/12—Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H10D10/441—Vertical BJTs having an emitter-base junction ending at a main surface of the body and a base-collector junction ending at a lateral surface of the body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates

Landscapes

  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Transistors, bei dem auf der einen Oberflächenseite eines die Kollektorzone bildenden Halbleiterkörpers zur Erzeugung der Basiszone eine Schicht des r,o entgegengesetzten Leitungstyps epitaktisch abgeschieden und in diese Schicht die Emitterzone eindiffundiert wird, bei dem ferner die Oberfläche der epitaktischen Schicht mit einer Isolierschicht bedeckt wird, in dieser Isolierschicht als Diffusionsfenster dienende Öffnungen ■><■, eingebracht werden, und Dotierstoff, der den Leitungstyp der Basiszone erzeugt, durch diese Diffusionsfenster in die Basiszone zur Bildung von Basiskontaktierungszonen eindiffundiert wird, und bei dem außerdem die Emitterzone sowie die eindiffundierten Basiskontaktie- w> rungszonen durch Öffnungen in der Isolierschicht kontaktiert werden.
Ein derartiges Verfahren ist aus der US-PS 33 94 037 bekannt. Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Transistors anzugeben, μ welches weniger Herstellungsschritte erfordert als das bekannte Verfahren und deshalb weniger Aufwand erfordert. Zur Lösung dieser Aufgabe wird bei einem Verfahren der eingangs erwähnten Art nach der Erfindung vorgeschlagen, daß der die Emitterzone erzeugende Dotierstoff über den gesamten Oberflächenbereich der epitaktischen Schicht eindiffundiert wird und daß der den Leitungstyp der Basiszone erzeugende Dotierstoff durch die Emitterzone hindurchdiffundiert wird.
Aus der DE-OS 14 89193 ist es bekannt, bei der Herstellung eines Transistors auf einem Halbleiterkörper eine epitaktische Schicht des gleichen Leitungstyps wie der Halbleiterkörper anzubringen und aus dem Halbleiterkörper zur Erzeugung der Basiszone Dotierstoff des entgegengesetzten Leitungstyps in die schwach dotierte epitaktische Schicht einzudiffundieren. Danach wird durch Öffnungen in einer auf der Oberfläche der epitaktischen Schicht angebrachten Isolierschicht den Leitungstyp der Basiszone erzeugender Dotierstoff zur Herstellung von Basiskontaktierungszonen eindiffundiert
Bei dem durch dieses Verfahren hergestellten Transistor dient der Ausgangshalbleiterkörper als Emitter, außerdem ist die sich an der Oberfläche der epitaktischer; Schicht erstreckende Zone, durch die die Basiskontaktierungszone hindurchdiffundiert ist, nicht durch Eindiffusion eines Dotierungsstoffes in die epitaktische Schicht hergestellt
Bei dem nach der Erfindung hergestellten Transistor ist der Anteil der Emitterfläche an der Gesamtelementfläche maximal. Durch einen hohen Schichtwiderstand der Emitterzone wird eine Stabilisierung des Emissionsstromes infolge des Widerstandes zwischen den Kontakten und dem Randgebiet erzielt Die Siörwellenkonzentration und das Störstellenprofil in der Emitterzone können im Bereich unterhalb der Störstellenkonzentration, die in den Basiskontaktierungszonen vorhanden ist, beliebig gewählt werden. Dadurch ist eine optimale Einstellung des Emitterwirkungsgrades möglich.
Der nach der Erfindung hergestellte Transistor kann mit einer Mesastruktur versehen werden. Der Halbleiterkörper vom Leitungstyp der Koüektorzone kann aus Silizium bestehen. In diesem Fall besteht die epitaktische Schicht die auf den Halbleiterkörper vom Leitungstyp der Kollektorzone aufgebracht wird, zweckmäßigerweise ebenfalls aus Silizium. Die Isolierschicht, die zur Herstellung der Basiskontaktierungszonen sowie zur Herstellung der Kontakt: erungsfenster benötigt wird, besteht beispielsweise aus Siliziumdioxid oder aus Siliziumnitrid. Die Isolierschicht wird beim fertigen Transistor auf der Oberfläche der epitaktischen Schicht belassen.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel näher erläutert
Gemäß der F i g. 1 geht man von einem Halbleiterkörper 1 vom Leitungstyp der Kollektorzone aus, der beispielsweise aus Silizium besteht Der Halbleitergrundkörper 1 hat beispielsweise den p-Leitungstyp und ist relativ stark dotiert Der spezifische Widerstand des Halbleiterkörpers 1 liegt beispielsweise im Bereich von 0,005 bis 0,02 Ohm cm. Auf diesem Halbleiterkörper 1 wird gemäß der F i g. 1 eine epitaktische Schicht 2 abgeschieden, die bei Verwendung eines Halbleiterkörpers 1 vom p-Leitungstyp den n-Leitungstyp aufweist. Der spezifische Widerstand der epitaktischen Schicht 2 liegt beispielsweise im Bereich zwischen 0,5 und 3 Ohm cm. Die Dicke der epitaktischen Schicht liegt beispielsweise zwischen 10 und 20μπι. Die epitaktische Schicht 2 wird als Basiszone des Transistors verwendet.
Gemäß der F i g. 2 wird in die epitaktische Schicht 2 janzflächig die Emitterzone 3 eindiffundiert. Bei der Herstellung eines pnp-Transistors hat die eindiffundierte Emitterzone den p-Leitungstyp. Die Eindrüigtiefe der Emitterzone 3 liegt beispielsweise im Bereich von 3 μιη. Der Schichtwiderstand Rs der Emitterzone 3 liegt beispielsweise im Bereich zwischen 20—70 Ohm/D.
Während oder nach der Emitterdiffusion wird die Emitteroberfläche mit einer Isolierschicht versehen, die beispielsweise aus Siliziumdioxid besteht Erfolgt die Emitterdiffusion in einer oxydierenden Atmosphäre, so entsteht gemäß der F i g. 2 während der Emitterdiffusion auf der Emitterzone 3 die Siliziumdioxydschicht 4.
Gemäß der Fig.3 wird anschließend an die Herstellung der Isolierschicht 4 mit Hilfe eines Fotomaskierungs- und Ätzverfahrens die Isolierschicht 4 mit Basisdiffusionsfenstern 5 versehen, durch die gemäß der Fig.3 die Basiskontaktierungszonen 6 in den Halbleiterkörper eindiffundiert werden. Die Diffusion der Basiskontaktierungszone 6 erfolgt derart, daß sich die Zonen 6 durch die Emitterzone 3 hindurch bis zur Basiszone 2 erstrecken. Die Basiskontaktierungszonen 6 haben im Ausführungsbeispiel den n-Leitungstyp und sind relativ stark dotiert
Nach der Herstellung der Basiskontaktzonen 6 erfolgt gemäß der Fig.4 die Kontaktierung der Emitterzone 3 sowie der Basiskontaktierungszonen 6 mit Hilfe vor Metallelektroden. Zu diesem Zweck wird die auf der Halbleiteroberfläche befindliche Isolierschicht mit entsprechenden öffnungen versehen, durch die das Kontaktierungsmetall auf die freigelegten Teile der Halbleiteroberfläche aufgedampft wird. Als Kontaktierungsmetall eignet sich beispielsweise bei Verwendung von Silizium als Halbleitermaterial Aluminium. AJs Kontaktierungsöffnungen zur Kontaktierung der Basiskontaktzonen 6 werden entweder diejenigen öffnungen verwendet, die bereits für die Diffusion der Basiskontaktierungszonen 6 vorhanden sind, oder es werden gesonderte öffnungen hergestellt, wenn die
ίο Diffusion der Basiskontaktierungszonen 6 in einer oxydierenden Atmosphäre erfolgt und somit die Halbleiteroberfläche nach der Basiskontaktierungsdiffusion keine öffnungen mehr aufweist Zur Kontaktierung der Emitterzone muß vor dem Abscheiden eines Kontaktierungsmetalles auf jeden Fall eine besondere öffnung hergestellt werden.
Nach der Herstellung der Basiselektrode 7 und der Emitterelektrode 8 wird auf die Oberfläche der Isolierschicht sowie der Elektroden eine Fotolackschicht aufgebracht und anschließend der Halbleiterkörper gemäß der Fig.4 mit Hilfe des bekannten Fotolackprozesses mit einer Mesastruktur versehen, die die Fläche des Emitter-Basis-pn-Übergangs verkleinert. Die Mesaätzung kann im Prinzip auch vor der Kontaktierung der Emitter- und Basiszone hergestellt werden. Zur Kontaktierung der Kollektorzone wird auf der Unterseite des Halbleiterkörper I eine Elektrode angebracht, die in der F i g. 4 jedoch nicht eingezeichnet
Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zum Herstellen eines Transistors, bei dem auf der einen Oberflächenseite eines die Kollektorzone bildenden Halbleiterkörpers zur Erzeugung der Basiszone eine Schicht des entgegengesetzten Leitungstyps epitaktisch abgeschieden und in diese Schicht die Emitterzone eindiffundiert wird, bei dem ferner die Oberfläche der epitaktischen Schicht mit einer Isolierschicht bedeckt wird, in dieser Isolierschicht als Diffusionsfenster dienende Öffnungen eingebracht werden, und Doiierstoff, der den Leitungstyp der Basiszone erzeugt, durch diese Diffusionsfenster in die Basiszone zur Bildung von Basiskontaktierungszonen eindiffundiert wird, und bei dem außerdem die Emitterzone sowie die eindiffundierten Basiskontaktierungszonen durch öffnungen in der Isolierschicht kontaktiert werden, dadurch gekennzeichnet, daß der die Emitterzone erzeugende Dotierstoff über den gesamten Oberflächenbereich der epitaktischen Schicht eindiffundiert wird und daß der den Leitungstyp der Basiszone erzeugende Dotierstoff durch die Emitterzone hindurchdiffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der spezifische Widerstand der Basiszone auf einen Wert im Bereich von 0,5 bis 3 Ohm cm eingestellt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die epitaktische Schicht bis zu einer Dicke von 8 bis 20 μηι abgeschieden wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Schichtwiderstand der Emitterzone auf einen Wert im Bereich von 20 bis 70 Ohm/D eingestellt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Emitterzone bis zu einer Dicke von 1 bis 5 μιτι eindiffundiert wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß als Isolierschicht auf der Oberfläche der epitaktischen Schicht eine aus Siliziumnitrid bestehende Schicht aufgebracht wird.
DE2504273A 1975-02-01 1975-02-01 Verfahren zum Herstellen eines Transistors Expired DE2504273C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2504273A DE2504273C3 (de) 1975-02-01 1975-02-01 Verfahren zum Herstellen eines Transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2504273A DE2504273C3 (de) 1975-02-01 1975-02-01 Verfahren zum Herstellen eines Transistors

Publications (3)

Publication Number Publication Date
DE2504273A1 DE2504273A1 (de) 1976-08-05
DE2504273B2 DE2504273B2 (de) 1978-11-16
DE2504273C3 true DE2504273C3 (de) 1979-07-26

Family

ID=5937904

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2504273A Expired DE2504273C3 (de) 1975-02-01 1975-02-01 Verfahren zum Herstellen eines Transistors

Country Status (1)

Country Link
DE (1) DE2504273C3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2436502A1 (fr) * 1978-09-12 1980-04-11 Ankri David Transistors bipolaires a heterojonction de structure plane et leur procede de fabrication

Also Published As

Publication number Publication date
DE2504273B2 (de) 1978-11-16
DE2504273A1 (de) 1976-08-05

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
DE1087704B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit wenigstens einem p-n-UEbergang
DE1544228C3 (de) Verfahren zum Dotieren von Halbleitermaterial
DE2429957A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper
DE2504273C3 (de) Verfahren zum Herstellen eines Transistors
DE3545244A1 (de) Strukturierter halbleiterkoerper
DE2107671A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2537327A1 (de) Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements
DE3831555A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2414222A1 (de) Verfahren zur herstellung eines transistors
DE1564427B2 (de) Verfahren zum herstellen eines doppeldiffusions halbleiter elementes
DE2546650C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem scheibenförmigen Halbleiterkörper
DE1564427C3 (de) Verfahren zum Herstellen eines Hochfrequenz-Transistors
DE1589696C3 (de) Halbleiterbauelement, insbesondere Flächentransistor
DE2851186A1 (de) Transistor vom mesatyp und verfahren zur herstellung dieses transistors
DE2610942C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit in einem Halbleiterkörper monolithisch integrierten Halbleiterelementeinheiten
DE2003952A1 (de) Halbleitervorrichtung mit einem isolierenden Bereich und Verfahren zu ihrer Herstellung
DE1811019C3 (de) Verfahren zum Kontaktieren einer an der Oberfläche einer monolithischen Festkörperschaltung befindlichen Halbleiterzone
DE1614877C3 (de)
DE2028632A1 (de) Halbleiterbauelement
DE2503800A1 (de) Feldeffekt-transistor

Legal Events

Date Code Title Description
OF Willingness to grant licences before publication of examined application
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee