DE2453597C2 - - Google Patents

Description

Die Erfindung geht aus von einem Signalpegel-Steuerkreis entsprechend dem Oberbegriff des Anspruches 1.

Ein Signalpegel-Steuerkreis gemäß dem Oberbegriff des Anspruches 1 ist durch Fig. 5 der FR-PS 15 13 294 bekannt. Dieser Signalpegel-Steuerkreis verwendet einen üblichen Feldeffekttransistor (FET). Zur Erzielung der angestrebten linearen Beziehung zwischen Steuerspannung und Verstärkung findet bei dem bekannten Signalpegel-Steuerkreis eine Kompensationsschaltung Verwendung, die zwei Widerstände und einen Kondensator enthält.

Selbst wenn jedoch die Werte dieser drei Schaltungselemente optimal gewählt werden, so ergibt sich nur ein verhältnismäßig schmaler Bereich, in dem wirklich eine Linearität zwischen Steuerspannung und Verstärkung besteht.

Der Erfindung liegt daher die Aufgabe zugrunde, einen Signalpegel-Steuerkreis entsprechend dem Oberbegriff des Anspruches 1 so auszubilden, daß innerhalb eines weiten Bereiches eine lineare Steuerung der Verstärkung erzielt wird.

Diese Aufgabe wird erfindungsgemäß durch das kennzeichnende Merkmal des Anspruches 1 gelöst.

Widerstandsschicht-Isolierschicht-Halbleitersubstrat- Feldeffekttransistoren mit zwei Gateelektroden sind an sich bereits bekannt (vgl. US-PS 37 14 522). Bei den der Erfindung zugrunde liegenden Versuchen wurde jedoch überraschenderweise festgestellt, daß die Anwendung dieser speziellen FET in einem Signalpegel-Steuerkreis entsprechend dem Oberbegriff des Anspruches 1 zu einer linearen Beziehung zwischen Steuerspannung und Verstärkung innerhalb eines weiten Bereiches führt, wobei die bei der eingangs genannten bekannten Ausführung erforderliche Kompensationsschaltung in Fortfall kommt.

Die Erfindung wird nachstehend anhand der Fig. 1 bis 7 beispielsweise erläutert. Es zeigt

Fig. 1 eine perspektivische Darstellung eines Widerstandsschicht-Isolierschicht-Halbleitersubstrat-Feldeffekttrans-istors,

Fig. 2 ein Ersatzschaltbild des FET gemäß Fig. 1,

Fig. 3 ein Schaltbild eines Signalpegel-Steuerkreises gemäß der Erfindung,

Fig. 4 ein Ersatzschaltbild des Steuerkreises gemäß Fig. 3,

Fig. 5 und 6 Schaltbilder weiterer Ausführungsformen der Erfindung,

Fig. 7 ein Diagramm zur Erläuterung der Funktion der Ausführung gemäß Fig. 6.

In Fig. 1 zeigt 10 einen Widerstandsschicht-Isolierschicht- Halbleitersubstrat-Feldeffekttransistor, bei dem 1 ein Halbleitersubstrat vom N-Typ ist. Von der oberen Oberfläche aus sind jeweils eine P⁺-Sourcezone 2 und eine P⁺-Drainzone 3 gebildet, die jedoch um eine Strecke L voneinander getrennt sind. Auf der Oberfläche des Substrats 1 ist wenigstens zwischen der Sourcezone 2 und der Drainzone 3 eine Isolierschicht 4, wie ein SiO₂-Film, und weiter hinauf der Isolierschicht 4 eine Widerstandsschicht 5 gebildet. Z. B. kann diese Schicht 5 polykristallines Siliziummaterial sein, dessen spezifischer Oberflächenwiderstand etwa 1,5 kΩ/cm² bis etwa 4,7 kΩ/cm² beträgt. Eine Metallelektrode 6 für die Sourcezone 2 bzw. eine Metallelektrode 7 für die Drainzone 3 sind an den beiden Zonen befestigt; eine erste Gateelektrode 8 nahe der Sourceelektrode 6 und eine zweite Gateelektrode 9 nahe der Drainzone 7 sind ebenfalls an der Widerstandsschicht 5 befestigt. Der der Drainzone zugewandte Rand der Elekrode 8 muß exakt mit dem der Drainzone zugewandten Rand der Sourcezone 2 übereinstimmen. In gleicher Weise muß der der Sourcezone zugewandte Rand der Elektrode 9 exakt mit dem der Sourcezone zugewandten Rand der Drainzone 3 übereinstimmen, damit Verzerrungen vermieden werden.

Das Substrat hat z. B. eine relativ niedrige Verunreinigungsdichte. Insbesondere dann, wenn ein integrierter Kreis verwendet wird, bei dem normalerweise ein weiteres Substrat unter dem Substrat 1 mit einer anderen Leitfähigkeitsart vorgesehen ist, ist die Dichte des Substrats 1 derart, daß ein spezifischer Widerstand von 50 Ohm cm oder mehr geschaffen wird, um die Wirkung des IC-Substrates zu vermeiden oder zu verringern, und außerdem betragen die Dichten der Zonen 2 und 3 jeweils etwa 10²⁰ Atome/cm³. Die Länge L des Kanals beträgt etwa 20 µ, seine Breite etwa 300 µ und die Dicke Tox der Isolierschicht 4 beträgt im Falle von SiO₂ etwa 1200 Å. Die Dicke der Schicht 5 aus polykristallinem Silizium beträgt etwa 1 µ. Der spezifische Oberflächenwiderstand beträgt etwa 1,5 kΩ/cm² bis 4,7 kΩ/cm². Da der spezifische Widerstand der Schicht 5 sehr hoch ist, müssen besondere Kontakte für die Elektroden 8 und 9 vorgesehen werden. Bei einer solchen Konstruktion sind die Spannung V (X) an der Stelle X in dem Kanalbereich in einem bestimmten Abstand von der Sourcezone 2, die Gatespannung V _G (X) in der Gatezone an der entsprechenden Stelle und die Schwellenspannung Vth der Vorrichtung bestimmt durch:

V _G (X) - V(X) < Vth

Wenn die Änderung von Vth infolge der Spannung des Substrats 1 sehr klein oder vernachlässigbar ist, dann ist die Anzahl N der Ladungsträger an der Stelle X pro Flächeneinheit gegeben durch

wobei C _o = ε _OX /T _OX

Hierbei sind

e _OX die Dielektrizitätskonstante der Isolierschicht 4 und q die Elektronenladungen des Trägers.

Der Widerstand R(X) in dem Kanal zwischen dem Ende der Zone 2 und dem Punkt X ist:

wobei ρ _s (X) der spezifische Oberflächenwiderstand des Kanals und μ die Beweglichkeit der Ladungsträger ist.

Daraus folgt:

Daraus folgt für den Kanalstrom I:

Wenn

V _G (X) - V(X) = V _{G 0} = konstant (2)

vorausgesetzt wird und die Gleichung (1) von X = 0 bis X = L (Kanallänge) integriert wird:

erhält man die folgende Gleichung:

I = β (V _{G 0} - Vth) V (3)

wobei

Die Gleichung (3) ist unter der Bedingung (2) eine lineare Funktion. Wenn die Spannungen der Sourcezone 2 und der Drainzone 3 V _S bzw. V _D sind, sollte die erste Gateelektrode 8 die Spannung V _S + V _{G 0} und die zweite Gateelektrode 9 die Spannung V _D + V _{G 0} haben, so daß die Gleichung (3) erfüllt werden kann.

Dies bedeutet, daß eine erste lineare Gleichung (I = RV) in dem Kanal zwischen der Sourcezone 2 und der Drainzone 3 erhalten werden kann und der Kanalwiderstand R(X) linear ist. Der Widerstand bzw. die Impedanz können nur von der Gatespannung V _{G 0} gesteuert werden.

Fig. 2 ist ein Ersatzschaltbild des Widerstandsschicht-Isolierschicht-Halbleitersubstrat-FET, von dem die Sourceelektrode S, die Drainelektrode D, die erste Gateelektrode G₁, die zweite Gateelektrode G₂ und das Substrat bzw. die "Back-Gate-Elektrode" G _b gezeigt sind.

Anhand der Fig. 3 wird im folgenden eine Ausführungsform des Signalpegelsteuerkreises der Erfindung beschrieben.

Ein Ende der Eingangssignalquelle 21 ist geerdet, während das andere Ende über einen Widerstand 35 mit der Basiselektrode eines NPN-Verstärkungstransistors 36 verbunden ist. Die Basiselektrode des Transistors 36 ist über einen Widerstand 37 mit dem positiven Spannungsquellenanschluß +B und über einen Widerstand 38 mit Masse verbunden. Der Kollektor des Transistors 36 ist über einen Widerstand 39 mit dem positiven Spannungsquellenanschluß +B verbunden und der Signalausgangsanschluß 31 ist von dem Kollektor des Transistors 36 herausgeführt. Der Emitter des Transistors 36 ist mit dem Kollektor eines NPN-Transistors 40 verbunden, der eine Konstantstromquelle bildet, und auch mit der Drainelektrode 11 eines Widerstandsschicht-Isolierschicht-Halbleitersubstrat-FET 10. Die Drainelektrode 11 des FET 10 ist über einen Kondensator 14 mit der zweiten Gateelektrode 9 des FET 10 verbunden, während dessen Sourceelektrode 12 geerdet ist. Die erste Gateelektrode 8 des FET 10 ist mit dem Einstellabgriff 33 a eines Pegelsteuer-Einstellwiderstands 33 und auch über den Kondensator 34 mit Masse verbunden. Die Basis des Transistors 40 ist über einen Widerstand 41 geerdet und über eine Parallelschaltung eines Widerstands 42 und eines Kondensators 43 mit dem negativen Spannungsquellenanschluß -B verbunden. Der Emitter des Transistors 40 ist über einen Widerstand 44 mit dem negativen Spannungsquellenanschluß -B verbunden. Außerdem ist die Basis des Transistors 36 mit dem Emitter des Transistors 40 über einen Kondensator 45 verbunden, der die Kapazität C _f hat, um die Kapazität C _DS zwischen der Drain- und Sourceelektrode des FET unwirksam zu machen.

Bei dem oben erläuterten Signalpegel-Steuerkreis, bei dem der FET 10, der den äquivalenten Widerstand R _p hat, und der Kollektor des Transistors 40, der die Konstantstromquelle bildet, zu dem Emitter des Transistors 36 in Reihe geschaltet sind, wird das Eingangssignal V _i an die Basis des Transistors 36 angelegt, und das Ausgangssignal V _o wird von dem Kollektor abgenommen. Hierbei wird der Impedanzwert, wenn man von dem Transistor 36 aus in Richtung auf die Kollektorseite des Transistors 40 sieht, als im wesentlichen unendlich betrachtet, so daß die Spannungsverstärkung G _a infolge des Transistors 36 durch die folgende Gleichung ausgedrückt wird, wobei der Widerstandswert des Widerstands 39 zu R _c gewählt wird:

Wenn die Bedingung R _p = 1/β (V _{G 0}-Vth) in der Gleichung (4) substituiert wird, erhält man die folgende Gleichung:

G _a = R _c β (V _{G 0}-Vth) (5)

Aus der obigen Gleichung (5) ist ersichtlich, daß die Verstärkung G _a proportional der Gatespannung V _{G 0} und der Proportionalitätsfaktor R _c β ist. Daher wird die Verstärkung G _a bei Änderung der Gatesteuerspannung V _{G 0} linear geändert. Soweit die Abhängigkeit zwischen G _a und V _{G 0} nicht vollständig linear ist, liegt dies an einer Änderung von b. Da der Transistor 36 als Verstärker mit geerdetem Emitter arbeitet, kann durch Wahl der Größe des Widerstands 39 leicht eine beliebige Verstärkung größer als 1 erreicht werden. Hierbei wurde experimentell festgestellt, daß, wenn ein Widerstand zwischen dem negativen Spannungsquellenanschluß -B und dem Abgriff des Einstellwiderstands 33 eingefügt wird, die Linearität der Verstärkung-Gatesteuerspannung-Kennlinie weiter verbessert werden kann.

Die Kapazität C _DS zwischen der Drain- und Sourceelektrode des FET beträgt etwa 6 pF. Da jedoch der Kondensator 45 zwischen die Basis des Transistors 36 und den Emitter des Transistors 40 geschaltet wird, können die Pegelzunahme im Hochfrequenzbereich infolge der Drain-Source-Kapazität C _DS und der Signalschwund im Hochfrequenzbereich bei der Signalunterbrechungszeit ganz kompensiert werden, so daß sie nahe Null sind, wie später im einzelnen beschrieben wird. Fig. 4 zeigt ein Ersatzschaltbild des Kreises der Fig. 3 für ein Hochfrequenzsignal. In Fig. 4 ist r _bb ein Basisausbreitungswiderstand des Transistors 36 bzw. 40 und r _d ein Emitterausbreitungswiderstand hiervon. Wenn in diesem Ersatzschaltbild die jeweiligen Widerstände r _bb und r _d der Transistoren 36 und 40 vernachlässigt werden, wird ein Signalstrom i _D , der durch den FET 10 fließt, wie folgt ausgedrückt:

wobei Z _p die Impedanz des FET 10 ist. Der Strom i _{eG 2}, der durch den Kondensator 45 in den Transistor 40 fließt, wird durch die folgende Gleichung ausgedrückt:

wobei Cf die Kapazität des Kondensators 45 ist.

Da außerdem der Kollektorstrom i _{c 2} des Transistors 40 dem Wert nach im wesentlichen der gleiche wie der umgekehrt polarisierte Strom i _{e 2} ist, erhält man die folgende Gleichung:

i _{c 2} = -i _{e 2} = -V _i · j ω Cf (8)

Der Kollektorstrom i _c1 des Transistors 36 ist gleich der Summe des durch den FET 10 fließenden Signalstroms i _D und des Kollektorstroms i _{c 2} des Transistors 40, so daß aus den Gleichungen (6) und (8) die folgende Gleichung erhalten wird:

Wenn der Kapazitätswert Cf des Kondensators 45 gleich der Source-Drain-Kapazität C _DS des FET 10 gewählt wird, erhält man aus der Gleichung (9) die folgende Gleichung:

Daher wird die folgende Gleichung gebildet:

Die Gleichung (11) zeigt somit, daß die Verstärkung des Kreises der Fig. 3 im wesentlichen konstant und unabhängig von der Signalfrequenz ist.

Bei dem oben beschriebenen Kreis der Fig. 3 ist die Drainelektrode des FET 10 mit dem Emitter des Transistors 36 verbunden und die Sourceelektrode des FET 10 ist direkt geerdet, so daß die Drain- und die Sourceelektrode jeweils mit den Kreisen niedriger Impedanz verbunden und das in dem Kollektor bzw. der Ausgangselektrode des Transistors 36 durch den FET 10 verursachte Übersprechen sehr gering ist.

Im allgemeinen wird, wenn in dem FET 10 ein Gleichstrom zwischen der Drain- und der Sourceelektrode fließt, seine Kennlinie verzerrt und die Verzerrung des Kreises sehr stark erhöht. Daher wird ein solcher FET normalerweise zusammen mit einem Kondensator großer Kapazität verwendet. Bei dem Steuerkreis der Fig. 3 kann jedoch die Gleichspannung des Emitters des Transistors 36 durch geeignete Wahl der Widerstandswerte der Vorspannungswiderstände 37 und 38 Null gemacht werden. Daher fließt kein Gleichstrom durch den FET 10, selbst wenn die Drainelektrode des FET 10 ohne Zwischenschaltung eines Kondensators direkt mit dem Emitter des Transistors 36 verbunden ist.

Der Signalpegel-Steuerkreis der Fig. 3 besitzt eine Anzahl von Vorteilen im Vergleich zu bekannten Kreisen, jedoch kann die Ansprechgeschwindigkeit der Steuerspannung V _{G 0} wegen des Kondensators 14 und des Widerstands 17 nicht ausreichend groß gemacht werden. Dies bedeutet für die Änderung der Steuerspannung V _{G 0}, daß die Spannung an der ersten Gateelektrode 8 des FET 10 ohne Verzögerung folgt, während die Spannung an der zweiten Gateelektrode 9 mit einer Zeitkonstante τ _g = C₁₄ R₁₇ geändert wird. Die Drain-Source-Impedanz des FET 10 wird während der Periode dieser Zeitkonstante allmählich geändert und erreicht ihren Endwert, wenn die zweite Gatespannung V _D + V _{G 0} wird. Es ist daher ersichtlich, daß die Ansprechgeschwindigkeit bei einer Änderung der Drain-Source-Impedanz des FET 10 von der Zeitkonstante τ _g bestimmt wird; je kleiner die Zeitkonstante τ _g ist, um so größer ist die Ansprechgeschwindigkeit.

Man kann daher in Betracht ziehen, die Werte von C₁₄ und/oder R₁₇ klein zu machen, um die Zeitkonstante t _g zu verringern. Wenn jedoch der Wert von τ _g in einem bestimmten Ausmaß verringert wird, wird die Kennlinie des Signalpegel-Steuerkreises und damit das Ausgangssignal verzerrt. Wenn das Eingangssignal z. B. ein Videosignal ist, ist es vom Standpunkt der Verzerrung im Ausgangssignal notwendig, die Zeitkonstante τ _g mehr als zwei Sekunden lang zu machen, während es vom Standpunkt der Ansprechgeschwindigkeit erwünscht ist, die Zeitkonstante τ _g weniger als 0,1 Sekunden lang zu machen. Die Fig. 5 und 6 zeigen Ausführungsbeispiele mit großer Ansprechgeschwindigkeit ohne Kennlinienverzerrung.

In Fig. 5 ist ein Puffertransistor 50 vorgesehen. Die Basis des Transistors 50 ist mit der Drainelektrode des FET 10 verbunden, der Kollektor mit dem positiven Spannungsquellenanschluß +B und der Emitter über einen Widerstand 52 mit dem Kollektor eines Transistors 51. Der Emitter des Transistors 51 ist über einen Widerstand 53 mit dem negativen Spannungsquellenanschluß -B verbunden und an dessen Basis wird von einem Spannungsteiler, der aus den Widerständen 54 und 55 besteht, eine bestimmte Vorspannung angelegt. Der Emitter des Transistors 51 ist ferner über einen Widerstand 56 mit der ersten Gateelektrode 8 des FET 10 verbunden; der Kollektor ist über den Kondensator 14 mit der zweiten Gateelektrode 9 des FET 10 verbunden. Der Emitter des Transistors 50 ist ferner über einen Kondensator 57 mit der zweiten Gateelektrode 9 des FET 10 verbunden. Der Kondensator 57 dient dazu, die Verzerrung der Frequenzkennlinie des Kreises zu kompensieren, die von dem Widerstand 52 und der Kollektor-Basis-Streukapazität des Transistors 51 hervorgerufen wird. Wenn hierbei die Widerstandswerte der Widerstände 53 und 56 zu R₅₃ bzw. R₅₆ angenommen werden, werden sie so gewählt, daß sie die Bedingung R₅₃ » R₅₆ erfüllen. Die Werte des Kondensators 14 und des Widerstandes 17 werden so gewählt, daß sie die Bedingung R₁₇ » 1/2 Π f₁ C₁₄ erfüllen, wobei f₁ die Frequenz des Eingangssignales ist.

Beim Betrieb des Kreises der Fig. 5 arbeitet der Transistor 51 als Konstantstromquelle und der Transistor 50 als Emitterfolger, so daß eine Wechselspannungsänderung, die sich an der Basis des Transistors 50 ergibt, an dem Kollektor des Transistors 51 erscheint. Daher wird der Kondensator 14 äquivalent demjenigen, der (in der Schaltung gemäß Fig. 3) direkt zwischen die Drainelektrode und die zweite Gateelektrode des FET 10 wechselstrommäßig geschaltet ist. Die Steuerspannung V _{G 0} wird direkt der ersten Gateelektrode 8 des FET 10, jedoch über den Widerstand 17 der zweiten Gateelektrode 9 zugeführt. Dabei tritt jedoch die Steuerspannung V _{G 0} auch an dem Kollektor des Transistors 51 über den Widerstand 56 und seine Emitter-Kollektor-Strecke auf, so daß der Kondensator 14 an seinen beiden Anschlüssen die Steuerspannung V _{G 0} erhält und damit keine Lade- und Entladeströme durch den Kondensator fließen. Damit spricht trotz der durch den Kondensator 14 und den Widerstand 17 bedingten Zeitkonstante die Drain-Source- Impedanz des FET 10 sofort auf die Änderung der Steuerspannung V _{G 0} an.

Im folgenden wird nun die Arbeitsweise des Kreises der Fig. 5 im einzelnen erläutert.

Zunächst wird die negative Spannung -B der Kürze halber als die Bezugsspannung für alle Kreispunkte angesehen. Wenn außerdem die Basisspannung des Transistors 51 als V _B und die Ströme, die durch die Widerstände 53 und 56 fließen, als I₅₃ und I₅₆ angenommen werden, wird der Emitterstrom I _E des Transistors 51 wie folgt ausgedrückt:

wobei der Spannungsabfall zwischen der Basis und dem Emitter des Transistors 51 vernachlässigt wird. Da der durch den Widerstand 52 fließende Strom im wesentlichen der gleiche wie der Emitterstrom I _E des Transistors 51 ist, wenn der Widerstandswert des Widerstands 52 zu R₅₂ angenommen wird, wird die Kollektorspannung V _C des Transistors 51 wie folgt ausgedrückt:

V _C = B - R₅₂ I _E (13)

Wenn die Gleichung (12) in die Gleichung (13) eingesetzt wird, erhält man:

In der Gleichung (14) drückt das erste Glied der rechten Seite den Spannungsabfall infolge des Vorspannungsstroms aus, der konstant ist, und das zweite Glied drückt die Spannungsänderung infolge der Steuerspannung V _{G 0} aus. Wenn daher die Bedingung R₅₂ = R₅₆ erfüllt wird, erhält die Gleichung (17) die folgende Form:

V _C = V _{KG 0} (15)

wobei

d. h. konstant ist.

Aus der Gleichung (15) ist ersichtlich, daß die Kollektorspannung V _C des Transistors 51 infolge der Steuerspannung V _{G 0} in der gleichen Richtung wie letztere geändert wird, und die Spannung über dem Kondensator 14 wird konstant gehalten, wenn die Steuerspannung V _{G 0} geändert wird. Es ist daher ersichtlich, daß trotz der durch den Kondensator 14 und den Widerstand 17 bedingten Zeitkonstante die Drain-Source- Impedanz des FET 10 bei einer Änderung der Steuerspannung V _{G 0} schnell geändert werden kann, und damit wird seine Ansprechgeschwindigkeit im Vergleich zu dem Kreis der Fig. 3 verbessert.

Fig. 6 zeigt einen weiteren Signalpegel-Steuerkreis, bei dem die Ansprechgeschwindigkeit des Kreises verbessert ist.

In Fig. 6 ist ein Schalttransistor 60 vorgesehen. Die Kollektor-Emitter-Strecke des Transistors 60 ist parallel zu der ersten und zweiten Gateelektrode 8 und 9 des FET 10 geschaltet, und die Basis des Transistors 60 ist über einen Widerstand 62 mit einem externen Anschluß 64 und über einen Widerstand 63 mit dem veränderbaren Abgriff 33 a des Einstellwiderstands 33 verbunden. Außerdem ist ein Emitterfolgertransistor 61 vorgesehen, dessen Basis mit der Drainelektrode des FET 10 verbunden ist. Der Emitter des Transistors 61 ist über einen Widerstand 65 mit dem negativen Spannungsquellenanschluß -B verbunden und über den Kondensator 14 mit der zweiten Gateelektrode 9 des FET 10. Außerdem ist der Kollektor des Transistors 61 mit dem positiven Spannungsquellenanschluß +B verbunden.

Bei dem Kreis der Fig. 6 werden die Werte des Kondensators 14 und des Widerstands 17 so gewählt, daß sie die Bedingung R₁₇ » 1/2 Π f₁ C₁₄ erfüllen, und ein Schaltsignal P _h wird an dem externen Anschluß 64 angelegt. Wenn die Eingangssignalquelle 21 eine Quelle für Videosignale ist, wird eine Horizontalimpulsfolge als Schaltsignal P _h verwendet.

Da im Betrieb des Kreises der Fig. 6 der Transistor 61 in Emitterschaltung angeordnet ist, arbeitet der Kreis der Fig. 6 im wesentlichen gleich dem der Fig. 3, wenn der Transistor gesperrt wird. Wenn daher die Steuerspannung V _{G 0} von Null auf -V _a zum Zeitpunkt t₀ verringert wird, wie Fig. 7 zeigt, um die Verstärkung des Pegelsignalsteuerkreises zu vergrößern, wenn der Transistor 60 gesperrt ist, wird die Spannung V _{G 1} der ersten Gateelektrode 8 des FET 10 sofort auf -V _a gesenkt. Die Spannung V _{G 2} der zweiten Steuerelektrode 9 wird allmählich verringert, wie durch die gestrichelte Linie in Fig. 7 gezeigt ist, da die Zeitkonstane infolge des Kondensators 14 und des Widerstands 17 groß ist.

Da jedoch die Basis des Transistors 60 das Schaltsignal P _h erhält, wird der Transistor 60, wenn das Schaltsignal eine Horizontalimpulsfolge ist, bei jeder Horizontalaustast-Zeitperiode geöffnet.

Wenn daher der Transistor 60 von einem Horizontalimpuls zum Zeitpunkt t₁ geöffnet wird, wird der Kondensator 14 über den Transistor 60 plötzlich geladen und die Spannung V _{G 2} der zweiten Steuerelektrode 9 des Feldeffekttransistors 10 wird schnell verringert und erreicht die Spannung -V _a nach einer oder zwei Horizontalperioden bzw. etwa 100 Mikrosekunden, wie Fig. 7 durch eine durchgehende Linie angibt.

Dies bedeutet, daß die Zeitkonstante während einer Zeitperiode, wenn der Transistor 60 geöffnet ist, als Produkt der Kapazität des Kondensators 14 und der Kollektor-Emitter-Impedanz des Transistors 60 bestimmt wird, dessen Wert einige Hundert Ohm beträgt. Da der Widerstandswert R₁₇ des Widerstands 17 einige Mega-Ohm beträgt, wird die Zeitkonstante weitaus kürzer gemacht und beträgt etwa 1/10 000 der ersteren.

Während der Horizontalabtastperiode wird der Transistor 60 gesperrt, so daß die Zeitkonstante zu diesem Zeitpunkt C₁₄ · R₁₇ ist. Dies bedeutet, daß die Zeitkonstante groß wird und keine Verzerrung in dem Videosignal erzeugt wird, das an dem Signalausgangsanschluß 31 erhalten wird.

Bei dem obigen Beispiel erhält der Kreis der Fig. 6 Videosignale von der Eingangssignalquelle 21. Es ist jedoch selbstverständlich, daß jede Signalquelle, wie eine PCM-Signalquelle, die intermittierende Eingangssignale liefert, verwendbar ist; in diesem Falle werden Schaltsignale zwischen den intermittierenden Eingangssignalen gebildet und als das Signal P _h verwendet.

Claims (7)

1. Signalpegel-Steuerkreis mit linearer Steuerung der Verstärkung in Abhängigkeit von einer Steuerspannung, enthaltend:

• a) einen Verstärkungstransistor (36),
• b) eine mit der Basis des Verstärkungstransistors verbundene Signaleinheit (21),
• c) eine mit dem Kollektor des Verstärkungstransistors verbundene Signalausgangsschaltung (31),
• d) einen durch die Steuerspannung gesteuerten FET (1), dessen Drain-Source-Strecke in Reihe mit der Kollektor-Emitter-Strecke des Verstärkungstransistors (36) geschaltet ist,

dadurch gekennzeichnet, daß

• e) der FET durch einen Widerstandsschicht-Isolierschicht-Halbleitersubstrat-Feldeffekttrans-istor (1) mit zwei Gateelektroden gebildet wird, der zwischen den beiden Gateelektroden eine Widerstandsschicht aufweist und dessen Drain-Source-Charakteristik eine umgekehrte Funktion der zwischen die beiden Gateelektroden angelegten Steuerspannung ist.

2. Steuerkreis nach Anspruch 1, gekennzeichnet durch

• a) einen Konstantstromkreis (40), der parallel zu der Drain-Source-Strecke des FET (10) geschaltet ist,
• b) und eine Vorspannungseinrichtung, die mit dem Konstantstromkreis verbunden ist und die Gleichspannung an der Drainelektrode (11) des FET (10) im wesentlichen gleich der Gleichspannung an der Sourceelektrode (12) des FET (10) macht.

3. Steuerkreis nach Anspruch 2, dadurch gekennzeichnet, daß der Konstantstromkreis einen Transistor (40) enthält, dessen Kollektor-Emitter-Strecke parallel zu der Drain-Source-Strecke des FET (10) geschaltet und dessen Basis mit der Vorspannungseinrichtung verbunden ist.

4. Steuerkreis nach Anspruch 3, dadurch gekennzeichnet, daß ein Kondensator (45) zwischen die Basis des Verstärkungstransistors (36) und den Emitter des Transistors (40) des Konstantstromkreises geschaltet ist.

5. Steuerkreis nach Anspruch 1, gekennzeichnet durch folgende Elemente:

• a) einen Puffertransistor (50), dessen Basis mit der Drainelektrode (11) des FET (10) und dessen Emitter über einen Kondensator (57) mit der zweiten Gateelektrode des FET (10) verbunden ist,
• b) einen weiteren Transistor (51), dessen Kollektor über einen Widerstand (52) mit dem Emitter des Puffertransistors (50) und über einen Kondensator (40) mit der zweiten Gateelektrode (9) des FET (10) verbunden ist und dessen Emitter über einen Widerstand (56) an die erste Gateelektrode (8) des FET (10) angeschlossen ist.

6. Steuerkreis nach Anspruch 1, gekennzeichnet durch folgende Elemente:

• a) einen Schalttransistor (60), dessen Emitter und Kollektor mit den beiden Gateelektroden (8) bzw. (9) des FET (10) verbunden ist und dessen Basis mit einem ein Schaltsignal führenden Anschluß (64) sowie mit dem Abgriff (33 a) eines Einstellwiderstandes (33) verbunden ist.
• b) einen Emitterfolgertransistor (61), dessen Basis mit der Drainelektrode (11) des FET (10) und dessen Emitter über einen Kondensator (14) mit der zweiten Gateelektrode (9) des FET (10) verbunden ist