DE2450099A1 - Telefonsignalempfaenger fuer schaltvermittlungsanlagen mit zentralisierten logischen schaltungen - Google Patents

Description

C8ELT Centro Studi e Laboratori Telecomunicazioni s.p.a., Turin

Telefonsignalempfänger- für Schaltvermittlungsanlagen mit zentra

lisierten logischen Schaltungen

Die Erfindung bezieht sich auf elektronische Telefon-Schaltvermittlungsanlagen mit zentralisierten logischen Schaltungen, also auf Vermittlungsanlagen mit einem' zentralisierten Steuersystem für die Telefonsignalisation und die Gliederüberwachung, und betrifft hierbei ein System für den Empfang und die Identifizierung von in digitaler Form aufgenommenen Signalen, die anschließend zu Verrnittlungs-Steuereinheiten weitergeleitet werden.

Es ist. bekannt, daß bei jeder Telefonvermittlungsanlage zunächst die einlaufenden Signale einer Behandlung bedürfen, um Störsignale auszuscheiden und die richtigen korrekt kodierten Signale den Vermittlungs-Steuereinheiten zuzuleiten, die außerdem in der Lage sind, die Signalisierungskriterien zu identifizieren.

Bei den traditionellen elektromechanischen Vermittlungen wird diese erste Behandlung von einer Gruppe von Schaltungen durchgeführt, die kurz als Umwerter bezeichnet werden und die jeder Verbindungslei-

509818/0073

— ρ _

tung zugeordnet sind. Bei großen modernen Vermittlungen, wo die sich immer weiter erhöhenden Anforderungen für neue Dienste die Verwendung von entweder mehr oder komplexeren Signalkodes oder von mehr und schwierigeren Verbindungs- und Überwachungsvorgängen erfordern, würde die Zuordnung eines Umwerters zu jeder Verbindungsleitung eine überaus große Zahl von Umwertern zur Folge haben, mit entsprechenden Problemen des Platzbedarfs und der Kosten aufgrund der Installation und Ausnützung.

Ein erster Schritt zur Lösung des Problems wird bei Registervermittlungen durchgeführt, wo zur Verminderung der Aktivität der Umwerter eine zentralisierte Relais-Logik einige der logischen Punktionen der Umwerter ausführt.

In jüngerer Zeit werden bei modernen elektronischen Vermittlungsanlagen die Entscheidungs- und Steuereinheiten mehr und mehr zentralisiert und durch die Verwendung von Zeitteilungstechniken wird die höhere Geschwindigkeit der elektronischen Systeme ausgenützt. Infolgedessen werden die zentralisierten elektronischen Einheiten auch mit Punktionen belastet, die bei den traditionellen und bei Register-Vermittlungen periphere Funktionen sind, so daß die Dezentralisierung nur einiger weniger wesentlicher Funktionen möglich istl . .

Bei den allermodernsten hochzentralisierten elektronischen Vermittlungsanlagen sind die traditionellen Umwerter ersetzt durch einfache Schaltungen, die die Verbindungsleitungen abtasten und die in diesen anwesenden Signale erfassen.

Nach der Erfindung arbeitet das Signalempfangs- und -identifizierungssystem in einer hochzentralisierten Telefonvermittlungsanlage und zeigt im Vergleich zu anderen Lösungen auf diesem Gebiet eine einfachere Installation und einen sichereren Betrieb. Außerdem ermöglicht es eine sehr hohe Arbeitsgeschwindigkeit, die von 2 bis 60 Mbit/s in Abhängigkeit vom Parallelzustand der Eingangssignale veränderlich ist. Ferner ergibt sich durch die

— "X —

509818/087 3 ,

Erfindung eine hohe Vielseitigkeit, da mit verschiedenen Signalkodes und für verschiedene Dienste gearbeitet werden kann. Weiterhin kann an die Vermittlungs-Steuerschaltungen eine sehr detaillierte und genaue Information über die empfangenen Signale gegeben werden.

Ein erfindungsgemäßes System für den Empfang und die Identifizierung der erfaßten Signale, die auf drei Signalleitungen einlaufen, arbeitet insbesondere so, daß eine Integration der empfangenen Signale zur Vermeidung von Störsignalen durchgeführt wird, dann die Länge der empfangenen Signale gemessen und mit durch den Leitungskode festgelegten Längen verglichen wird, wobei diese ganze Behandlung in Zeitteilung durch ein einziges System durchgeführt wird, das allen mit der Vermittlungsanlage verbundenen Verbindungsleitungen zugeordnet ist, und zwar in Synchronismus mit einem Erfassungsintervall.

Weitere Vorteile, Einzelheiten und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die Zeichnung. Es zeigen:

Fig. 1 einen Gesamt-Blockschaltplan der Empfangseinheit eines Telefonvermittlungs-Steuersystems;

Fig. 2 einen ins einzelne gehenden Blockschaltplan einer in Fig. 1 rait LRS bezeichneten Einheit;

Fig. 3 ein Zeitdiagramm zur Schaltung nach Fig. 2;

Fig. h eine Darstellung zur Veranschaulichung des Informationsflusses beim Betrieb von in Fig. 2 mit IN bezeichneten Einheiten;

Fig. 5 einen ins einzelne gehenden Blockschaltplan von in Fig. 2 mit CT bezeichneten Einheiten; und

109818/0873

Pig. 6 eine ins einzelne gehende schematische Darstellung einer in Fig. 2 mit MSl bezeichneten Schaltung.

Gemäß Fig. 1 tastet eine Schaltungsgruppe CSC auf η Verbindun;?sleitungen Gl₃ G2,...Gn einlaufende Signale, die von der Vermittlungsanlage verarbeitet werden sollen, ab und erfaßt sie. Die Schaltungsgruppe CSC tastet, zyklisch den Zustand auf Drähten a. b, c dieser Verbindungsleitungen ab und gibt als Ausgangssignal eine einzige Dreiergruppe auf Drähten «t, ß, γ, die im folgenden als Signalträger bezeichnet werden, ab. Die auf den η Drähten ρ vorliegenden Signale werden in Zeitteilung zum Draht des Signalträgers * geleitet, die auf den η Drähten b vorliegenden Signale werden in Zeitteilung zum Draht des Signalträgers ß geleitet und die auf den η Drähten c vorliegenden Signale werden in Zeitteilung zum Draht des Signalträgers y geleitet. Die Folge der η Signalerfassungen auf den Signalträgern et, ß, Jf ist genau, es entspricht also jeder Tast- und Erfassungsposition eine festgelegte Verbindungsleitung. Zu jedem Zeitpunkt bildet also das ternäre Signalbündel auf dem Leitungsbündel a, b, c einer bestimmten Verbindungsleitung das Ausgangssignal der Schaltungs£;rui-· pe CSC auf den Signal trägern et, ß, ^f, innerhalb der Logik entspricht ein Verbindungsleitungskode dieser festgelegten Position. Das Abtasten der η Verbindungsleitungen erfolgt während einer definierten Zeitspanne, nämlich dem vom System festgelegten Abtastintervall.

Die gesamte wirkliche Identifizierungslogik LRS des Systems ist. im einzelnen in Fig. 2 dargestellt. Schließlich schließt sich eine verbleibende Steuereinheit AC der Verinittlungsanlage an, die, ausgehend von den identifizierten Signalen, die Telefonkriteri^ identifiziert und in Abhängigkeit von diesen entscheidet, ob weitere Kriterien gesendet werden sollen oder die ü-fc.erwachungsvorgänge ausgeführt werden sollen.

Gemäß Fig. 2 umfaßt die Identifizierungslogik LRS einen im folgenden als Leitungsspeicher bezeichneten Speicher MG,, der ein be-

liebiger bekannter elektronischer Speicher sein kann, welcher den Zustand im folgenden beschriebener sequentieller logischer Schaltungen speichern kann. Dieser Leitungsspeicher muß nach jedem VerarbeitungsVorgang, der von diesen logischen Schaltungen entsprechend den zu jedem AbtastZeitpunkt empfangenen Signalen durchgeführt wird, das Verarbeitungsergebnis speichern. Dies erlaubt die zeitgeteilte Verarbeitung der von einer gegebenen Anzahl von Verbindungsleitungen empfangenen Signale unter Vermeidung eines Speichers für jede Verbindungsleitung. Die im Leitungsspeicher MG gespeicherten Signale werden von den logischen Schaltungen zurückgerufen, wenn eine neue Datenerfassung ein- · trifft.

Dieses Arbeitsprinzip ist im Diagramm nach Fig. 3 veranschaulicht, bei dem T die Signalabtastperiode für jede Fernleitung angibt, beispielsweise mit einer Dauer von 4 ms. Die Verarbeitungszeit jeder einzelnen Datenerfassung beträgt t., das also der Abtast-Periode T geteilt durch die Anzahl der abgetasteten Verbindungsleitungen entspricht, also t. = T/n. Während jeder Zeitspanne t. werden die folgenden Vorgänge nacheinander ausgeführt:

1) Auslesen des für eine der Verbindungsleitungen Gi gespeicherten Worts aus dem Leitungsspeicher MG, wobei der relative Zeitverlauf auf der Achse 1) dargestellt ist; diese Auslesung verbraucht eine kurze Zeitspanne t_T, die die Zugriffszeit des Speichers darstellt.

2) Verarbeiten von abgetasteten und erfaßten Schaltungen <K- , ß. , Jf., die einer Verbindungsleitung Gi entsprechen und von dem während der Zeitspanne t_L ausgelesenen Wort abhängen, in Rechnerschaltungen, wobei der relative zeitliche Verlauf auf einer Achse 2) dargestellt ist; diese Verarbeitung beansprucht eine kurze Zeitspanne t_F.

3) Einschreiben in den Leitungsspeicher MG (Achse 1) des Ergebnisses des soeben durchgeführten Verarbeitungsvorgangs; dieses Einschreiben beansprucht eine kurze Zeitspanne t„.

S 0 9 8 1 a/ Q 9 7 3

- 6 Für die angegebenen Zeitspannen gilt: t_T + t„ + t„ = t.

Nachdem alle Verbindungsleitungen abgetastet worden sind, wird die Verbindungsleitung G. nach der Periode T erneut abgetastet und die drei Verarbeitungsvorgänge wiederholen sich.

Der Leitungsspeicher MG (Fig. 2) weist eine Anzahl von Speicherwörtern auf, die gleich der Anzahl der zu verarbeitenden Verbindungsleitungen ist, und wird durch den schon erwähnten Verbindungsleitungskode anadressiert, der den eingehenden erfaßten Daten zugeordnet ist. Diese Adresse wird logisch erzeugt, da, wie dargelegt wurde, die Reihenfolge der einlaufenden erfaßten Signale streng sequentiell ist. Eines dieser Speicherwörter ist symbolisch innerhalb des Leitungsspeichers MG dargestellt, fis besteht aus einer ersten Gruppe von Bits CD, die den Signalkode der identifizierten Verbindungsleitung angeben; einer zweiten Gruppe von Bits CV, die die mögliche Variation dieses Kode angeben, beispielsweise zu speziellen Anpassungen, die in der betrachteten Vermittlungsanlage auf jeder Verbindungsleitung durchgeführt werden; einer dritten Gruppe von Bits SR, die die gespeicherten erfaßten Daten <χ. , ß. , tf. enthalten, die im vorhergehenden Vorgangssatz verarbeitet worden sind; einer vierten Gruppe von Bits RI, die das Ergebnis der von später beschriebenen Einheiten IN durchgeführten Rechenoperationen anzeigt; und einer fünften Gruppe von Bits RCT, die die Ergebnisse der von später beschriebenen Einheiten CT durchgeführten Rechenoperationen anzeigt.

Die Einheiten IN stellen einige Integratoren dar, die der Abweisung von Störsignalen dienen, wie noch im einzelnen mit Bezug auf Fig. 4 beschrieben wird.

Die Einheiten CT stellen einige Zähler dar, die die Dauer der einlaufenden Impulse messen und als Ausgangssignal die digitale Anzeige dieser Dauer abgeben. Diese Zähler haben einen speziellen Aufbau, der später in Bezug auf Fig. 5 beschrieben wird.

— 7 —

B09818/Q873

Die Schaltung umfaßt weiterhin einen Meistlesespeicher MS₃ in den von außen eingeschrieben wird und der bei Bedarf auch von außen veränderbar ist, wie es an sich bekannt ist. Dieser Speicher besteht aus drei genau gleichen Abschnitten MSl₅ MS2, MS3. Der Abschnitt MSl empfängt Signale, die sich auf den Signalträger tu beziehen, der Abschnitt MS2 empfängt Signale, die sich auf den Signalträger ß beziehen, und der Abschnitt MS3' empfangt Signale, die sich auf .den Signalträger ^beziehen. Diese Abschnitte MSl, MS2 und MS3 zeigen einen gleichen Aufbau, der !später- unter Bezugnahme auf Fig. 6 beschrieben wird.

Schließlich gehört zur Schaltung noch ein Satz von logischen Komparatoren CMP mit Binäraufbau, mit einem Ausgangssignal "1", wenn die zu vergleichende Binärzahl gleich oder größer ist. als die gewählte Vergleichsschwelle. Auch solche Schaltungen sind in der Technik bekannt.

Fig. k zeigt in Form eines Informationsflußschemas den Betrieb eines der Integratoren IN, der gemäß seinem Aufbau ein einfacher Nur-Auslesespeicher sein kann. Als einlaufende Signale gibt es

nur die relativen Adressen. Die römischen Zahlen I, II, X

innerhalb der Umfangslinien des Schemas geben die Aufeinanderfolge der Integratorzustände, gelesen im Abschnitt RI des. Speichers MG (Fig. 2), an und die in Klammern gesetzten Zahlen (Fig. 4) geben das Integrator-Ausgangssignal an. An den üb-ergangslinien zwischen den Zuständen zeigt eine 1 den zu belegenden Weg arij wenn der dem Integrator zugeordnete Signalträger ec_r ß,γ eine 1 empfängt, und zeigt eine 0 den zu belegenden Weg an, wenn eine 0 empfangen wird. Zur genaueren Darstellung sei angenommen, daß zu Beginn die Schaltung im Zustand I das Ausgangssignal 0 hat; das Einlaufen eines Signals 0 bewirkt keinen Zustandsübergang, wie in Fig. 4 durch einen mit 0 bezeichneten Pfeil angedeutet ist, der auf seinen Ausgang zurückläuft* Das Einlaufen einer 1 bewirkt den übergang auf den Zustand II, wie in Fig. 4 durch einen mit einem Pfeil 1 zwischen den. beiden be-

- ff -

trachteten Zuständen dargestellten Weg angegeben ist, wobei das Ausgangssignal O bleibt. Wenn sich die Schaltung in einem der Zustände H₃ III, IV, V befindet, bewirkt das Einlaufen einer den Übergang zum nächsten Zustand und das Einlaufen einer O den Übergang zum vorhergehenden Zustand, wobei in beiden Fällen das Ausgangssignal O ist. Vom Zustand II wird nach der Folge beispielsweise von zwei 1 und einer O der Zustand III mit dem Ausgangssignal O erreicht, aber nach den ersten beiden 1 ergibt sich ein Zwischen-übergang zum Zustand IV. Wird entsprechend einer lückenlosen Folge von fünf 1 der Zustand VI erreicht, so wird als Ausgangssignal eine 1 abgegeben und das Zustandsübergangsverhalten wird dual im Vergleich zum Vorherbeschriebenen. Es ist ersichtlich, daß das Einlaufen einer 1 den Zustand VI nicht ändert, während das Einlaufen einer O den Übergang vom Zustand VI zum Zustand VII bewirkt, wobei ein Ausgangssignal 1 erhalten wird. Bei jedem der Zustände VII, VIII, IX und X bewirkt das Einlaufen einer O den Übergang zum nächsten Zustand, während das Einlaufen einer 1 den Übergang zum vorherigen Zustand zur Folge hat. In beiden Fällen ist das Ausgangssignal 1. Dieses Verhalten ermöglicht es, eine Entscheidung zugunsten von 1 oder von O zu fällen, wenn fünf Abtastungen mit der einen oder mit der anderen Wahl lückenlos aufeinanderfolgen. Hierdurch wird vermieden, daß Störungen, die im allgemeinen von kurzer Dauer sind, Auswertfehler mit sich bringen. Der beschriebene Vorgangsfluß, der einen Signalübergang nach dem Empfang von fürf Signalen mit sich bringt, entspricht einer bestimmten Empfindlichkeit des Systems. Zur Erzielung einer höheren oder einer niedrigeren Empfindlichkeit wird ein verkleinerter bzw. vergrößerter Zyklus verwendet.

Fig. 5 zeigt einen der drei Zähler CT, und zwar, gemäß den Anschlußsymbolen denjenigen, der dem Signalträger oc zugeordnet Ji Eine binäre Summier schaltung Σ ^v°n an sich bekanntem Aufbai. <■■ diert stets eine 1 zu jeder auf einer Vielzahl von Drähten <.i>-laufenden Binärzahl; ein UND-Gatter DO gibt als Ausganp;ssi{-i:n J

_ O —

509818/08 73

eine 1 ab, wenn alle Eingangssignale 1 sind. Weiterhin gehören zur Schaltung eine Mehrzahl von ODER-Gattern PS, eine Anzahl von UND-Gattern RS und eine übliche Koinzidenzschaltung CFR, die als Ausgangssignal eine 1 abgibt, wenn an den Eingangsklemmen gleiche Signale anliegen, und andernfalls O abgibt. Die Summierschaltung Σ. addiert automatisch eine 1 zu der auf einer Mehrzahl von Drähten 3 einlaufenden Binärzahl, die, wie noch beschrieben wird, den Zählerstand am Ende der vorhergehenden Rechenoperation darstellt. Die Summe wird zu den ODER-Gattern PS geleitet. Die zweiten Eingangssignale an diese Gatter PS sind solange O, als nicht eine Gesamtkonfiguration von 1 auf den Drähten 3 auftritt. .Solang also diese Konfiguration nicht erreicht wird, wird die Summe von der Summierschaltung XL zu den-UND-Gattern RS übertragen. Das zweite Eingangssignal dieser Gatter RS ist das Ausgangssignal der Koinzidenzschaltung CPR, die auf Drähten 4 und 5 Signale empfängt, die in diesem Fall, wie noch ersichtlich sein wird, das zu berechnende integrierte Signal et. bzw. das entsprechende Signal ä. des vorhergehenden Rechnungszyklus sind. Die Summe von der Summierschaltung Σ wird nach jeder Rechenoperation auf Drähten 6, 7 nur dann abgegeben, wenn die Eingangssignale der Gatter RS einige 1 enthalten, wenn also die beiden Signale auf den Drähten 4 und 5 gleich sind. Sind die Signale auf den Drähten 4 und 5 verschieden, so.ergibt sich an den Drähten 6, 7 die Konfiguration O. Dies entspricht einer Nullsetzung des Zählers, der nun wieder beginnt, den folgenden Satz gleicher ankommender Abtastungen zu addieren. Wie noch beschrieben wird, wird das Ausgangssignal der Gatter RS im Abschnitt RCT des Leitungsspeichers MG (Fig. 2) gespeichert.

Liegt an den Drähten 3 eine Gesamtkonfiguration von 1 vor, entsprechend der maximalen Zählkapazität der Summierschaltung Σ., so gibt das UND-Gatter DO ein Ausgangssignal 1 ab, das die Gatter PS erreicht, die ab dieser Zeit an der anderen Eingangsklemme eine Gesamtkonfiguration von 0 erhalten, die" sich durch Nullstellung der Summierschaltung 51 aufgrund der Rechenkapazitäts-

- 10 -

509818/0873

grenze ergibt. Das Ausgangssignal 1 des UND-Gatters DO bewirkt ein Ausgangssignal 1 von allen ODER-Gattern PS. Wie beschrieben, ist der übliche Zyklus damit beendet. Auf diese Weise zeigen die Drähte 6, 7 ein gesamtes konstantes Ausgangssignal 1 unabhängig von der Anzahl der nach der Zählerkapazitätsgrenze erreichten Signale, solange die Signalkoinzidenz auf den Drähten 4 und 5 anhält.

Die Einführung des UND-Gatters DO ermöglicht die Verwendung eines Zählers mit einer auf der Basis der längsten Signaldauer berechneten Kapazität zur Auswertung ohne Verwendung eines Hochkapazitätszählers, der sehr lange Signale messen kann, bevor er automatisch auf Null zurückgestellt wird.

Fig. 6 zeigt den Aufbau eines Abschnitts, beispielsweise des Abschnitts MSl, des Nur- oder Meistens-Lesespeichers MS. Dieser Abschnitt weist eine bestimmte Anzahl von mit Zl, Z2, Zn bezeichneten Flächen auf, von denen jede von einem bestimmten Verbindungsleitungskode zusammen mit einer möglichen Variation dieses Kode anadressiert wird. Jede Fläche besteht aus zwei.Bändern Fl und F2, von denen jedes vier angegebene Binärzahlen fest speichern kann, und zwar im Band Fl durch NIl, N21, N31 und N4l und im Band F2 durch NlO, N20, N30 und N40. Die Zahlen NIl, N21, N31 und N4l des Bands Fl geben in Binärkode vier verschiedene Zahlen aufeinanderfolgender Erfassungen eines bestimmten Typs an, beispielsweise Impulse. Sie sind so festgelegt, daß sie eine bestimmte Progression von Erfassungs-Nummern erreichen, abhängig von dem der Fläche Z zugeordneten Verbindungsleitungskode. In gleicher Weise geben die Zahlen NlO, N20, N30 und N40 des Bands F2 im Binärkode vier verschiedene Zahlen aufeinanderfolgender Erfassungen eines anderen Typs an, beispielsweise Pausen. Sie sind nach Kriterien festgelegt, wie sie oben in Verbindung mit den Zahlen des Bands Fl beschrieben wurden.

Es ist ersichtlich, daß die Erfassungs-Nummer physikalisch der

- 11 -

509818/0873

Dauer eines Signalelements entspricht. Diese Gruppe von vier Zahlen kann gleiche oder verschiedene Dauern von Signalelementen für Impuls- oder Pausesignale in Abhängigkeit vom Kode anzeigen. Es. ist an sich bekannt, daß übliche Signalkodes aus mindestens zwei möglichen Zeitdauern für jedes Signalelement bestehen. Als Folge davon ermöglicht die Einführung von vier Dauern, die im folgenden als "Schwellen" bezeichnet werden, die Identifizierung von Signalen mit einem Vier-Schwellen-Kode, oder auch die genauere Annäherung an die tatsächliche Dauer des Signalelements im Fall eines Zwei- oder eines Drei-Schwellen-Kodes.

Jedes Signal, das über Drähte 8, 9 oder 10 entsprechend den Signalträgern «t, ß, γ den Meistlesespeicher MS (Fig. 2) erreicht, erreicht zusammen mit dem Verbindungsleitungskode und den darauf bezogenen Änderungen, die auf Drähten 11, 12 eingehen, den Abschnitt MSl, MS2 oder MS3. Innerhalb des Abschnitts wird die dem Kode und der entsprechenden Änderung entsprechende Fläche Z herausgefunden, und das Ausgangssignal ergibt sich als Satz von vier Binärzahlen NIl, N21, N31, N4l des Bands Fl, wenn das Sig.-nal 1 ist, oder.andernfalls als Satz von vier Binärzahlen NlO, N20, N30, N4O des Bands F2, wenn das Signal O ist. Diese Sätze von vier Zahlen werden in den logischen Komparatoren CMP mit den von den Zählern CT kommenden Signalen verglichen, wie noch beschrieben wird.

Die gesamte Einheit LRS arbeitet folgendermaßen:

Die synchronen Daten'auf den Signalträgern o£, ß, y, die durch Abtasten der Verbindungsleitungen Gl, G2 Gn und durch Erfassen

der Signalelemente, wie es in der Schaltungsgruppe CSC (Fig.l) durchgeführt wird, erhalten werden, werden auf Drähten 13, 14, 15 (Fig. 2) zu dreien der numerischen Integratoren IN geleitet, die die jeweiligen Signale in der unter Bezugnahme auf Fig. 4 beschriebenen Weiee integrieren. Nach der ersten Übergangsperiode, wenn eine Abtastung kommt, rufen die Integratoren IN vom Abschnitt

- 12 -

509818/0873

SR des Leitungsspeichers MG (Pig.2) während der kurzen Zeitspanne t_T (Fig.-3) auf Drähten 4, 16, 17 (Fig.2) die von derselben Verbindungsleitung während des vorhergehenden Zyklus angekommenen erfaßten Signale zurück, und vom Abschnitt RI auf Drähten

18, 19, 20 die Zustände 1,1I₅III X (Fig.4), die während

dieses vorhergehenden Zyklus erreicht worden sind. Während der nächsten kurzen Zeitspanne t„ (Fig.3) verarbeiten die Integratoren das einlaufende Signal, wie bereits dargelegt, und während der nächsten kurzen Zeitspanne t_c, geben sie an den Abschnitt RI des Leitungsspeichers MG (Fig.2) auf den Drähten 18, 19, 20 den neu erreichten Zustand. Gleichzeitig übermitteln Drähte 5₃ 21, 22 an die Zähler CT die Ausgangssignale, die, wie dargelegt wurde, 0 oder 1 sein können.

Nach der anfänglichen Übergangsperiode, wenn diese Signale einlaufen, rufen die Zähler CT vom Abschnitt SR des Leitungsspeichers MG während der kurzen Zeitspanne t_T (Fig.3) auf den Leitungen 4, 16, 17 (Fig·2,5) von derselben Verbindungsleitung während des vorhergehenden Zyklus angekommene abgetastete Information sowie vom Abschnitt RCT auf Drähten 3, 23, 24 den vom selben Zähler während des vorhergehenden Zyklus erreichten Zählerstand ab. Während der kurzen Zeitspanne t_r (Fig.3) berechnen sie das eingehende Signal, wie bereits unter Bezugnahme auf Fig. 5 beschrieben wurde, und während der kurzen Zeitspanne t_c, (Fig.3) übermitteln sie an den Abschnitt RCT (Fig.2) des Leitungsspeichers MG die berechnete Gesamtsumme über eine Mehrzahl von Drähten 6, 25, 26. Diese Summe wird außerdem über Drähte 7, 27, 28 zu den Komparatoren CMP geleitet, von denen zwölf an Anzahl da sind und die in direkte Entsprechung mit den vier Binärzahlen jedes der Abschnitte MSl, MS2, MS3 des Leitungsspeichers MS gebracht sind. Die Komparatoren CMP können also idealerweise in drei Abschnitte CMPl, CMP2 und CMP3 eingeteilt werden. Die auf den Drähten 7, 27 und 28 auslaufenden Zahlen von jedem der drei Zähler CT werden den vier Stellungen Nl¹, N2', N3^f, N4^! jedes der drei Abschnitte CMPl, CMP2, CMP3 parallel zu-

- 13 509818/0873

geleitet.

Die von den Integratoren IN ausgehenden Signale erreichen außerdem auf Drähten 8, 9, 10 die Abschnitte MSl, MS2 bzw. MS3 des Speichers MS. Diese Abschnitte empfangen außerdem, wie bereits erwähnt, den Verbxndungsleitungskode, der über den Draht 11 vom Abschnitt CD des Leitungsspeichers MG einläuft, und die schließliche Änderung, die auf dem Draht 12 vom Abschnitt CV dieses Speichers einläuft. Der Betrieb der drei Abschnitte von MS ist bereits unter Bezugnahme auf Fig. 6 beschrieben worden, es erscheinen also die Bxnärzusammensteilungen, die den die Dauer der Signalimpulse oder Pausen anzeigenden Schwellen entsprechen und vom festgestellten Kode bestimmt sind, auf Drähten 29j die vom Band Pl ausgehen, wenn von IN eine 1 eintrifft, oder vom Band F2 ausgehen, wenn von IN eine O eintrifft.

Die Komparatoren CMP vergleichen dann die bei Nl', N2^?, N3^f»N¹P jedes der drei Abschnitte von den Zählern CT her eintreffenden Zahlen mit den vom Speicher MS über die Drähte 29 einlaufenden Zahlen.

Wenn die Summe des von den Zählern CT durchgeführten Zählvorgangs, die bei den Komparatoren CMP eingeht, gleich der von der ersten Schwelle Nl abgegebenen Zahl ist, erscheint ein Signal 1 auf einem Draht 30, der zur zentralisierten Steuereinheit AC läuft. Empfangen die Zähler CT andere Signale der gleichen Art, so wird die Summe weiter erhöht und das Signal 1 bleibt solang auf dem Draht 30, als die zweite Schwelle N2 noch nicht erreicht worden ist, was dann zu einem Signal 1 auf eine» Draht 31 führt ; usw. bis zur letzten Schwelle. Die zentralisierte Steuereinheit ι

AC enthält dann eine Angabe über die Länge der auf den Signal- ' trägem et, ß, f vorliegenden Signale.

Die Signale 1 oder 0 werden von den Integratoren IN über die Drähte 8, 9, 10 zur zentralisierten Steuereinheit AC geleitet, die diese Werte 1 oder 0 der Signale mit der von den Komparatoren*

- 14 - ι

509818/0873

CMP kommenden Längenangaben der Signale assoziiert. Auf diese Weise verfügt die Steuerschaltung AC über die für die nächsten Vorgänge erforderlichen Elemente, beispielsweise für die Kriterienidentifizierung. Die Signalübertragung von den Komparatoren CMP zur zentralisierten Steuereinheit AC kann über eine einfache direkte, aus jedem der Komparatoren herauskommende Drahtverbindung erfolgen, nämlich die Drahtverbindungen 30, 31 und die weiteren in der Figur nicht numerierten Drahtverbindungen, oder indem für jeden Komparatorabschnitt eine an sich bekannte, üblicherweise "Prioritätskodierer" bezeichnete Schaltung eingefügt wird, die die Gruppe der aus jedem der Abschnitte CMPl, CMP2, CMFJ ausgehenden vier Zahlen in eine ternäre Zahl umwandelt, die in kodierter Weise den Schwellenpegel Nl, N2, N3 oder N4 angibt, der durch die von den Zählern CT zugeleitete Summe erreicht wird. Dieser Prioritätskodierer ist in der Zeichnung nicht angegeben, da er an sich bekannt ist.

Das beschriebene System ist durch geeignete Zeitgebereinheiten für einen synchronen Betrieb mit dem Abtastrythmus eingerichtet. Solche Einheiten sind nicht eingezeichnet, sie sind jedoch dem Fachmann an sich bekannt. Desgleichen sind zur größeren Übersicht die speziellen Schaltungen nicht eingezeichnet, die das Eingeben und Abrufen in den bzw. aus dem Leitungsspeicher MG der Signale und Ergebnisse der von den Integratoren IN und den Zählern CT durchgeführten Operationen und das Abrufen vom Speicher MG, das vom Speicher MS bewirkt wird, durchführen.

Beim beschriebenen Nurlesespeicher oder Meistlesespeicher MS han-.delt es sich um einen im allgemeinen als "ROM" bezeichneten Festwertspeicher bzw. einen als "PROM" bezeichneten programmierbaren Festwertspeicher.

- Patentansprüche -

509818/0873

Claims (2)

1. Patentansprüche

   Verfahren für den Empfang und die Identifizierung von auf drei Signalträgern einlaufenden abgetasteten Signalen in einer elektronischen zentralisierten logischen Schalt-Vermittlungsanlage, dadurch gekennzeichnet, daß man zuerst zur Vermeidung von Störsignalen die empfangenen Signale integriert, dann die Länge der empfangenen Signale mißt und schließlich diese Länge mit vom Verbindungsleitungskode festgelegten Signallängen vergleicht j wobei man diese Vorgänge in Zeitteilung durch ein einziges System durchführt, das in Synchronismus mit der Abtastperiode sämtlichen an die Vermittlungsanlage angeschlos- · senen Verbindungsleitungen zugeordnet wird.
2. 2. Schaltung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch eine Gruppe von numerischen Integratoren (IN), die jeweils einem der Signalträger (oc, ß, f ) mit programmierbarer Empfindlichkeit zugeordnet sind; durch eine . Gruppe von Zählern (CT), die jeweils einem der Signalträger («< , ß, y) zugeordnet sind und die Zahl der einkommenden Signalerfassungen des gleichen Typs addieren, bei einem Wechsel des Signals auf Null zurückschalten und bei Erreichen ihrer maximalen Kapazität, wenn die Abtastzahl der Signale des gleichen Typs die maximale Kapazität übersteigt, automatisch stehen bleiben; durch einen Leitungsspeicher (MG), der allen Schaltungen des Systems zugehörig ist und sowohl die von den Integratoren (IN) als auch die von den Zählern (CT) erbrachten Resultate sowie die im darauf bezogenen Operationszyklus erhaltenen Signale bei jeder Operation speichert und an die Integratoren und die Zähler die gespeicherten Signale und Ergebnisse zur Ermöglichung der sequentiellen Verarbeitung neuer Signale zurückgibt, wobei der Speicher (MG) weiterhin jeder Signalabtastung den Verbindungsleitungskode und die schließ-

   - 16 509818/0873

   liehe entsprechende Änderung hinzufügt; und durch einen Komparator (CMP) der Dauer der empfangenen Signale mit durch den Kode und die entsprechende Änderung festgelegten Signaldauern, wobei der Komparator ein Signal abgibt, wenn die empfangene Signaldauer gleich oder langer als jede einzelne Signaldauer ist, die vom Kode festgelegt ist.

   Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß jeder der numerischen Integratoren (IN) aus einer sequenzbetriebenen Schaltung mit vielen Zuständen (1,11 X) besteht,

   deren Zustandfortschreitung als Folge durch das einlaufende erfaßte Signal, durch den im vorhergehenden Zyklus erreichten Zustand und durch das im vorhergehenden Zyklus empfangene Signal bestimmt wird und die ihr Ausgangssignal entsprechend der Änderung des eingehenden Signals nur dann ändert, wenn sie eingangsseitig eine programmierte Anzahl von aufeinanderfolgenden Abtastungen des geänderten Signals empfangen hat; und daß jeder der numerischen Integratoren (IN) mit dem Leitungsspeicher (MG) zusammenarbeitet, indem er von ihm für jede einlaufende Abtastung sowohl den vom Integrator im vorhergehenden Zyklus erreichten Zustand als auch das im Speicher (MG) in diesem vorhergehenden Zyklus gespeicherte abgetastete Signal abnimmt und an den Speicher nach jeder Verarbeitung den neu erreichten Zustand und das zuletzt abgetastete empfangene Signal abgibt.

   Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Zähler'(CT) in Kombination bestehen aus einer Surnmierschaltung (£), die zur im vorherigen Arbeitszyklus erreichten Summe eine 1 addiert, einer ersten Gruppe von Schaltungen (DO,PS), die das automatische Anhalten am maximalen Kapazitätswert der von der Summierschaltung ausgehenden Summe bewirken, wenn die Zahl der Abtastungen des gleichen empfangenen Signals die maximale Kapazität der Summierschaltung übersteigt, und aus einer zweiten Gruppe

   - 17 509818/0873

   von Schaltungen (CPR_S RS), die die Summierschaltung bei jeden Wechsel des eingehenden Signals auf Null zurückschaltet, wobei die Zähler in den Leitungsspeicher (MG) das letzte empfangene Signal und die letzte Summe einspeichern und im nächsten Zyklus das gespeicherte Signal und die gespeicherte Summe abrufen.

   Schaltung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß ein Nurlesespeicher (MS) aus drei Abschnitten (MSl, MS2, MS3). besteht, von denen jeder einem Signalträger ( oc, ß, ψ) zugeordnet ist und jeder in eine

   bestimmte Anzahl von Flächen (Zl,Z2 Zn) unterteilt

   ist, die aus einem ersten und einem zweiten Band (Fl,F2) zusammengesetzt sind, die fest, jedoch willkürlich von außen veränderbar eine Gruppe von vier Binärzahlen (Nl,N2, N3jN4) speichern, welche für das erste Band (Fl) die vom Kode und den schließlichen Veränderungen festgelegten Im- * pulsdauern und für das zweite Band (F2) die entsprechenden Pausendauern angeben, und daß der Nurlesespeicher (MS) auf '

   jedes von den Integratoren (IN) eingehende Signal hin ausgangsseitig die Gruppe von vier Binärzahlen abgibt, die in ■

   eines der Bänder (Fl, F2) einer der Flächen (Zl,Z2 Zn) j

   eingeschrieben ist, die durch den gesamten Verbindungslei- | tungskode, die schließliche Änderung und das kommende Sig- | nal adressiert ist. '

   509818/0873