DE2434704A1 - Logische schaltungsanordnung - Google Patents

Description

Patentanwälte

Dr.-Ing. toilhtsim Reiche! Dipl-Iiig. Wolitjang Licliel

6 Frankfurt a. M. 1
Pazksiiaße 13

7953

GENERAL ELECTRIC COMPANY, Schenectady, N.Y., VStA

Logische Schaltungsanordnung

Die Erfindung bezieht sich auf eine logische Schaltungsanordnung bzwo eine logische Schaltmatrix und befaßt sich insbesondere mit einer für allgemeine Zwecke geeignete logische Schaltungsanordnung ₉ die als Massenartikel in integrierter HalbleiterSchaltungstechnik herstellbar ist und zum Realisieren von mehrfachen booleschen Funktionen bzw. booleschen Funktionsbündeln und sequentiellen, logischen Funktionen dient. Die Erfindung wird insbesondere in einer logischen_r Schaltungsanordnung gesehen₉ die durch Programmierung während der Herstellung oder nach der Herstellung der Anordnung elektrisch oder mechanisch umgestaltet werden kann, um verschiedene Arten von booleschen Funktionen zu verwirklichen.

Die nach der Erfindung ausgebildete logische Schaltungsanordnung kann mit Vorteil als assoziative logische Schaltmatrix eingesetzt werden, wobei dem Wort "assoziativ" eine ähnliche Bedeutung wie in Verbindung mit dem Ausdruck "assoziativer" oder "inhaltsadressierter" Speicher zukommt. Solche Speicher werden nicht durch eine Registernummer adressiert. Vielmehr wird der gesamte Speicher durchsucht, um

509809/0712

Gruppen von Speicherzellen zu lokalisieren, deren Inhalt den Suchkriterien genügt und die dann ausgelesen werden. In ähnlicher Weise können bei einer assoziativen logischen Schaltungsanordnung die logischen Eingangssignale der gesamten Anordnung bzw. Matrix zugeführt werden, und das oder die Ausgangssignale von einigen Anordnungs- oder Matrixgruppierungen (Zeilen oder Spalten) stammen, die derart ausgebildet sind, daß sie den logischen Eingangssignalen genügen.

Die in den vergangenen Jahren erzielten Fortschritte, auf dem Gebiet der Halbleiterserienfertigung haben einen.Trend nach großen integrierten digital arbeitenden Baueinheiten hervorgerufen. Einer der Umstände, die diesen Trend verstärkt haben, ist die Entwicklung von logischen Schaltungen und Halbleiterbauelementen, die sich durch eine regelmäßige Geometrie oder einen matrixartigen Aufbau auszeichnen. Als Beispiele dazu werden Halbleiterspeicher genannt, die eine solche ordnungsschematisehe Konfiguration oder Struktur haben. In Anbetracht der erfolgreichen Entwicklung der Halbleiterspeicher hat man versucht eine ähnliche Technologie zum Herstellen von logischen Allzwecknetzwerken zu verwenden, die sowohl logische Schaltnetzfunktionen als auch sequentielle logische Funktionen verwirklichen.

Derartige bekannte logische Schaltungsgebilde mit Matrix- . strukturen haben im allgemeinen eine rechteckförmige Form, wobei sich die Spalten- und Zeilenleiter über die gesamte Höhe bzw. Breite der Matrix erstrecken. Ein solchen körperlichen Anordnungen innewohnendes Problem besteht darin, daß bei einer auf eine größere Anzahl aufzunehmender logischer Zellen abzielenden Erhöhung der gesamten Anordnungsfläche der Anteil der von den Zellen eingenommenen Gesamtfläche kleiner und der Anteil der ungenutzten Gesamtfläche größer wird. Die mit zunehmender Matrixgröße zunehmende nicht effiziente Ausnutzung der Matrixfläche ist darauf zurückzuführen, daß jede logische Elementarfunktion, wenn sie nach Art einer

509809/0712

Matrix oder nach einem anderen räumlichen Ordnungsschema verwirklicht wird, bei ihrer Realisierung einen gesamten Spaltenleiter oder Zeilenleiter und die zugehörigen Schaltungen erfordert, und zwar trotz der Tatsache, daß die einzelnen logischen Zellen lediglich einen sehr kleinen Flächen- oder Raumbedarf haben und in Wirklichkeit mit sehr kurzen Leiterlängen auskommen würden. Wenn man daher die Anordnung räumlich oder körperlich groß ausbildet, wie es zur Aufnahme einer großen Anzahl von logischen Elementen erforderlich ist, erhöht sich sowohl die Anzahl als auch die Länge der Spalten- und bzw. oder Zeilenleiter in einer entsprechenden Weise, so daß für jedes weitere logische Gatter die Schaltungsanordnungsfläche überproportional zunimmt.

Die mit zunehmender Anordnungsgröße in immer stärkerem Maße nicht effizient ausgenutzte Anordnungsfläche ist äußerst unerwünscht, und zwar nicht nur infolge des erhöhten Raumbedarfs, sondern auch in Anbetracht der vergleichsweise höheren Kosten. Wenn man die Anordnung insbesondere in einem monolithischen Siliciumkörper oder in Hybridform ausbildet, ist die Anordnungsflächennutzung insbesondere für die Bestimmung der Fertigungsausbeute von großer Wichtigkeit, die die Kosten des fertigen Endprodukts direkt beeinflußt. Darüberhinaus sind bei logischen Schaltungsanordnungen, die für hohe Schaltfrequenzen benutzt werden sollen, übermäßig lange Leiter störend, da sie parasitäre Kapazitäten hervorrufen, die die maximal erzielbare Schaltgeschwindigkeit der in der Anordnung enthaltenen Schaltelemente begrenzen.

Diese Schwierigkeiten werden dadurch überwunden, daß bei der logischen Schaltungsanordnung nach der Erfindung die Länge der Spalten- und bzw. oder Zeilenleiter frei gewählt werden kann, so daß die Leiterlänge unter Berücksichtigung von wirtschaftlichen Gesichtspunkten gerade den Bedürfnissen der einzelnen logischen Elemente angepaßt werden kann, die die Anordnung bilden. Auf diese Weise ist es möglich, komplexe

509809/0712

logische Funktionen, wie boolesche Vielfachfunktionen, bei einer optimalen Ausnutzung der Anordnungsfläche zu verwirklichen. Die Möglichkeit, in einer einzigen Anordnungsstruktur bzw. Matrix verschieden lange Leiter vorzusehen, wird nach der Erfindung dadurch erreicht, daß ausgewählte Spalten- und bzw-· oder Zeilenleiter unterteilt werden,- um zwei oder mehrere elektrisch voneinander isolierte, aber körperlich koMneare Leiterabschnitte in jeder dieser ausgewählten Spalten oder Zeilen zu bilden«, Die auf diese Weise unterteilten Leiter sind zusammen mit den zugehörigen logischen Elementen derart in Gruppen angeordnet, daß jede Gruppe eine oder mehrere logische Funktionen ausführen kann, beispielsweise UND- oder ODER-Funktionen oder Kombinationen aus diesen Funktionen.

Diese Unterteilung der Leiter bzw. Matrix macht es möglich, daß in einer effizienten Weise in einer einzigen Spalte oder Zeile die Elemente zum Verwirklichen von mehr als einer einzigen logischen Funktion untergebracht werden können. Auf diese Weise können beliebig große Anordnungen oder Matrizen geschaffen werden, bei denen nahezu alle, aber zumindest die meisten Zeilen- und Spaltenleiter eine optimale Länge haben. Die Leiterlänge wird somit nach der Erfindung durch die Eingangs- und Ausgangskriterien für die einzelnen logischen Funktionen bestimmt, anstatt durch die körperliche Größe bzw. die Abmessungen der gesamten Anordnung. Auf diese Weise ist es möglich, bei einer minimalen Vergrößerung der Anordnungsabmessungen die logischen Fähigkeiten der Anordnung maximal zu erhöhen.

Bei der praktischen Verwirklichung kann eine gemäß der Erfindung in Segmente unterteilte Anordnung aus einer beliebigen Anzahl von Abschnitten oder Segmenten bestehen, die jeweils die gerade benötigte Länge haben können. Die nach der Erfindung ausgebildeten logischen Anordnungen können bezüglich der Leiterunterteilung entweder mit einem festen Muster hergestellt werden oder mit einem flexiblen Unterteilungsmuster, das nach der Fertigung durch elektrische

509809/0712

Programmierung ausgewählt werden kann. Durch die elektrische Programmierung kann man beispielsweise einen zur Unterteilung vorgesehenen Leiter mit einem Strom beschicken, der ausreicht, um ein in dem Leiter vorgesehenes schmelzbares Verbindungsstück zu schmelzen. Nach dem erfolgten Schmelzvorgang ist der Leiter in elektrisch isolierte, aber körperlich oder räumlich kollineare Leiterabschnitte unterteilt. Die Programmierung umfaßt auch Maskierverfahren, Mikrobearbeitung oder andere zum Unterteilen der Leiter geeignete Maßnahmen. Neben der elektrischen Programmierung kann eine teilweise Unterteilung bereits während der Herstellung der Schaltungsanordnung vorgenommen werden, und zwar beispielsweise durch besondere Maskierschritte oder durch Mikrobearbeitung mit einem Laserstrahl. Zum Herstellen einer assoziativen logischen Schaltungsanordnung werden nach der Erfindung vorzugsweise alle Bauelemente, also beispielsweise Widerstände, Transistoren, Leiter usw., auf einem Substrat gleichzeitig ausgebildet. Wenn dann die ausgebildete Anordnung modifiziert oder programmiert werden soll, können die ausgebildeten Bauelemente entweder miteinander verbunden oder voneinander getrennt werden, und zwar durch geeignete übliche Masken, durch Mikrobearbeitung, durch elektrische Programmierung oder durch andere Verfahren, die zum Herstellen eines gewünschten Leiteninterteilungsmusters geeignet sind.

Die nach der Erfindung vorgesehene Unterteilung führt bei der Verwirklichung von logischen Funktionen zu dem sehr wichtigen Vorteil, daß viele verschiedenartige boolesche Funktionen mit nur sehr wenigen Modifikationen einer einzigen grundsätzlichen Schaltungsanordnungsstruktur realisiert werden können, wobei eine maximale Ausnutzung der'logischen Elemente, die die Schaltungsanordnung bilden, sichergestellt ist.

Durch die Erfindung wird somit die Aufgabe gelöst, eine logische Schaltungsanordnung mit zahlreichen logischen Elementen zu schaffen, die in unterteilten Gruppen miteinander verbunden sind, wobei .jede der Gruppen in Abhängigkeit von binären Eingangssignalen, die den logischen Elementen der betreffenden Gruppe zugeführt werden, Funktionssignale erzeugen kann.

509803/071 2

Bevorzugte Ausführungsbeispiele der Erfindung werden an Hand von Zeichnungen beschrieben. Es zeigen:

Fig. 1 ein schematisches Schaltbild einer Anordnung mit Dioden, die als logische Schaltelemente dienen und eine in Abschnitte unterteilte logische Schaltanordnung zum Ausführen von booleschen Schaltfunktionen bilden,

Fig. 2 ein schematisches Schaltbild einer weiteren Anordnung mit Dioden als logische Zellen und mit einer Schaltung zum elektrischen Programmieren des Unterteilungsmusters der Schaltungsanordnung im Anschluß an die Herstellung,

Fig. 3 ein schematisches Schaltbild einer unterteilten logischen Anordnung in MOS-Technik mit Feldeffekttransistoren als logische Schaltelemente und

Fig. 4 ein schematisches Schaltbild eines Teils einer logischen Anordnung mit Feldeffekttransistoren und einer programmierbaren Unterteilungsschaltung, die für das Ausführungsbeispiel nach der Fig. 3 geeignet ist.

Die Erfindung ist insbesondere zum Herstellen von integrierten Schaltungen anwendbar, die mehrere logische Schaltelemente oder Schaltglieder enthalten, die aus Dioden, Bipolartransistoren oder MOS-Transistoren auf einem Einkristall-Siliciumsubstrat aufgebaut sind, beispielsweise aus P- oder N- Kanal-Feldeffekttransistoren oder aus NPN- oder PNP-Bipolartransis tor en. Das Substrat kann außer Silicium auch aus einem anderen Halbleitermaterial, bestehen, beispielsweise aus Germanium oder aus Silicium, das auf einem Saphir ausgebildet ist. Die Schaltglieder können derart programmiert sein, daß sie OlJD-, ODER-, NOR-, NAND- oder andere Verknüpfungsglieder mit positiver oder negativer logischer Schreibweise bilden. Von besonderer Bedeutung ist bei der Erfindung die Fähigkeit, daß

5098 0.9/0712

genau angegebene logische Schaltglieder programmierbar sind, um über die Leiter der logischen Schaltungsanordnung offene und geschlossene Stroiakreise herzustellen^ so daß die logischen Schaltglieder voneinander trennbar sind_e

Nach der Erfindung ist ©s insbesondere möglich sowohl Spalten- als auch Zeilenleiter oder entweder nur Spaltenleiter oder nur Zeilenleiter in Abschnitts zu unterteilen_o Der Einfachheit halber befassen sich die Ausfütauagslbeispiele lediglich mit der Unterteilung'der Zeilenleit©r_o Xfeiterhin haben die beschriebenen logischen Schaltungsasiordnungen lediglich einen- Aufbau, bei dem die logischen Funktionen als Disjunktion von Konjunktionen dargestellt sind« Zur Durchführung der Erfindung ist es aber auch mögliche andere Darstellungsforraen zu verwenden₀ beispielsweise eine Schreibweise₃ bei der die logischen Schaltfunktionen als Konjunktion von Disjunktionen dargestellt sind_o Andere Schreibweisen_p wie die Disjunktions» oder Konjunktionsforfflp sind ebenfalls durchführbare

In der FIg₉ 1 ist als Ausführungsbeispiel eine logische Schaltungsanordnung 10 mit Halbleiterbauelementen dargestellt. Die Halbleiterbauelemente _g bei denen es sich beispielsweise um Dioden handelt,, sind in mehreren Zeilen R1 bis RN und Spalten CI₉ CZ₉ C3_P C4 und C5 dargestellt. In der Zeile R1 vorgesehene logische Zellen oder Schaltglieder enthalten Dioden D11, D11^?; D12, D12°j D13; D13a, D13b; DI4, D14«J und D15. Die Ziffer 1 unmittelbar hinter dem Buchstaben D bezeichnet die Zeilennummer„ Die Zeile R1 enthält beispielsweise Dioden, die von D11, D11⁵ bis D15 durchnumeriert sind, wohingegen die Zeile RN Dioden enthält, die von DN1, DN1' bis DN5 durchnumeriert sind«, In entsprechender Weise bezeichnet die zweite Ziffer rechts vom Buchstaben D eine besondere Spalte .der logischen Zellen. So befinden sich logische Zellen mit den Dioden D11_? D11¹ in der Spalte C1, wohingegen logische Zellen mit den Dioden D12, D12¹ in der Spalte C2 angeordnet sind.

509809/0712

Jede der Dioden der Zellen enthält einen ersten und einen zweiten Anschluß, von denen der eine die Kathode und der andere die Anode darstellt. Weiterhin enthält jede logische Zelle ein schmelzbares Verbindungsstück, von dem das eine Ende mit der Kathode der zugeordneten Diode und das andere Ende mit einem zugeordneten von mehreren Spaltenleitern verbunden ist, beispielsweise mit einem der Leiter 12 und 12' der Spalte C1 oder mit einem der Leiter 16, 16· und 16" der Spalte C3. Wie es noch im einzelnen erläutert wird, können durch Programmieren einige der schmelzbaren Verbindungsstücke geschmolzen werden, um offene Stromkreise zu erzeugen, wohingegen andere schmelzbare Verbindungsstücke aufrechterhalten bleiben.

In den Spalten C1, C2 und C4 werden über die Spaltenleiter 12, 14 und 23 mehrere variable Binärsignale A, B und C durch die schmelzbaren Verbindungsstücke den Kathoden von den Dioden zugeführt. In ähnlicher Weise werden über Spaltenleiter 12», 14' und 23' unter Verwendung von gleichartigen NICHT-Gliedern 18, 20 und 25 die entsprechenden negierten Signale Ä", B und C zugeführt. In der Spalte C1 wird beispielsweise das binäre Variablensignal A über den Leiter 12 der Kathode von jeder der Dioden D11 bis DN1 zugeführt. Das negierte Signal A wird der Kathode von jeder der Dioden D11¹ bis DN1' über den Leiter 12· zugeführt. Dabei sind die Dioden DN1 und DN1' im einzelnen nicht dargestellt, sondern lediglich angedeutet.

Die Zeile R1 weist.einen ersten und einen zweiten gemeinsamen Leiter 24-1 und 24-1^f auf, die dazu dienen, genau vorgegebene Dioden miteinander zu verbinden, um in dieser Zeile Gruppen oder unterteilte Gruppen von Dioden zu bilden. Der Leiter 24-1 verbindet beispielsweise die Anoden der Dioden D11, D11», D12, D12», D13, D13a und D13b. Der Leiter 24-1' verbindet hingegen die Anoden der Dioden D14¹, D14 und D15. Die jeweils einem der beiden Leiter 24-1 und 24-1· zugeordneten Dioden bilden somit zwei voneinander getrennte Gruppen von logischen Schaltgliedern, um logische Funktionen

509809/0712

auszuführen, wie es noch beschrieben wird«, Die Unterteilung ist durch eine Unterbrechung 27 angedeutet^ die die beiden kollinearen Leiter voneinander trennt„ Bei der Herstellung der Schaltungsanordnung nach der Fig_o 1 kann man die Unterbrechung 27 zwischen dem Leitern 24-1 und 24=1⁵ während des Maskierens vorsehen oder nachträglich durch eisen beitungsvorgang mit einem Laserstrahl vora©ta©a_e Wie es an Hand der Fig. 2 erläutert wirdp kam die Unterbrechung auch durch elektrische Rrogramaiigmäsg vorgenommen werden, also durch Schmelzen der schmelzbaren Verbindungsstücke» Obwohl die Unterbrechung 27 in der Zeichnung punktarti-g dargestellt ist, kann in Wirklichkeit das gesamte nicht benötigte Leiterstück entfernt sein, so daß die Unterbrechung linien« artig oder flächenartig ausgebildet ist.

In der Zeile RN sind die Leiter 24-N und 24-N^s im Gegensatz zu den Leitern 24-1 und 24-1^s der Zeile R1 nicht voneinander getrennt. Im übrigen werden die Leiter 24-N und 24-N¹ in ähnlicher Weise wie bei der Zeile R1 dazu verwendet, um verschiedenartige Dioden der Zeile RN gemeinsam miteinander zu verbinden.

Jeder der Zeilenleiter 24-1 und 24-1⁸ ist über eine Reihenschaltung aus einem Belastungswiderstand und einer Diode über einen gemeinsamen Leiter 30 mit einer Spannungsquelle +V verbunden. Die in der Zeichnung auf der linken Seite der Zeile R1 angeordnete Gruppe von logischen Zellen ist mit der eine Vorspannung von +V liefernden Spannungsquelle beispielsweise über den Leiter 30, einen Widerstand L1 und eine damit in Reihe liegende Diode CR1 verbunden, dessen Kathode an den Leiter 24-1 angeschlossen ist. In ähnlicher Weise wird die Vorspannung +V der Spannungsquelle den logischen Schaltelementen auf der rechten Seite der Zeile R1 mit den Dioden D14¹, D14 und D15 über den Leiter'24-1·, eine Diode CR2 und einen mit der Diode in Reihe liegenden Widerstand L1' zugeführt. Die Zeile RN enthält in ähnlicher Weise in Reihe miteinander verbundene Widerstände und Dioden LN,

509809/0712

CR3 sowie LN*, CR4. Allerdings befindet sich bei der Zeile RN eine Unterbrechung 27^f zwischen dem Widerstand LN¹ und dem Leiter 30. Dies bedeutet, daß der Belastungswiderstand LN⁸ und die Diode CR4 von der Schaltung getrennt sind, da sie redundante Bauelemente darstellen· Die Leiter 24-N und 24-N¹ sind nämlich nicht voneinander getrennt, so daß diese beiden Leiter in einem hinreichenden Maße von dem Widerstand LN und der Diode CR3 allein bedient werden. Obwohl die Unterbrechung 27 ^s in dem dargestellten Beispiel nicht wichtig ist, ist diese Unterbrechung im allgemeinen vorhanden, wenn alle logischen Schaltelemente in der Zeile RN zum Bilden einer Gruppe von logischen Schaltelementen verwendet werden, die eine einzige logische Funktion ausführt, wenn also die Zeile RN nicht in Abschnitte unterteilt ist.

Jeder der Leiter 24-1, 24-1■, 24-N und 24-N¹ ist mit der Kathode einer zugeordneten Diode aus einer Anzahl von Dioden CR5, CR6, CR7 und CR8 verbunden. Die Anoden der Dioden CR5 und CR6 sind an einen gemeinsamen Leiter 31 in der Zeile R1 angeschlossen· In ähnlicher Weise sind die Dioden CR7 und CR8 in der Zeile RN gemeinsam mit einem Leiter 31 * verbunden· Die Leiter 31 und 31' sind jeweils mit dem Emitter von einem Transistor einer Anzahl von Transistoren Q2 in einem Reihenwahlschalter 40 verbunden.Von den Transistoren 02 ist lediglich einer dargestellt. Die Transistoren Q2 liefern ein Signal PP von einem Leiter 30· über die Leiter 31 und 31 * an die Anoden der Dioden CR5 bis CR8.

Ein Zeilendecodierer 50 liefert zum aufeinanderfolgenden Anlegen an die Basen der Transistoren Q2 über Leiter 47 Zeilenadreß-Ausgangssignale. In einer dem Zeilendecodierer ähnlichen Weise liefert ein Spaltendecodierer 48 über Leitungen 46 an die Basen von mehreren zugeordneten Transistoren Q1 Spaltenadreß-Ausgangssignale. Die Transistoren Q1, von denen lediglich einer dargestellt ist, sind in einem Spaltenwahlschalter 44 enthalten. Die Emitteranschlüsse der Transistoren Q1 liegen auf einem gemeinsamen Potential,

509809/0712

beispielsweise Masse. Der Kollektor von jedem der Transistoren Q1 ist mit einem zugeordneten Spaltenleiter verbunden. Der auf der rechten Seite des Spaltenwahlschalters 44 gezeigte Transistor Q1 ist beispielsweise mit dem Spaltenleiter 26 verbunden, wohingegen die der Spalte C1 zugeordneten Transistoren Q1 mit den Spaltenleitern 12 bzw. 12* verbunden sind. Die Baueinheiten 40 und 50 bzw. 44 und 48 stellen somit Zeilen- bzw. Spaltenadressiereinrichtungen dar. Diese Adressiereinrichtuhgen werden normalerweise nur während der elektrischen Programmierung benutzt, um die Schaltungselemente oder Leiter voneinander zu trennen bzw. in Abschnitte aufzuteilen. Für den normalen Betrieb sind diese Adressiereinrichtungen redundant. Eine solche Betriebsweise stimmt mit dem normalen Gebrauch der Anordnung als assoziative Einrichtung überein. Ähnliche Überlegungen gelten für die Ausführungsbeispiele nach den Figuren 2 bis

Im folgenden wird auf die Spalte C3 Bezug genommen. Ein Spaltenleiter 16 dient als Ausgangssignalquelle für ein Funktionssignal f1 und als Verbindungsleitung für das Signal f1, um dieses dem Eingang eines NICHT-Glieds 22 und dem Eingang einer nicht negierenden Trennstufe 22» zuzuführen. Ein Leiter 16" liefert das Funktionssignal f1 an die Kathoden von jeder der Dioden D13a bis DN3a in den logischen Zellen der Spalte C3> und zwar über jeweils den Dioden zugeordnete schmelzbare Verbindungsstücke. Das NICHT-Glied 22 liefert das Komplement des Signals f1, also ein Signal FT, an die Kathode von jeder der Dioden D13b bis DN3b über den Dioden zugeordnete schmelzbare Verbindungsstücke.

In der Spalte C5 ist ein Leiter 26 über entsprechende schmelzbare Verbindungsstücke mit den Kathoden von Dioden D15 bis DN5 verbunden. Der Leiter 26 liefert als Ausgang ein Funktionssignal f2, was noch'im einzelnen beschrieben wird.

509809/071 2

Wie es noch erläutert wird, dient das boolesche Funktionssignal f1 zum einen als Ausgangssignal der Anordnung 10 und zum anderen als internes Eingangssignal, um das gegenüber dem "einfachen" Funktionssignal f1 "kompliziertere" boolesche Funktionssignal f2 zu erzeugen.

Als ein Ergebnis der Programmierung der logischen Schaltungsanordnung nach der Fig. 1 sind bestimmte der schmelzbaren Verbindungsstücke unterbrochen, so daß zwischen den Kathoden von ausgewählten Dioden und den zugeordneten Spaltenleitern der jeweilige Stromkreis offen ist. Im folgenden wird auf die logische Zelle in der Spalte C1 mit den Dioden DT1 und D11¹ sowie mit den zugeordneten schmelzbaren Verbindungsstücken Bezug genommen. Das der Diode D11¹ zugeordnete schmelzbare Verbindungsstück weist einen diagonalen Querstrich auf, der sich durch die Verbindung erstreckt. Es sei bemerkt, daß ähnliche Querstriche vorhanden sind, die sich durch einige der anderen schmelzbaren Verbindungsstücke der Schaltungsanordnung erstrecken. Diese diagonalen Querstriche sollen ein schmelzbares Verbindungsstück darstellen, das als Ergebnis einer Programmierung der Schaltungsanordnung unterbrochen worden ist. Im Gegensatz zu diesen unterbrochenen Verbindungsstückai stehen diejenigen schmelzbaren Verbindungsstücke, die keinen diagonalen Querstrich aufweisen, was bedeutet, daß diese Verbindungsstücke ohne Querstrich bei der Programmierung absichtlich nicht geöffnet oder unterbrochen worden sind. Diese, einen geschlossenen Stromkreis bildenden schmelzbaren Verbindungsstücke stellen in den betreffenden logischen Zellen Speicher für eine Dateneinheit dar.

Im folgenden wird die Arbeitsweise der Schaltungsanordnung nach der Fig* 1 beschrieben, um in Übereinstimmung mit dem programmierten Muster für die logischen Zellen in der Anordnung die Erzeugung der booleschen Funktionen zu erläutern. Der Einfachheit halber wird allerdings lediglich die Erzeugung eines Konjunktionssignals (A B) am Leiter 24-1 und des Funktionssignals f1 am Leiter 16 beschrieben.

509809/0712

Das Konjunktionssignal (A B) tritt am Leiter 24-1 der Zeile R1 auf und stellt den Zustand der variablen binären Eingangssignale A und B dar, die über die Leiter 12 und 14 der Schaltungsanordnung zugeführt werden. Es sei bemerkt, daß die schmelzbaren Verbindungsstücke, die den Dioden D11 und D12¹ zugeordnet sind, nicht unterbrochen worden sind. Diese beiden Dioden stellen in Verbindung mit dem in Reihe geschalteten Belastungswiderstand L1 und der in Reihe liegenden Diode CR1 ein UND-Glied mit den Eingängen A und B dar. Dieses UND-Glied erzeugt an dem Leiter 24-1 entweder eine positive Spannung oder eine Spannung mit dem Wert Null bzw. bei einer positiven logischen Schreibweise eine binäre 1 oder eine binäre O.

Das Konjunktionssignal oder, allgemeiner ausgedrückt, Produkttermsignal (A B) wird in der folgenden Weise als positives Spannungssignal erzeugt: Das Signal A wird als positive Spannung über das schmelzbare Verbindungsstück der Kathode der Diode D11 zugeführt, so daß die Diode D11 nicht leitend ist. Das Signal B wird nach seiner Negation durch ein NICHT-Glied 20 als positives Spannungssignal B über den Leiter 14' der Kathode der Diode D12' zugeführt, und zwar über das dieser Diode zugeordnete schmelzbare Verbindungsstück. Auf diese Weise wird die Diode D12⁸ an einer Vorspannung in Vorwärtsrichtung gehindert« Da somit beide Dioden D11 und D12¹ am Leitendwerden gehindert sind, nimmt der Leiter 24-1 aufgrund der über den Widerstand L1 und die Diode CR1 zugeführten Vorspannung ein positives Potential an„

Das Funktionssignal f1 tritt am Leiter 16 der Spalte C3 auf. Das Funktionssignal f1 wird aufgrund eines Produkttermsignals am Leiter 24-1 erzeugt. In Anbetracht der Diode D13 nimmt der Leiter 16 in Verbindung mit einem Belastungswiderstand R,, der zwischen die Leitung 16 und Masse geschaltet ist, das Potential der Leitung 24-1 an_e Der Belastungswiderstand R, dient nicht nur zur Belastung des Leiters 16, sondern auch zur Belastung der anderen Spaltenleiter der Spalte C3, nam-

.509809/0712

lieh zur Belastung der Spaltenleiter 16" und 16¹. Entsprechendes gilt für die Spalten C1, C2 usw. Das Signal f 1 stellt eine ODER-Funktion dar. Es nimmt einen positiven Wert an, also eine binäre 1, wenn eine oder mehrere der Dioden D13 bis DN3 leitend sind. Wenn die logische Funktion A B den Binärwert 1 hat, bedeutet dies, daß am Leiter 24-1 ein positives Potential anliegt, so daß die Diode D13 tatsächlich leitet.

Im folgenden wird auf den Leiter 26 der Spalte C5 Bezug genommen. Die Dioden D15 und DN5 in der Spalte C5 bilden zusammen mit einem zugeordneten Belastungswiderstand R. ein ODER-Glied. Am Leiter 26 tritt das Funktionssignal f2 auf, wenn entweder das eine oder das andere oder beide Eingangssignale δ am Leiter 24-1' oder (FTc) am Leiter 24-N^f eine binäre 1 zeigen.

Nachfolgend wird die Erzeugung des Signals (fTc) beschrieben. Bei den Zellen mit den Dioden DN3b und DN4 sind die Kathoden dieser Dioden über die zugeordneten schmelzbaren Verbindungsstücke mit den zugeordneten Spaltenleitern verbunden. Das binäre Variablensignal C wird der Kathode der Diode DN4 am Leiter 23 zugeführt. Nach der Negation im NICHT-Glied 22 wird das Funktionssignal f1 der Kathode der Diode DN3b über den Leiter 16¹ zugeführt. Wenn die beiden Signale fT und C eine binäre 1 zeigen, sind die Dioden DN3b und DN4 im gesperrten Zustand. Aufgrunddessen wird an den Leitern 24-N.und 24-N¹ ein Signal (fTc) erzeugt, das eine binäre 1 darstellt. Dieses Signal (fTc) veranlaßt, daß die Diode DN5 leitend ist, so daß am Leiter 26 eine binäre 1 als Funktionssignal f2 auftritt.

Das Funktionssignal f2 wird auch erzeugt, wenn das binäre Eingangssignal C den Binärwert O hat. Wenn das einem NICHT-Glied 25 zugeführte Signal C eine binäre O ist, wird diese in eine binäre 1 negiert, so daß die Diode D14 im gesperrten Zustand gehalten wird. Aufgrunddessen nimmt der Leiter 24-1·

509809/0712

den binären Zustand 1 an, so daß die Diode D15 leitet und am Leiter 26 wiederum das Ausgangssignal f2 auftritt.

In der Fig. 2 ist ein weiteres Ausführungsbeispiel der Erfindung dargestellt, bei dem in Anlehnung an das Ausführungsbeispiel nach der Fig. 1 das gleiche Bezugszahlensystem verwendet wird. Bei dem Ausführungsbeispiel nach der Fig. 2 sind allerdings lediglich diejenigen logischen Zellen und zugehörigen Schaltungen dargestellt, die der Zeile R1 zugeordnet sind. Darüberhinaus sind die Dioden im einzelnen nicht dargestellt, sondern lediglich durch die bereits bei der Fig. 1 benutzten Bezugszahlen angedeutet. Das Ausführungsbeispiel nach der Fig. 2 entspricht somit grundsätzlich dem Ausführungsbeispiel nach der Fig. 1, weist jedoch zusätzlich eine programmierbare Unterbrechungs- oder Unterteilungsschaltung 32 auf, mit deren Hilfe die Zeilenleiter 24-1 und 24-1» durch elektrische Maßnahmen voneinander getrennt werden können.

Die Unterteilung des Zeilenleiters 24-1, 24-1' wird von der Schaltung 32 dadurch vorgenommen, daß ein schmelzbares Verbindungsstück FS zum Schmelzen veranlaßt wird. Die Schaltung 32 enthält eine Diode CR1O, deren Anode mit dem Leiter 24-1 und deren Kathode mit einem Spaltenleiter 52 verbunden ist. Der Spaltenleiter 52 ist über einen Widerstand 54 an die die positive Vorspannung +V führende Leitung 30 angeschlossen und mit dem Kollektor eines Transistors Q4 in dem Spaltenwahlschalter 44 verbunden. Eine weitere Diode CR9 ist mit ihrer Anode über einen Widerstand 56 an einen Leiter 31 angeschlossen, der das Massepotential führt. Weiterhin ist die Anode der Diode CR9 über einen Spaltenleiter 58 mit dem Emitter eines Transistors Q3 im Spaltenwahl schalter 44 ver-""~~ bunden. Ein Transistor Q5 ist mit seinem Kollektor an die Kathode der Diode CR9 angeschlossen. Der Emitter des Transistors C5 ist mit der einen Seite des schmelzbaren Verbindungsstücks FS und mit dem Leiter 24-1♦ -verbunden. Die Basis des Transistors Q5 ist über einen Belastungswiderstand L1" mit dem Zeilenleiter 31' verbunden. Der Zeilenleiter 31·

509809/0712

ist an den Emitter eines Transistors 02 im Zeilenwahlschalter 40 angeschlossen.

Ferner wird auf eine weitere zusätzliche Schaltung Bezug genommen, die eine Diode CR11, einen Transistor Q6 und einen Belastungswiderstand L11 im linken Teil der Spalte C1 der Zeile R1 aufweist. Diese Schaltung ist der Unterbrechungsschaltung 32 ähnlich, allerdings mit der Ausnahme, daß sie kein schmelzbares Verbindungsstück FS und keine Diode CR1O aufweist. An Hand der zuletzt beschriebenen Schaltung soll dargelegt werden, daß man die Schaltungsanordnung nach der Fig. 2 wahlweise mit einer Unterbrechung 27 im Leiter 24-1 ausbilden kann, und zwar in einer ähnlichen Weise wie es für den Leiter 24-N, 24-N¹ in der Fig. 1 gezeigt ist. Bei der Schaltungsanordnung nach der Fig. 2 kann man die Unterbrechung bein Maskieren erzeugen, wenn die Schaltung hergestellt wird, oder die Unterbrechung kann später durch Bearbeitung des Leiters mit einem Laserstrahl vorgenommen werden, wie es bereits im Zusammenhang mit der Fig. 1 erwähnt ist. Andererseits kann man in der Spalte C1 durch Hinzufügen der Diode CR1O und des schmelzbaren Verbindungsstücks FS die fragliche Schaltung entsprechend der Schaltung 32 ausbilden.

Das Ausführungsbeispiel nach der Fig. 2 enthält zwei Decodierer, die in der Fig. 1 nicht gezeigt sind. Dabei handelt es sich um einen Spaltendecodierer 45 zur Auswahl des Unterbrechungsschmelzelements und den Spaltendecodierer 48 zur Anregung oder Erregung. Während der Programmierung der Schaltung 32 zur Unterteilung der logischen Glieder innerhalb der Zeile R1 liefert der Schmelzauswähldecodierer 45 geeignete Signale zur Basis des Transistors Q4. Der Transistor Q4, die Belastungswiderstände R_L (in Fig. 1 und Fig. 2) und andere Bauteile sind der Einfachheit halber in einer Weise dargestellt, nach der sie einzeln mit Masse verbunden sind. In Wirklichkeit sind die Massepunkte miteinander verbunden und stehen mit einem gemeinsamen Leiter in Verbindung,

5 09809/0712

beispielsweise mit einem Zeilen- oder Spaltenleiter oder sowohl mit einem Zeilen- und Spaltenleiter (der Leiter 30 in Fig. 1 ist sowohl ein Spalten- als auch Zeilenleiter). Ähnliche Betrachtungen gelten für die Fig. 1, Fig. 3 (vgl. insbesondere die logischen Zellen E11 usw.) und Fig. In einer dem Decodierer 45 ähnlichen Weise liefert der Erregungsdecodierer 48 geeignete Signale an die Basis des Transistors Q3.

Rechts vom Spaltenwahlschalter 44 befindet sich ein Schalter S1, der dazu dient, die Schaltung derart einzustellen, daß sie entweder in der Programmierbetriebsart oder in der Normalbetriebsart arbeitet. Der Schalter weist zwei Eingangsanschlüsse auf, und zwar einen Eingangsanschluß PO für die Programmierbetriebsart und einen Eingangsanschluß CO für die normale Schaltungsbetriebsart. Der Eingangsanschluß CO ist mit Masse verbunden. Der gemeinsame Anschluß des Schalters S1 ist mit dem Kollektor von jedem der Transistoren Q3 im Spaltenwahlschalter verbunden. Wenn sich der Schalter S1 in der PO-Stellung befindet, werden Programmierimpulse (PP) von einem Programmustergenerator (nicht gezeigt) über den Schalter S1 dem Kollektor von jedem der Transistoren Q3 zugeführt.

Wenn die Schaltungsanordnung nach der Fig. 2 programmiert wird, wird der Leiter 24-1, 24-1^! durch Schmelzen des schmelzbaren Verbindungsstücks FS in der Unterbrechungsschaltung 32 in der folgenden Weise in Abschnitte unterteilt. Zunächst wird der Schalter S1 in die PO-Stellung gebracht. Die Transistoren Q2, Q3 und Q4 werden veranlaßt, gleichzeitig zu leiten, und zwar durch Adressierung Ihrer Basiselektroden. Wenn der Transistor Q2 in den leitenden Zustand getrü>en wird, steigt das Potential am Leiter 31' auf den Wert +V an. Dem Kollektor des Transistors Q3, der sich in der Sättigung befindet, wird ein positiver Programmierimpuls PP zugeführt, so daß über den Leiter 58 ein positives Signal an die Diode CR9 gelegt wird. Die Diode CR9

509809/0712

und der Transistor Q5 leiten, so daß die rechte Seite des schmelzbaren Verbindungsstücks FS mit einer positiven Spannung beaufschlagt wird. Das positive Potential am Leiter 24-1, 24-1* veranlaßt, daß die Diode CR1O leitet. Dadurch wird die linke Seite des schmelzbaren Verbindungsstücks über den Spaltenleiter 52 und den Transistor Q4 mit Masse verbunden. Der über diesen Strompfad getriebene Strom veranlaßt, daß das schmelzbare Verbindungsstück schmilzt und der Stromkreis unterbrochen wird.

Wenn die Schaltung 32 zur Programmierung nicht benutzt wird, werden die Dioden CR10 und CR9 über zwei Widerstände' 54 und 56 in den Spaltenleitern 52 bzw. 58 in Sperrichtung vorgespannt. Die gesperrte Diode CR9 verhindert, daß durch den Transistor Q5 ein Kollektorstrom fließt, wenn sich die Schaltungsanordnung im normalen Schaltungsbetriebszustand CO befindet. Im CO-Betriebszustand ist die Diode CR1O gesperrt, um den Leiter 24-1 vom Leiter 52 zu entkoppeln.

Zusätzlich zu der beschriebenen Unterbrechungsprogrammierung kann man die Schaltungsanordnung nach der Fig. 2 derart programmieren, daß verschiedenartige schmelzbare Verbindungsstücke in jedem der logischen Schaltelemente unterbrochen werden, beispielsweise das der Diode D14 oder das der Diode D14¹ zugeordnete schmelzbare Verbindungsstück, und zwar durch logische Programmierung. Zu diesem Zweck bleibt. der Schalter S1 in der Stellung PO, und die Transistoren Q2, Q3 und Q5 werden in der Weise betrieben, wie bei der erläuterten Uhterbrechungsoperation. Während der logischen Programmieroperation wird allerdings der Transistor Q4 durch ein Signal 0 oder ein negatives Potential an seiner Basis vom Decodierer 45 im nicht leitenden Zustand gehalten. Bei nicht leitendem Transistor Q4 wird die positive Vorspannung +V über den Widerstand 54 an die Kathode der Diode CR1O gelegt, so daß diese Diode in Sperrichtung vorgespannt ist.

Während des normalen Schaltungsbetriebs mit dem Schalter S1

509809/0712

in der CO-Stellung wird dem Kollektor von jedem der Transistoren Q3 ein Massepotentialsignal zugeführt, so daß diese Transistoren nicht leiten können. Da der Widerstand 56 über den Zeilenleiter 31 mit Masse verbunden ist, liegt an der Diode CR9 entweder ein Signal O oder ein die Diode sperrendes Signal. Der Zeilendecodierer 50 liefert ein positives Signal an die Basen der Transistoren Q2 im Zeilenwahlschalter 40, so daß diese Transistoren im gesättigten Zustand gehalten werden und die Basis des Transistors Q5 über den zugeordneten Belastungswiderstand L1" eine positive Vorspannung von +V erhält. Während dieser Schaltungsbetriebsart (CO) wird die Emitter-Basis-Strecke des TransistorsΌ5 als Diode benutzt, die mit dem Belastungswiderstand L1ⁿ in Reihe liegt, um für das logische Element D14·, D14 eine geeignete Vorspannung bereitzustellen.

Wenn bei diesen Bedingungen das Signal C eine positive Spannung oder eine binäre 1 ist, wird dieses Signal durch die Diode D14¹ und das zugeordnete schmelzbare Verbindungsstück zugeführt, wobei die Diode D14¹ in Sperrichtung vorgespannt wird, so daß der Leiter 24-1· ein positives Potential bzw. den binären Zustand 1 des Eingangssignals C annehmen kann. Wenn das binäre Eingangssignal C eine Spannung von O V aufweist oder eine binäre 0 ist, befindet sich die Diode D14¹ im leitenden Zustand, und der Transistor Q5 ist ebenfalls über seine Emitter-Basis-Diodenstrecke leitend, so daß der Leiter 24-1' eine Spannung von 0 V aufweist bzw. im Binärzustand 0 ist. Die gerade beschriebene Arbeitsweise für den Transistor Q5, den.zugehörigen Basisbelastungswiderstand L1^W und die Dioden D14 und Di4^f ist dieselbe wie diejenige für die Schaltung mit dem Transistor Q6, den zugehörigen Basisbelastungswiderstand L11 und den Dioden D11 und D11 * .

In der Fig. 3 ist ein weiteres Ausführungsbeispiel der Erfindung dargestellt. Bei dieser Figur wird dasselbe Bezugszahlensystem wie bei den Figuren 1 und 2 benutzt. Gleiche oder ähnliche Teile sind mit denselben Bezugszahlen versehen,

509809/071 2

Die erste Ziffer, die dem in dieser Figur benutzten Bezugszeichen E folgt, kennzeichnet die Zeilennummer und die zweite Ziffer die Spaltennummer. Bei dem Ausführungsbeispiel nach der Fig. 3 werden zum Aufbau der logischen Schaltelemente anstelle von Dioden mehrere P-Kanal-Feldeffekttransistören (FET) verwendet, die zur Bildung eines Schaltelementes miteinander verbunden sind. Ein typisches logisches Schaltelement E11 in der Spalte C1 enthält beispielsweise mehrere Feldeffekttransistoren T1, T2, T3 und T4.

Die Gatts der Transistoren T1 und T3 sind an kein festes Potential gebunden, also potentialmäßig frei gleitend (FG-FET). Das bedeutet, daß die Gatts dieser Transistoren mit keinem Leiter verbunden sind. Demgegenüber sind die Gattelektroden der Transistoren T2 und T4 mit den zugeordneten Eingangsleitern 12 und 12' verbunden. Die Emitterelektroden der Transistoren T2 und T4 sind an einen gemeinsamen Verbindungspunkt angeschlossen, der das Massepotential führt. Die Kollektorelektroden der Transistoren T2 und T4 sind mit den zugeordneten Emitterelektroden der Transistoren T1 und T3 verbunden. Die Kollektorelektroden der Transistoren T1 und T3 führen zu einem gemeinsamen Verbindungspunkt, der an den Zeilenleiter 24-1 angeschlossen ist. Der Aufbau und die Wirkungsweise der in der Fig. 3 dargestellten logischen Einheiten kann man an Hand des Blocks E11 in der Fig. 3 in Verbindung mit dem funktionell analogen Block 11 in der Fig. 1 erläutern. Beim Block 11 in der Fig. 1 ist die auf der rechten Seite befindliche Diode D11 * nicht aktiv, da während des Programmierens das dieser Diode zugeordnete schmelzbare Verbindungsstück geschmolzen worden ist. Die linke Diode D11 ist hingegen aktiv. Bei dem Block E11 der Fig. 3 ist das rechte Feldeffekttransistorpaar T3 und T4 inaktiv, da der Feldeffekttransistor T3 während des Programmier ens nicht aktiviert worden ist. Im Gegensatz dazu ist das linke Feldeffekttransistorpaar T1 und T2 aktiv, da der Feldeffekttransistor T1 während des Programmierens durch Injektion einer Ladung aktiviert worden ist. Ein akti-

509809/071 2

ves Feldeffekttransistorpaar ist durch einen Schrägstrich, durch den potentialmäßig freien Transistor gekennzeichnet, also durch einen Schrägstrich durch den FG-FET T1. Die Funktion und Arbeitsweise der übrigen in der Fig. 3 dargestellten Blöcke ergeben sich durch Vergleich mit den analogen Blöcken in der Fig. 1·. Gemäß dieser Analogie enthalten beispielsweise die Blöcke E15 und EN5 jeweils ein Feldeffekttransistorpaar, das aktiv ist.

Bei dem Ausführungsbeispiel nach der Fig. 3 sind die Zeilen in einer ähnlichen Weise unterteilt wie bei den Ausführungsbeispielen nach den Figuren 1 und 2. Die Zeile R1 ist zwischen den logische Elemente darstellenden Blöcken E13b und E14 durch die Unterbrechung 27 geteilt. Jeder geteilte Abschnitt enthält sein eigenes Belastungsbauelement. Der Abschnitt¹ der Zeile R1 mit den Elementen E11, E12, E13a und E13b enthält somit einen Belastungstransistor LT1, wohingegen der Abschnitt der Zeile R1 mit den Elementen E14 und E15 einen Belastungstransistor LT1' aufweist. In entsprechender Weise sind in der Zeile RN Belastungstransistoren LTN und LTN¹ vorgesehen. Der bei der Zeile RN redundante Belastungswiderstand LTN¹ ist durch eine Unterbrechung 27' von der übrigen Schaltung getrennt. Die Gatt- und Kollektorelektroden dieser Belastungstransistören sind gemeinsam mit dem Leiter 30 verbunden, der an einen Schalter S2 angeschlossen ist. Die Emitterelektroden der Belastungsfeldeffekttransistoren sind mit den Leitern 24-1, 24-1', 24-N bzw. 24-N¹ verbunden.

Der Schalter S2 weist zwei Stellungen CO und PO auf. In der Stellung PO (Programmierbetrieb) sind die Belastungstransistoren LT1 bis LTN und LT1' bis LTN' über den Leiter 30 mit dem Massepotential verbunden. In der Stellung CO (Schaltungsbetrieb) sind die Belastungstransistoren mit einer negativen Spannung -V einer Spannungsquelle verbunden. Die Gatt- und Kollektorelektroden von zwei zusätzlichen Belästungstransistoren LTC und LTM sind gemeinsam mit dem Lei-

509809/0712

ter 30 verbunden, der über den Schalter S2 entweder zur Masse oder zur Spannung -V führt. Die Emitterelektroden der Transistoren LTC und LTM stehen mit den Leitern 16 und 26 in Verbindung. Diese zusätzlichen Belastungstransistören sind nur an diejenigen Spaltenleiter angeschlossen, die als -Ausgangssignalleiter dienen können, z.B für die Ausgangssignale f1 und f2.

Im folgenden wird auf den mehrere Schalter enthaltenden Spaltenwahlschalter 44 und die in diesem Schalter enthaltene Schaltung STC Bezug genommen. Diese Schaltung STC weist einen Transistor T12 auf, dessen Kollektorelektrpde über einen Leiter 66 mit dem Schalter S1 verbunden ist, über den entweder ein Programmierimpuls (PP) oder Massepotential zugeführt wird. Die Emitterelektrode des Transistors T12 ist mit dem Leiter 26 verbunden und darüberhinaus an einen Belastungswiderstand RC1' angeschlossen, dessen anderes Ende an Masse liegt. Die Gattelektrode des Transistors T12 ist mit der Kollektorelektrode eines weiteren Transistors T11 verbunden und darüberhinaus über einen Widerstand RC1 an den Leiter 66 angeschlossen. Die Emitterelektrode des Transistors T11 liegt an Masse, während seine Gattelektrode über einen der Leiter 46 mit dem Spaltendecodierer 48 verbunden ist. Weitere, mit der Schaltung STC identische Schaltungen sind an jeden der Spaltenleiter angeschlossen.

Als nächstes wird auf den mehrere Schalter enthaltenden Zeilenwahlschalter 40 Bezug genommen. Dort ist die Emitterelektrode eines Transistors T13 mit Masse verbunden, während die Kollektorelektrode an den Zeilenleiter 31 angeschlossen ist, der zu den Gattelektroden von jedem der Transistoren T7 und T8 der Zeile R1 führt. Die Gattelektrode des Transistors T13 erhält ein Eingangssignal vom Zeilendecodierer 50 über einen der Leiter 47. Weitere, mit dem Transistor T13 identische Transistoren sind an jeden der Zeilenleiter 31^f der nachfolgenden Zeilen, beispielsweise der Zeile RN, angeschlossen.

509809/0712

Der Transistor T7 und die ihm zugeordneten Schaltungselemente dienen zum Programmieren des linken Abschnitts der Zeile R1, wohingegen der Transistor T8 in ähnlicher Weise zum Programmieren des rechten Abschnitts der Zeile R1 dient. Die Transistoren T9 und T1O haben ähnliche Funktionen für die Abschnitte der Zeile RN. Da diese genannten Transistorschaltungen identisch sind, wird nur diejenige mit dem Transistor T8 im einzelnen beschrieben. Die Emitterelektrode des Transistors T8 ist an den Zeilenleiter 24-1 * angeschlossen und darüberhinaiis über einen Widerstand RR1 mit Masse verbunden. Die Kollektorelektrode des Transistors T8 ist an den Leiter 66 angeschlossen, um über den Schal- * ter S1 entweder den Programmierimpuls (PP) oder das Massepotential zuzuführen. Die Gattelektrode des Transistors T8 ist über einen Widerstand RR1' an den Leiter 66 angeschlossen und, wie bereits beschrieben, mit dem Zeilenleiter 31 verbunden, um während des Programmierbetriebs vom Transistor T13 des Zeilenwahlschalters Zeilenwahlsignale zu empfangen.

Im folgenden wird auch auf die Fig. 4 Bezug genommen, die eine weitere Schaltung zum elektrischen Programmieren eines vorgegebenen Unterbrechungsmusters zeigt. Zum Programmieren der in der Fig. 4 dargestellten Unterbrechungsschaltung 32* sind zwei Transistoren TS3 und TS4 vorgesehen, bei denen es sich vorzugsweise um Anreicherungs-MOS-Transistoren handelt, die in Form von lawinenartig injizierten Ladungen an ihren potentialmäßig nicht gebundenen Gattelektroden Information empfangen und speichern. Infolge der Ladungsakkumulation an den potentialmäßig nicht gebundenen Gattelektroden leiten diese Transistoren. Ohne diese Ladung würden sie zwischen ihrer Emitterelektrode und Kollektorelektrode einen offenen Stromkreis darstellen.

Bei der in der Fig. 4 dargestellten Schaltung 32^f sind die Gattelektroden der Transistoren TS3 und TS4 miteinander verbunden und bilden somit ein gemeinsames Gatt. Die Kpllektof-

509809/0712

elektrode des Transistors TS3 ist an den Leiter 24-1 und die Emitterelektrode an den Leiter 24-1^f angeschlossen. Die Kollektorelektrode des Transistors TS4 ist ebenfalls mit dem Leiter 24-1' verbunden. Die Emitterelektrode des Transistors TS4 ist mit der Kollektorelektrode eines Transistors TS5 verbunden. Die Emitterelektrode des Transistors TS5 ist an Masse angeschlossen. Die Gattelektrode des Transistors TS5 ist mit einem Leiter 68 verbunden und über einen Widerstand RS1 · an Masse angeschlossen.

Bei der Fertigung der Schaltung 32' nach der Fig. 4 werden die Transistoren TS3 und TS4 derart hergestellt, daß an ihren Elektroden keine Ladungen gespeichert sind. Vor der Programmierung stellt daher der Transistor TS3 eine Unterbrechung oder einen offenen Stromkreis dar, und die Leiter 24-1 und 24-1» sind voneinander getrennt. Falls eine Unterbrechung zwischen diesen Leitern nicht erwünscht ist, wird nach der Herstellung die Schaltung programmiert, um an den Gattelektroden der Transistoren TS3 und TS4 eine Lawinenladung zu speichern. Der Transistor TS3 ist dann leitend und stellt zwischen den Leitern 24-1 und 24-1· einen geschlossenen Stromkreis her.

Beim Programmieren der Schaltungsanordnung nach der Fig. 4 befinden sich die Schalter S1 und S2 in der Stellung PO. Der Schalter S2 verbindet dann den Spaltenleiter 30, der jedem der Belastungstransistören, beispielsweise dem Transistor LT1' in Fig. '4, zugeordnet ist, mit Masse. Der Schalter S1 leitet den Programmierimpuls PP an jede der Schaltungen mit Transistoren T7 und T8 weiter und auch an den Spaltenwahlschalter 44 mit der beispielsweise dargestellten Schaltung STS. Diese Schaltung STS ist der bereits in Verbindung mit der Fig. 3 beschriebenen Schaltung STC ähnlich.

Der Programmierimpuls PP dient im'wesentlichen demselben Zweck, der bereits in Verbindung mit der Fig. 2 genannt wurde. Im Falle der Fig. 4 kann man den Leiter 66 allerdings

509809/071 2

auf einer gegenüber Masse negativen Gleichvorspannung halten, um eine bessere Adressierung der Schaltung 32' zu erzielen. Diese Vorspannung kann beispielsweise -10 V betragen. Bei der Programmierung der Unterbrechungsschaltung 32' wird die Spannung am Leiter 66 durch den Impuls PP auf einen höheren negativen Wert angehoben. Dieser negative Impuls kann beispielsweise -40 bis -50 V haben. Diese negative Spannung reicht aus, um an den potentialmäßig nicht festgelegten Gattelektroden der Transistoren TS3 und TS4 der Schaltung 32» eine lawinenartig injizierte Ladung zu erzeugen.

Die Arbeitsweise der Schaltung STS im Spaltenwahlschalter ist derjenigen der Schaltung STC in der Fig. 3 ähnlich und wird daher nur kurz beschrieben. Um den Spaltenleiter 68 auszuwählen, liefert der Spaltendecodierer 48 über die Leitung 46 ein Signal von 0 V an die Gattelektrode des Transistors TS11, so daß dieser Transistor gesperrt ist. Die negative Gleichvorspannung am Leiter 66 veranlaßt, daß der Transistor TS12 leitet. Der hohe negative Impuls PP wird daher bei seinem Auftreten über den Transistor TS12 zum Leiter 68 übertragen. Wenn es bei der Unterbrechungsprogrammierung nicht erwünscht ist, den Leiter 68 auszuwählen, wird dem Gattanschluß des Transistors TS11 über den Leiter ein negatives Signal zugeführt, so daß der Transistor TS11 leitend ist. Der Gattanschluß des Transistors TS12 ist dann mit Masse verbunden, und der Transistor TS12 ist demzufolge gesperrt. Bei nicht leitendem Transistor TS12 kann der Spaltenleiter 68 nicht- adressiert werden. Der Widerstand RS1·, der die Emitterelektrode des Transistors TS12 mit Masse verbindet, hält den Leiter 68 bei nicht leitendem Transistor TS12 auf Massepotential.

Der Transistor T13 des Zeilenschalters 40 dient in Verbindung mit der zugeordneten Schaltung aus dem Transistor T8, sowie den Widerständen RR1 und RR1' zum Adressieren des Zeilenleiters 24-1' in einer Weise, die der gerade beschriebenen Arbeitsweise der Schaltung STS zum Adressieren des Leiters 68

509809/0712

analog ist. Der Leiter 47 vom Zeilendecodierer 50 ist mit der Gattelektrode des Transistors T13 verbunden. Die Emitterelektrode des Transistors T13 ist an Masse angeschlossen. Die Kollektorelektrode des Transistors T13 ist mit der Gattelektrode des Transistors T8 verbunden. Der Widerstand RR1· verbindet die Gattelektrode des Transistors T8 mit der Programmierimpulsleitung 66. Der Widerstand RR1 liegt zwischen der Emitterelektrode des Transistors T8 und Masse. Die Arbeitsweise dieses Schaltelements des Zeilenwahlschalters ist derjenigen der Schaltungen STS des Spaltenwahlschalters ähnlich.

509809/0712

Claims (23)

1. Patentansprüche

   /O Logische Schaltungsanordnung mit in senkrecht zueinander verlaufenden Spalten und Zeilen angeordneten booleschen logischen Zellen sowie mit einem oder mehreren Spaltenleitern in jeder Spalte und einem oder mehreren Zeilenleitern in jeder Zeile, wobei beim Betrieb der Anordnung einige der Leiter als Eingangsleiter zum Anlegen und Zuführen von binären Eingangsvariablen von außerhalb der Anordnung befindlichen Signalquellen an die diesen Eingangsleitern zugeordneten logischen Zellen und einige der Leiter als Ausgangsleiter dienen, an denen die mit Spalten- und Zeilenleitern verbundenen logischen Zellen mehrere boolesche Funktionen von den einzelnen Eingangsvariablen erzeugen, dadurch gekennzeichnet, daß mindestens ein Zeilenleiter (24-1, 24-1') zum Bilden von zwei oder mehreren elektrisch voneinander isolierten, aber körperlich kollinearen Leiterabschnitten (24-1 und 24-1·) unterteilt ist, daß jedem dieser Abschnitte eine als logische Abschnittsgruppe bezeichnete Gruppe mit mindestens zwei logischen Zellen zugeordnet ist, daß für jeden unterteilten Zeilenleiter ein Paar von Spaltenleitern vorgesehen ist, die den unterteilten Zeilenleiter auf der linken und rechten Seite der Unterteilungsstelle (27) als linke und rechte Kreuzungsleiter kreuzen und mindestens einen, einer anderen Zeile zugeordneten, weiteren Zeilenleiter (24-N, 24-N¹) kreuzen, der zwischen dem betreffenden Spaltenleiterpaar nicht unterteilt ist, daß jedem dieser weiteren Zeilenleiter eine als logische Leitergruppe bezeichnete Gruppe mit mindestens zwei logischen Zellen zugeordnet ist und daß jede logische Abschnittsgruppe eines unterteilten Zeilenleiters über jeweils zwei getrennte Spaltenleiter mit einer logischen Leitergruppe verbunden ist, wodurch die Fähigkeit der logischen Schaltungsanordnung mehrfache logische Funktionen zu erzeugen, erhöht wird.

   509809/0712
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß bei einem oder mehreren unterteilten Zeilenleitern die logische Abschnittsgruppe auf der linken Seite der Unterteilungsstelle und die logische Abschnittsgruppe auf der rechten Seite der Unterteilungsstelle über jeweils den zugeordneten der beiden getrennten Spaltenleiter mit derselben logischen Leitergruppe verbunden sind, so daß die Anordnung während ihres Betriebs ausgangsseitig mehrere Komplexe boolesche Funktionen von den einzelnen Eingangsvariablen der äußeren Signalquellen und von innerhalb der Anordnung von diesen Variablen erzeugten einfacheren Funktionen erzeugt.
3. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die beiden getrennten Spaltenleiter die linken bzw. rechten Kreuzungsleiter sind.
4. 4. Schaltungsanordnung nach Anspruch 1, 2 oder 3, bei der von den in Anspruch 1 genannten Leitern beim Betrieb der

   Anordnung einige als signalführende Leiter und einige als speisestromführende Leiter dienen,
   dadurch gekennzeichnet, daß die unterteilten Zeilenleiter, die weiteren Zeilenleiter, die linken und rechten Kreuzungsspaltenleiter und die getrennten Spaltenleiter signalführende Leiter sind.
5. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß ein Paar von linken und rechten Kreuzungsspaltenleitern unmittelbar zur Linken und Rechten der Unterteilungsstelle die signalführenden Leiter sind.

   50980 9/0712
6. 6. Schaltungsanordnung nach Anspruch 4 oder 5, bei der für jede Spalte der Anordnung mindestens einer der signalführenden Spaltenleiter der betreffenden Spalte über eine Spaltenbelastungsschaltung an einen speisestromführenden Leiter angeschlossen ist,

   dadurch gekennzeichnet, daß jeder Abschnitt eines unterteilten Zeilenleiters und jeder weitere Zeilenleiter die logischen Zellen der ihm jeweils zugeordneten logischen Zellengruppe verbindet, so daß beim Betrieb der Anordnung durch diese Verbindungen ein gemeinsamer Signalstromweg vorgesehen ist, und daß jeder gemeinsame Signalstromweg mit einer zugeordneten Zeilenbelastungsschaltung verbunden ist.
7. 7. Schaltungsanordnung nach Anspruch 5 und 6 mit Zeilenadressiereinrichtungen und damit verbundenen Zeilenadreßleitern und mit Spaltenadressiereinrichtungen und damit verbundenen Spaltenadreßleitern,

   dadurch gekennzeichnet, daß am Ort von einer oder mehreren bereits unterbrochenen Unterteilungsstellen eine deaktivierte Unterteilungsschaltungseinrichtung vorgesehen ist, die in ihrem deaktivierten Zustand einen offenen Stromkreis darstellt, daß am Ort von einer oder mehreren unterbrechbaren, aber noch nicht unterbrochenen Unterteilungsstellen eine aktive Unterteilungsschaltungseinrichtung vorgesehen ist, die einen geschlossenen Stromkreis darstellt, daß jede Unterteilungsschaltungseinrichtung mit einer zugeordneten Programmierschaltung verbunden ist und daß von einem oder mehreren zur programmierten Leiterunterteilung dienenden Spaltenadreßleitern jeder mit einer oder mehreren Programmierschaltungen verbunden ist, so daß während der elektrischen Programmierung der Anordnung bei der Adressierung einer Unterteilungsschaltungseinrichtung über ihren Zeilenadreßleiter und ihren programmierenden Spaltenadreßleiter diese Unterteilungsschaltungseinrichtung entweder von dem zuvor aktiven in den inaktiven Zustand oder von dem zuvor inaktiven in den aktiven Zustand versetzt wird.

   509809/071 2

   Il Jf /II.

   243470'
8. 8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die aktiven Unterteilungsschaltungseinrichtungen in den betreffenden Zeilenleitern enthaltene schmelzbare Verbindungsstücke sind; daß jedes schmelzbare Verbindungsstück auf seiner, einen Seite mit einer Elektrode eines Transistors verbunden ist, daß eine zweite. Elektrode dieses Transistors über einen Widerstand mit dem zugeordneten Zeilenadreßleiter verbunden ist, daß eine dritte Elektrode dieses Transistors über eine Trenndiode und einen Widerstand mit einem speisestromführenden Leiter verbunden ist und daß das schmelzbare Verbindungsstück mit seiner anderen Seite über eine programmierende Diode mit dem zugeordneten programmierenden Spaltenadreßleiter verbunden ist, so daß während einer Programmierung, wenn ein schmelzbares Verbindungsstück über seinen Zeilenadreßleiter und seinen programmierenden Spaltenadreßleiter adressiert wird, dieses schmelzbare Verbindungsstück geschmolzen und die Zeile zum Bilden von zwei logischen AbSchnittsgruppen unterteilt· wird und während eines nachfolgenden Gebrauchs der Anordnung der Transistor und die mit seinen Elektroden verbundene Schaltung für eine der gebildeten logischen Abschnittsgruppen als Zeilenbelastungsschaltung dient.
9. 9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß der mit der Trenndiode verbundene Widerstand mit anderen, ähnlichen Trenndioden der gemeinsamen Spalte gemeinsam ist und während des Gebrauchs der Anordnung über diese Trenndioden an die zugeordneten Transistoren ein solches Arbeitspotential legt, daß diese Transistoren als Dioden arbeiten -und die betreffenden Zeilenbelastungsschaltungen in Wirklichkeit eine Reihenschaltung aus einer Diode und einem Transistor sind.

   509809/071.2
10. 10. Schaltungsanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß in einer Spalte mit Transistor-Dioden-Schaltungen nach Anspruch 8 die an die schmelzbaren Verbindungsstücke nicht angeschlossenen Elektroden der programmierenden Dioden einer gemeinsamen Spalte miteinander verbunden sind und daß diese miteinander verbundenen Elektroden über einen Widerstand an einen speisestromführenden Leiter angeschlossen sind, so daß beim Gebrauch der Anordnung zum Erzeugen von logischen Funktionen die programmierenden Dioden' zusätzliche Schaltungstrennfunktionen übernehmen.
11. 11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß an die miteinander verbundenen Elektroden ein programmierender Spaltenhilfsleiter angeschlossen ist, der während der Programmierung zusammen mit dem programmierenden Spaltenadreßleiter adressiert wird, um für das adressierte schmelzbare Verbindungsstück einen Schmelzstromweg vorzusehen.
12. 12. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die inaktiven Unterteilungsschaltungseinrichtungen Feldeffekttransistoren sind, daß die hauptstromführenden Elektroden (also die Emitterelektrode und Kollektorelektrode) jedes Feldeffekttransistors mit dem zugeordneten unterteilten Zeilenleiter verbunden sind, daß die Gattelektrode jedes Feldeffekttransistors über eine Vorspannungsschaltung mit einem der zur programmierten Leiterunterteilung dienenden Spaltenadreßleiter verbunden ist, daß die Vorspannungsschaltung vor der anfänglichen Adressierung des Feldeffekttransistors eine den Feldeffekttransistor im nicht leitenden Zustand haltende Vorspannung liefert und daß eine der hauptstromführenden Elektroden über eine Ladeschaltung mit dem betreffenden Zeilenadreßleiter verbunden ist, so daß bei einer Adressierung des Feldeffekttransistors durch seinen Zeilenadreßleiter und seinen Spaltenadreßleiter dieser Transistor

    509809/07 1 2

    zum Speichern einer Ladung veranlaßt wird und demzufolge permanent aktiv und leitend ist, um eine zuvor vorhandene Unterteilung bzw. Unterbrechung zu beseitigen und während des Gebrauchs der Anordnung zur Erzeugung von logischen Funktionen einen weiteren (nicht unterteilten) Zeilenleiter bereitzustellen.
13. 13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß die Vorspannungsschaltung einen zweiten Feldeffekttransistor enthält, dessen Gattelektrode an die Gattelektrode des ersten Feldeffekttransistors und dessen eine hauptstromführende Elektrode an die eine hauptstromführende Elektrode des ersten Feldeffekttransistors angeschlossen ist, und daß die andere hauptstromführende Elektrode des zweiten Feldeffekttransistors mit der einen hauptstromführenden Elektrode eines dritten Feldeffekttransistors verbunden ist, dessen andere hauptstromführende Elektrode an einen speisestromführenden Leiter und dessen Gattelektrode an den zugeordneten zur programmierten Leiterunterteilung dienenden Spaltenadreßleiter angeschlossen ist, so daß der zweite Feldeffekttransistor während der Programmierung vor allem eine Ladung speichert und diese gespeicherte Ladung auf den ersten Feldeffekttransistor überträgt.
14. 14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß die miteinander verbundenen hauptstromführenden Elektroden des ersten und zweiten Feldeffekttransistors mit der einen hauptstromführenden Elektrode eines vierten Feldeffekttransistors verbunden sind, dessen andere hauptstromführende Elektrode über einen Widerstand mit der eigenen Gattelektrode und ferner entweder beim Programmieren mit einer Programmierimpulsquelle oder sonst mit einem speisestromführenden Leiter verbunden ist, und daß die Gattelektrode des vierten Feldeffekttransistors mit dem zugeordneten Zeilenadreßleiter verbunden ist, wobei der zwischen die hauptstromführende Elektrode und die Gattelektrode des vierten Feldeffekttransistors

    509809/0712

    geschaltete Widerstand als Sperrwiderstand dient, um nach der Programmierung sicherzustellen, daß der vierte Feldeffekttransistor die Arbeitsweise der Anordnung nicht mehr beeinflußt.
15. 15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß zur Unterstützung des Sperrwiderstands ein weiterer Sperrwiderstand vorgesehen ist, der zwischen den miteinander verbundenen hauptstromführenden Elektroden des ersten und zweiten Feldeffekttransistors und einem speisestromführenden Leiter liegt.
16. 16. Schaltungsanordnung nach einem der Ansprüche 6, 7 oder 12 bis 15, dadurch gekennzeichnet, daß jede logische Abschnittsgruppe und jede logische Leitergruppe als Zeilenbelastungsschaltung einen Feldeffekttransistor aufweist, dessen Gattelektrode und dessen eine hauptstromführende Elektrode mit einem speisestromführenden Leiter verbunden sind und dessen andere hauptstromführende Elektrode mit dem im Anspruch 6 genannten, gemeinsamen Signalstromweg verbunden ist.
17. 17. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, daß für jeden Ausgangsleiter der Anordnung ein zusätzlicher Belastungsfeldeffekttransistor vorgesehen ist, der entsprechend den Maßnahmen des Anspruchs 16 verbunden ist, außer daß die andere hauptstromführende Elektrode an einen zugeordneten Ausgangsleiter angeschlossen ist.

    509809/0712
18. 18. Schaltungsanordnung nach einem der Ansprüche 6, 7

    oder 12 bis 17, dadurch gekennzeichnet daß jede logische Abschnittsgruppe und jede logische Leitergrüppe in jeder von ihren logischen Zellen zwei miteinander in Reihe geschaltete Feldeffekttransistoren enthält, von denen der eine eine potentialmäßig nicht gebundene Gattelektrode aufweist, daß die freie Gattelektrode entweder bei einem als logische Zellen dienenden, aktiven Trans'istorpaar eine gespeicherte Ladung trägt oder bei einem inaktiven Transistorpaar keine gespeicherte Ladung hat und daß jede im Anspruch 6 genannte Spaltenbelastungsschaltung einen Widerstand enthält, der mit einem signalstromführenden Spaltenleiter verbunden ist.
19. 19. Schaltungsanordnung nach einem der Ansprüche-6 bis 11, dadurch gekennzeichn et, daß jede logische Abschnittsgruppe und jede logische Leitergruppe in jeder von ihren logischen Zellen eine Diode enthält und daß jede im Anspruch 6 genannte Spaltenbelastungsschaltung pro Spalte der logischen Anordnung mindestens einen Widerstand aufweist, der mit einem signalstromführenden Spaltenleiter dieser Anordnungsspalte verbunden ist.
20. 20. Schaltungsanordnung nach einem der Ansprüche 7 bis 11 oder Anspruch 19 in Verbindung mit einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, daß die Verbindung zu einer logischen Zelldiode über ein schmelzbares Verbindungsstück erfolgt und daß bei denjenigen dieser Dioden, die in der Anordnung inaktiv sein sollen, das zugeordnete schmelzbare Verbindungsstück geschmolzen worden ist, so daß die betreffende Diode in einem offenen Stromkreis liegt.

    509809/0712
21. 21. Schaltungsanordnung nach Anspruch 6, 7 oder einem

    der Ansprüche 19 und 20 in Verbindung mit Anspruch 6 oder 7, dadurch gekennzeichnet, daß jede logische Abschnittsgruppe und jede logische Leiter gruppe für die im Anspruch 6 genannte Zeilenbelastungsschaltung eine Reihenschaltung aus einer Diode und einem Widerstand aufweist.
22. 22. Schaltungsanordnung nach Anspruch 7 oder einem der Ansprüche 19 bis 20 in Verbindung mit Anspruch 7, dadurch gekennzeichnet, daß jeder im Anspruch 6 genannte, gemeinsame Signalstromweg über eine Trenndiode an den im Anspruch 6 genannten, zugeordneten Zeilenadreßleiter angeschlossen ist.
23. 23. Schaltungsanordnung nach einem der Ansprüche 1 bis 22, dadurch gekennzeichnet, daß die Anordnung als integrierte Schaltungseinheit ausgebildet ist.

    509809/071 2