DE102004063926B4 - Konfigurierbare Treiberzelle eines logischen Zellenfeldes - Google Patents
Konfigurierbare Treiberzelle eines logischen Zellenfeldes Download PDFInfo
- Publication number
- DE102004063926B4 DE102004063926B4 DE102004063926.4A DE102004063926A DE102004063926B4 DE 102004063926 B4 DE102004063926 B4 DE 102004063926B4 DE 102004063926 A DE102004063926 A DE 102004063926A DE 102004063926 B4 DE102004063926 B4 DE 102004063926B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor circuit
- driver
- wiring
- logic
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 239000000872 buffer Substances 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000002123 temporal effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 55
- 238000001465 metallisation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 208000008918 voyeurism Diseases 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Halbleiter-Schaltkreis mit einer Mehrzahl von in einem regelmäßigen Array angeordneten Logik-Funktionsblöcken (L, 101, 102, 103, 104), wobei jeder der Logik-Funktionsblöcke (L, 101, 102, 103, 104) aufweist: – eine Logikzelle (LZ), welche eine gewünschte Logik-Funktionalität des Logik-Funktionsblocks (L, 101, 102, 103, 104) implementiert, und – eine Treiberzelle (TZ), welche Transistoren für das Treiben von Ausgangssignalen der Logikzelle (LZ) enthält, wobei die Transistoren für das Treiben von Ausgangssignalen der Logikzelle (LZ) die Logikzelle (LZ) an mindestens zwei Seiten der Logikzelle (LZ) umgibt.
Description
- Die Erfindung betrifft einen Halbleiter-Schaltkreis mit einem Logik-Funktionsblock, welcher eine Treiberzelle umfasst, sowie ein Verfahren zum Konfigurieren von Treiber-Ressourcen innerhalb eines Halbleiter-Schaltkreises.
- Programmierbare integrierte Halbleiter-Schaltkreise bestehen aus logischen Zellen, die konfigurierbar sein können und in geeigneter Weise untereinander verdrahtet sind. Die logischen Zellen sind in einer aktiven Schicht des Halbleiter-Schaltkreises ausgebildet, die die CMOS-Transistorstrukturen (d. h. dotierte Halbleiter-Bereiche und Gate-Schichten) der logischen Zelle enthält. Die Logik-Funktionen der logischen Zellen werden durch eine oder mehrere über der aktiven Schicht liegende Verdrahtungsschichten definiert, die die interne Verdrahtung der logischen Zelle bewerkstelligen. Derartige Verdrahtungsschichten, die die logische Funktion einer Zelle definieren, werden auch als ”intraconnect” bezeichnet. Konfigurierbare logische Zellen sind in der Literatur z. B. als CLB (configurable logic block) bekannt. Im folgenden wird die Bezeichnung Logik-Funktionsblock für eine logische Zelle verwendet.
- Jedem Logik-Funktionsblock muss eine Versorgungsspannung und müssen bei komplexerem Aufbau gegebenenfalls auch globale Signale wie RESET, Scantest und Taktversorgung zugeführt werden. Hierfür sind weitere Verdrahtungsschichten im Halbleiter-Schaltkreis vorgesehen. Darüber hinaus werden Verdrahtungsschichten benötigt, die die Leitwegführung (routing) für die Eingangs- und Ausgangssignale der Logik-Funktionsblöcke vornehmen. Diese werden als ”interconnect” bezeichnet.
- Während die Verdrahtungsschichten für die Leistungsversorgung, die Taktversorgung und in manchen Fällen auch die Verdrahtungsschicht(en) für die Definition der Funktion der Logik-Funktionsblöcke fest vorgegeben sind, ist das Signal-Routing stets kundenspezifisch anpassbar (customizable). Für die anwendungs- bzw. kundenspezifische Anpassbarkeit des Signal-Routings können maskenprogrammierbare Verdrahtungsschichten für das Signal-Routing und/oder maskenprogrammierbare Isolationsschichten zwischen den Verdrahtungsschichten oder elektrisch steuerbare Schalter zur flexiblen Konfiguration des ”interconnect” vorgesehen sein.
- Programmierbare Halbleiter-Schaltkreise unterscheiden sich unter anderem durch die Komplexität der verwendeten Logik-Funktionsblöcke und den Grad der Kundenspezifität der Verdrahtungen. Gate-Arrays verwenden als Logik-Funktionsblöcke einzelne Transistoren oder sehr kleine Gruppen von Transistoren, während die gesamte Verdrahtung (interconnect und intraconnect) kundenspezifisch ist. Der Vorteil von Gate-Arrays besteht in ihrer hohen Logik-Dichte, jedoch verursacht die hohe Individualität der Metallisierungsmasken für die Herstellung der einzelnen Verdrahtungsschichten hohe Kosten. In modernen Herstellungstechnologien bilden die Kosten für die Masken der aktiven Strukturen den hauptsächlichen Kostenanteil des Maskensatzes. Bei Gate-Arrays lassen sich die Maskenkosten für die aktiven Strukturen durch Vordefinition auf mehrere Applikationen verteilen. Es sind jedoch stets alle Verdrahtungsebenen inklusive der Verdrahtung in den dazwischenliegenden Isolationsschichten (Vias) neu zu erstellen, da bislang die Möglichkeiten fehlen, vordefinierte Verdrahtungsebenen zu nutzen.
- In PLDs (Programmable Logic Devices) werden anstelle von Transistoren einfache, vorgefertigte Gates als Logik-Funktionsblöcke verwendet. Ein Beispiel für den Aufbau einer PLD, bei welcher das Signal-Routing durch zwei Verdrahtungsschichten mit orthogonal verlaufenden Leitungen und einer dazwischenliegenden Isolationsschicht, in welcher Durchführungen (Vias) zwischen den Leitungen der Metallisierungsschichten ausgebildet sind, bewerkstelligt ist, ist in der Schrift
US 4 197 555 A beschrieben. - Ein weiteres Bespiel ist in der Schrift
US 5 808 479 A angegeben, welche sich mit der Architektur von PLDs unter Verwendung einer Kombination von bipolaren Transistoren und CMOS-Transistoren (auch bekannt als BiCMOS-Schaltkreise) befasst. - Sogenannte sASICs (structured Application Specific Integrated Circuits) verwenden teilweise oder vollständig vorgefertigte Logik-Funktionsblöcke mit höherer Komplexität. Typische Logik-Funktionsblöcke enthalten kombinatorische Komponenten (beispielsweise komplexe Gatter, Multiplexer und mehrere Inverter oder kleinere Nachschlagetabellen) und sequentielle Komponenten (beispielsweise Flipflop, Kippschaltungen). Die Logik-Funktionsblöcke können mit verteilten Speicherstrukturen (distributed memories structures) kombiniert sein. Ein Logik-Funktionsblock kann mehrere Logik-Funktionen ausführen, wobei die Auswahl entweder im Herstellungsablauf durch eine maskenprogrammierbare interne Verdrahtung (”intraconnect”) realisiert werden kann, oder im Betrieb durch externe bzw. on-chip gespeicherte Signale, die z. B. Multiplexern innerhalb des festen Logik-Funktionsblockes zugeführt werden, getroffen werden kann.
- Für die kundenspezifische Anpassbarkeit eines Halbleiter-Schaltkreises können grundsätzlich sowohl die Verdrahtungsschichten für die interne Verdrahtung der einzelnen Logik-Funktionsblöcke als auch die Verdrahtungsschichten für das Signal-Routing zwischen den Logik-Funktionsblöcken kundenspezifisch veränderbar sein. Generell gilt, dass für eine kostengünstige Verdrahtung einerseits möglichst viele vordefinierte, d. h. ”feste” Verdrahtungsschichten eingesetzt werden sollen und andererseits die Gesamtanzahl der benötigten Verdrahtungsschichten möglichst gering bleiben soll.
- Typischerweise werden bei sASICs maskenprogrammierbare Verdrahtungsschichten in die oberen Metalllagen gelegt, um zu erreichen, dass erst in den oberen Metalllagen eine kundenspezifische Anpassung des integrierten Schaltkreises vorgenommen werden muss. Dadurch können sASICs für unterschiedliche Anwendungen bis auf die oberen, kundenspezifisch programmierbaren Schichten mit demselben Maskensatz hergestellt werden. Dies bringt in der Produktion Kostenvorteile, da der integrierte Halbleiter-Schaltkreis zunächst über viele Prozessschritte kundenunspezifisch mit entsprechend hohen Stückzahlen hergestellt werden kann und erst in den letzten Prozessschritten die kundenspezifische Anpassung erfolgen muss. Nachteilig ist jedoch, dass lange, vertikale Mehrfachdurchführungen (sogenannte ”stacked vias”) zwischen den kundenspezifischen oberen Verdrahtungsschichten und der aktiven Schicht der Logik-Funktionsblöcke die Leitungsführung in zwischenliegenden Verdrahtungsschichten behindern. Ein weiterer Nachteil besteht darin, dass die Herstellung solcher Mehrfachdurchführungen, die sich über mehrere Schichtlagen erstrecken, erfahrungsgemäß Schwierigkeiten bereitet und daher die Produktionsausbeute beeinträchtigen kann.
- Programmierbare Halbleiter-Schaltkreise können ferner durch die Regularität der Anordnung der Funktionsblöcke unterschieden werden. Während Funktionsblöcke in Gate-Arrays in einem regelmäßigen Zellenfeld in Matrixform (das als Array bezeichnet wird) angeordnet sind, können Funktionsblöcke in traditionellen ASICs in unregelmäßiger Lage über den Halbleiter-Schaltkreis verteilt sein. ASICs, deren Logik-Funktionsblöcke ebenfalls in einem regelmäßigen Array angeordnet sind, werden auch als strukturierte ASICs (structured ASIC) bezeichnet.
- sASICs unterscheiden sich dadurch, dass sie entweder mit oder ohne Zwischenräumen (sogenannten Kanälen) zwischen den einzelnen Logik-Funktionsblöcken aufgebaut sind. In sASICs, die die Kanal-Technik verwenden, wird ein Großteil des Signal-Routings oder das gesamte Signal-Routing zwischen den Logik-Funktionsblöcken innerhalb der Kanäle durchgeführt. Bei kanalfreien sASICs schließen die Logik-Funktionsblöcke im wesentlichen lückenfrei aneinander an, wobei das Signal-Routing, wie bereits beschrieben, in einer oder mehreren Verdrahtungsschichten über der aktiven Schicht, welche die Funktionselemente enthält, durchgeführt wird.
- Ein wichtiger Aspekt beim Entwurf von Halbleiter-Schaltungen, die eine Mehrzahl von Funktionsblöcken beinhalten, besteht in der Notwendigkeit, lange Leitungen am Ausgang eines Funktionsblockes bei großer Last oder großer Auffächerung der Signalwege (fan-out) mit einem Treiber zu versehen, der die andernfalls entstehende große Verzögerung eines Datums kompensiert. Ferner müssen Signale, die über lange Verdrahtungsleitungen übertragen werden, aufgefrischt werden. Es ist also erforderlich, innerhalb der Halbleiter-Schaltung verteilte Treiber-Ressourcen in einer Weise bereitzustellen, dass nach Möglichkeit alle Laufzeitprobleme innerhalb des Halbleiter-Schaltkreises gelöst werden können, was auch die gezielte Verzögerung eines Signalpfades beinhalten kann. Der Halbleiter-Schaltkreis sollte andererseits jedoch nicht durch viele, letztlich ungenutzte Treiber unnötig vergrößert werden.
- Zur Lösung dieses Problems sind die folgenden Ansätze bekannt:
- 1. Das Problem wird Funktionsblock-basiert gelöst, indem jedem Ausgang eines Logik-Funktionsblockes ein Treiber mit großer Stärke zugeordnet wird, bzw. der Ausgang zwischen mehreren vorgehaltenen Treibern unterschiedlicher Stärke umgeschaltet werden kann. Bei diesem Ansatz nutzen einige Logik-Funktionsblöcke ihre Treiber nicht oder nicht in vollem Umfang aus, gleichzeitig treten üblicherweise Situationen auf, bei denen die vorhandene Treiberstärke für einige kritische Pfade in dem Halbleiter-Schaltkreis nicht ausreicht.
- 2. Alternativ kann einer gewissen Anzahl von Logik-Funktionsblöcken in der Verdrahtungsstruktur des Halbleiter-Schaltkreises eine gemeinsame Treiberzelle zugeordnet werden. Das Problem nicht benutzter oder nicht ausreichender Treiber-Ressourcen kann auf diese Weise besser gelöst werden. Eine solche lokale gemeinsame Treiberzelle muss von allen zugehörigen Logik-Funktionsblöcken der Umgebung aus erreicht werden können, was mit höherem Verdrahtungsaufwand verbunden ist. Örtliche Spitzen an Treiberbedarf (hot spots) können auch so nicht vollständig befriedigt werden.
- 3. Moderne FPGA (Field Programmable Gate Array) Architekturen kombinieren lokale Treiber gemäß (1) mit Treibern im lokalen Verdrahtungsbereich gemäß (2) und weiteren globalen Treiber-Ressourcen. So können in der Regel auch kritische Signale ausreichend getrieben werden. Allerdings ist dieses Konzept sehr aufwändig und benötigt viel Chipfläche.
- Der Erfindung liegt die Aufgabe zugrunde, einen Halbleiter-Schaltkreis anzugeben, welcher eine effiziente Konfigurierung und Zuteilung von Treiber-Ressourcen in dem Halbleiter-Schaltkreis ermöglicht. Ferner soll ein Verfahren zum effizienten Konfigurieren von Treiber-Ressourcen innerhalb eines Halbleiter-Schaltkreises bereitgestellt werden.
- Die Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Demnach umfasst ein Halbleiter-Schaltkreis mit einem Logik-Funktionsblock eine Logikzelle, die die gewünschte Logik-Funktionalität des Logik-Funktionsblocks implementiert, und eine Treiberzelle, die Transistoren für die Verstärkung von Signalen enthält. Erfindungsgemäß umgibt die Treiberzelle die Logikzelle an mindestens zwei Seiten.
- Dadurch, dass die Treiberzelle die Logikzelle an mindestens zwei Seiten umgibt, ist gewährleistet, dass sämtliche Verdrahtungen, die in jedweder Richtung über den Logik-Funktionsblock hinweglaufen, stets Zugang zu der Treiberzelle haben. Denn jede über den Logik-Funktionsblock hinweglaufende Verdrahtung kreuzt zumindest einen Schenkel der Treiberzelle, so dass an dieser Stelle mittels einer oder mehrerer Durchführungen eine direkte (z. B. vertikale oder nahezu vertikale) Verbindung zwischen der Verdrahtung und der Treiberzelle geschaffen werden kann. Da die Treiberzelle die Logikzelle an (zumindest) zwei Seiten umfasst, ist es darüber hinaus ohne großen Aufwand und Umwege in der Leitungsführung zu erreichen, dass die Ausgänge der Logikzelle Zugang zu der Treiberzelle haben. Infolgedessen unterstützt die Treiberzelle in optimaler Weise das Konzept, einen Treiber von Ausgangssignalen der Logikzelle, einen Treiber für die lokale Verdrahtung (d. h. für eine lokale Gruppe von benachbarten Logik-Funktionsblöcken) sowie einen Treiber für die Auffrischung (d. h. der Wiederherstellung der Integrität) von Signalen, die über globale, lange Verbindungen übertragen werden, in der Treiberzelle unterzubringen. Die Verwendung einer Treiberzelle kann zur Erhöhung der Signallaufzeit und damit zum ”hold-time-fixing” dienen, um die Haltebedingungen einer synchronen Schaltung zu erfüllen. Sie kann auch zur Reduzierung der Verzögerung von übertragenen Signalen genutzt werden, um beispielsweise die Setzbedingungen (”setup-time-fixing”) einer synchronen Schaltung zu erfüllen.
- Vorzugsweise ist die Treiberzelle L-förmig, d. h. sie umgibt die Logikzelle an genau zwei Seiten. Möglich ist jedoch auch, dass die Treiberzelle die Logikzelle an mehr als zwei Seiten oder sogar vollständig umfasst.
- Vorzugsweise ist die Treiberzelle aus einer Mehrzahl von identischen Basis-Transistorstrukturen aufgebaut, die jeweils aus mehreren in vorgegebener Weise vorverdrahteten Transistoren bestehen. Die Transistoren einer Basis-Transistorstruktur können beispielsweise zu unabhängigen, kleinen Inverter- oder Bufferstrukturen vorverdrahtet sein. Da ihre Zuordnung zu Ausgängen der Logikzelle sowie zu den lokalen oder globalen Verdrahtungen des Halbleiter-Schaltkreises nicht von vornherein feststeht, sondern im Rahmen des Entwurfs- bzw. Konfigurationsprozesses festgelegt werden kann, ermöglicht dieser modulare Aufbau der Treiberzelle eine bedarfsweise Zuteilung von Treiberstärke (durch Parallelschaltung mehrerer Basis-Transistorstrukturen) für die jeweilige Treiber-Aufgabe. Anschaulich gesprochen, können die von der Treiberzelle zur Verfügung gestellten Treiber-Ressourcen durch Konfiguration nach Bedarf für verschiedene Zwecke (Treiben der Ausgangssignale der Logikzelle, Treiben von Signalen über die lokale Verdrahtung und Treiben von Signalen über die globale Verdrahtung) eingesetzt werden. Eine Signalverzögerung lässt sich entsprechend durch die geeignete Serien/-Reihenschaltung einer adäquaten Anzahl von schwach dimensionierten Treiber-Ressourcen realisieren.
- Ein besonderer Vorteil wird erreicht, wenn in dem Halbleiter-Schaltkreis mehrere Logik-Funktionsblöcke in Array-Form angeordnet sind, in welchen die Treiberzelle die Logikzelle jeweils L-förmig umgibt. In diesem Fall sind die Logikzellen des Arrays von Logik-Funktionsblöcken stets von einer Treiberstruktur umfasst.
- Eine bevorzugte Ausführungsvariante des erfindungsgemäßen Halbleiter-Schaltkreises kennzeichnet sich dadurch, dass die Treiberzelle mit einem Verdrahtungsfeld in der Verdrahtungsstruktur des Halbleiter-Schaltkreises gekoppelt ist, das wenigstens zwei Verdrahtungsschichten mit zueinander nicht parallelen Verdrahtungsleitungen und einer zwischen den Verdrahtungsschichten liegenden Isolationsschicht umfasst, wobei Verdrahtungsleitungen der unterschiedlichen Verdrahtungsschichten mittels eines maskenprogrammierbaren und/oder konfigurierbaren Richtungswechselschalters verbunden sind. Durch den konfigurierbaren Richtungswechselschalter wird erreicht, dass Verdrahtungsleitungen, die mit der Treiberzelle in Kontakt stehen, die Richtung wechseln können.
- Eine bevorzugte Realisierung des Richtungswechselschalters besteht darin, dass dieser durch maskenprogrammierbare Vias in der Isolationsschicht zwischen den unterschiedlichen Verdrahtungsschichten gebildet ist. Allgemein kann der Richtungswechselschalter auch durch Tristate-Buffer, Pass-Gates oder Transfer-Gates realisiert sein.
- Eine weitere bevorzugte Ausgestaltung des erfindungsgemäßen Halbleiter-Schaltkreises kennzeichnet sich dadurch, dass an den Grenzen des Verdrahtungsfeldes maskenprogrammierbare und/oder konfigurierbare Schalter vorgesehen sind, über welche die Verdrahtungsleitungen mit Verdrahtungsleitungen benachbarter Verdrahtungsfelder verbunden bzw. getrennt sind. Dadurch wird ermöglicht, dass nicht benötigte ”Himmelsrichtungen” der Verdrahtungsleitungen vor und nach dem Richtungswechsel aufgetrennt und somit abgeschaltet werden können.
- Während also durch die Richtungswechselschalter und die Schalter an den Grenzen des Verdrahtungsfeldes das Routing-Verhalten des Logik-Funktionsblockes bestimmt wird, kann durch eine geeignete Kontaktierung der vorverdrahteten Treiberzelle mit dem Verdrahtungsfeld festgelegt werden, welches Signal zu treiben ist und welche Treiberstärke zur Signaltreibung eingesetzt wird (die Kontaktierung wird so vorgenommen, dass z. B. eine geeignete Anzahl von Basis-Transistorstrukturen für die Signaltreibung zusammengeschaltet wird).
- Es wird darauf hingewiesen, dass für den Halbleiter-Schaltkreis nach der Erfindung kein besonderes Verdrahtungskonzept erforderlich ist. Lokal nicht benutzte Treiber-Ressourcen können global verwendet werden und umgekehrt. Jede Treiberzelle kann somit für jede Art von Verbindung und im Prinzip auch für jede beliebige Kombination von Verbindungen benutzt werden, solange die gesamte zur Verfügung stehende Treiberstärke einer Treiberzelle nicht überschritten wird. Damit ist eine wesentlich bessere Auslastung der vorhandenen Treiberstärke bei weitgehender Wahrung der Lokalität gewährleistet.
- Bei einem Verfahren zum Konfigurieren von Treiber-Ressourcen innerhalb eines erfindungsgemäßen Halbleiter-Schaltkreises wird in einem ersten Schritt die gewünschte Funktionalität jeder Treiberzelle in Bezug auf ihre Funktion als Treiberzelle für Ausgangssignale der Logikzelle und/oder als Treiberzelle zum Treiben von Signalen einer lokalen Gruppe von Logik-Funktionsblöcken und/oder zum Auffrischen von globalen Signalen oder auch zur Signalverzögerung festgelegt. In einem zweiten Schritt wird eine Treiberzellen-individuelle Kontaktierung zwischen der Verdrahtungsstruktur des Halbleiter-Schaltkreises und den Treiberzellen zur Realisierung der gewünschten Treiberfunktionalität bestimmt. Durch die spezielle Formgebung der Treiberzelle wird eine flexible Zuteilung von Treiber-Ressourcen gemäß den oben genannten Schritten möglich.
- Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert; in diesen zeigt:
-
1 einen vertikalen Schnitt durch den Halbleiter-Schaltkreis mit einer bevorzugten Zuordnung von Verdrahtungsebenen und Verdrahtungsaufgaben; -
2 eine schematische Darstellung eines Ausschnitts aus einem Array von Logik-Funktionsblöcken, in welcher die Anordnung der Treiberzellen und der Logikzellen dargestellt ist; -
3 eine schematische Darstellung eines Logik-Funktionsblockes mit L-förmiger Treiberzelle; -
4 ein Beispiel des Schichtaufbaus eines maskenprogrammierten Verdrahtungsfeldes für die Treiberzelle in einem Logik-Funktionsblock realisiert als Kreuzschienen-Verteiler (die An-/Verbindung zum darunter liegenden Logik-Funktionsblock ist nicht explizit dargestellt); und -
5 ein Schaltungsbeispiel für eine durch eine Verdrahtung kontaktierbare Basis-Transistorstruktur. -
1 zeigt einen Querschnitt durch den Halbleiter-Baustein. Getrennt durch eine Isolationsschicht22 ist auf einem geeignet dotierten Siliziumsubstrat20 mindestens eine Schicht21 aus Polysilizium vorgesehen, in welcher die Transistor-Gates ausgebildet sind. Über der Polysiliziumschicht21 sind beispielsweise fünf Metallisierungsschichten M1, M2, M3, M4, M5 aufgebracht, die jeweils durch Isolationsschichten23 ,24 ,25 ,26 ,27 voneinander isoliert sind. - In den Schichten M1 und gegebenenfalls M2 bzw. durch eine maskenprogrammierbare Verbindung in der Isolation
24 (via i – 1) wird das Intrazell-Routing zur Definition der Logik-Funktionalität des Logik-Funktionsblockes durchgeführt. Die Schichten M2 und M3 dienen dem Signal-Routing, d. h. der Verbindung einzelner Logik-Funktionsblöcke. Für das Signal-Routing können auch mehr als zwei Schichten vorgesehen sein, und es ist möglich, dass sowohl die Schicht M2 als auch die Schicht M3 auch für andere Zwecke mitverwendet werden (M2: für das Intrazell-Routing; M3: für das Takt-Routing). Der Anschluss der logischen Ein- und Ausgänge des Logik-Funktionsblocks an das darüber liegende Verdrahtungsfeld erfolgt ausgehend von den für das Interzell-Routing vorgesehenen Verdrahtungsebenen M2 (i) und M3 (i + 1), bzw. durch eine entsprechende maskenprogrammierbare Verbindung in den Isolationsschichten24 und/oder25 (via1, via2). - In den Metallisierungsschichten M3 und M4 wird die Übertragung des Takts und der globalen Signale und, wie bereits erwähnt, teilweise auch noch das Signal-Routing durchgeführt. Die oberste Metallisierungsschicht M5 dient dem Power-Routing, d. h. der Leistungsversorgung des Logik-Funktionsblockes in der aktiven Schicht
20 ,21 . - Im Folgenden werden erfindungsgemäße Treiberkonzepte erläutert.
2 zeigt vier kanalfrei nebeneinander liegend angeordnete Logik-Funktionsblöcke101 ,102 ,103 ,104 , die auch mit dem Bezugszeichen L bezeichnet werden. Jeder dieser Logik-Funktionsblöcke101 ,102 ,103 ,104 enthält eine Logikzelle LZ und eine Treiberzelle TZ. Ersichtlich ist eine Logikzelle LZ im Array allseitig von Treiberzellen TZ umgeben, siehe Logik-Funktionsblock103 . Insofern steht für jeden randseitigen Ausgang einer Logikzelle LZ stets eine benachbarte Treiber-Ressource zur Verfügung. -
3 veranschaulicht beispielhaft anhand des (beliebigen) Logik-Funktionsblockes103 , dass Verdrahtungsleitungen, die mit dem Logik-Funktionsblock überlappen, stets Zugang zu der Treiberzelle TZ haben. Beispielsweise werden mit dem Pfeil105 Ausgangsleitungen der Logikzelle LZ dargestellt, die die Logikzelle über die Treiberzelle TZ verlassen. Verdrahtungsleitungen107 , die für die Weiterleitung von Signalen über weite Entfernungen im Halbleiter-Schaltkreis vorgesehen sind (”global interconnect”), haben ebenso Zugang zu der Treiberzelle TZ wie Verdrahtungsleitungen106 , welche zur Signalübertragung innerhalb einer Gruppe von benachbarten Logik-Funktionsblöcken vorgesehen sind (local interconnect). - Durch die Breite der Schenkel der Treiberzelle TZ und die Abmessungen der Logikzelle LZ wird die gesamte im Logik-Funktionsblock verfügbare Treiberstärke weitgehend festgelegt.
- Die Treiberzelle TZ ist vorzugsweise aus einer Vielzahl von Basis-Transistorstrukturen BT aufgebaut, die in Bezug auf die aktive Schicht
20 ,21 (Diffusionsschicht und Polysilizium-Gate-Schicht) sowie die unterste Metallisierungsschicht M1 (siehe1 ) fest vorgegeben sind. Die Basis-Transistorstrukturen BT können derart konfiguriert werden, dass sie Inverter oder Buffer realisieren. Je nach gewünschter Treiberstärke können durch eine geeignete Kontaktierung von Basis-Transistorstrukturen BT durch die Verdrahtungsleitungen105 ,106 oder107 Inverter oder Buffer unterschiedlicher Treiberstärke gebildet werden. Als Extremfälle können sämtliche Basis-Transistorstrukturen BT einer Treiberzelle TZ zu einem einzigen Treiber mit maximaler Treiberfähigkeit zusammengeschaltet sein, oder es können sämtliche Basis-Transistorstrukturen jeweils unabhängig voneinander ein gesondertes Signal verstärken. - Ferner können durch eine geeignete Kontaktierung von mehreren Treiberzellen TZ treibende Elemente (Inverter oder Buffer) aus den Transistoren bzw. Basis-Transistorstrukturen BT von zwei oder mehreren, vorzugsweise benachbarten Treiberzellen TZ aufgebaut sein. Diese Variante ist besonders für die Realisierung sehr großer Inverter oder Buffer nützlich, deren Treiberstärke die Ressourcen einer einzigen Treiberzelle TZ übersteigt. Wie anhand von
5 später noch näher erläutert wird, kann ein Buffer darüber hinaus so aufgebaut werden, dass er zum Fixieren von Haltezeiten für die Vermeidung von Haltezeit-Verletzungen (hold time violations) verwendet werden kann. In diesem Fall wird ein gegebenenfalls mehrstufiger Buffer mit (sehr) geringer Treiberfähigkeit benötigt. -
3 macht deutlich, dass die Verdrahtungsleitungen107 nur deshalb in einfacher Weise der Treiberzelle TZ zugeleitet werden können, weil diese den unteren, waagerechten Schenkel des L aufweist. Wäre dieser Schenkel nicht vorhanden, d. h. die Treiberzelle TZ lediglich durch den senkrechten Schenkel des L realisiert, müsste jede dieser Verdrahtungsleitungen, wie anhand der strichpunktierten Linie108 dargestellt, zunächst einen Richtungswechsel vornehmen, zu der Treiberzelle TZ hingeführt werden, nach einer Signalauffrischung in der Treiberzelle TZ an ihre alte Signalbahn-Position (track) zurückgeführt und nach einem weiteren Richtungswechsel entsprechend ihrem ursprünglichen Verlauf weitergeführt werden. Infolge des hohen Verdrahtungsaufwands wäre ohne die erfindungsgemäße Formgebung der Treiberzellen TZ eine flexible Zuteilung von Treiber-Ressourcen für die genannten Zwecke nicht möglich. - Um jeder Verdrahtungsleitung innerhalb einer konfigurierbaren Treiberzelle einen Richtungswechsel zu ermöglichen, kann ein klassischer Kreuzschienenverteiler gemäß
4 eingesetzt werden. Dieser besteht typischerweise aus zwei unterschiedlichen aber aufeinander folgenden Verdrahtungsschichten i, i + 1, in welchen sich jeweils parallel zueinander geführte Leitungssegmente in Nord-Süd-Richtung bzw. in West-Ost-Richtung erstrecken, welche durch geeignete Schalter10 an den Kreuzungspunkten verbindbar sind. Die Schalter10 bewirken den Richtungswechsel. Sie können im Rahmen einer FPGA-Realisierung z. B. Tristate-Buffer, Pass-Gates/Gatter bzw. Transfer-Gatter sein. Gemäß der bevorzugten Realisierung der Erfindung als MPGA (Mask Programmable Gate Array) werden stattdessen Vias10 eingesetzt. Eine spezielle Maskenprogrammierung mit Vias10 als Schalter ist in4 dargestellt. - Es wird deutlich, dass ferner durch als Metallbrücken B1, B2 realisierte Schalter an sämtlichen Verdrahtungsleitungen vor und hinter dem Kreuzschienenverteiler umgelenkte Verdrahtungsleitungen selektiv abgeschaltet werden können. Somit kann der Ausgang eines Inverters oder Buffers in der Treiberzelle TZ so geschaltet sein, dass ein Richtungswechsel bezüglich der Richtung der Eingangsleitung erfolgt oder die Richtung der Eingangsleitung am Ausgang des Inverters oder Buffers erhalten bleibt. Dies gilt sowohl für den Fall, in welchem der Inverter oder Buffer aus einer einzigen Basis-Transistorstruktur BT aufgebaut ist, als auch in jenen Fällen, in welchen mehrere Basis-Transistorstrukturen BT oder sogar mehrere Treiberzellen durch eine geeignete Kontaktierung der Verdrahtungsleitungen zusammengeschaltet werden. Darüber hinaus ist es auch möglich, Verdrahtungsleitungen ohne Richtungswechsel und ungetrieben über die Treiberzelle TZ zu schalten.
- Die Treiberzelle TZ in Kombination mit dem Kreuzschienenverteiler gemäß
4 kann somit als universelles Schaltelement innerhalb eines Arrays von Logik-Funktionsblöcken aufgefasst werden, da in der Treiberzelle TZ in Kombination mit dem Kreuzschienenverteiler alle erforderlichen Grundfunktionen der Verdrahtung und Signalübertragung in einem Halbleiter-Schaltkreis realisiert sind. - Man kann die Erfindung auch so verstehen, dass in die gegebene Anordnung gemäß
4 (Verdrahtungsfeld für Treiberzelle TZ) für die Treiberzellen-individuelle Leitwegführung verschiedener Signale im Halbleiter-Schaltkreis vorverdrahtete Transistorstrukturen integriert werden, die von der Treiberzelle TZ bereitgehalten werden. -
5 zeigt ein spezielles Beispiel einer Basis-Transistorstruktur BT, die durch zwei in West-Ost-Richtung verlaufende Verdrahtungsleitungen110 ,111 , welche in der Metallisierungsschicht i liegen, und vier in Nord-Süd-Richtung verlaufende Verdrahtungsleitungen112 ,113 ,114 ,115 , welche in der Verdrahtungsschicht i + 1 liegen, kontaktiert und in Bezug auf ihre Treiberstärke konfiguriert werden können. Weitere Verdrahtungsleitungen in Schicht i + 1 ohne vordefinierbare Konfigurationsmöglichkeiten zum Treiberblock sind in den Freiräumen möglich. - Die in
5 gezeigte Basis-Transistorstruktur BT umfasst zwei nebeneinander liegende Teilstrukturen identischen Aufbaus, die durch Leitungen120 in der i – 1-ten Verdrahtungsschicht gebildet sind. Jede Teilstruktur weist in ihrer oberen Hälfte OH und in ihrer unteren Hälfte jeweils drei Transistor-Gates von Streifentransistoren auf. Die Transistor-Gates befinden sich dort, wo die Gate-Schicht122 mit Diffusionsbereichen überlappt. Es handelt sich bei jeder Teilstruktur des in5 gezeigten Treibers um eine Parallelschaltung von 3 Invertern, die durch die Parallelschaltung der Streifentransistoren gebildet ist. - Die Diffusionsschicht, die Gate-Schicht
122 und die i – 1-te Verdrahtungsschicht120 sind fest vorgegeben. Auch die Verdrahtung in Metall i und i + 1 (d. h. die Verdrahtungsleitungen110 ,111 sowie112 bis115 ) sind im Regelfall fest vorgegeben, d. h. nicht kundenspezifisch anpassbar. Maskenprogrammierbar sind die in5 dargestellten Schalter s1 bis s20. Mittels dieser Schalter s1 bis s20 lässt sich die Basis-Transistorstruktur BT für die Realisierung sämtlicher vorstehend beschriebenen Möglichkeiten konfigurieren. Dabei verbinden - – die Schalter s1, s3, s8, s11, s13, s18 die Verdrahtungsleitungen
110 ,111 in der Verdrahtungsschicht i mit den Verdrahtungsleitungen112 ,113 und114 in der Verdrahtungsschicht i + 1 über ein Via i; - – die Schalter s10, s20 die Verdrahtungsleitungen
110 ,111 in der Verdrahtungsschicht i mit der Verdrahtungsleitung115 in der Verdrahtungsschicht i + 1 über Vias i; und - – die Schalter s2, s4, s5, s6, s7, s9, s12, s14, s15, s16, s17, s19 die Verdrahtungsleitungen
110 ,111 in der Verdrahtungsschicht i mit Verdrahtungsleitungen120 in der Verdrahtungsschicht i – 1 für die interne Verdrahtung der Basis-Transistorstruktur BT über Vias i – 1. - So kann beispielsweise durch Setzen der Schalter s1 und s2 (die in einem realen Layout auch übereinander liegen dürfen) die Verdrahtungsleitung
114 an die Gates der drei gekoppelten Inverter angeschlossen werden. Durch Setzen der Schalter s14, s15 und s16 erhält man über einen Inverter einen Richtungswechsel um 90°. - Die Inverter der beiden Teilstrukturen lassen sich parallel schalten, indem über die Schalter s2 und s9 (bzw. s12 und s19) alle Gates miteinander verbunden sowie über die Schalter s14, s15, s16 und s17 (bzw. s4, s5, s6, s7) die Ausgänge der zuvor separaten, nebeneinander liegenden Teilstrukturen gekoppelt werden. In dieser Konstellation entspricht die obere Leitung
111 (bzw. untere Leitung110 ) dem Eingang des Doppel-Inverters und die untere Leitung110 (bzw. obere Leitung111 ) dem Ausgang des Doppel-Inverters. Je nachdem, ob dann die Schalter s15 und s16 (bzw. s5 und s6) in der rechten und der linken benachbarten Struktur gesetzt werden, wird der Ausgang110 des Doppel-Inverters nach links und/oder rechts weitergeführt. - Ferner lässt sich aus der Basis-Transistorstruktur BT durch Setzen der Schalter s1 und s2 und dem Nicht-setzen der Schalter s5 und s6, sowie dem Setzen der Schalter s14, s15, s16 und s19, sowie s7 und gegebenenfalls s8 ein Buffer erzeugen. Das Hinzufügen weiterer Metallbrücken in der Verdrahtungsschicht i – 1 zwischen den Schaltern s2, s3 und s8, s9 sowie zwischen den Schaltern s12, s13 und s18, s19 (analog zu der gezeigten Metallbrücke zwischen den Schaltern s5, s6) erhöht die Flexibilität der Anordnung weiter. Damit wird es möglich, durch Setzen der Schalter s1, s2, s3 und s4 und durch Öffnen der Schalter s5 und s6 sowie der neu eingefügten Metallbrücke zwischen den Schaltern s2, s3 eine Verbindung über einen Inverter ohne Richtungswechsel mit der in West-Ost-Richtung verlaufenen Leitung
111 zu konfigurieren, ohne Leitung110 belegen zu müssen (Mehrfachnutzung der Signalbahn (track)111 ). - Wenn für das erwähnte Problem der Fixierung von Übernahmezeiten kleinere Buffer benötigt werden, können die in
5 exemplarisch dargestellten festen Gate-Schicht-Kontakte121 (an den Überlappungsbereichen zwischen der Gate-Schicht122 und der Verdrahtungsleitung120 in der Verdrahtungsschicht i – 1), die in5 eine feste Parallelschaltung realisieren, auch über je ein Via i – 1 auf die Verdrahtungsleitungen120 in der Verdrahtungsschicht i – 1 konfigurierbar ausgeführt werden. Die ungenutzten Transistor-Gates können dann vorteilhaft mit einem statischen Potential derart belegt werden, dass die zugehörigen Transistoren nicht-leitend geschaltet sind. Wenn diese Via i – 1 an den Gate-Schichtkontakten konfigurierbar gehalten werden, kann die Treiberstärke im Beispiel gemäß5 zwischen einem, zwei oder drei parallelen Invertern in einer Buffer-Stufe variiert werden, wodurch die mögliche Abstufung zur Verfügung steht, kleinere Buffer für das Fixieren der Übernahmezeit bereitzustellen. - Es wird darauf hingewiesen, dass das in
5 gezeigte Layout lediglich eine von vielen möglichen Umsetzungen der Erfindung in einem Layout ist. Als bevorzugte Realisierung der Erfindung wird ein Via-programmierter Ansatz (wie in5 exemplarisch erläutert) unter Verwendung von zwei Via-Ebenen und drei fest vorgegebenen Verdrahtungsschichten (z. B. i – 1, i, i + 1) angesehen. Dies stellt die flächengünstigste Variante dar. Gate-Arrays, die allein durch Vias programmiert werden (d. h. ausschließlich fest Metallmasken verwenden), werden als VPGA (Via-Programmable Gate Array) bezeichnet. Die Programmierung mittels einer einzigen Verdrahtungsschicht ist jedoch prinzipiell ebenso möglich und stellt die kostengünstigste Lösung dar. Wie bereits erwähnt, ist eine Transistor-Realisierung der Schalter für die Programmierung (d. h. für das in5 gezeigte Beispiel der Schalter s1–s20) ebenfalls möglich, wenngleich aufgrund der Vielzahl der Schalter eine solche Realisierung relativ aufwändig ist.
Claims (18)
- Halbleiter-Schaltkreis mit einer Mehrzahl von in einem regelmäßigen Array angeordneten Logik-Funktionsblöcken (L,
101 ,102 ,103 ,104 ), wobei jeder der Logik-Funktionsblöcke (L,101 ,102 ,103 ,104 ) aufweist: – eine Logikzelle (LZ), welche eine gewünschte Logik-Funktionalität des Logik-Funktionsblocks (L,101 ,102 ,103 ,104 ) implementiert, und – eine Treiberzelle (TZ), welche Transistoren für das Treiben von Ausgangssignalen der Logikzelle (LZ) enthält, wobei die Transistoren für das Treiben von Ausgangssignalen der Logikzelle (LZ) die Logikzelle (LZ) an mindestens zwei Seiten der Logikzelle (LZ) umgibt. - Halbleiter-Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass die Treiberzellen (TZ) aus einer Mehrzahl von identischen Basis-Transistorstrukturen (BT) bestehend jeweils aus mehreren in bestimmter Weise vorverdrahteten Transistoren aufgebaut sind.
- Halbleiter-Schaltkreis nach Anspruch 2, dadurch gekennzeichnet, dass mehrere Basis-Transistorstrukturen (BT) der Treiberzellen (TZ) durch abschließende Konfiguration zu Invertern und/oder Buffern mit unterschiedlichen Treiberstärken zusammengeschaltet sind.
- Halbleiter-Schaltkreis nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass ein Inverter oder Buffer aus den Basis-Transistorstrukturen (BT) von mehreren Treiberzellen (TZ) aufgebaut ist.
- Halbleiter-Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Treiberzellen (TZ) zum Treiben von Ausgangssignalen der Logikzellen (LZ) dienen.
- Halbleiter-Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eine der Treiberzellen (TZ) zum Treiben von Signalen einer lokalen Gruppe von benachbarten Logik-Funktionsblöcken (L,
101 ,102 ,103 ,104 ) innerhalb des Halbleiter-Schaltkreises genutzt wird. - Halbleiter-Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Treiberzellen (TZ) zur Weiterverarbeitung von über lange Verbindungen übertragenen Signalen, welche für entfernt liegende Funktionsblöcke des Halbleiter-Schaltkreises bestimmt sind, genutzt werden.
- Halbleiter-Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Treiberzellen (TZ) zur Einstellung eines zeitlichen Verhaltens von Signalen genutzt werden.
- Halbleiter-Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Treiberzellen (TZ) zur Reduktion einer Verzögerung von übertragenen Signalen und/oder zur Signalauffrischung genutzt werden, um Setzbedingungen einer synchronen Schaltung zu erfüllen.
- Halbleiter-Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Treiberzellen (TZ) zur Verzögerung von Signalen genutzt werden, um Haltebedingungen einer synchronen Schaltung zu erfüllen.
- Halbleiter-Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Treiberzellen (TZ) mit einem Verdrahtungsfeld gekoppelt sind, das wenigstens zwei Verdrahtungsschichten (i, i + 1) mit zueinander nicht parallelen Verdrahtungsleitungen und einer zwischen den Verdrahtungsschichten liegenden Isolationsschicht (via i – 1) umfasst, wobei Verdrahtungsleitungen der unterschiedlichen Verdrahtungsschichten mittels eines maskenprogrammierbaren und/oder konfigurierbaren Richtungswechselschalters verbunden sind.
- Halbleiter-Schaltkreis nach Anspruch 11, dadurch gekennzeichnet, dass der Richtungswechselschalter zur Verbindung der Verdrahtungsleitungen der unterschiedlichen Verdrahtungsschichten (i, i + 1) Tristate-Buffer, Pass-Gatter oder Transfer-Gatter umfasst.
- Halbleiter-Schaltkreis nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass der Richtungswechselschalter zur Verbindung der Verdrahtungsleitungen der unterschiedlichen Verdrahtungsschichten (i, i + 1) maskenprogrammierbare Vias (
10 ) in der Isolationsschicht einsetzt. - Halbleiter-Schaltkreis nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass an den Grenzen des Verdrahtungsfeldes maskenprogrammierbare und/oder konfigurierbare Schalter (B1, B2) angeordnet sind.
- Halbleiter-Schaltkreis nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass die Schalter durch maskenprogrammierbare Vias in der Isolationsschicht und/oder Metallbrücken (B1, B2) realisiert sind.
- Halbleiter-Schaltkreis nach einem der Ansprüche 11 bis 15, gekennzeichnet durch eine maskenprogrammierbare Kontaktierung der Treiberzellen (TZ) mit dem Verdrahtungsfeld, die sowohl das zu treibende Signal festlegt als auch bestimmt, welche Treiberstärke zur Signaltreibung eingesetzt wird.
- Halbleiter-Schaltkreis nach einem der Ansprüche 11 bis 16, gekennzeichnet durch eine maskenprogrammierte Kontaktierung der Treiberzellen (TZ) mit dem Verdrahtungsfeld, derart, dass am Ausgang der Treiberzellen (TZ) das invertierte oder nicht invertierte Eingangssignal der Treiberzellen (TZ) erscheint.
- Halbleiter-Schaltkreis mit einer Mehrzahl von in einem regelmäßigen Array angeordneten Logik-Funktionsblöcken (L,
101 ,102 ,103 ,104 ), wobei jeder der Logik-Funktionsblöcke (L,101 ,102 ,103 ,104 ) aufweist: – eine Logikzelle (LZ), welche eine gewünschte Logik-Funktionalität des Logik-Funktionsblocks (L,101 ,102 ,103 ,104 ) implementiert, und – eine Treiberzelle (TZ), welche Transistoren für eine Verstärkung von Signalen enthält, wobei die Treiberzelle (TZ) die Logikzelle (LZ) an mindestens zwei Seiten der Logikzelle (LZ), insbesondere L-förmig, umgibt, wobei die Treiberzellen (TZ) mit einem Verdrahtungsfeld gekoppelt sind, das wenigstens zwei Verdrahtungsschichten (i, i + 1) mit zueinander nicht parallelen Verdrahtungsleitungen und einer zwischen den Verdrahtungsschichten liegenden Isolationsschicht (via i – 1) umfasst, wobei die Treiberzellen zur Signalauffrischung von in den nicht parallelen Verdrahtungsleitungen übertragenen Signalen genutzt werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004063926.4A DE102004063926B4 (de) | 2004-03-24 | 2004-03-24 | Konfigurierbare Treiberzelle eines logischen Zellenfeldes |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004063926.4A DE102004063926B4 (de) | 2004-03-24 | 2004-03-24 | Konfigurierbare Treiberzelle eines logischen Zellenfeldes |
DE102004014472A DE102004014472B4 (de) | 2004-03-24 | 2004-03-24 | Anwendungsspezifischer integrierter Halbleiter-Schaltkreis |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004063926A1 DE102004063926A1 (de) | 2005-12-29 |
DE102004063926B4 true DE102004063926B4 (de) | 2017-10-19 |
Family
ID=34989073
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004014472A Expired - Fee Related DE102004014472B4 (de) | 2004-03-24 | 2004-03-24 | Anwendungsspezifischer integrierter Halbleiter-Schaltkreis |
DE102004063926.4A Expired - Fee Related DE102004063926B4 (de) | 2004-03-24 | 2004-03-24 | Konfigurierbare Treiberzelle eines logischen Zellenfeldes |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004014472A Expired - Fee Related DE102004014472B4 (de) | 2004-03-24 | 2004-03-24 | Anwendungsspezifischer integrierter Halbleiter-Schaltkreis |
Country Status (3)
Country | Link |
---|---|
US (2) | US7755110B2 (de) |
CN (1) | CN100411139C (de) |
DE (2) | DE102004014472B4 (de) |
Families Citing this family (233)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007200963A (ja) * | 2006-01-24 | 2007-08-09 | Hitachi Ltd | 半導体記憶装置 |
US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
US7908578B2 (en) | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
US8247846B2 (en) | 2006-03-09 | 2012-08-21 | Tela Innovations, Inc. | Oversized contacts and vias in semiconductor chip defined by linearly constrained topology |
US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
US8245180B2 (en) | 2006-03-09 | 2012-08-14 | Tela Innovations, Inc. | Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same |
US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
US8286107B2 (en) | 2007-02-20 | 2012-10-09 | Tela Innovations, Inc. | Methods and systems for process compensation technique acceleration |
US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
US8063415B2 (en) * | 2007-07-25 | 2011-11-22 | Renesas Electronics Corporation | Semiconductor device |
US8022443B1 (en) * | 2007-12-06 | 2011-09-20 | Marvell International Ltd. | Memory and interconnect design in fine pitch |
US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
KR101749351B1 (ko) | 2008-07-16 | 2017-06-20 | 텔라 이노베이션스, 인코포레이티드 | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 |
US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
US8288814B2 (en) * | 2009-01-16 | 2012-10-16 | Freescale Semiconductor, Inc. | Via definition for semiconductor die |
US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
US8362800B2 (en) * | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US9711407B2 (en) | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
US8294159B2 (en) | 2009-10-12 | 2012-10-23 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US12027518B1 (en) | 2009-10-12 | 2024-07-02 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US12094892B2 (en) | 2010-10-13 | 2024-09-17 | Monolithic 3D Inc. | 3D micro display device and structure |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US12080743B2 (en) | 2010-10-13 | 2024-09-03 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US12033884B2 (en) | 2010-11-18 | 2024-07-09 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US12068187B2 (en) | 2010-11-18 | 2024-08-20 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding and DRAM memory cells |
US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US8533641B2 (en) * | 2011-10-07 | 2013-09-10 | Baysand Inc. | Gate array architecture with multiple programmable regions |
US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US12051674B2 (en) | 2012-12-22 | 2024-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US12094965B2 (en) | 2013-03-11 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US9786663B2 (en) | 2013-08-23 | 2017-10-10 | Qualcomm Incorporated | Layout construction for addressing electromigration |
US9972624B2 (en) | 2013-08-23 | 2018-05-15 | Qualcomm Incorporated | Layout construction for addressing electromigration |
US12094829B2 (en) | 2014-01-28 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
TWI584588B (zh) * | 2015-06-25 | 2017-05-21 | 聯發科技股份有限公司 | 饋通信號傳輸裝置與方法以及相關饋通信號傳輸電路 |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
CN108401468A (zh) | 2015-09-21 | 2018-08-14 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US12035531B2 (en) | 2015-10-24 | 2024-07-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11189569B2 (en) | 2016-09-23 | 2021-11-30 | Advanced Micro Devices, Inc. | Power grid layout designs for integrated circuits |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US10747931B2 (en) | 2017-07-28 | 2020-08-18 | Advanced Micro Devices, Inc. | Shift of circuit periphery layout to leverage optimal use of available metal tracks in periphery logic |
US11120190B2 (en) | 2017-11-21 | 2021-09-14 | Advanced Micro Devices, Inc. | Metal zero power ground stub route to reduce cell area and improve cell placement at the chip level |
US20190181129A1 (en) * | 2017-12-13 | 2019-06-13 | Texas Instruments Incorporated | Continuous power rails aligned on different axes |
DE102018204180B4 (de) * | 2018-03-19 | 2022-03-10 | Leoni Bordnetz-Systeme Gmbh | Elektrische Schaltvorrichtung sowie Verfahren zur Herstellung einer elektrischen Schaltvorrichtung |
US10438937B1 (en) * | 2018-04-27 | 2019-10-08 | Advanced Micro Devices, Inc. | Metal zero contact via redundancy on output nodes and inset power rail architecture |
US10818762B2 (en) | 2018-05-25 | 2020-10-27 | Advanced Micro Devices, Inc. | Gate contact over active region in cell |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US10796061B1 (en) | 2019-08-29 | 2020-10-06 | Advanced Micro Devices, Inc. | Standard cell and power grid architectures with EUV lithography |
CN111668232B (zh) * | 2020-06-19 | 2023-04-07 | 成都华微电子科技股份有限公司 | 集成电路芯片 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5172330A (en) * | 1989-02-08 | 1992-12-15 | Kabushiki Kaisha Toshiba | Clock buffers arranged in a peripheral region of the logic circuit area |
US5717346A (en) * | 1995-06-02 | 1998-02-10 | International Business Machines Corporation | Low skew multiplexer network and programmable array clock/reset application thereof |
US5808479A (en) * | 1994-01-27 | 1998-09-15 | Dyna Logic Corporation | High speed programmable logic architecture |
WO1998055918A1 (en) * | 1997-06-04 | 1998-12-10 | Dynachip Corporation | Fpga with conductors segmented by active repeaters |
US6172547B1 (en) * | 1996-03-05 | 2001-01-09 | Yamaha Corporation | Semiconductor integrated circuit capable of driving large loads within its internal core area |
US6613611B1 (en) * | 2000-12-22 | 2003-09-02 | Lightspeed Semiconductor Corporation | ASIC routing architecture with variable number of custom masks |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3935474A (en) * | 1974-03-13 | 1976-01-27 | Hycom Incorporated | Phase logic |
US4197555A (en) * | 1975-12-29 | 1980-04-08 | Fujitsu Limited | Semiconductor device |
DE4224804C1 (de) * | 1992-07-27 | 1994-01-13 | Siemens Ag | Programmierbare logische Schaltungsanordnung |
US5594363A (en) * | 1995-04-07 | 1997-01-14 | Zycad Corporation | Logic cell and routing architecture in a field programmable gate array |
DE69630372D1 (de) * | 1995-05-03 | 2003-11-20 | Btr Inc | Skalierbare vielstufige verbindungsarchitektur |
US5684412A (en) * | 1995-08-18 | 1997-11-04 | Chip Express (Israel) Ltd. | Cell forming part of a customizable logic array |
US5999015A (en) * | 1997-02-20 | 1999-12-07 | Altera Corporation | Logic region resources for programmable logic devices |
US5874834A (en) * | 1997-03-04 | 1999-02-23 | Xilinx, Inc. | Field programmable gate array with distributed gate-array functionality |
US6014038A (en) * | 1997-03-21 | 2000-01-11 | Lightspeed Semiconductor Corporation | Function block architecture for gate array |
US5958026A (en) * | 1997-04-11 | 1999-09-28 | Xilinx, Inc. | Input/output buffer supporting multiple I/O standards |
US6242767B1 (en) * | 1997-11-10 | 2001-06-05 | Lightspeed Semiconductor Corp. | Asic routing architecture |
US6242905B1 (en) * | 1998-04-23 | 2001-06-05 | Siemens Aktiengesellschaft | Method for identifying the direction of rotation of a wheel using hall probes |
US6236229B1 (en) * | 1999-05-13 | 2001-05-22 | Easic Corporation | Integrated circuits which employ look up tables to provide highly efficient logic cells and logic functionalities |
WO2001025976A2 (en) | 1999-10-07 | 2001-04-12 | Lightspeed Semiconductor Corporation | Function block architecture for gate array |
US6756811B2 (en) * | 2000-03-10 | 2004-06-29 | Easic Corporation | Customizable and programmable cell array |
US6331790B1 (en) * | 2000-03-10 | 2001-12-18 | Easic Corporation | Customizable and programmable cell array |
US6395995B1 (en) * | 2000-03-15 | 2002-05-28 | Intel Corporation | Apparatus for coupling integrated circuit packages to bonding pads having vias |
JP3621354B2 (ja) * | 2001-04-04 | 2005-02-16 | Necエレクトロニクス株式会社 | 半導体集積回路の配線方法及び構造 |
US20030025132A1 (en) * | 2001-07-24 | 2003-02-06 | Tobey John D. | Inputs and outputs for embedded field programmable gate array cores in application specific integrated circuits |
DE10160450A1 (de) * | 2001-12-08 | 2003-06-18 | Philips Intellectual Property | Anordnung zum Detektieren der Bewegung eines Encoders |
US6885043B2 (en) * | 2002-01-18 | 2005-04-26 | Lightspeed Semiconductor Corporation | ASIC routing architecture |
US6747478B2 (en) * | 2002-07-08 | 2004-06-08 | Viciciv | Field programmable gate array with convertibility to application specific integrated circuit |
US7030651B2 (en) * | 2003-12-04 | 2006-04-18 | Viciciv Technology | Programmable structured arrays |
-
2004
- 2004-03-24 DE DE102004014472A patent/DE102004014472B4/de not_active Expired - Fee Related
- 2004-03-24 DE DE102004063926.4A patent/DE102004063926B4/de not_active Expired - Fee Related
-
2005
- 2005-03-24 US US11/088,506 patent/US7755110B2/en active Active
- 2005-03-24 CN CNB200510059201XA patent/CN100411139C/zh not_active Expired - Fee Related
-
2010
- 2010-05-14 US US12/780,772 patent/US20100308863A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5172330A (en) * | 1989-02-08 | 1992-12-15 | Kabushiki Kaisha Toshiba | Clock buffers arranged in a peripheral region of the logic circuit area |
US5808479A (en) * | 1994-01-27 | 1998-09-15 | Dyna Logic Corporation | High speed programmable logic architecture |
US5717346A (en) * | 1995-06-02 | 1998-02-10 | International Business Machines Corporation | Low skew multiplexer network and programmable array clock/reset application thereof |
US6172547B1 (en) * | 1996-03-05 | 2001-01-09 | Yamaha Corporation | Semiconductor integrated circuit capable of driving large loads within its internal core area |
WO1998055918A1 (en) * | 1997-06-04 | 1998-12-10 | Dynachip Corporation | Fpga with conductors segmented by active repeaters |
US6613611B1 (en) * | 2000-12-22 | 2003-09-02 | Lightspeed Semiconductor Corporation | ASIC routing architecture with variable number of custom masks |
Also Published As
Publication number | Publication date |
---|---|
US7755110B2 (en) | 2010-07-13 |
CN1674254A (zh) | 2005-09-28 |
US20100308863A1 (en) | 2010-12-09 |
DE102004014472A1 (de) | 2005-10-20 |
CN100411139C (zh) | 2008-08-13 |
DE102004014472B4 (de) | 2012-05-03 |
DE102004063926A1 (de) | 2005-12-29 |
US20050212562A1 (en) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004063926B4 (de) | Konfigurierbare Treiberzelle eines logischen Zellenfeldes | |
DE69431732T2 (de) | Architektur und Verbindungsschema für programmierbare logische Schaltungen | |
DE3630835C2 (de) | Integrierte Halbleiterkreisanordnungen und Systeme | |
EP0051693B1 (de) | Elektrisch umschaltbarer Festwertspeicher | |
DE69132984T2 (de) | Programmierbare Verbindungsarchitektur | |
DE69525210T2 (de) | Programmierbare logikvorrichtung mit regionaler und universeller signalweglenkung | |
DE69528393T2 (de) | Programmierbarer Logikbaustein für ein anwenderprogrammierbares Gate-Array | |
DE69028395T2 (de) | Konfigurierbare zellenanordnung | |
EP0202456B1 (de) | In integrierter Technik hergestellter Logik-Array-Baustein | |
DE69426546T2 (de) | Konfigurierbares logisches Feld | |
DE69924486T2 (de) | Spezielle schnittstellenarchitektur für eine hybride schaltung | |
DE69802927T2 (de) | Redundanzschaltung für programmierbare logikanordnung mit verschachtelten eingangsschaltkreisen | |
DE69128888T2 (de) | Programmierbares logisches feld | |
DE2434704C2 (de) | Programmierbare Verknüpfungsmatrix | |
DE69730254T2 (de) | FPGA mit Nachschlagtabellen | |
DE2826847C2 (de) | Hochintegrierte Halbleiterschaltungsanordnung | |
DE2556274C2 (de) | Programmierbare logische Schaltung | |
DE69716623T2 (de) | Fpga-architektur mit ram-blöcken mit programmierbarer wortlänge und -breite und zugeordneten adress- und datenleitungen | |
DE4330778A1 (de) | Speicherzellenschaltung | |
DE19639247A1 (de) | Schaltungsanordnung | |
DE1766488A1 (de) | Schaltungsbaustein und Schaltungsgruppe fuer LSI-Schaltungen | |
DE60118490T2 (de) | Logisches Allzweckmodul und Zelle mit einem solchen Modul | |
DE102008020452B4 (de) | Halbleiterschaltung mit einer Matching-Struktur und Verfahren zur Erzeugung eines Layouts einer Halbleiterschaltung mit einer Matching-Struktur | |
DE69124972T2 (de) | Gate-Array mit eingebauter Programmierungsschaltung | |
DE3927143C2 (de) | Gate-Array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AC | Divided out of |
Ref document number: 102004014472 Country of ref document: DE Kind code of ref document: P |
|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R082 | Change of representative | ||
R020 | Patent grant now final | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |