DE2422121B2 - Schaltungsanordnung zur multiplexen Datenübertragung - Google Patents

Description

π F F ϊ HKAr ri»„ ηκ»Η^_η,,η_ηΛ,ηοΐ ί^Γ Verarbeitung mit einzelnen Nachnchtenblocken E₁, E E) über den Übertragungskanal [CC), * _{Zentrale fordert die Muki lexein}.

d) Reiter Speicner (230, SRI, M_?) auf der _richtu^_{g in vorgegebene}„ Zeitintervallen zum Senden Sf^t ηΓ^_Ρ ^{Ρ Ög emer VOrße}" «Α Dta Multeplexeinrichtung ihrerseits sammelt die

e) Site Dec= (240, O₂, C) zur ein- £^£?S£^^

T T <™Z™Z ^der 8^esamten vorliegenden Nachrichten an

i di Ad

ZZ 8 g

3?Α?ώί£ SeS 35 die Zentrale. Dazu werden zumeist die Adressen der Speichers (230, SR2, M_B); ursprünglichen Endstellen vorangeschickt. Solch e.n

f) empfangsseitiger Verteiler (UND-Glieder ^Vc^fⁿ. ™?W™ Zeitmulüplexierung eine 221, 222; aZ Ar, D_B) zur Durchschaltung «^ri'^ße Speicherkapazität.

empfangener³Daten nach Maßgabe der je! .. ^B« anderen bekannten MulUplexverfahren werden weils im zweiten Speicher (230, SÄ 2, M_B) ⁴° J^{e Da}*^{en in} Rahmen unterteilt multiplexiert. Daten, enthaltenen Informationen entweder auf dem .^{die z}" ^B" ^{von der} '**«"??. ^ausS^eheD·. werden in Zeit-Wege über den zweiten Speicher (SÄ 2, M_B) ?^nstfⁿ vorgegebener Lange gruppiert. Dabei worin den adressierten Empfänger 201, 202 ^de" ^frf,^ie Zeitfenster fur jede einzelne vorgesehene Γ,, T₄; A₁, A₂, Ä„) oder direkt vom über- Endstelle vorbehalten. Jedes Zeitfenster ist somU einer tragungskänal (CC) in den adressierten Emp- ⁴⁵ bestimmten EndsteHe zugeordnet Wenn ein solches fänger (201, 202; T₃, T.; R₁, R₂, R_n). *™^S{OF ⁱⁿ. ^dl? Multiplexeinrichtung einlauft, setzt

^{e v 3 4 v 2 n>} diese bereitstehende Zeichen dann em. Umgekehrt

2. Schaltungsanordnung nach Anspruch 1, da- werden in den Endstellen Rahmen zusammengestellt, durch gekennzeichnet, daß die Kapazität des bevor sie zur Zentrale übertragen werden. Dabei lauereten und zweiten Speichers (130, 230; SÄ1, 5° fen die von den einzelnen Endstellen ausgehenden SR 2; M_A, M₈) so ausgelegt ist, daß darin min- Zeichen in den zugeordneten Zeitfenstern ein. Bei destens ebenso viele verschiedene Adreßdatenkon- einem solchen Verfahren ist keine Adressierung erfigurationen (00, 01, 10, 11) speicherbar sind wie forderlich, da jedes einzelne Zeitfenster jeweils einer Sender (101, 102; T₁, T₂; E₁, E₂, E_n) vorgesehen bestimmten Endstelle zugeordnet bekannt ist. Da ansind. 55 dererseits nicht alle Endstellen dauernd Daten zu

3. Schahungsanordnung nach einem der vor- übertragen oder zu empfangen haben, bleiben mehr genannten Ansprüche, dadurch gekennzeichnet, oder weniger Zeitfenster jeweils unbenutzt. Dabei daß mehrere Adreßdatenkonfigurationen (00, 01, kann bei geringem Verkehr der Füllungsgrad der 10) ein und demselben Sender (101, T₁, E₁) und übertragenen Rahmen bis auf 20% absinken. Damit dem damit verkehrenden Empfänger (201, T₃, R_x) 6o wird der Wirkungsgrad eines Übertragungskanals sehr zuordenbar sind, wenn mehr Adreßdatenkonfigu- beschnitten.

rationen (00, 01, 10, 11) als Verbindungen zwi- Ein weiteres bekanntes Zeitmultiplexverfahren verschen Sendern (101, 102; T₁, T₂; E₁, E₂, E_n) und wendet eine dynamische Zuordnung der einzelnen Empfängern (201, 202; T₃, T₄; A₁, R₂, R_n) vor- Zeitfenster. Dabei kann jedes Zeitfenster jeder Endgesehen sind. 65 stelle zugeordnet werden, solange es frei ist. Die Ge-

4. Schaltungsanordnung nach einem der vor- samtzahl von erforderlichen Zeitfenstern ist dann gegenannten Ansprüche, dadurch gekennzeichnet, ringer als die Gesamtzahl der Endstellen. Jede Enddaß die ersten und zweiten Speicher (130, 230; stelle, die ein Zeitfenster benötigt, setzt zuerst ihre

3 4

Adresse ein, um damit zu kennzeichnen, daß dieses cherinhalt ab. Zum Zeitpunkt r+1 kommen die über Fenster nicht mehr für andere Endstellen verfügbar den Übertragungskanal zu übermitttelnden Daten [st. Dann schickt sie Datenzeichen nach und zum vom Sender E entsprechend der Adresse A_{1 + 1}. Die Schluß gegebenenfalls nochmals ihre Acresse. Damit abgerufenen Daten werden wiederum im Speicher M_A ist nun bereits eine dichtere Packung der Informa- 5 eingeladen und so fort. — Auf der Empfangsseite werdGJica möglich. den die über den Übertragungskanal zu einem Zeit-Es kann zusammenfassend festgestellt werden, daß punkt t+A, wobei Δ die Verzögerung des Kanals bei den vorerwähnten Multiplexverfahren die Über- darstellt, zum Empfänger R entsprechend der tragungskapazität in Bits pro Sekunde ausgedrückt Adresse B₁^ weiterübertragen, und zwar entspresehr stark eingeschränkt wird durch das Vorhanden- io chend dem Inhalt des Speichers M_B zum Zeitpunkt sein von Adreß- oder Synchronisierzeichen, die zu- t + d. Dazu dient wiederum ein Verteiler, der Versätzlich zu den Daten übermittelt werden müssen. teiler D_B. Die Daten gelangen jeweils in den Speicher Die Aufgabe der vorliegenden Erfindung ist die M_B und verändern den bis dahin darin enthaltenen Schaffung einer Zeitmultiplexanordnung, mit der der Inhalt. Zum Zeitpunkt r-KH-1 werden die über den Nachrichtenkanal gegenüber den vorerwähnten Ver- 15 Kanal empfangenen Daten zu dem Empfänger R mit fahren optimaler ausgenutzt wird, d. h. eine beson- der Adresse B_{1 + Λ τ x} weiterübermittelt. Die einlaufendere Übertragung von Adreßzeichen neben den Da- den Daten gelangen dabei jeweils immer in den Speitenzeichen vermieden wird und eine Übermittlung eher M₁₃. Die Schaltkreise C_A und C₈ arbeiten als von speziellen Synchronisierzeichen nicht erforder- Decoder für die Sender- und Empfängeradressen.
lieh ist. 20 Es ist darauf hinzuweisen, daß nicht jeder Adresse Die Lösung dieser Aufgabe ist durch den Patent- eine andere Konfiguration im Speicher M_A und M_B anspruch 1 gekennzeichnet. Vorteilhafte Ausgestal- entsprechen muß und daß, wenn die Zahl der Kontungen sind in den Unteransprüchen beschrieben. figurationen in den Speichern M_A und M_B größer Ausführungsbeispiele der Erfindung sind in den ist als die Zahl der vorgesehenen Sender und Emp-Zeichnungen dargestellt und werden nachstehend 25 fänger, eine Taballe oder ein vorgegebener A'.gonäher erläutert. Es zeigt rithmus zur Zuordnung mehrerer oder verschiedener Fig.l das Blockschaltbild einer Zeitmultiplex- Konfigurationen zu den einzelnen Sendern und Empanordnung nach der vorliegenden Erfindung, fängern verwendet werden kann.
Fig.2A Einzelheiten des Senderteils gemäß Fig.l, Die Sender und Empfänger müssen jeweils am Fig. 2B Einzelheiten des Empfängerteils gemäß 30 Ende einer Durchschnittszeit, die vom jeweiligen Fig.l, Anwendungsfall abhängt, adressiert sein. Die über Fig. 2C Einzelheiten des in Frage kommenden den Ubertragungskanal zu übermittelnden Infonna-Übertragungskanals, tionen sollen im betrachteten Falle auf jeden Fall Da-Fig. 3 A ein Zeitschaubild der Sendefunktionen, tenelemenle sein. Dabei ist nach der vorliegenden Er-Fig-3B ein Zeitschaubild der Empfangsfunk- 35 findung weder die Übermittlung von Adreßdaten tionen und noch die Bildung von Rahmen mit Synchronisierzei-F i g. 4 ein weiteres Ausführungsbeispiel. chen erforderlich.

Die Datenübertragungsanlage gemäß Fig.l er- Die Fig. 2A, 2B und 2C zeigen in Einzelheiten

möglicht die Datenübertragung von Sendern E₁ bis E_n die Teile der Datenübertragungsanlage gemäß Fi g. 1.

am Orte A mit vorgegebener oder wechselnder Folge- 40 In Fig. 2Λ ist der Sendeteil der Anlage mit den

geschwindigkeit an Empfänger R₁ bis R_n am Orte B Sendern E in Form zweier Schieberegister 101 und

über einen herkömmlichen Übertragungskanal CC. 102 dargestellt. Der Verteiler D_A gemäß F i g. 1 be-

Es handelt sich dabei um Daten dm herkömmlichen steht aus UND-Gliedern 121 und 122.
Sinne. Es kann sich z. B. um digitale Daten des bi- Der Speicher M_A wird durch ein Schieberegister nären Typus oder um digitale Daten des ternären 45 130 gebildet, das beim vorliegenden Beispiel aus den Typus handeln oder um digitale Daten, die aus einer beiden Zellen 131 und 132 besteht, die 2² = 4 verVielzahl von Elementen des binären Typus zusam- schiedene Wertkonfigurationen wiedergeben können, meneesetzt sind. Die Decodierkreise C_A gemäß Fig. 1 werden durch

Die betrachtete Anlage verwendet am Orte A den Block 140 gebildet.

einen SpeicherM_A und am Orte B einen SpeicherM_n. 50 In Fig. 2B ist der Verteiler D_B gemäß Fig. 1

Die Aufgabe dieser beiden Speicher ist die Zwischen- durch die UND-Glieder 221 und 222 gegeben. Der

speicherung einer vorgegebenen Zahl von Daten- Speicher M_B besteht aus einem Schieberegister 230

elementen für die angeschlossenen Sender und Emp- und umfaßt beim vorliegenden Beispiel zwei Zellen

fänger. 231 und 232, die wiederum 2² = 4 verschiedene

Des'weiteren verwendet die Anlage Schaltkreise C₁ 55 Wertkonfigurationen aufnehmen können. Die Deco-

zur Gewährleistung einer eindeutigen Zuordnung des dierkreise C_B gemäß F i g. 1 sind durch den Block

Inhalts des Speichers M_A zu den Adressen der ein- 240 gegeben.

zelnen Sender E und Schaltkreise C_B zur Gewährlei- Die Fig. 2C zeigt den Übertragungskanal dei stung ebenfalls einer eindeutigen Zuordnung zwischen Anlage. Er ist gegeben durch einen Modulator 301 dem Inhalt des Speichers M_B und den Adressen der 60 eine Telephonleitung 302 und einen Demodulatoi

einzelnen Empfänger R. 303.

Auf der Sendeseite werden mittels eines Vertei- Nun werden die Funktionen der Datenubertra· lers D_A die zum Zeitpunkt t über den Kanal zu über- gungsanlage unter Bezugnahme auf die F i g. 2 A bii

mittelnden Daten einem der Sender E entnommen, 2C an Hand der Fig. 3 A und 3B beschrieben, wöbe

und zwar entsprechend der Adresse A₁, die dem In- 65 die letztgenannten beiden Zeitschaubilder fur der

halt des Speichers M₄ zum Zeitpunkt / entspricht. Sende- und Empfangsteil darstellen, in denen di< Diese Daten werden in den Speicher M_A eingeladen Sicnalzustände der einzelnen Elemente der Anlag« und ändern somit den bisher darin enthaltenen Spei- zu aufeinanderfolgenden Bitzeiten / gezeigt sind.

Zur Erleichterung des Verhältnisses soll angenommen weiden, daß zur Bitzeit < — 1 der Dateninhalt auf der Sendeseite den Werten entspricht, die in den Schieberegistern 101 und 102, im Speicher 130 und im Verriegelungsglied 152 gemäß Fig. 2A angegeben sind.

Zusätzlich wird angenommen, daß die Decodierkreisel40 gemäß Fig. 2A und 240 gemäß Fig. 2B so wirken, daß die Register 101 und 201 bei den Konfigurationen 00, 10 und 01 in den Speichern 130 und 230 aktiviert werden und die Register 102 und 202 bei der Konfiguration 11 in den beiden Speichern 130 und 230. Diese Annahme gilt für den Fall von zwei Sendern, deren einer eine dreimal so große Arbeitsgeschwindigkeit hat wie der andere; der erste wird also dreimal so viel senden wie der zweite. Ebenso muß der eine Empfänger dreimal so viel empfangen wie der andere.

Zur Zeit t — 1 gibt der Modulator 301 einen Taktimpuls über die Leitung 312 mit dem Übertragungstakt der Übertragungsleitung ab. Die Übertragungsfrequenz soll z. B. 1200 Bd sein. Das heißt, das Taktsignal ist ein Rechtecksignal mit dieser Frequenz.

Jede Vorderflanke des über die Leitung 312 empfangenen Taktsignals erreicht das Verriegelungsglied 152 und veranlaßt die Aussendung des darin enthaltenen Bits, im Beispiel des Bits 0, über die Leitung 311 und die Weiterschiebung des Inhalts des Schieberegisters 130.

Mit Hilfe eines Verzögerungskreises 150 wird das Taktsignal um t/2, d. h. eine halbe Bitzeit, verzögert. Die so verzögerten Taktimpulse werden als Verschiebeimpulse den Schieberegistern 101 bzw. 102 zugeführt. Die Verschiebung der Register 101 und 102 erfolgt über UND-Glieder 111 und 112, deren jeweils erster Eingang mit dem verzögerten Taktsignal und deren andere Eingänge mit den Ausgangssignalen der Decodierkreise 140 gespeist werden. Die Decodierkreise 140 sollen angenommen aus einem UND-Glied 142 und einem Inverter 141 bestehen. Das UND-Glied 142 gibt ein Signal 1 ab, wenn der Inhalt des Schieberegisters 130 11 ist, und ein Signal 0, wenn diese Bedingung nicht gegeben ist. Der Inverter 141 gibt somit ein Signal 1 ab, wenn der Inhalt des Schieberegisters 130, 00, 01 oder 10 ist, und ein Signal 0, wenn der Inhalt des Schieberegisters 130 11 ist.

Entsprechend dem in Fig. 2A angegebenen Fall gibt das UND-Glied 142 ein Signal 0 ab, das, durch den Inverter 141 invertiert, das UND-Glied 111 öffnet und das Schieberegister 101 mit den verzögerten Taktimpulsen weiterschieben läßt.

Gleichzeitig wird das UND-Glied 121 geöffnet, welches das Bit aus der vordersten Zelle des Schieberegisters 101, nämlich ein Bit 1, zum Eingang des Verriegelungsgliedes 151 gelangen läßt. Dort wird es mittels der abermals verzögerten (Verzögerungsglied 153), bereits vorverzögerten Taktsignals aufgenommen.

Dieses Bit 1 wird dann dem Verriegelungsglied 152 angeboten, welches es bei der Vorderflanke des nächsten Taktimpulses aufnimmt. Des weiteren wird dieses Bit 1 auch dem Eingang des Schieberegisters 130 zugeführt, welches es ebenfalls mit der vorderen Flanke des Taktimpulses aufnimmt. Mit jeder Vorderflanke des Taktsignals wird ein von einem der Register 101 oder 102 gekommener Bitwert über die Leitung übertragen, wobei die Leitung im jeweiligen Signalzustand bis mindestens zur Vorderflanke de: nächstfolgenden Taktimpulses verbleibt. Dies ist in Zeitschaubild gemäß F i g. 3 A dargestellt.

Der Demodulator 303 gemäß Fig. 2C gibt eir Taktsignal über die Leitung 322, und zwar ebenfalh mit der Frequenz der Übertragungsleitung. Diese; Taktsignal wird mit Hilfe des Verzögerungskreise! 250 gemäß Fig. 2B erstmalig um t/2 verzögert. Dit so verzögerten Impulse werden zur Eintastung dei ίο Daten auf der Ausgangsleitung 32t vom Demodulator verwendet. Die Daten werden dann im Verriegelungsglied 252 jeweils eine Bitzeit lang gehalten.

Das Taktsignal wird ein zweites Mal um t/2 durch den Verzögerungskreis 251 verzögert. 251 gibt die Schiebeimpulse für das Schieberegister 230 ab. Parallel dazu bewirkt ein Verzögerungskreis 253 eine andere Verzögerung um einen Teil einer Bitzeit zui Steuerung der Verschiebeoperationen in den Schieberegistern 201 bzw. 202. Die übrigen Funktionen entsprechen den Funktionen auf der Sendeseite. Sie sind für die Empfangsseite in Fig. 3B zeitlich dargestellt.

F i g. 4 zeigt ein anderes Ausführungsbeispiel dei Erfindung. Zwei Endstellen, die durch zwei Pufferregister T₁ und T₂ dargestellt sind, übertragen mil Folgegeschwindigkeiten von 3600 und 1200 Baud. Sie sollen mit den Pufferregistern T₃ und J₄ einei zentralen Verarbeitungseinheit UC verbunden werden.

Ein Schieberegister SR1 ist auf der Endstellenseite und ein Schieberegister SR 2 auf der Zentralenseite vorgesehen. Die beiden Schieberegister enthalten je drei Zellen. Bits, die die rechte Zelle im SR1 verlassen, werden zur linken Zelle im SR2 übertragen. Nun soll angenommen werden, daß in je zwei dieser Bitzellen, nämlich in b, c und e, f, entsprechend einer noch zu gebenden Datentabelle die Adressen eines Senders und eines Empfängers enthalten sind und daß in den dritten Bitzellen, nämlich in α und d, Bits enthalten sind, die vom Sender übermittelt bzw. vom Empfänger empfangen werden sollen, deren Adressen durch die Bitzellen b, c und e, / bestimmt werden.

Angenommen, auf der Sendeseite seien entsprechend der Tabelle die Konfigurationen 00, 01, 10 für die Endstelle mit T₁ und die Konfiguration 11 für die mit T₂ gegeben. Immer dann, wenn eine Konfiguration 00, 01, 10 durch den Decoder D₁ erkannt wird, wird ein Impuls (z. B. ein Taktimpuls vom Modem, das nicht gezeigt ist) das letzte Bit aus dem Register T₁ in die Zelle ganz links des Registers SR1 über ein UND-Glied A₁ laden; immer dann, wenn eine Konfiguration 11 im Decoder D₁ erkannt wird, bewirkt ein Taktimpuls das Laden des letzten Bits des Registers T₂ in die Zelle ganz links des Schieberegisters SR1 über ein UND-Glied A_r

Des weiteren soll angenommen werden, daß auf der Zentralenseite entsprechend der Datentabelle die Konfiguration 00, 01, 10 dem Pufferregister T₃ der Zentrale UC und die Konfiguration 11 dem Pufferregister T_t der Zentrale UC entsprechen. Immer dann, wenn eine Konfiguration 00, 01, 10 durch den Decoder D₂ erkannt wird, wird ein Impuls (ein Taktimpuls von einem ebenfalls nicht dargestellten Modem) das Bit aus der Zelle d ganz links des Registers SRI in das Pufferregister T₃ über ein Torglied A _s laden, und immer dann, wenn eine Konfiguration erkannt wird, ein solcher Impuls das Bit aus der

Zelle d des Schieberegisters SR 2 in das Pufferregister T₄ über das UND-Glied /I₄ laden.

Als Beispiel soll angenommen werden, daß die Pufferregister T₁ und T₂ die folgenden Bits enthalten:

T₁ = 110001110010101110011010001
T₂= 0100100 llOlOOlllOOOiOiOi

Der Bitfluß in den Schieberegistern SR1 und SR 2 ist wie folgt: Angenommen, zu Beginn sei der Inhalt der beiden rechten Zellen von SRI 00. Bei dieser Konfiguration gibt der Decoder D₁ einen Taktimpuls über das UND-Glied A₁ und das letzte Bit aus dem Register T₁, ein Bit 1, wird in die Zelle ganz links in SRI geladen. Dann wird der Inhalt von 5Rl nach rechts verschoben und das Bit in der Zelle ganz rechts, ein Bit 0, über die Übertragungsleitung übermittelt. Der Inhalt in der mittelsten und rechten Zelle von SR1 sind jetzt 10. Bei dieser Konfiguration sendet der Decoder D₁ einen Taktimpuls über das UND-Glied A _x und das letzte Bit des Registers T₁, eine 0, wird in die Zelle ganz links vom SR1 geladen, usw. In SR 2 laufen symmetrische Funktionen ab. Das Bit in der Zelle ganz links im SR 2 gelangt in das Register entsprechend der Adresse, die jeweils in den beiden rechten Zellen von SR 2 steht. — Der entsprechende Datenfluß ist in der nachstehenden Tabelle dargestellt:

5Kl

XXX 100 010 001 000 100 OiO 101 110 111 011 001 000 100 HO 111 011

SK

XXX XXX

OXX

oox

100 010 001 000 100 010 101 110 111 011 001 000 100

SKI

SR

101	HO
010	111
101	011
010	101
101	010
010	101
001	010
100	101
110	010
111	001
011	100
101	110
010	111
001	011
000	101
100	010
110	001
011	000
usf.

Aus dieser Tabelle wird klar, daß T₁ ungefähr dreimal so viel Bits überträgt wie T₂. Dies entsprechend der vorgenannten Adreßannahme bei gleicher Häufigkeit der Bits 0 und

Während die Adreßkonfigurationen im vorgenann ten Beispiel einem Punkt-zu-Punkt-Betrieb cntspre chen, ist ein ähnlicher Betrieb auch mit Gemein Schaftsleitungen oder Schleifenleitungen möglich.

Hierzu 6 Blatt Zeichnungen

Claims (1)

1 2 57? 1, SRI; MA, MB) als Schieberegister ausgebi] Patentansprüche: det sind·

1. Schaltungsanordnung zur multiplexer Daten- .

übertragung zwischen einer Vielzahl von Daten- 5 Die Erfindung betrifft eine Schaltungsanordnun;

sendera und einer Vielzahl von Empfängern über zur multiplexen Datenübertragung entsprechend den

einen gemeinsamen Übertragungskanal, ge- Oberbegriff des Patentanspruchs 1 Damit ist ein Zeit

kennzeichnet durch die Kombination der multiplexverfahren durchführbar, bei dem die über

folgenden Merkmale· tragenen Daten die Adreßinformationen mitenihalten

λ c ^ c-u λ·™ cdi χα ^ t α ^{lo Die} Verbesserungen auf dem Gebiete der Fern

a) Erster Speicher (130, SRI, M_A) auf der _{übertrafiunfi in den} jüngsten Jahren haben die Schaf Sendeseite zur Speicherung einer vorgegebe- von immer komplexeren Datenübertragungs

« ^TTf^;- /^n ο ^ · netzen nach sich gezogen. In solchen Systemen wer

b) erste Decodierkreise (140, D₁, C_A) zur ein- _{den Daten zwischen einer} Vielzahl von Endsteller deutjgen Adressierung der vorgesehenen Da- _und ^ _Zentra,_{e ausgetauschtj wobe}i die zu übertensender (101, 102; T T₂-E₁, E₂, E_n) mit- _brückenden Entfernungen zu den einzelnen Endstelle^ des jeweiligen Inhalte des ersten Spei- _{[ea tei]weise recht groß sind- Eine jeder} einzelner

ciers ciJü, i/< l, M_A); Endstelle vorbehaltene Leitung zur Zentrale würde

c) sendeseitiger Verteiler (UND-GLeder 121, _{ßen Aufwand fabiea und dne solche} 122; A₁, A; D₄) zur Durchschaltung von _{ao cl}|_{tiv unwir}tschaftlich machen.

Daten aus den Datensendern (101 102; T _Um ⁶ _{diesem Nachtei}i abzuhelfen, wurden Zwischen-

&\ ¹VTf ^£»)^zum _o ^ersten Speicher (130, vorgesehen, die die von einer Vielzahl von

f£t/ ÄhT™ #ϊ⁶ m\ ^JT,^{S im} Endstellen^geinlaufenden Daten konzentrieren und

ersten Speicher (130, SR1, M_A) enthaltenen _{übef eine eiflzi} ObertraRunesIeitunR zur

nformationen und zur gleichzeitigen Über- , weiterübertragen Dieses Prinzip wird auch

tragung der Daten entweder aus dem ersten ^s t :i