DE2422121A1

DE2422121A1 - Schaltungsanordnung zur multiplexen datenuebertragung

Info

Publication number: DE2422121A1
Application number: DE2422121A
Authority: DE
Inventors: Paul Callens
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1973-09-28
Filing date: 1974-05-08
Publication date: 1975-04-30
Also published as: US3912872A; GB1473523A; JPS5062304A; NL7412743A; SE7411497L; SE404117B; JPS5421681B2; IT1022106B; DE2422121B2; CH573690A5; FR2246211A5; BE819241A; ES430454A1; CA1033084A

Description

Aktenzeichen der Anmelderin: FR 973 004

Schaltungsanordnung zur multiplexen Datenübertragung-

Die Erfindung betrifft eine Schaltungsanordnung zur multiplexen Datenübertragung entsprechend dem Oberbegriff des Patentanspruchs 1. Damit ist ein Zeitmultiplexverfahren durchführbar, bei dem die übertragenen Daten die Adreßinformationen mitenthalten.

Die Verbesserungen auf dem Gebiete der Fernübertragung in den jüngsten Jahren haben die Schaffung von immer komplexeren Datenübertragungsnetzen nach sich gezogen. In solchen Systemen werden Daten zwischen einer Vielzahl von Endstellen und einer Zentrale ausgetauscht, wobei die zu überbrückenden Entfernungen zu den einzelnen Endstellen teilweise recht groß sind. Eine jeder einzelnen Endstelle vorbehaltene Leitung zur Zentrale würde zu einem großen Aufwand führen und eine solche Lösung relativ unwirtschaftlich machen.

Um diesem Nachteil abzuhelfen, wurden Zwischengeräte vorgesehen, die die von einer Vielzahl von Endstellen einlaufenden Daten konzentrieren und diese dann über eine einzige übertragungsleitung zur Zentrale weiterübertragen. Dieses Prinzip wird auch als Multiplexierung bezeichnet.

Bei herkömmlichen Multiplexverfahren wird die Verarbeitung mit

50 9 818/0691

einzelnen Nachrichtenblöcken durchgeführt. Die Zentrale pollt die Multiplexeinrichtung in vorgegebenen Zeitintervallen. Die Multiplexeinrichtung ihrerseits sammelt die von den Endstellen kommenden Nachrichten und antwortet, wenn Nachrichten anstehen, durch Übertragung der gesamten vorliegenden Nachrichten an die Zentrale. Dazu werden zumeist die Adressen der ursprünglichen Endstellen vorangeschickt. Solch ein Verfahren benötigt zur Zeitmultiplexierung eine große Speicherkapazität.

Bei anderen bekannten Multiplexverfahren werden die Daten in Rahmen unterteilt multiplexiert. Daten, die z.B. von der Zentrale ausgehen, werden in Zeitfenstern vorgegebener Länge gruppiert. Dabei werden freie Zeitfenster für jede einzelne vorgesehene Endstelle vorbehalten. Jedes Zeitfenster ist somit einer bestimmten Endstelle zugeordnet. Wenn ein solches Fenster in die Multiplexeinrichtung einläuft, ifirrl,. setzt diese bereitstehende Zeichen darin ein. Umgekehrt werden in den Endstellen Rahmen zusammengestellt, bevor sie zur Zentrale übertragen werden. Dabei laufen die von den einzelnen Endstellen ausgehenden Zeichen in den zugeordneten Zeitfenstern ein. Bei einem solchen Verfahren ist keine Adressierung erforderlich, da jedes einzelne Zeitfenster jeweils einer bestimmten Endstelle zugeordnet bekannt ist. Da andererseits nicht alle Endstellen dauernd Daten zu übertragen oder zu empfangen haben, bleiben mehr oder weniger Zeitfenster jeweils unbenutzt. Dabei kann bei geringem Verkehr der Füllungsgrad der übertragenen Rahmen bis auf 20 % absinken. Damit wird der Wirkungsgrad eines Übertragungskanals sehr beschnitten.

Ein weiteres bekanntes Zeitmultiplexverfahren verwendet eine dynamische Zuordnung der einzelnen Zeitfenster. Dabei kann jedes Zeitfenster jeder Endstelle zugeordnet werden, solange es frei ist. Die Gesamtzahl von erforderlichen Zeitfenstern ist dann geringer als die Gesamtzahl der Endstellen. Jede Endstelle, die ein Zeitfenster benötigt, setzt zuerst ihre Adresse ein, um damit zu kennzeichnen, daß dieses Fenster nicht mehr für andere Endstellen verfügbar ist. Dann schickt sie Datenzeichen nach

FR 973 004

509818/06 91 -

und zum Schluß gegebenenfalls nochmals ihre Adresse. Damit

ist nun bereits eine dichtere Packung der Informationen möglich.

Es kann zusammengefaßt werden, daß bei den vorerwähnten Multiplexverfahren die Übertragungskapazität in Bits pro Sekunde
ausgedrückt sehr stark eingeschränkt wird durch das Vorhandensein von Adreß- oder Synchronisierzeichen, die zusätzlich zu
den Daten übermittelt werden müssen.

Die Aufgabe der vorliegenden Erfindung ist die Schaffung einer Zeitmultiplexanordnung, mit der der Nachrichtenkanal gegenüber den vorerwähnten Verfahren optimaler ausgenutzt wird. Eine besondere übertragung von Adreßzeichen neben den Datenzeichen
soll vermieden werden. Die Übermittlung von speziellen Synchronisierzeichen soll ebenfalls nicht erforderlich sein.

Die Lösung dieser Aufgabe ist durch den Patentanspruch 1 gekennzeichnet. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen beschrieben.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden nachstehend näher erläutert.

Es zeigen:

Fig. 1 das Blockschaltbild einer Zeitmultiplexanordnung

nach der vorliegenden Erfindung;

Fig. 2A Einzelheiten des Senderteils gemäß Fig. 1;
Fig. 2B Einzelheiten des Empfängerteils gemäß Fig. 1;

Fig. 2C Einzelheiten des in Frage kommenden Übertragungskanals;

Fig. 3A ein Zeitschaubild der Sendefunktionen;

FR 973 004

509818/0691

-A-

Fig. 3B ein Zeitschaubild der Empfangsfunktionen

und

Fig. 4 ein weiteres Ausführungsbeispiel.

Die Datenübertragungsanlage gemäß Fig. 1 ermöglicht die Datenübertragung von Sendern E- bis E am Orte A mit vorgegebener oder wechselnder Folgegeschwindigkeit an Empfänger R₁ bis R am Orte B über einen herkömmlichen Übertragungskanal CC.

Es handelt sich dabei um Daten im herkömmlichen Sinne. Es kann sich z.B. um digitale Daten des binären Typus oder um digitale Daten des ternären Typus handeln oder um digitale Daten, die aus einer Vielzahl von Elementen des binären Typus zusammengesetzt sind.

Die betrachte Anlage verwendet am Orte A einen Speicher M und am Orte B einen Speicher M . Die Aufgabe dieser beiden Speicher

ist die Zwischenspeicherung jeweils einer vorgegebenen Zahl von Datenelementen für die angeschlossenen Sender und Empfänger.

Des weiteren verwendet die Anlage Schaltkreise C zur Gewährleistung einer eindeutigen Zuordnung des Inhalts des Speichers M zu den Adressen der einzelnen Sender E und Schaltkreise C_ß zur Gewährleistung ebenfalls einer eindeutigen Zuordnung zwischen dem Inhalt des Speichers M und den Adressen der einzelnen Empfänger R.

Auf der Sendeseite werden mittels eines Verteilers D, die zum Zeitpunkt t über den Kanal zu übermittelnden Daten einem der Sender E entnommen, und zwar entsprechend der Adresse A., die dem Inhalt des Speichers M_A zum Zeitpunkt t entspricht. Diese Daten werden in den Speicher M eingeladen und ändern somit den bisher darin enthaltenen Speicherinhalt ab. Zum Zeitpunkt t+1 kommen die über den Übertragungskanal zu übermittelnden Daten vom Sender E entsprechend der Adresse A .. Die abgerufenen Da-

FR 973 004

509818/0 691

ten werden wiederum im Speicher M eingeladen und so fort. - Auf der Empfangsseite werden die über den Übertragungskanal zu einem Zeitpunkt t+Δ, wobei Δ die Verzögerung des Kanals darstellt, zum Empfänger R entsprechend der Adresse B, . weiterübertragen, und zwar entsprechend dem Inhalt des Speichers M zum Zeitpunkt t+Δ. Dazu dient wiederum ein Verteiler, der Verteiler D_. Die Daten

gelangen jeweils in den Speicher M_ß und verändern den bis dahin darin enthaltenen Inhalt. Zum Zeitpunkt t+Δ+Ι werden die über den Kanal empfangenen Daten zu dem Empfänger R mit der Adresse ^B Δ+1 weiterübermittelt. Die einlaufenden Daten gelangen dabei jeweils immer in den Speicher M . Die Schaltkreise C und C arbeiten als Decoder für die Sender- und Empfängeradressen.

Es ist darauf hinzuweisen, daß nicht jeder Adresse eine andere Konfiguration im Speicher M und M entsprechen muß und daß, wenn die Zahl der Konfigurationen in den Speichern M_ und M größer ist als die Zahl der vorgesehenen Sender und Empfänger, eine Tabelle oder ein vorgegebener Algorithmus zur Zuordnung mehrerer oder verschiedener Konfigurationen zu den einzelnen Sendern und Empfängern verwendet werden kann.

Die Sender und Empfänger müssen jeweils am Ende einer Durchschnittszeit, die vom jeweiligen Anwendungsfall abhängt, adressiert sein. Andererseits kann gegebenenfalls auch die bekannte Scrambling-Technik verwendet werden. Die über den Übertragungskanal zu übermittelnden Informationen sollen im betrachteten Falle auf jeden Fall Datenelemente sein. Dabei ist nach der vorliegenden Erfindung weder die Übermittlung von Adreßdaten, noch die Bildung von Rahmen mit Synchronisierzeichen erforderlich.

Die Fign. 2A, 2B und 2C zeigen in Einzelheiten die Teile der Datenübertragungsanlage gemäß Fig. 1.

In Fig. 2A ist der Sendeteil der Anlage mit den Sendern E in Form zweier Schieberegister 101 und 102 dargestellt. Der Verteiler D₃. gemäß Fig. 1 besteht aus UND-Gliedern 121 und 122.

^FR973004 509818/0691

Der Speicher M wird durch ein Schieberegister 130 gebildet, das beim vorliegenden Beispiel aus den beiden Zellen 131 und

2
besteht, die 2=4 verschiedene Wertkonfigurationen wiedergeben können. Die Decodierkreise C_A gemäß Fig. 1 werden durch den Block 140 gebildet.

In Fig. 2B ist der Verteiler D_ß gemäß Fig. 1 durch die UND-Glieder 221 und 222 gegeben. Der Speicher M besteht aus einem Schieberegister 230 und umfaßt beim vorliegenden Beispiel zwei Zellen

231 und 232, die wiederum 2=4 verschiedene Wertkonfigurationen aufnehmen können. Die Decodierkreise C gemäß Fig. 1 sind

durch den Block 240 gegeben.

Die Fig. 2C zeigt den Übertragungskanal der Anlage. Er ist gegeben durch einen Modulator 301, eine Telephonleitung 302 und einen Demodulator 303.

Nun werden die Funktionen der Datenübertragungsanlage unter Bezugnahme auf die Fign. 2A bis C anhand der Fign. 3A und 3B beschrieben, wobei die letztgenannten beiden Zeitschaubilder für den Sende- und den Empfangsteil darstellen, in denen die Signalzustände der einzelnen Elemente der Anlage zu aufeinanderfolgenden Bitzeiten t gezeigt sind.

Zur Erleichterung des Verständnisses soll angenommen werden, daß zur Bitzeit t-1 der Dateninhalt auf der Sendeseite den Werten entspricht, die in den Schieberegistern 101 und 102, im Speicher 130 und im Verriegelungsglied 152 gemäß Fig. 2A angegeben sind.

Zusätzlich wird angenommen, daß die Decodierkreise 140 gemäß Fig. 2A und 240 gemäß Fig. 2B so wirken, daß die Register 101 und 201 bei den Konfigurationen 00, 10 und 01 in den Speichern 130 und 230 aktiviert werden und die Register 102 und 202 bei der Konfiguration 11 in den beiden Speichern 130 und 230. Diese Annahme gilt für den Fall von zwei Sendern,

™⁹⁷³⁰⁰⁴ 509818/0891

deren einer eine dreimal so große Arbeitsgeschwindigkeit hat wie der andere; der erste wird also dreimal so viel senden wie der zweite. Ebenso muß der eine Empfänger dreimal so viel empfangen wie der andere.

Zur Zeit t-1 gibt der Modulator 301 einen Taktimpuls über die Leitung 312 mit dem übertragungstakt der übertragungsleitung ab. Die übertragungsfrequenz soll z.B. 1200 Bd sein. D.h., das Taktsignal ist ein Rechtecksignal mit dieser Frequenz.

Jede Vorderflanke des über die Leitung 312 empfangenen Taktsignals erreicht das Verriegelungsglied 152 und veranlaßt die Aussendung des darin enthaltenen Bits, im Beispiel des Bits 0, über die Leitung 311 und die Weiterschiebung des Inhalts des Schieberegisters 130.

Mit Hilfe eines Verzögerungskreises 150 wird das Taktsignal um t/2, d.h. eine halbe Bitzeit, verzögert. Die so verzögerten Taktimpulse werden als Verschiebeimpulse den Schieberegistern

101 bzw. 102 zugeführt. Die Verschiebung der Register 101 und

102 erfolgt über UND-Glieder 111 und 112, deren jeweils erster Eingang mit dem verzögerten Taktsignal und deren andere Eingänge mit den AusgangsSignalen der Decodierkreise 140 gespeist werden. Die Decodierkreise 140 sollen angenommen aus einem UND-Glied 142 und einem Inverter 141 bestehen. Das UND-Glied 142 gibt ein Signal 1 ab, wenn der Inhalt des Schieberegisters 130 11 ist, und ein Signal 0, wenn diese Bedingung nicht gegeben ist. Der Inverter 141 gibt somit ein Signal 1 ab, wenn der Inhalt des Schieberegisters 130 00, 01 oder 10 ist, und ein Signal 0, wenn der Inhalt des Schieberegisters 130 11 ist.

Entsprechend dem in Fig. 2A angegebenen Fall gibt das UND-Glied 142 ein Signal 0 ab, das, durch den Inverter 141 invertiert, das UND-Glied 111 öffnet und das Schieberegister 101 mit den verzögerten Taktimpulsen weiterschieben läßt.

FR 973 004

509818/0691

Gleichzeitig wird das UND-Glied 121 geöffnet, welches das Bit aus der vordersten Zelle des Schieberegisters 101, nämlich ein Bit 1, zum Eingang des Verriegelungsgliedes 151 gelangen läßt. Dort wird es mittels des abermals verzögerten (Verzögerungsglied 153), bereits vorverzögerten Taktsignals aufgenommen.

Dieses Bit 1 wird dann dem Verriegelungsglied 152 angeboten, welches es bei der Vorderflanke des nächsten Taktimpulses aufnimmt. Des weiteren wird dieses Bit 1 auch dem Eingang des Schieberegisters 130 zugeführt, welches es ebenfalls mit der vorderen Flanke des Taktimpulses aufnimmt. Mit jeder Vorderflanke des Taktsignals wird ein von einem der Register 101 oder 102 gekommener Bitwert über die Leitung übertragen, wobei die Leitung im jeweiligen Signalzustand bis mindestens zur Vorderflanke des nächstfolgenden Taktimpulses verbleibt. Dies ist im Zeitschaubild gemäß Fig. 3A dargestellt.

Der Demodulator 303 gemäß Fig. 2C gibt ein Taktsignal über die Leitung 322, und zwar ebenfalls mit der Frequenz der übertragungsleitung. Dieses Taktsignal wird mit Hilfe des Verzögerungskreises 250 gemäß Fig. 2B erstmalig um t/2 verzögert. Die so verzögerten Impulse werden zur Eintastung der Daten auf der Ausgangsleitung 321 vom Demodulator verwendet. Die Daten werden dann im Verriegelungsglied 252 jeweils eine Bitzeit lang gehalten.

Das Taktsignal wird ein zweites Mal um t/2 durch den Verzögerungskreis 251 verzögert. 251 gibt die Schiebeimpulse für das Schieberegister 230 ab. Parallel dazu bewirkt ein Verzögerungskreis 253 eine andere Verzögerung um einen Teil einer Bitzeit zur Steuerung der Verschiebeoperationen in den Schieberegistern 201 bzw. 202. Die übrigen Funktionen entsprechen den Funktionen auf der Sendeseite. Sie sind für die Empfangsseite in Fig. 3B zeitlich dargestellt.

Fig. 4 zeigt ein anderes Ausführungsbeispiel der Erfindung. Zwei Endstellen, die durch zwei Pufferregister T. und T₂ dargestellt FR 973 004

509818/0691

sind, übertragen mit Folgegeschwindigkeiten von 3600 und 1200 Baud. Sie sollen mit den Pufferregistern T₃ und T. einer zentralen Verarbeitungseinheit UC verbunden werden.

Ein Schieberegister SR1 ist auf der Endstellenseite und ein Schieberegister SR2 auf der Zentralenseite vorgesehen. Die beiden Schieberegister enthalten je drei Zellen. Bits, die die rechte Zelle im SRI verlassen, werden zur linken Zelle im SR2 übertragen. Nun soll angenommen werden, daß in je zwei dieser Bitzellen, nämlich in b, c und e, f, entsprechend einer noch zu gebenden Datentabelle die Adressen eines Senders und eines Empfängers enthalten sind und daß in den dritten Bitzellen, nämlich in a und d, Bits enthalten sind, die vom Sender übermittelt bzw. vom Empfänger empfangen werden sollen, deren Adressen durch die Bitzellen b, c und e, f bestimmt werden.

Angenommen, auf der Sendeseite seien entsprechend der Tabelle die Konfigurationen 00, 01, 10 für die Endstelle mit T₁ und die Konfiguration 11 für die mit T gegeben. Immer dann, wenn eine Konfiguration 00, 01, 10 durch den Decoder D₁ erkannt wird, wird ein Impuls (z.B. ein Taktimpuls vom Modem, das nicht gezeigt ist) das letzte Bit aus dem Register T₁ in die Zelle ganz links des Registers SR1 über ein UND-Glied A₁ laden; immer dann, wenn eine Konfiguration 11 im Decoder D₁ erkannt wird, bewirkt ein Taktimpuls das Laden des letzten Bits des Registers T in die Zelle ganz links des Schieberegisters SR1 über ein UND-Glied A₂.

Des weiteren soll angenommen werden, daß auf der Zentralenseite entsprechend der Datentabelle die Konfigurationen 00, 01,

10 dem Pufferregister T₃ der Zentrale UC und die Konfiguration

11 dem Pufferregister T. der Zentrale UC entsprechen. Immer dann, wenn eine Konfiguration 00, 01, 10 durch den Decoder D₂ erkannt wird, wird ein Impuls (ein Taktimpuls von einem ebenfalls nicht dargestellten Modem) das Bit aus der Zelle d ganz links des Registers SR2 in das Pufferregister T_ über ein Torglied A- laden, und immer dann, wenn eine Konfiguration 11 erkannt

FR 973 004

509818/06 91

wird, ein solcher Impuls das Bit aus der Zelle d des Schieberegisters SR2 in das Pufferregister T₄ über das UND-Glied A₄ laden.

Als Beispiel soll angenommen werden, daß die Pufferregister T₁ und T_ die folgenden Bits enthalten:

T₁ = 110001110010101110011010001

T₂ = 010010011010011100010101

Der Bitfluß in den Schieberegistern SR1 und SR2 ist wie folgt: Angenommen, zu Beginn sei der Inhalt der beiden rechten Zellen von SR1 00. Bei dieser Konfiguration gibt der Decoder D₁ einen Taktimpuls über das UND-Glied A. und das letzte Bit aus dem Register T₁, ein Bit 1, wird in die Zelle ganz links in SR1 geladen. Dann wird der Inhalt von SR1 nach rechts verschoben und das Bit in der Zelle ganz rechts, ein Bit 0, über die übertragungsleitung übermittelt. Der Inhalt in der mittelsten und rechten Zelle von SR1 sind jetzt 10. Bei dieser Konfiguration sendet der Decoder D₁ einen Taktimpuls über das UND-Glied A und das letzte Bit des Registers T.., eine 0, wird in die Zelle ganz links vom SR1 geladen, usw. In SR2 laufen symmetrische Funktionen ab. Das Bit in der Zelle ganz links im SR2 gelangt in das Register entsprechend der Adresse, die jeweils in den beiden rechten Zellen von SR2 steht. - Der entsprechende Datenfluß ist in der nachstehenden Tabelle darstellt:

FR 973 004

509818/0691

SR1

SR2

SR1

SR2

XXX	XXX	101	110
100	XXX	010	111
010	3ÖÖE-OXX	101	011
001		010	101
000	100	101	Ο1Ο
100	010	010	101
010	001	001	010
ιοί	000	100	101
110	100	110	010
111	010	111	001
011	101	011	100
001	110	101	110
000	111	010	111
100	011	001	011
110	001	000	101
111	000	100	010
on	100	110	001
		011	000

usf.

Aus dieser Tabelle wird klar, daß T. ungefähr dreimal so viel Bits überträgt wie T₂. Dies entsprechend der vorgenannten Adreßannahme bei gleicher Häufigkeit der Bits 0 und 1.

Während die Adreßkonfigurationen im vorgenannten Beispiel einem Punkt-zu-Punkt-Betrieb entsprechen, ist ein ähnlicher Betrieb auch mit Gemeinschaftsleitungen oder Schleifenleitungen möglich.

FR 973 004

509818/0691

Claims

PATENTANSPRÜCHE

Schaltungsanordnung zur multiplexen Datenübertragung zwischen einer Vielzahl von Datensendern und einer Vielzahl von Empfängern über einen gemeinsamen Übertragungskanal, gekennzeichnet durch die Kombination der folgenden Merkmale:

a) Erster Speicher (130, SR1) auf der Sendeseite zur Speicherung einer vorgegebenen Datenmenge.

b) Erste Decodierkreise (140, D1) zur eindeutigen Adressierung der vorgesehenen Datensender (101, 102, T₁, T₂) mittels des jeweiligen Inhalts des ersten Speichers (130, SR1) .

c) Sendeseitiger Verteiler (UND-Glieder 121, 122; A₁, A_) zur Durchschaltung von Daten aus den Datensendern (101, 102; T₁, T₂) zum ersten Speicher (130, SR1) nach Maßgabe der jeweils im ersten Speicher (130, SR1) enthaltenen Informationen und zur gleichzeitigen Übertragung von Nutzdaten entweder aus dem ersten Speicher (SR1) oder direkt aus dem adressierten Datensender (101, 102) über den Übertragungskanal (CC).

d) Zweiter Speicher (230, SR2) auf der Empfangsseite zur Speicherung einer vorgegebenen Datenmenge.

e) Zweite Decodierkreise (240, D„) zur eindeutingen Adres sierung der vorgesehenen Datenempfänger (201, 202; T_, T.) mittels des jeweiligen Inhalts des zweiten Speichers (230, SR2).

f) Empfangsseitiger Verteiler (UND-Glieder 221, 222; A-, A.) zur Durchschaltung empfangener Daten nach Maßgabe der jeweils im zweiten Speicher (230, SR2) enthaltenen Informationen entweder auf dem Wege über den zweiten Speicher (SR2) in den adressierten Empfänger (T₃, T.) oder direkt vom Übertragungskanal (CC)

in den adressierten Empfänger (201, 202).

«973 004 509818/0691
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Kapazität des ersten und zweiten Speichers (130, 230; SR1, SR2) so ausgelegt ist, daß darin mindestens ebensoviele verschiedene Adreßdatenkonfigurationen (00, 01, 10, 11) speicherbar sind wie Sender (101, 102; T₁, T) vorgesehen sind.
3. Schaltungsanordnung nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß mehrere Adreßdatenkonfigurationen (00, 01, 10) ein und demselben Sender (1O1, T₁) und dem damit verkehrenden Empfänger (201, T₃) zuordenbar sind, wenn mehr Adreßdatenkonfigurationen (00, 01, 10, 11) als Verbindungen zwischen Sendern (101, 102; T^, T„) und Empfängern (201, 202; T₃, T.) vorgesehen sind.
4. Schaltungsanordnung nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß die ersten und zweiten Speicher (130, 230; SRI, SR2) als Schieberegister ausgebildet sind.

^FR973004 509818/0691