DE2414865A1 - Analog-digital-umformer - Google Patents

Analog-digital-umformer

Info

Publication number
DE2414865A1
DE2414865A1 DE2414865A DE2414865A DE2414865A1 DE 2414865 A1 DE2414865 A1 DE 2414865A1 DE 2414865 A DE2414865 A DE 2414865A DE 2414865 A DE2414865 A DE 2414865A DE 2414865 A1 DE2414865 A1 DE 2414865A1
Authority
DE
Germany
Prior art keywords
stage
voltage
resistors
network
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2414865A
Other languages
English (en)
Inventor
David Latham Grundy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ferranti International PLC
Original Assignee
Ferranti PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ferranti PLC filed Critical Ferranti PLC
Priority to DE2414865A priority Critical patent/DE2414865A1/de
Publication of DE2414865A1 publication Critical patent/DE2414865A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

  • ZSnalog-Digital-Umformer Die Erfindung betrifft einen Analog-Digital-Um.former, in welchem die Umformung durch die Methode sukkzessiver Annäherungen bewirkt wird, d.h. durch Vergleich des Analog-Signales (in der Form einer Spannung) mit einer binären Folge von Bezugsspannungen, beginnend mit derjenigen der größten Digit-Signifikanz, wobei jede Bezugsspannung eliminiert oder beibehalten wird, deren Addition zu einer Überschreitung der Analog-Spannung führen oder nicht führen würde, worauf die digitierte Version des Analog-Siqnales von den so eliminierten bzw. beibehaltenen Bezugsspannungen abgeleitet wird.
  • Eine Anordnung dieser Art, bei der eine digitierte Version einer analogen Gleichspannung erzeugt wird, ist vereinfacht in Fig. 1 der Zeichnung dargestellt.
  • Die Analogspannung ist als ein Eingang an einen Komparator 9 gelegt. An den anderen Eingang ist eine Spannung gelegt, die an einem Summier-Widerstand mit geringem Widerstandswert entsteht, durch den die Ströme laufen, die durch eine Gruppe von Widerständen 11 bis 15 definiert sind, die binär auf die ohmischen Werte fl, 2R, 4R, 8R und 16R bewertet sind und so angeordnet sind, daß sie selektiv parallel zueinander mit dem Widerstand 10 und über Schalter S1 bis 5 mit einer Bezugsspannung verbunden werden können.
  • Um eine Umformung zu erreichen, ist der Schalter S1 geschlossen, wodurch an den Komparator eine binäre Bezugsspannung von höchster Signifikanz angelegt wird. Der Ausgang des Komparators wird dann geprüft, um festzustellen, ob diese Bezugsspannung größer oder kleiner ist als die analoge Spannung, die am anderen Eingang des Komparators liegt. Wenn sie größer ist, wird der Schalter S1 wieder geöffnet, um die Bezugsspannung zu eliminieren, wenn sie dagegen kleiner ist, bleibt der Schalter S1 geschlossen, um die Spannung beizubehalten.
  • Darauf wird der Schalter S2 geschlossen, wieder geöffnet oder geschlossen gehalten abhangig davon, ob der neue Vergleich zeigt, ob die analoge Spannung überschritten worden ist oder nicht usw..
  • Als Folge dieser Schaltoperationen wird der digitale Wert des Analogsignales durch die Gruppe von offenen und geschlossenen Schaltern dargestellt, die entsprechend die Ziffern 0 und 1 an den Ziffern-Positionen anzeigen, die durch die ohmischen Werte der zugehörigen Widerstände gegeben sind.
  • enn der Umformer ein Teil einer integrierten Schaltung ist, ist es üblich, für die Schalter Sl bis S5 lialbleitereinrichtungen wie z.B. bipolare Transistoren oder DIOSFETS zu verwenden. Solche Geräte können jedoch Schaltfehlern unterliegen. Diese können die Form von Verschiebungsspannungen (offset voltages) haben, das sind merklicne Spannungsabfälle, wenn die Geräte in ihrem geschlossenen Zustand sind, wenn ein minimaler oder ein Null-Abfall'erwünscht ist.
  • Ein weiterer Nachteil einer solchen bekannten Anordnung nach Fig. 1 besteht in der Notwendigkeit, Widerstände mit so vielen unterschiedlichen ohmischen Werten zu verwenden wie digitale Positionen in der binären Darstellung der Analogspannung vorhanden sind.
  • Der Erfindung liegt daher die Aufgabe zugrunde, einen Analog-Digital-Umformer zu schaffen, der die vorgenannten Nachteile vermeidet. Der Umformer soll ferner in integrierter Schaltungsbauweise herstellbar sein unter Verwendung von Halbleitern für die Schalter, bei denen Schaltfehler eliminiert oder mindestens beträchtlich reduziert sind. Ferner sollen bei dem Umformer die Bezugsspannungen mittels eines Widerstands-Netzwertes erzeugt werden, das nur Widerstände mit weniger unterschiedlichen ohmischen Werten erfordert als digitale Positionen in der binären Darstellung der Analogspannung vorhanden sind.
  • Bei einem Analog-Digital-Umformer, der nach der Methode sukkzessiver Annäherungen arbeitet und ein binäres Leiternetzwerk aus Widerständen aufweist, mit einer Serien-Kette von Widerständen, die einen Teil des Netzwerkes bilden und so erregt werden, daß Knotenpunkte längs der Kette eine binäre Folge von Bezugsspannungen erzeugen, die eliminiert oder beibehalten werden, ferner mit Einrichtungen zum Darstellen und/oder Speichern des digitalen Wertes der Analogspannung nach der Umformung, ausgedrückt in der Form bzw. Anordnung der Knotenpunkte, deren Spannungen eliminiert oder beibehalten worden sind, ferner mit individuellen Schalteinrichtungen für jeden Knotenpunkt zum Anlegen der Spannung an diesem Punkt an den Eingang einer Summierstufe, die gemeinsam für das Netzwerk ist, sowie einer logischen Stufe zur Betätigung der Schalteinrichtungen nacheinander, beginnend mit derjenigen, die dem Knotenpunkt mit der größten digitalen Signifikanz zgeordnet ist, wird dies dadurch erreicht, daß jede der Schalteinrichtungen außerhalb des Leiternetzwerkes anqeordnet ist und daß die logische Stufe derart auf den Ausgang der Summtierstufe anspricht, daß die Spannung eines Knotenpunktes am Eingang der Summierstufe eliminiert oder aufrecht erhalten wird, abhängig davon, ob der resultierende Ausgang der Summierstufe die Analogspannung übersteigt oder nicht.
  • Beispielsweise Ausführungsformen der Erfindung werden nachfolgend anhand der Zeichnung dargestellt, in der Fig. 1 vereinfacht und schematisch eine Schaltung eines bekannten Analog-Digital-Umformers zeiqt.
  • Fig. 2 zeigt eine entsprechende Schaltung einer Ausführungsform der Erfindung.
  • Fig. 3 zeigt im Detail einen Teil der Ausführungsform von Fig. 2 und Fig. 4 zeigt eine Gruppe von Wellenformen zur Erläuterung der Betriebsweise der Ausführungsform nach Fig. 3.
  • Ein erfindungsgemäßer Analog-Digital-Umformer zur Umwandlung einer analogen Gleichspannung in ein binäres 5-Bit-Signal umfaßt ein teiternetzwerk 20, wie Fig. 2 zeigt. Dieses besteht aus einer Reihen-Kette von Widerständen 21 bis 26 zwischen einem Anschluß 27 und Erde. Der Widerstand 26 hat den Widerstandswert 2R Ohm, während jeder der anderen Widerstände 21 bis 25 den Widerstandswert R Ohm hat. Der gemeinsame Punkt von jedem benachbarten Paar von Widerständen wird als Knotenpunkt oder einfach als Knoten bezeichnet. Der Knoten zwischen den Widerständen 21 und 22 ist mit N1, derjenige zwischen den Widerständen 22 und 23 mit N2 usw. bezeichnet.
  • Das Netzwerk umfaßt ferner Verbindungen von den Knotenpunkten zur Erde über Widerstände 31 bis 35, von denen jeder einen Widerstandswert von 2R Ohm hat. Wenn jeder der Knotenpunkte auch über die Kette mit Erde verbunden wird, so ist der resultierende Widerstand zwischen jedem Knotenpunkt und der Erde R Ohm.
  • Der Knoten N1 ist ferner über einen Widerstand 41, eine Schalteinrichtung in Form eines Verstärkers 51 (gated amplifier) und einen Widerstand 61 mit dem Wert R an einen Eingang 37 eines Summierverstärkers 38 gelegt. Der Verstärker 38 hat eine hohe Verstärkung mit einem negativen Rückkopplungs-Widerstand 39 mit dem Wert R Ohm, um den Eingangspunkt 37 auf scheinbarem Erdpotential zu halten.
  • Der Knotenpunkt 2 ist in gleicher entsprechender Weise mit dem Eingangspunkt 37 verbunden über einen Widerstand 42, einen Verstärker 52 und einen Widerstand 62 mit dem Wert R Ohm. Dasselbe gilt für die Knotenpunkte N3 bis Tal5.
  • Der Ausgang vom Verstärker 38 wird als einer von zwei Eingangen an einen Differenzverstärker 47 gelegt. Der andere Eingang ist für die digital darzustellende Analogspannung vorgesehen, die über einen Anschluß 48 zugeführt wird. Der Ausgang wird über eine Leitung 49 an eine logsche Stufe 57 gelegt, die mit den Steuerpunkten der Verstärker 51 bis 55 verbunden ist. Mit der logischen Stufe 57 sind ferner Darstellungs-Einrichtungen in Form eines Registers 58 gekoppelt, um die Analogspannung in digitaler Form darzustellen.
  • Die logische Stufe 57 tastet die Verstarker 51 bis 55 im Wechsel ab, beginnend mit denjenigen, der den Knotenpunkt mit der größten digitalen Signifikanz zugeordnet ist, d.h. dem Verstärker 51.
  • Da jeder dieser Verstärker die Spannung des zugehörigen Knotenpunktes an den Verstärker 38 gibt, ist der Ausgang vom Verstärker 47 mit einer abrupten Stufe versehen, deren Richtung davon abhängt, ob der Ausgang vom Verstärker 38 die Analogspannung übersteigt oder nicht. Die Wirkung von jedem dieser stufenförmigen Ausgang des Verstärkers 47 auf die logische Stufe 57 hängt davon ab, ob die Analogspannung überschritten worden ist oder nicht.
  • Wenn sie überschritten worden ist, schaltet die logische Stufe 57 den zuletzt erregten Verstärker (aus der Gruppe 51 bis 55) ab, wodurch am Verstärker 38 die Spannung des zugehöriqen Knotenpunktes eliminiert wird. Gleichzeitig steuert die logische Stufe das Register 58, so daß dieses in der entsprechenden Ziffern-Stelle eine 9 anzeigt. Wenn andererseits die Analogspannung nicht überschritten worden ist, so hält die logische Stufe 57 den zuletzt erregten Verstärker leitend, wodurch am Verstärker 38 die Spannung des zugehörigen Knotenpunktes aufrecht erhalten wird. und im Register 58 eine 1 angezeigt wird.
  • In jedem Fall, gegebenenfalls nach einer geringen Verzögerung, um sicherzustellen, daß die Schaltoperation vollendet ist, schaltet die logische Stufe 57 den Verstärker (aus der Gruppe 51 bis 55) der nächst-niedrigeren digitalen Signifikanz ein, worauf das Verfahren wie oben beschrieben weitergeht.
  • Im Betrieb wird daher eine Basis-Bezugsspannung VR zwischen die Klemme 27 und Erde gelegt. Da der Widerstand zwischen dem Knotenpunkt N1 und Erde gleich R ist, folgt daß die Spannung am Knotenpunkt NI gleich VR/2 ist. In ähnlicher Weise ist die Spannung an jedem der übrigen Knotenpunkte N2 bis N5 die Hälfte derjenigen des vorhergehenden Knotenpunktes, d.h. diese Spannungen sind Vor/4, q/8, VR/lG und V/32. Die Analogspannung, die digital dargestellt werden soll, wird zwischen der Klemme 48 und Erde zugeführt. Die logische Stufe 57 ist so ausgebildet, daß wenn der Schaltkreis eingeschaltet ist, die Stufe damit beginnt, den Verstärker 51 zu erregern, der mit dem Knotenpunkt 1 der größten Spannungs-Signifikanz VR/2 verbunden ist. Da dies der einzige Eingang zum Verstärker 38 ist, wird die Spannung im Verstärker 47 mit der Analogspannung verglichen. Unter der Annahme, daß die letztere die größere ist, hat der Ausgang vom Verstärker 47 die Richtung bzw. den Sinn, die logische Stufe 57 zu veranlassen, diesen Verstärker erregt zu halten und in der Ziffern-Stelle der größten Signifikanz eine 1 anzuzeigen.
  • Die Stufe erregt darauf den Verstärker 52. Der Ausgang de-s Verstärkers 38 hat nun den Wert VR/2 + Vor/4 Wenn dieser immer noch kleiner ist als die analoge Spannung, wird der Verstärker 52 erregt gehalten und in der entsprechenden Position eine 1 angezeigt. Wenn andererseits die Analogspannung nun überschritten worden ist, hat der stufenförmige Ausgang des Verstärkers 47 die Richtung bzw. den Sinn, die logische Stufe 57 zu veranlassen, diesen Verstärker abzuschalten und die Ziffer 0 anzuzeigen, usw..
  • Am Ende des Schalt-Vorganges sind daher einige Knotenpunkte vorhanden, deren Spannungen am Eingang zum Verstärker 38 aufrecht erhalten worden sind und gewöhnlich einige, deren Spannungen eliminiert worden sind. Das Pluster der beibehaltenen und eliminierten Knotenspannungen bildet daher den Stellen-Wert (digitalen Wert) der analogen Spannung und dieser Wert wird durch das Register 1 mittels den Ziffern 1 und 0 dargestellt.
  • Die Verstärker 51 bis 55 sollten definierte Verstärkungen haben, z.B. 1, und eine genügend hohe Eingangs-Impedanz, um zu verhindern, daß die Genauigkeit der Knotenspannungen merklich durch Stromentnahme aus dem Leiternetzwerk reduziert wird.
  • Ein beachtlicher Vorteil der vorbeschriebenen Anlage ist der, daß, da alle Schalteinrichtungen außerhalb des Leiternetzwerkes liegen, Schaltfehler der oben genannten Art, wie sie bei bekannten Schaltungen, z.B. nac h Fig. 1 auftreten, praktisch eliminiert werden. Hierdurch wird eine sehr gute Stabilität der Bezugsspannungen erreicht.
  • In den Verstärkern 51 bis 55 kann eventuell ein kleiner Easis-Fehler vorhanden sein infolge der Möglichkeit, daß die Charakteristiken der Eingangs-Transistoren der Verstärker nicht vollständig einander angepaßt sind. Solche Fehler sind jedoch, falls sie auftreten sollten, nur gering. Sie treten gewöhnlich in bekannten Formen von Analog-Digital-Umformern auf, die Operationsverstärker verwenden.
  • Ein weiterer Vorteil ist darin zu sehen, daß Widerstände mit nur zwei ohmischen Werten, nämlich R und 2R, verwendet werden.
  • Schließlich ist es vorteilhaft, daß die Schaltungen den Umformer zu Herstellung in integrierter Schaltungsbauweise geeiqnet machen.
  • In einer alternativen Darstellungseinrichtung 58' kann das Register 58 direkt durch den Verstärker 47 geschaltet werden, wobei die darzustellende Ziffer von der Richtung des Schaltsignales abhängt.
  • Die Widerstände 41 bis 45 können gegebenenfalls weggelassen werden.
  • Für die logische Stufe 57 stehen verschiedene Tor-Netzwerke zur Verfügung. Wie bereits erläutert, hat die Stufe nur jeden der Verstärker (aus der Gruppe 51 bis 55) nacheinander einzuschalten und entweder eingeschaltet zu lassen oder ihn abzuschalten abhängig von dem Richtungssinn des resultierenden Signals vom Verstärker 47. Eine geeignete Ausführungsform für die logische Stufe wird nachfolgend anhand der Fig. 3 und 4 beschrieben.
  • Es wird zweckmäßigerweise wieder angenommen, daß der Umformer eine 5-Bit-Kapazität hat. Es wird ferner angenommen, daß die logische Stufe eine positive Nand-Logik hat, die mehr geeignet für die Art von Transistoren ist, die gewöhnlich bei solchen Komponenten verwendet werden.
  • Jeder Verstärker 51, 52 usw. (nur diese beiden sind dargestellt) wird durch eine bistabile Stufe 151, 152 usw. gesteuert, wobei ein geeigneter Ausgancrspunkt dieser Stufen mit dem Steuernunkt des Verstärkers verbunden ist. Jede bistabile Stufe kann zweckmaßigerweise die Form eines überkreuz aeschalteten Paares von Nand-Toren haben (nicht gezeigt). Wenn die Stufe eingestellt ist, erregt sie den zugehörigen Verstärker, wodurch die Spannung des zugehörigen Enotenpunktes an den Verstärker 47 gelegt wird und zwar über den entsprechenden Widerstand aus der Gruppe der Widerstande 61, 62 usw. (Fig. 2) den Anschluß 37 und den Verstärker 38. Wenn eine bistabile Stufe in ihrem Rückstellzustand ist, wird der Verstärker (aus 51 bis 55) abgeschaltet.
  • Die fünf bistabilen Stufen 151 bis 155 werden ihrerseits gesteuert durch die ersten fünf Stufen 161 bis 165 eines siebenstufigen Ringzählers 161 bis 167, von der nur die Steifen 161, 162, 166 und 167 dargestellt sind.
  • Die Stufen des Zählers sind so angeordnet, daß sie nacheinander durch ein Taktsignal mit rechtwinkeliger Wellenform geschaltet werden, das von einer quelle 171 abgenommen und parallel an alle sieben Stufen angelegt wird.
  • Der Zähler ist so aufgebaut, daß jede Stufe, außer einem Takteingang, noch zwei weitere Eingänge hat, die itr die Stufe 161 mit J und X bezeichnet sind, sowie zwei Ausgänqe Q und NQ (nicht Q).
  • Wenn die Stufe die Ziffer 1 hilt, sind diese Ausgänge entsprechend auf logisch 0 und logisch 1, und sie sind umgekehrt, wenn die Stufe die Ziffer 0 halt. Die Stufe kann nur geschaltet werden, um diese Ausqïnge umzukehren, wenn beim eintreffen eines Taktimpulses die Stufe durch Signale 0 und 1 auf den Leitungen J und K vorbereitet ist. Somit ist jede Stufe, ausgenommen der ersten Stufe 161 nur vorbereitet, wenn die vorhergehende Stufe die Ziffer 1 hält und damit Signale 0 und 1 entsprechend über die Leitungen 9 und NQ anlegt.
  • Um die erste Stufe 161 bei Beginn der Umformung vorzubereiten, wird dem Eingang K die Ziffer 1 durch eine O-Feststell-Stufe 172 zugeführt (in Form eines Nand-Tores mit 6 Eingangen), die nur anspricht, wenn alle sechs Stufen 162 bis 167 logisch O halten, während dem Eingang J vom Ausgang der Stufe 172 über eine Phasenumkehrstufe oder Negator-Stufe 172' die Ziffer O zugeführt wird.
  • Zur Steuerung der bistabilen Stufe 171 wird der Ausgang vom Punkt Q an die Stell- und Rückstelleingange der bistabilen Stufe über zwei Nand-Tore 173 und 174, die je zwei Eingänge haben, gelegt, wobei an jedes der Tore die Verbindung von der Stufe 161 über eine Leitung 175 als ein Eingang gelegt wird.
  • Um den zweiten Eingang für das Tor 173 zu erzeugen, wird das Taktsignal in einer Stufe 176 differenziert, um einen negativgehenden oder logisch O-lmpuls synchron mit jeder vorderen positiv-gehenden Flanke des Signals zu erzeugen. Nach der Umkehr in einer .Tegator-Stufe 177 wird dieser Impuls an das Tor 173 gelegt und an eine Leitung 17S, die für alle fünf Zählerstufen gemeinsam ist.
  • Um den zweiten Eingang für das Tor 174 zu schaffen, wird das Taktsignal in einer Negatorstufe 181 umgekehrt und in einer Stufe 182 differenziert, um einen logisch O-Impuls zu erzeugen synchron mit jeder vorderen positiv-gehenden Flanke des umgekehrten Taktsignals und damit mit jeder negativ-gehenden hinteren Flanke des Taktsignals selbst. Dieses gepulste Signal wird nach Umkehr durch eine Negator-Stufe 183 zusammen mit dem Signal auf der Leitung 49 (Fig. 2) vom Verstärker 47 als Eingänge an ein Nand-Tor 184 gelegt, dessen Ausgang nach Umkehr durch eine Negator-Stufe 185 an das Tor 174 und an eine Zeitung 186 aelegt wird, die für alle fünf Stufen gemeinsam ist.
  • Der Ausgang der bistabilen Stufe 151 ist, außer daß er mit dem Verstärker 51 verbunden ist, als ein Eingang an eine Sperrschaltung 191 (latch) gelegt, deren Ausgang an die entsprechende Ziffern-Position im Register 58 gelegt ist, um die Ziffer 0 oder 1 darzustellen.
  • Eine ähnliche Anlage, von der aus Gründen der Ubersichtlichkeit einiges weggelassen worden ist, ist für die vier übrigen Schaltkreise zur Steuerung der Verstärker 52 bis 55 vorgesehen. In jedem Fall erfolgt die Steuerung der bistabilen Stufen 152 usw.
  • über die beiden Nand-Tore, deren Eingänge von den Leitungen 178 und 186 und von dem Q-Ausgang der zugehörigen Stufe des Zählers abgeleitet werden. Verbindungen bestehen ferner zu Sperrschaltungen 192 bis 195, die der Sperrschaltung 191 entsprechen, wobei jedoch die Schaltungen 193 und 194 nicht gezeigt sind.
  • Der Ausgang aus der Stufe 166 des Zählers ist über eine Leitung 190 mit dem zweiten Eingang von jedem der fünf Sperrschaltungen 191 bis 195 verbunden. Der Ausgang aus der Stufe 167 ist über eine Leitung 201 an den Rückstell-Punkt von jedem der fünf bistabilen Stufen 151 bis 155 gelegt.
  • Nachfolgend wird der Betrieb der Schaltung nach Fig. 3 anhand der Wellenformen a bis k von Fig. 4 beschrieben. Die Bezeichnungen a bis k werden hierbei sowohl für die Signale selbst wie auch für ihre Wellenformen benutzt.
  • Es wird angenommen, daß das in der Leitung 49 geführte Signal eine logische 1 ist, wenn aufgrund der Einschaltung eines der Verstärker 51 bis 55 die Analogspannung überschritten wird, was zu der Forderung führt, daß dieser Verstärker dann abgeschaltet wird, daß aber, wenn das Signal logisch 0 ist, der Verstärker angeschaltet bleibt. Die erste dieser Bedingungen, nämlich das überschreiten der Analogspannung, wird zuerst betrachtet.
  • In Fig. 4 stellt die Welle a das Taktsignal dar, die Welle b die Impulse, die durch Differenzierung in der Stufe 176 asynchron mit jeder positiv-gehenden Flanke des Taktsignales erhalten werden; die Welle c das Ergebnis der Umkehr des Signales b durch die Negator-Stufe 177; die Welle d das Signal vom Ausgang Q der Zählerstufe 161; die Welle e das Signal, das durch das Tor 173 an den Stelleingang der bistabilen Stufe 151 gelegt worden ist entsprechend den Signalen c und d an seinen beiden Eingangen; die Welle f das Taktsignal nach Umkehr durch die Stufe 181, die Wellen g und h die gepulsten Signale, die von den positivgehenden Flanken des Signales f durch die Stufe 182 angeleitet werden und ihre Umkehr durch die Stufe 183, um einen positiv gehenden Impuls 216 zu erzeugen; die Welle i das Signal auf der Leitung 49, in der nach der Einschaltung des Verstärkers 51 ein Signal erzeugt wird, das größer ist als der Analog-Eingang; die Welle j das Antwortsignal des Tores 184 und der Negator-Stufe 185 auf die Signale h und i und wobei schließlich die Welle k das Signal darstellt, das vom Tor 174 an den Rückstelleingang der bistabilen Stufe 151 aufgrund der Signale d und j gelegt wird.
  • Vor Beginn des Betriebes halten alle sieben Stufen 161 bis 167 des Zählers die Ziffer 0, wobei sie über die Tore 172 und 172' die Stufe 161 vorbereiten, wobei ferner alle fünf bistabilen Stufen 151 bis 155 im Rückstellzustand sind. Der Betrieb beginnt im Zeitpunkt t0 mit dem Anlegen der ersten Periode C1 des Taktsignales an alle fünf Zählerstufen. Da nur die Stufe 161 vorbereitet ist, ist sie die einzige, die anspricht. Sie tut es synchron mit der positiv-qehenden vorderen Flan 211 der ersten Periode, wobei sie über die Leitung 175 das Signal d abgibt, um beide Tore 173 und 174 vorzubereiten. Diese Antwort der Stufe 161 hat ferner die Wirkung, daß die Signale auf den Leitungen n und NQ umgekehrt werden und so die nächste Zahlerstufe 162 vorbereiten und fertigmachen, daß sie auf die vordere Flanke 212 der nächsten Taktperiode C2 ansprechen kann, wie noch beschrieben wird.
  • Von dem Taktsignal a werden ferner Impulse 213 und ihre Umkehr 214, nämlich die ellen b und c abgeleitet. Die Kombination von c und d im Tor 173 führt dazu, daß ein Impuls 215, Welle e, an die bistabile Stufe 151 gelegt wird, wodurch die Stufe in ihren Einstell-Zustand geschaltet wird.
  • Dies hat zwei Wirkungen: Erstens wird der Verstärker 51 eingeschaltet, wodurch die Spannung am Knotenpunkt 1 an die Stufe 47 gelegt wird und zweitens wird ein Vorbereitungssignal an die Verknüpfungsschaltung 191 gelegt, wobei dieses in Abwesenheit eines Signales von der Z;ihlerstufe 166 noch keine Wirkung hat.
  • Der resultierende Ausgang vom Verstärker 47 legt ein Signal 217, Welle i, an die Leitung 49 und da angenommen worden ist, daß die analoge Spannung iberschritten worden ist, führt die Leitung 49 das Signal logisch 1. Da die Kombination aus den Toren 184 und der Negator-Stufe 185 ein Und-Tor bildet, wird durch die Signale 216 und 217 ein Impuls 221, Welle j, mit demselben Richtungssinn erzeugt.
  • Die Kombination der Signale d und j im Tor 174 hat zur Folge, daß ein Impuls 222, Welle k, im Zeitpunkt tl, etwa die halbe Zeit der Taktperiode Cl, an die bistabile Stufe 151 gelegt wird, um diese in ihren Rückstellzustand zu schalten, wodurch der Verstärker 51 abgeschaltet und die Spannung des Knotenpunktes N1 vom Eingang des Verstärkers 38 beseitigt und auch der Eingang zur Verknüpfungsschaltung 191 entfernt wird.
  • Wäre die analoge Spannung nicht überschritten worden, so hätte die Leitung 49 das Signal logisch O geführt, der Ausgang der Negator-Stufe 185 wäre derselbe und das Tor 174 hatte kein Signal zur Rückstellung der Stufe 151 erzeugt, so daß diese Stufe dementsprechend in ihrem eingestellten Zustand geblieben wäre, in welchem die Spannung des Knotenpunktes 51 kontinuierlich an dem Verstärker 38 liegt.
  • Das Tor 184 arheitet somit als eine Art Komparator, um das Signal in der Leitung 43 mit dem Bezugssignal, das durch den Impuls 216 gebildet wird (Welle h) zu vergleichen und nur dann ein Signal zu erzeugen, das geeignet ist die bistabile Stufe zurückzustellen, wenn diese beiden Eingänge zum Tor 184 denselben Richtungssinn haben.
  • Im Zeitpunkt t2 endigt die erst Periode Cl und da die Stufe 162 vorbereitet ist, schaltet die Flanke 212 der nächsten Taktperiode C2 die Stufe auf logisch 1, wobei gleichzeitig die Stufe 161 auf logisch O rückgestellt wird. Dieser letzte Vorganq beendet das Signal d und verhindert somit, daß die weiteren Impulse der Signale c und j auf den Leitungen 178 und 185 die Stufe 151 beeinflussen. Der Impuls zum Einstellen der zugehörigen bistabilen Stufe 152 ist bei 223 (Welle e) gezeigt, während der nachfolgende Rückstellimpuls, falls durch den Zustand des Signales in der Leitung 49 erforderlich, gestrichelt bei 224 in der Welle k gezeigt ist.
  • Zu diesem Zeitpunkt ist die fünfte Zählerstufe auf logisch 0 rückgestellt worden, die Sperrschaltungen 191 bis 195 sind vorbereitet worden entsprechend den Ausgangssignalen von den Stufen 151 bis 155.
  • Die Betätigung der Stufe 166 durch den Taktgeber führt dazu, daß ein Vorbereitungssignal über eine Leitung 190 an die Sperrschaltungen 191 bis 195 (latches) gelegt wird, um diese zu betätigen und im Register 58 eine Ziffer 1 oder eine Ziffer 0 darzustellen, abhängig davon ob die zugehörige Stufe der Stufen 151 bis 155 in ihrem Einstellzustand oder ihrem Rückstellzustand geblieben ist.
  • Das digitale Äquivalent der Zahl, die die Analogspannung repräsentiert, wird somit im Register 58 angezeigt.
  • Die Betätigung der Stufe 157 durch den siebten Taktimpuis erzeugt über eine Leitung 201 ein Signal, um alle fünf Stufen 151 bis 155 rückzustellen, während die Sperrschaltungen 191 bis 195 die vorhandene Anzeige aufrechterhalten. Bei der Umkehr auf logisch 0 am Ende des siebten Taktimpulses vollendet die Stufe 167 die sechs O-Eingänge zum Tor 172 und bereitet auf diese Weise die Stufe 161 vor, damit sie auf das nächste Taktsignal ansprechen kann. Normalerweise würde die nächste Taktperiode unmittelbar folgen -und irgendeine Änderung in der Größe der analogen Spannung, die innerhalb des Auflösungsgrades des Umformers liegt, wAde dazu führen, daß die Sperrschaltungen entsprechend neu eingestellt und die Anzeige geändert würde.
  • Anstatt die Knotenpunktspannungen mittels der Verstärker 51 bis 55 an den Verstärker 38 zu legen, können auch Spannungen verwendet und an den Verstärker gelegt werden, die den Knotenpunktspannungen proportional sind, vorausgesetzt, daß die Konstanten der Proportionalität dieselben sind für jede der fünf Stufen.
  • Für die Sperrschaltungen sind verschiedene Formen verfügbar. Eine geeignete Anordnung für die Sperrschaltung 191 umfaßt eine bistabile Stufe (nicht gezeigt), die, wenn sie sich in der einen oder der anderen ihrer stabilen Stellungen befindet, in der Stufe 58 eine Ziffer 1 oder eine Ziffer 0, je nach dem entsprechenden Fall, zur Anzeige bringt und die durch ein Signal von der Stufe 151 in die entsprechende Stellung geschaltet wird, das über ein nicht gezeigtes ubertragungs-Tor unter der Steuerung eines Signales von der Stufe 166 geliefert wird.
  • tAe bereits erwähnt, wird die Sperrschaltung durch das Signal von der Stufe 167 nicht rückgestellt, sondern in ihrer Stellung belassen, wobei die vorhandene Anzeige aufrecht erhalten wird, bis sie durch das Signal von der Stufe 151 auf den neuesten Stand gebracht wird, wenn nahe beim Ende der nächsten Periode die Stufe 166 erreicht ist.
  • Entsprechende Anordnungen können für die Sperrschaltungen 192 bis 195 getroffen werden.
  • Der Grund, weshalb die Sperrschaltungen nicht auf den neuesten Stand gebracht werden bis die Stufe 166 erreicht ist, ist der, daß die Signale von den Stufen 151 bis 155 unvollstandig sind.
  • Andererseits können die von den Sperrschaltungen erzeugten Signale gespeichert werden, z.B. zur Verwendung durch einen Computer, anstatt oder zusätzlich zu ihrer Darstellung.
  • In der Praxis hat ein Umformer nach der Erfindung in der Regel einen wesentlich größeren Bereich als 5 Bits, der zur Vereinfachung der Beschreibung gewahlt wurde.

Claims (3)

Patentansprüche
1.) Analog-igital-worrner für einen Betrieb mittels sukkzessiver Annäherungen, rnit einem biniren Leiternetzwerk aus Widerstunden, einer Reihen-Kette aus Widerständen, die einen Teil des Netzwerkes bilden und so erregt werden, daß Knotenpunkte längs der Kette eine binäre Folge von Rezugsspannungen erzeugen, die elirliniert oder beibehalten werden, linrichtungen zur Darstellung und/oder Speicherung des diqitalen Wertes der analogen Spannung nach der Umformung entsprechend den Spannungen der Knotenpunkte, die eliminiert oder beibehalten worden sind, Schalteinrichtungen fiir jeden Knotenpunkt zum Anlegen der Spannung in diesem Punkt an den Eingang einer für das Netzwerk gemeinsamen Summierstufe, und mit einer logischen Stufe zur Betätigung jeder der Schalteinrichtungen im Wechsel, beginnend mit derjenigen, die dem I'notenpunkt mit der größten digitalen Signifikanz zugeordnet ist, dadurch g e k e n n z e i c h n e t , daß die Schalteinrichtungen außerhalb des Leiter-tetzwerkes angeordnet sind, und daß die logische Stufe (57) auf den Ausgang der Summierstufe (38, 47) anspricht, um am Eingang der Summierstufe die angelegte Knotenpunkt-Spannung zu eliminieren oder beizubehalten, abhängig davon, ob der resultierende Ausgang der Summierstufe die analoge Spannung überseigt oder nicht.
2. Umformer nach Anspruch 1, wobei die logische Stufe für jede Schalteinrichtung eine bistabile Stufe aufweist, deren Ausgang an einen Steuerpunkt der Schalteinrichtung angeschlossen ist, um die Spannung des zugehörigen Knotenpunktes an die Summierstufe anzulegen wenn die bistabile Stufe in einer vorgegebenen Stellung ihrer beiden stabilen Stellungen ist, wobei jede der bistabilen Stufen im Wechsel in diese vorgegebene Stellung geschaltet wird, dadurch g e k e n n -z e i c h n e t , daß die logische Stufe (57) Einrichtungen aufweist, um das Ausgangssignal der Summierstufe mit einem Bezugssignal nach jeder Betätigung zu vergleichen und ein Signal abzuleiten, um die entsprechende bistabile Stufe in ihre andere stabile Stellung zu schalten, wodurch am Eingang der Summierstufe die Spannung des zugehörigen Knotenpunktes beseitigt wird, wenn die Ausgangsspannung der Sununierstufe die analoge Spannung übersteigt.
3. Umformer nach Anspruch i oder 2, wobei der Umformer eine Kapazität von U-Bits hat, dadurch g e k e n n z e i c h -n e t , daß die Widerstandskette aus N-Widerstanden besteht, von denen jeder den Widerstandswert R hat und einem Widerstand mit dem Widerstandswert 22, die in dieser Reihenfolge einen ersten Anschlußpunkt mit einem zweiten Anschlußpunkt verbinden, daß aufeinanderfolgende gemeinsame Punkte von benachbarten Widerständen mit dem zweiten Anschlußpunkt über einen Widerstand mit dem Widerstandswert 2R verbunden sind, wobei für jeden dieser gemeinsamen Punkte, die die Knotenpunkte bilden, ein solcher Widerstand vorgesehen ist, und daß Einrichtungen vorgesehen sind, um eine Bezugsspannung mit vorgegebenem konstanten Wert an die Anschlüsse zu legen.
DE2414865A 1974-03-27 1974-03-27 Analog-digital-umformer Pending DE2414865A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2414865A DE2414865A1 (de) 1974-03-27 1974-03-27 Analog-digital-umformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2414865A DE2414865A1 (de) 1974-03-27 1974-03-27 Analog-digital-umformer

Publications (1)

Publication Number Publication Date
DE2414865A1 true DE2414865A1 (de) 1975-10-02

Family

ID=5911371

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2414865A Pending DE2414865A1 (de) 1974-03-27 1974-03-27 Analog-digital-umformer

Country Status (1)

Country Link
DE (1) DE2414865A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3029173A1 (de) * 1980-08-01 1982-03-04 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anordnung zur umwandlung des widerstandswertes eines veraenderbaren widerstandes in ein digitales signal
US5227791A (en) * 1990-12-10 1993-07-13 Andrej Zatler East high-bit one step electronic analog-to-digital converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3029173A1 (de) * 1980-08-01 1982-03-04 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anordnung zur umwandlung des widerstandswertes eines veraenderbaren widerstandes in ein digitales signal
US5227791A (en) * 1990-12-10 1993-07-13 Andrej Zatler East high-bit one step electronic analog-to-digital converter

Similar Documents

Publication Publication Date Title
DE2713714C3 (de)
DE2617114C2 (de) Signalpegelregelschaltung
DE2300320C2 (de) Elektronische Anordnung zum Verstärken von Analogsignalen mit einem Signalverstärker
DE68926734T2 (de) Mit schrittweiser Annäherung arbeitendes Analog-Digitalwandlungsgerät
DE2315986A1 (de) Digital-analog-umsetzer, insbesondere fuer einen nach dem interativverfahren arbeitenden codierer
DE3205247C2 (de)
DE2618633C3 (de) PCM-Decodierer
DE2129383B2 (de) Pulscodemodulator mit knickkennlinien-amplitudenwandler
DE2054007C3 (de) Analog/Digital-Umsetzer
DE1762407B1 (de) Analog digital umsetzerstufe
DE1930275C3 (de) Analog-Digital-Wandler
DE2850059A1 (de) Digital/analog-wandler
DE2946000A1 (de) Integrierende analog-digitalwandlerschaltung
DE3130476C2 (de)
DE2414865A1 (de) Analog-digital-umformer
DE1300967B (de) Rueckkopplungscoder fuer die Pulscodemodulation
DE3405438A1 (de) Integrierbarer analog/digitalwandler
DE2547725A1 (de) Analog-digital-wandler
EP0162314A1 (de) Analog-Digital-Wandler
DE3112212A1 (de) Analog-digital- und digital-analogwandler und verfahren zur umwandlung eines analogen signales in ein nicht-binaeres digitales wort und eines nicht-binaeren digitalen worts in ein analoges signal
DE3342739C2 (de) A/D- und D/A-Wandlung
DE3734874C2 (de)
DE2504138A1 (de) Nichtlinearer analog/digital- umsetzer
DE2315987A1 (de) Digital-analog-umsetzer, insbesondere fuer einen nach dem iterativverfahren arbeitenden codierer
DE2022267C3 (de) Integrierbarer, nach dem Prinzip der zeitlich gestaffelten Codierung arbeitender Analog-Digitalwandler

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee