DE2405663C3 - Schaltungsanordnung für ein Flipflop geringer Verlustleistung mit Feldeffekttransistoren - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung für ein Flipflop geringer Verlustleistung mit Feldeffekttransistoren, bei der zwei jeweils aus der Reihenschaltnner eines Schalttransistors mit einem Lasttransistor bestehende Inverterstufen so miteinander verkoppelt sind, daß die Drain'·Elektrode des ersten Schalttransistors an d«r Gate-Elektrode des zweiten und die Drain-Elektrode des zweiten an der Gate-Elektrode des ersten Schalttransistors zu liegen kommen, bei der weiterhin an den Drain-Elektroden der Schalttransistoren jeweils ein aus der Reihenschaltung zweier Transistoren besteinendes UND-Gatter liegt und jeweils zwischen der Gate-Elektrode des ersten von den beiden UND-Gatter-Transistoren und der Drain-Elektrode des betreffenden Schalttransistors ein weiterer Transistor liegt, wobei die Gate-Elektroden der weiteren Transistoren und die der jeweils zweiten UND-Gatter-Transistoren mit Eingängen für Taktimpulse verbunden sind, und bei der schließlich die Gate-Elektroden der Lasttransistoren gemeinsam und die Drain-Elektroden der Lasttransistoren gemeinsam jeweils mit einer Betriebsspannungsquelle verbunden sind.

Eine solche Schaltungsanordnung ist beispielsweise als MOS-Flipflop auf dem Markt. An den Gate-Elektroden und an den Drain-Elektroden werden einem solchen Flipflop konstante Betriebsspannungen zugeführt. Wenn man auch bei einer solchen Schaltungsanordnung durch die Verwendung von Feldeffekttransistoren als hochohmvge Lastelemente eine Verringerung der Verlustleistung erreicht hat, so bringt doch die Verwendung von konstanten Vorspannungen in Verbindung mit den hochohmigen Lastelementen eine noch verhältnismäßig hohe Verlustleistung. Es ist an sich beispielsweise aus der DT-OS 20 04 089 bekannt, die bei einer Speicherzelle mit Feldeffekttransistoren durch Leckströme auftretenden Informationsverluste durch periodische Nachladung aus einer getakteten Versorgungsspannungsquelle auszugleichen.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, bei einer Schaltungsanordnung der eingangs genannten Art das Prinzip der getakteten Versorgungsspannuni; so anzuwenden, daß ein volldynamisches Flipflop auf möglichst einfache Weise und mit möglichst geringer Verlustleistung entsteht.

Zur Lösung dieser Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß vorgeschlagen, daß die Gate-Elektroden sowohl der beiden zweiten UND-Gatter-Transistoren als auch der Lasttransistoren an einem Eingang für einen Taktpuls liegen, der für die Gate-Elektroden der Lasttransistoren als Betriebsspannungsquelle fungiert, daß die Gate-Elektroden der beiden weiteren Transistoren an einem Eingang für einen invertierten Taktpuls liegen, daß die Gate-Elektroden der Schalttransistoren und der beiden ersten UND-Gatter-Transistoren über je einen Kondensator mit dem Bezugspotential verbunden sind und daß das Kapa^iiäisverhältnis der Kondensatoren an den Schalttransistoren zu denen an den UND-Gattern so groß ist, daß die in den Kondensatoren an den Schalttransistoren gespeicherte Information während des leitenden Zustands der beiden weiteren Transistoren auf die Kondensatoren an den beiden UND-Gattern übertragen werden kann.

Eine vorteilhafte Weiterbildung einer erfindungsgemäßen Schaltungsanordnung besteht darin, daß auch die Drain-Elektroden der beiden Lasttransistoren mit dem Eingang für den Takipuls verbunden sind, der damit insgesamt als Betriebsspannungsquelle für das Flipflop dient.

Ein solches erfindungsgemäß aufgebautes Flipflop bedarf außer den beiden Eingangstaktpulsen keiner weiteren Betriebsspann jngsquelle mehr. Der Eingangs-

taktpuls dient selbst zur Spannungsversorgung. Die Verlustleistung ist dadurch minimal, Werden mehrere Flipflops in Serie geschaltet, ist das Einsparen von eigenen Spannungsversorgungsleitungen von besonderem Vorteil.

Ein erfindungsgemäßes Flipflop wird beispielsweise als Frequenzteiler oder als Zähl-Flipflop verwendet. Zur Verwendung als Zähl-Flipflop liegt vorteilhaft paralle! zu einem der beiden Schalltransistoren und parallel zu dem Kondensator, der an der Gate-Elektrode des mit dem anderen Schalttransistor verbundenen UND-Gatter-Transistors liegi, je ein Transistor, mit denen das Zähl-Flipflop gesetzt wird. Zur Realisierung eines erfindungsgemäßen Flipflops in integrierter Technik kommen sämtliche entsprechenden bekannten Techniken, wie beispielsweise MTOS oder MTNS, in p-Kanal- oder in n-Kanal-Technik in Frage.

An Hand eines in der Zeichnung dargestellten Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung soll die Erfindung näher erläutert werden. Dabei sind sämtliche Transistoren MOS-Transistoren vom Enhancement-Typ (Anreicherungstyp).

Zwei Schalttransistoren 1 und 2 sind nach Art eines Flipflops so miteinander verkoppelt, daß die Gate-Elektrode des Schalttransistors 1 mit der Drain-Elektrode des Schalttransistors 2 und die Gate-Elektrode des Schalttransistors 2 mit der Drain-Elektrode des Schalttransistors 1 verbunden sind. Die Source-Elektroden der beiden Schalttransistoren 1 und 2 sind auf ein Bezugspotential gelegt. Mit den Drain-Elektroden der beiden Schalttransistoren 1 und 2 sind die Source-Elektroden jeweils eine*·, von zwei Lasttransistoren 3 und 4 verbunden. Die Reihenschaltung des Schalttransistors 1 mit dem Lasttransistor 3 und die des Schalttransistors 2 mit dem Lasttraniistor 4 bilden jeweils eine Inverterstufe. Die Drain-Elektroden der beiden Lasttransistoren 3 und 4 sind mit einer Klemme 5 verbunden, die ihrerseits nach der obengenannten vorteilhaften Weiterbildung — in der Zeichnung gestrichelt dargestellt — mit einer Klemme 6 verbunden ist. Die Gate-Elektroden der beiden LasttrariMStoien 3 und 4 sind mit der Klemme 6 verbunden. Parallel zu der Drain-Source-Strecke des Schalttransistors 1 liegt die Reihenschaltung zweier Transistoren 7 und 8, parallel zur Drain-Source-Strecke des Schalttransistors 2 die Reihenschaltung zweier Transistoren 9 und 10. Die Gate-Elektroden der beiden Transistoren 7 und 9 sind mit der Klemme 6 verbunden. Die Source-Elektroden der beiden Transistoren 8 und 10 liegen auf Bezugspotential·, die Drain-Elektrode des Transistors 7 liegt an der des Schalttransistors 1, die Drain-Elektrode des Transistors 9 an der des Schalttransistors 2. Außerdem ist die Drain-Elektrode des Transistors 7 über die Drain-Source-Strecke eines weiteren Transistors 11 mit der Gate-Elektrode des Transistors 8 verbunden; die Drain-Elektrode des Transistors 9 über die Drain-Source-Strecke eines Transistors 12 mit der Gate-Elektrode des Transistors 10. Die Gate-Elektrode des Transistors 8 führt über einen Kondensator 13 zum Bezugspotential, die des Transistors 10 über einen Kondensator 14. Das Bezugspotential ist mit einer Klemme 15 verbunden. Die Gate-Elektroden der beiden Transistoren 11 und 12 liegen an einer Klemme 16.

Für die Verwendung eines erfindungsgemäßen Flipflops als Zähl-Flipflop liegen parallel zu dem Schalt- ⁽'5 transistor 1 ein Transistor 17 und parallel zum Kondensator 14 ein Transistor 18, deren Gate-Elektroden mit einem Set-Eingang 19 zum Setzen des Flipflops verbunden sind, Dies ist in der Zeichnung gestrichelt dargestellt, An die Klemme 15 Ist ein Bezugspotential gelegt, mit Vss bezeichnet. Die Klemme 6 führt ein Taktsignal T, die Klemme 16 ein dazu invertiertes Taktsignal T

Die Transistoren 7 und 8 und die Transistoren 9 und 10 bilden jeweils ein UND-Gatter- Das bedeutet, daß das Flipflop nur dann kippen kann, wenn beide Transistoren 7 und 8 bzw. 9 und 10 leitend sind. Dies kann nur dann geschehen, wenn das Taktsignal Γ vom Eingang 6 logisch H ist und der Kondensator 13 bzw. der Kondensator 14 eine Ladung entsprechend dem logischen Wert H trägt. Unter »logisch /·/« ist das Potential verstanden, das beispielsweise als Gate-Potential einen n-Kanal-Transistor leitend macht. Das Sperrpotential entspricht dann dem Wert »logisch L«.

Ist beispielsweise durch äußeren Eingriff bei der Verwendung des Flipflops als Zähl-Flipflop über den Set-Eingang 19 das Flipflop gesetzt, d. h. durch Leitendmachen des Transistors 17 die Drain-Elektrode des Schahtransisturs 1 auf logisch L gesetzt, dann ist die Gate-Elektrode des Schalttransistors 2 annähernd auf Bezugspotentiai gelegt und trägt ebenfalls die logische Information L, wogegen der Kondensator 20 und die Drain-Elektrode des Schalttransistors 2 die logische Information H tragen. Während das invertierte Taktsignal Tder Klemme 16die logische Information Hübermittelt und damit die beiden Transistoren 11 und 12 leitend macht, werden die logischen Informationen der beiden Kondensatoren 20 und 21 über die Ladungen auf die beiden Kondensatoren 14 bzw. 13 übertragen. Das heißt, im angenommenen Falle tragen nach Beendigung der Leitungsphase der Transistoren 11 und 12 der Kondensator 13 die logische Information L und der Kondensator 14 die logische Information H. Wird nun danach über die Klemme 6 vom Taktsignal T an lie Transistoren 7 und 9 die logische Information H übertragen, dann sind gleichzeitig die beiden UND-Gatter-Transistoren 9 und 10 leitend, und das Flipflop kippt in den anderen Zustand. Danach tragen die Drain-Elektrode des Schalttransistors 2 die logische Information L und die Drain-Elektrode des Schalttransistors 1 die logische Information H. Die entsprechende im Kondensator 21 gespeicherte Ladung wird während der nächsten Taktpause, also wenn die beiden Transistoren 11 und 12 wieder leitend sind, auf den Kondensator 13 übertragen. Dadurch leitet der UND-Gatter-Transistor 8, so daß während des nächsten Taktes, also wenn die Transistoren 7 und 9 wieder leitend sind, das Flipflop wiederum in den nächsten Zustand kippen kann.

Das Verhältnis der Kapazitäten der Kondensatoren 13,14, 20, 21 muß in Beziehung zur Länge der Taktpausen so gewählt werden, daß die Information, die in den Kondensatoren 20 und 21 gespeichert ist, während der Taktpause über die Transistoren 11 und 12 zuverlässig auf die Kondensatoren 13 und 14 übertragen werden kann. Das Flipflop hat auf Grund seiner dynamischen Funktion hinsichtlich der Kondensatoren 20 und 21 und d«.;· durch die angeschlossenen pn-Übergänge entstehenden Restströme eine temperaturabhängige untere Grenzfrequenz. Für die beiden Kondensatoren 13 und 14 gilt die Bedingung, daß die Information nur während der Kippphasc gespeichert bleiben muß. Für eine Dimensionierung sehr langsamer Flipflops, die mit langsamen Impulsflanken getaktet werden, müssen die Kondensatoren 13 und 14 entsprechend groß dimensioniert werden.

Falls wie nach der vorteilhaften Weiterbildung keine

Betriebsspannungsquelle mit konstanter Spannung verwendet wird, d. h. sämtliche Versorgungsspannungen für die Lasttransistoren 3 und 4 vom Taktsignal Tselbsl geliefert werden, dann hat eine erfindungsgemäße Schaltungsanordnung eine extrem niedrige Verlustleistung aufzuweisen. Besitzt das Taktsignal T ein großes Verhältnis von Impulspause zu Impulslänge, so ist diese Verlustleistung entsprechend diesem Verhältnis gering. Die Bedingungen für die beiden Eingangssignale T und Tan den Klemmen 6 und 16 sind mit einem einfachen statischen Inverter zu erfüllen. Falls als Eingangssignal für diesen Inverter das Taktsignal Γ selbst verwendet wird, muß der Inverter das logische Signal L mit steilen Flanken erzeugen können. Bei sehr steilen Eingangsimpulsflanken darf ein eventuell gleichzeitiges Erscheinen des logischen Signals H am Ein- und Ausgang nur für eine Zeitdauer vorkommen, die wesentlich kleiner ist als die Kippzeit des Flipflops.

Bei integrierten Feldeffektsystemen bietet sich im Hinblick auf eine möglichst geringe Verlustleistung eine erfindungsgemäß getaktete Versorgungsspannung allgemein und insbesondere für die sogenannte Vgg-Spannungsversorgung als willkommene Möglichkeit an. Mit Hilfe einer erfindungsgemäßen Schaltungsanordnung ist es möglich, diesen Vcc-Takt zu untersctzen, ohne statische Verlustleistung zu erzeugen. Man kann das Taktsignal Tin der Frequenz herunterteilen ohne einen Zweiphasen-Taktgenerator verwenden zi müssen, der erhebliche statische Verlustleistung benötigt. Falls nicht allzuviele Flipflops in Serie geschaltei werden, erübrigt sich eine eigene Spannungsversor gungsleitung.

Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Schaltungsanordnung für ein Flipflop geringer Verlustleistung mit Feldeffekttransistoren, bei der zwei jeweils aus der Reihenschaltung eines Schalttransistors mit einem Lasttransistor bestehende Inverterstufen so miteinander verkoppelt sind, daß die Drain-Elektrode des ersten Schalttransistors un der Gate-Elektrode des zweiten und die Drain-Elektrode des zweiten,an der Gate-Elektrode des ersten Schalttransistors zu liegen kommen, bei der weiterhin an den Drain-Elektroden der Schalttransistoren jeweils ein aus der Reihenschaltung zweier Transistoren bestehendes UND-Gatter liegt, und jeweils zwischen der Gate-Elektrode des ersten von den beiden UND-Gatter-Transistoren und der Drain-Elektrode des betreffenden Schalttransistors ein weiterer Transistor liegt, wobei die Gate-Elektroden der weiteren Transistoren und die der jeweils zweiten UND-Gatter-Transistoren mit Eingängen für Taktimpulse verbunden sind, und bei der schließlich die Gate-Elektroden der Lasttransistoren gemeinsam und die Drain-Elektroden der Lasttransistoren gemeinsam jeweils mit einer Betriebs-Spannungsquelle verbunden sind, dadurch gekennzeichnet, daß die Gate-Elektroden sowohl der beiden UND-Gatter-Transistoren (7,9) als auch der Lasttransistoren (3, 4) an einem Eingang (6) für einen Taktpuls liegen, der für die Gate-Elektroden der Lasttransistoren (3, 4) als Betriebsspannungsquelle fungiert, daß die Gate-Elektroden der beiden weiteren Transistoren (11,12) an einem Eingang (16) für einen invertierten Taktpuls liegen, daß die Gate-Elektroden der Schahtransistoren (1, 2) und der beiden ersten UND-Gatter-Transistoren (8, 10) über je einen Kondensator (20 bzw. 21, 13, 14) mit dem Bezugspotential verbunden sind und daß das Kapazitätsverhältnis der Kondensatoren (20, 21) an den Schalttransistoren (1, 2) zu denen (13,14) an den UND-Gattern so groß ist, daß die in den Kondensatoren (20,21) an den Schalttransistoren (1,

2) gespeicherte Information während des leitenden Zustands der beiden weiteren Transistoren (11, 12) auf die Kondensatoren (13,14) an den beiden UND-Gattern übertragen werden kann.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß auch die Drain-Elektroden der beiden Lasttransistoren (3, 4) mit dem Eingang (6) für den Taktpuls verbunden sind, der damit insgesamt als Betriebsspannungsquelle für das Flipflop dient.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß für die Verwendung des Flipflops als Zähler parallel zu einem Schalttransistor (1) und parallel zu dem Kondensator (14), der an der Gate-Elektrode des mit dem anderen Schalttransistor (2) verbundenen UND-Gatter-Transistors (10) liegt, je ein Transistor (17 bzw. 18) geschaltet ist, mit denen das Flipflop gesetzt wird.