DE2404017A1 - Verfahren zum herstellen des halbleiterkoerpers eines halbleiterbauelementes - Google Patents

Verfahren zum herstellen des halbleiterkoerpers eines halbleiterbauelementes

Info

Publication number
DE2404017A1
DE2404017A1 DE2404017A DE2404017A DE2404017A1 DE 2404017 A1 DE2404017 A1 DE 2404017A1 DE 2404017 A DE2404017 A DE 2404017A DE 2404017 A DE2404017 A DE 2404017A DE 2404017 A1 DE2404017 A1 DE 2404017A1
Authority
DE
Germany
Prior art keywords
layer
plate
semiconductor
gaas
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2404017A
Other languages
English (en)
Inventor
Derek Edwin Bolger
Martin Pion
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE2404017A1 publication Critical patent/DE2404017A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/12—Manufacture of electrodes or electrode systems of photo-emissive cathodes; of secondary-emission electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
REIBURG I.B.
Verfahren zum Herstellen des Halbleiterkörpers eines Halbleiterbauelementes
Die Priorität der Anmeldung Nr. 5779/73 vom 2. Februar 1973 in Großbritannien wird beansprucht.
Die Erfindung liegt auf dem Gebiet der Herstellung von Halbleiterbauelementen und beschäftigt sich mit dem Problem der Fehlerbildung/ zu der das epitaxiale Wachstum aus der flüssigen Phase neigt, wenn ein solches Wachstum eben an den Kanten einer Halbleiterplatte zugelassen wird.
Die Erfindung betrifft ein Verfahren zum Herstellen des Halbleiterkörpers eines Halbleiterbauelementes unter Anwendung der epitaktischen Abscheidung von Halbleitermaterial aus der flüssigen Phase auf eine Halbleiterplatte. Die erwähnte Fehlerbildung wird.erfindungsgemäß dadurch ausgeschlossen, daß die Seite, die Seitenkanten und zumindest die Randzonen jeder der beiden Oberflächensciten der Platte mit einer Schicht eines solchen hitzebeständigen Materials versehen werden, daß bei der anschließend erfolgenden epitaktischen Abscheidung das Halbleitermaterial auf einer Oberflächenseite der Platte abgeschieden wird und ein epitaktisches Wachstum an der Seite und den Seitenkanten durch das als Maskeirung wirkende hitzebeständige Material verhütet ist. - .
AO9832/0816
— 2—
Fl 794 D.E. Böiger et al 3-2
Die Erfindung wird im folgenden anhand einer bevorzugten Anwendung zum Herstellen einer GaAs-Fotokathode vom Durchgangstyp anhand der Zeichnungen beschrieben f
deren Fig. 1 die bei der Epitaxie aus der flüssigen Phase verwendete Schieberformvorrichtung darstellt und
deren Fig. 2a bis 2c aufeinanderfolgende Arbeitsgänge der Herstellung einer GaAs-Fotokathode vom Durchgangstyp veranschaulichen.
Eine GaAs-Fotokathode vom Durchgangstyp wird durch ein Verfahren hergestellt, bei dem zunächst durch epitaktisches Wachstum aus der flüssigen Phase auf einem GaAs-Substrat eine Schicht aus GaAlAs und dann auf der GaAlAs-Schicht eine Schicht aus GaAs aufgebracht werden. Zu diesem Zweck wir die "Schieberformvorrichtungs"-Technik angewendet. Dabei wird in einer in einer Graphit-Form 3 hergestellten flachen Vertiefung 2 mit der Stirnfläche nach oben das GaAs-Substrat in der Form einer Platte 1 ,
2 vorzugsweise mit einer Flächengröße von 1 bis 5 cm und einer Dicke von 200" bis 250 um, angeordnet. Die Form 3 wird im Gleitkontakt mit dem Geitschieber 4 gehalten, welcher Schmelzen 5 in derartig angeordneten Durchbohrungen enthält, daß die Platte durch gleitende Bewegung in Berührung mit jeder der Schmelzen gebracht werden kann.
Um Vermischen und Mitreißen der Schmelze auf ein Mindestmaß zu beschränken, werden kleinste Abstände eingehalten. So sollte der Abstand zwischen der Form und dem Gleitschieber micht mehr als 50 um betragen. Normalerweise erscheint es hinsichtlich der Bemessung der Tiefe der Vertiefung wünschenswert, daß der Abstand zwischen der Platte und dem Gleitschieber anfänglich größer ist um einen Betrag, der der erforderlichen Gesamtdicke des epitaktischen Aufbringens entspricht, typischerweise 100 um.
409832/0816
F1 794 D.E. Bolger et al 3-2
Beim Aufbringen einer Schicht in einer Dicke von 100 um über die gesamte Oberfläche der Platte gerade bis an ihre Seitenkanten wurde jedoch festgestellt, daß eine Neigung zum Auftreten eines bevorzugten Kristallwachstums in der Nachbarschaft dieser Kanten besteht, was die Ursache eines Fehlwachstumproblems ist, sobald auch versucht wird, die Form zu bewegen, um den Kontakt der Platte mit der Schmelze aufzuheben. -.
Um diese Schwierigkeit der Fehlerbildung an den Seiten und Seitenkanten der Platte zu beheben, wird diese zunächst mit einer dünnen Passivierungsschicht versehen. Zu diesem Zwecke wird pyrolytisch in einer Dicke von o,2 bis 0,4 um eine Schicht aus Quarz auf die vordere Oberflächenseite und die Seite der Platte 1 (Fig.2a) abgeschieden, danach die Platte umgedreht und auf die Rückseite und die Seite der Platte 1 eine ähnliche Schicht 8 (Fig. 2b) aufgebracht. Darauf wird zur Freilegung der vorderen Oberflächenseite die Platte noch einmal gedreht. Der Rand, wird mit Wachs maskiert und danach zur Ätzung eines Durchbruchs durch den mittleren Bereich der Quarzschicht 7 verdünnte Flußsäure angewendet. Auf diese Weise wird eine Platte mit einer Quarz-Passivierungsschicht erhalten, welche die Rückseite, die Seite, die Seitenkanten und einen schmalen Rahmenteil, vorzugsweise in einer Breite von 1 bis 2 mm, entlang der Berandung der Vorderfläche der Platte gemäß der Fig.2c bedeckt.
Beim Abscheiden einer GaAlAs-Schicht durch Epitaxie aus der flüssigen Phase ist die Quarz-Passivierungsschicht in gewissen Umfang einem Angriff durch das Aluminium in der Schmelze ausgesetzt. Die Heftigkeit dieses Angriffs hängt von den Wachstumsbedingungen ab. Diese Bedingungen sind häufig derart, daß der Angriff in Kauf genommen werden kann und keine besonderen Maßnahmen zu seiner Verhütung ergriffen werden. Er kann jedoch
-4-409832/0816
Fl 794 D.E.Böiger et al 3-2
durch Verwendung von Siliciumnitrid vermieden werden. Entweder können anstelle der Schichten 7 und 8 aus Siliciumnitrid Schichten aus Siliciumnitrid abgeschieden werden oder, falls ein nicht ausreichendes Haften des Siliciumnitrids an der Platte festgestellt wird, können Siliciumnitridschichten über den Schichten 7 und 8 aus Quarz aufgebracht werden. Die Siliciumnitrid-Schichten können durch Glimmentladung abgeschieden werden.
Nach dem Ätzen der Durchbrüche durch die Passivierungsschicht bzw. Passivierungsschichten auf der Vorderfläche der Platte ist diese fertig, um mit der Stirnfläche nach oben in der zum Aufwachsen von Epitaxschichten vorbereiteten Vertiefung 2 der Form angeordnet zu werden. Die erste einkristallin aufzubringende Schicht ist eine p-leitende Ga_ C^ln j-As-Schicht 10, vorzugsweise in einer Dicke von 40 bis 100 um, wonach eine
JL. '
p -leitende GaAs-Schicht 11, vorzugsweise in einer Dicke von 5 bis 10 um, durch einkristallines Wachstum aufgebracht wird.
Die Platte wird mit den epitaktisch aufgebrachten Schichten 10 und 11 an einen Träger 14 geklebt, der Rand der Platte wird mit Wachs maskiert und es wird dann zum Ätzen eines Durchbruchs durch die Schicht 8 aus Siliciumdioxid zur Freilegung der Rückseite der Platte 1 verdünnte Flußsäure verwendet.
Der mittlere Teil des Grundkörpermaterials der Platte 1 wird als nächstes chemisch unter Anwendung einer Blasenätztechnik entfernt, die eine gleichförmige Entfernung des Materials über eine große Fläche erlaubt. Dazu wird die noch an ihrem Träger befestigte Platte mit ihrer freiliegenden Rückseite nach unten in ein geeignetes Ätzmittel gebracht, welches in einem Behälter mit porösem Boden enthalten ist, durch den Stickstoff-Gas gepumpt wird. Das Freilegen der GaAlAs-Schicht 10 kann augenscheinlich durch Beobachten des Substrats festgestellt werden,
409832/0816
-5-
Fl 794
D.E. Böiger et al 3-2
da es etwas unterschiedlich in der Färbung ist, so daß die Verwendung eines nur GaAs selektiv angreifenden Ätzmittels nicht erforderlich ist. Eine Mischung von Schwefelsäure und Wasserstoffsuperoxid ist ein geeignetes nichtselektiv angreifendes Ätzmittel.
Zur Kontaktierung eines solchen Halbleiterbauelementes werden herkömmliche Verbindungsverfahren angewendet. Eine solche Kontaktierung wird entweder unmittelbar an der aufgewachsenen Schicht 11 oder an dem Rand der Substrat-Platte 1 angebracht.
Die freiliegende Oberfläche der Epitaxschicht 11 aus GaAs kann zur Verbesserung des Wirkungsgrades durch Erniedrigung der Austrittsarbeit einer herkömmlichen Behandlung mit Caesium unterworfen werden.
409832/0816

Claims (9)

Vl 7Q4 IJD.E.Böiger et al 3-2 ■ PATENTANSPRÜCHE
1. Verfahren zum Herstellen des Halbleiterkörpers eines Halbleiterbauelements unter Anwendung der epitaktischen Abscheidung von Halbleitermaterial aus der flüssigen Phase .auf eine Halbleiterplatte, dadurch gekennzeichnet, daß die Seite, die Seitenkanten und zumindestens die Randzonen jeder der beiden Oberflächenseiten der Platte mit einer Schicht eines solchen hitzebeständigen Materials versehen werden, daß bei der anschließend erfolgenden epitaktischen Abscheidung das Halbleitermaterial auf einer Oberflächenseite der Platte abgeschieden wird und ein epitaktisches Wachstum an der Seite und den Seitenkanten durch das als Maskierung wirkende hitzebeständige Material verhütet ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Siliciumdioxid als hitzebeständiges Material verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Siliciumnitrid als hitzebeständiges Material verwendet wird .'
4. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß die Seite,'.die Seitenkanten und zumindest die Randzonen jeder der beiden Oberflächenseiten der Platte mit einer Schicht aus Siliciumdioxid versehen werden, welche mit einer Schicht aus Siliciumnitrid bedeckt wird.
-7-
409832/0 a16
D.E. Böiger et al 3-2
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Seite, die.Seitenkanten und zumindest die Randzonen jeder der beiden Oberflächenseiten einer Platte aus GaAs mit einer Schicht des hitzebeständigen Materials versehen werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß auf einer Oberflächenseite einer Platte aus GaAs durch epitaktisches Wachstum eine GaAlAs-Schicht und darüber eine GaAs-Schicht abgeschieden wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zumindest ein Teil der freiliegenden Oberfläche der
epitaktisch gewachsenen GaAS-Schicht mit Caesium behandelt wird.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, , daß der mittlere Teil des aus GaAs bestehenden Grundkörpermaterial der Platte mittels einer durch Blasen bewegte Ätzflüssigkeit entfernt wird.
9. Anwendung eines Verfahrens nach einem der Ansprüche 1
bis 8 zum Herstellen eines als Fotokathode verwendbaren Halbleiterbauelements vom Durchgangstyp.
409832/0816
Le
e r s e i t e
DE2404017A 1973-02-06 1974-01-29 Verfahren zum herstellen des halbleiterkoerpers eines halbleiterbauelementes Pending DE2404017A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB577973A GB1365465A (en) 1973-02-06 1973-02-06 Semiconductor device manufacture

Publications (1)

Publication Number Publication Date
DE2404017A1 true DE2404017A1 (de) 1974-08-08

Family

ID=9802469

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2404017A Pending DE2404017A1 (de) 1973-02-06 1974-01-29 Verfahren zum herstellen des halbleiterkoerpers eines halbleiterbauelementes

Country Status (4)

Country Link
US (1) US3901744A (de)
DE (1) DE2404017A1 (de)
FR (1) FR2216674B3 (de)
GB (1) GB1365465A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972750A (en) * 1975-04-30 1976-08-03 The United States Of America As Represented By The Secretary Of The Army Electron emitter and method of fabrication
US3959037A (en) * 1975-04-30 1976-05-25 The United States Of America As Represented By The Secretary Of The Army Electron emitter and method of fabrication
US3959038A (en) * 1975-04-30 1976-05-25 The United States Of America As Represented By The Secretary Of The Army Electron emitter and method of fabrication
DE2910723A1 (de) * 1979-03-19 1980-09-25 Siemens Ag Verfahren zum herstellen von epitaktischen halbleitermaterialschichten auf einkristallinen substraten nach der fluessigphasen-schiebe-epitaxie
US5326716A (en) * 1986-02-11 1994-07-05 Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3478213A (en) * 1967-09-05 1969-11-11 Rca Corp Photomultiplier or image amplifier with secondary emission transmission type dynodes made of semiconductive material with low work function material disposed thereon
US3647578A (en) * 1970-04-30 1972-03-07 Gen Electric Selective uniform liquid phase epitaxial growth
DE2163075C2 (de) * 1970-12-23 1982-03-04 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Verfahren zur Herstellung von elektrolumineszierenden Halbleiterbauelementen
US3715245A (en) * 1971-02-17 1973-02-06 Gen Electric Selective liquid phase epitaxial growth process
US3825449A (en) * 1973-08-31 1974-07-23 Rca Corp Method of depositing epitaxial layers on a substrate from the liquid phase

Also Published As

Publication number Publication date
US3901744A (en) 1975-08-26
FR2216674B3 (de) 1976-11-26
FR2216674A1 (de) 1974-08-30
GB1365465A (en) 1974-09-04

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2142146C3 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
EP0002433A2 (de) Verfahren zum Herstellen von Silicium-Photoelementen
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3124633A1 (de) "halbleitereinrichtung und verfahren zu deren herstellung"
DE2635369A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE3015422C2 (de)
DE2737150C2 (de)
EP0001038B1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE2616907C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2930460C2 (de) Verfahren zum Herstellen hochspannungsfester Mesadioden
DE2404017A1 (de) Verfahren zum herstellen des halbleiterkoerpers eines halbleiterbauelementes
DE2043303A1 (de) Verfahren zum Anbringen von Kontakten auf einem Halbleiterkörper, und Halb leitervornchtung mit Kontakt hergestellt nach dem Verfahren
DE2517252A1 (de) Halbleiterelement
DE2404016A1 (de) Verfahren zum herstellen einer gaasfotokathode
DE1814747A1 (de) Verfahren zum Herstellen von Feldeffekttransistoren
DE2944576A1 (de) Verfahren zur herstellung einer lochblende, etwa fuer eine elektronenstrahlbelichtungsvorrichtung
DE2151346C3 (de) Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
DE2900747A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3301479A1 (de) Verfahren zum herstellen eines halbleiterelementes
EP1344245A1 (de) Verfahren zum herstellen eines eine mikrostruktur aufweisenden festkörpers
DE2540301A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung
DE2641917A1 (de) Mit durchgelassenem licht betriebene einkristalline fotokatode und eine solche enthaltende elektronenroehre
DE2021460A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee