DE2401995A1 - Pruefsystem mit einem feinprogrammierbaren steuerspeicher - Google Patents

Description

24 855

XEROX CORPORATION, ROCHESTER, N.Y./USA

Prüfsystem rait einem feinprogrammierbaren Steuerspeicher

Die vorliegende Erfindung bezieht sich auf ein Datenverarbeitungssystem mit einer zentralen Verarbeitungseinheit, einem Hauptspeicher und einem Eingang-Aus-Verarbeiter, der das Übertragen eines Prüfprogramms aus

— 2 — 409830/0844

einer Zusatzvorrichtung in den Hauptspeicher gestattet.

Dabei arbeiten kontinuierlich Fehler-Anzeigekreise in einem Datenverarbeitungssystem, insbesondere zum Isolieren von fehlerhaften Schaltkreisen, die in einem feinprogrammierten Steuerspeicher benützt werden,, Diese Fehleranzeigeeinrichtung wird in Verbindung mit einer Fehleranzeigeeinrichtung und einer entfernt angeordneten Endeinrichtung benützt, um das Fehler finden in einem Datenverarbeitungssystem durch Wartungspersonal aus der Ferne zu gestatten,,

Datenverarbeitungssysteme enthalten für gewöhnlich eine Bibliothek von Prüfprogrammen. Diese Programme werden entweder ausgeführt, wenn eine Anzeige einer Fehlerfunktion auftritt, oder zu bestimmten Zeitintervallen, die durch das Wartungsprogramm bestimmt sind. In jedem Falle, falls die Fehlfunktion gefunden wurde, ist es infolge des Fehlens von Daten über den zeitlichen Ablauf unklar, wie lange die Fehlfunktion vorhanden war und welche Umgebungsbedingungen zum Zeitpunkt herrschten, zu dem die Fehlfunktion zuerst aufträte Die hier beschriebene Verbesserung besteht aus dem kontinuierlichen Arbeiten der Fehleranzeigekreise₀ Wenn Fehler angezeigt werden, so zeichnet das Programm alle Informationen auf, die zu dem Zeitpunkt existieren und fährt dann mit dem normalen Datenverarbeiten weiter_o So kann ein kontinuierlicher Zeitablauf aller Fehlfunktionen für eine zukünftige Analyse im Speicher behalten werden. Tatsächlich kann eine statistische Analyse von

- 3 409330/0844

gehäuft auftretenden Fehlerdaten durchgeführt werden, um Fehlfunktionen vorauszusagen, bevor sie auftreten, oder um bei der Neuauslegung von Rechnern Dienste zu leisten,,

Ein verwandtes Problem betrifft einen Rechner, der in einem Abstand vom Bedienungspersonal angeordnet ist_o Im Falle eines Systemfehlers kann die Dienstleistungsorganisation infolge fehlender Information die falsche Person oder eine Person mit den falschen Werkzeugen oder Teilen entsenden,, Eine Verbesserung würde das Vorsehen einer in einem Abstand angeordneten Endeinrichtung bedeuten, so dass die Dienstleistungsorganisation an dieser entfernten Stelle einen vorläufigen Betrag zur Störungsbehebung leisten könnte, und zwar entvjeder durch Auslesen der durch die obigen Fehler-ermittlungsverfahren gesammelten Fehlerdaten, oder durch Eingeben jener Fehlerprogramme aus der Prüfbibliothek, die für die überprüfte Fehlfunktion passen. Auf diese Weise würde die Dienstleistungsorganisation mehr Information zu ihrer Verfügung haben, bevor sie Personal und Teile entsendet.

Ziel der vorliegenden Erfindung ist es, die Fähigkeit einer kontinuierlichen Fehleranzeige und Fehlerverarbeitung eines Datenverarbeitungssystems und Möglichkeiten zu schaffen, dass die Störungsbeseitigung durch Wartungspersonal fern vom Datenverarbeitungssystem durchgeführt werden kann,,

409830/0844

Die der Erfindung zugrundeliegende Aufgabe wird erfindungsgemäss dadurch gelöst, dass das Datenverarbeitungssystem wenigstens einen feinprogrammierbaren Steuerspeicher enthält, der besteht aus einer Fehleranzeigeeinrichtung zum Üoerprüfen der mit dem Steuerspeicher verbundenen Schaltkreise und zum Anzeigen der dort vorhandenen Fehler, einer Aufzeichnungseinrichtung zum Aufzeichnen der durch die Fehleranzeigeeinrichtung erzeugten Fehlerinformation und einer Speichereinrichtung zum Speichern der Fehlerinformation und der Information über den Systemzustand des Datenverarbeitungssystems zum Zeitpunkt der Fehleranzeige.

Dies wird auf zwei Wegen durchgeführte Erstens kann der Steuerspeicher ein feinprogrammierten Vorrichtung einen Schaltkreis-Überprüfer enthalten, der eine Überprüfung in periodischen Abständen vornimmt. Ein Zeitgeber erzeugt eine Unterbrechung von geeigneter Priorität, dass die Schaltkreise überprüft werden und Fehler an eine Fehleraufzeichnungseinrichtung berichtet werden. Eine andere Quelle von Fehlfunktions-Information sind jene Fehleranzeigekreise und Software-Einrichtungen, die normalerweise in Datenverarbeitungssystemen auftreteno Beispiele sind Gleichheits-Überprüfungen und Überprüfungssummen von Datenströmenο Durch diese Einrichtungen berichtete Fehlfunktionen werden auch der Fehler-Aufzeichnungseinrichtung mitgeteilt. Wenn ein Fehler an die Fehler-Aufzeichnungseinrichtung mitgeteilt wird, wird der Rechner unmittelbar in einen Wartezustand versetzt, um alle Umgebungsinformationen zu ermitteln«. An dieser Stelle

409830/0844

wird das Programm in ein Software-Unterprogramm unterbrochen, welches die Fehleraufzeichnungseinrichtung abfragt, die Art der vorhandenen Fehlfunktion bestimmt und alle entsprechenden Daten, die sich auf die Lage des Datenverarbeitungssystems im Zeitpunkt der Fehlfunktion beziehen, einträgt. So kann ein Zeitablauf der Systemleistung in der wirklichen Zei erzeugt werden«,

Es soll angenommen werden, dass mehrere Datenverarbeitungssysteme in einem Bereich vorhanden sind, die durch eine einzige Wartungsorganisation betreut werden. Falls das Bedienungspersonal im Falle einer Störung an irgendeiner Stelle einen augenfälligen Beitrag zur Störungsbeseitigung des Datenverarbeitungssystems leisten kann, während es noch an der zentralen Wartungsstation ist, so kann eine augenscheinliche Abnahme in den Wartungskosten erzielt werden_e Bei der beschriebenen Ausführung ist das Datenverarbeitungssystem über eineEndeinrichtung-SteuerZwischenverbindung und Dateneinrichtungen, und über Telefonleitungen oder ähnlichem, mit einer entfernt liegenden Endeinrichtung verbunden, die im Wartungsbereich angeordnet ist_o Infolgedessen ist das Wartungspersonal im Stande, das Datenverarbeitungssystem indirekt und direkt zu überprüfen und ebenfalls alle in der Fehlereintragung vorhandene Information auszulesen.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellte Es zeigen:

409830/0844

Figo 1 ein GesamtbloGkdiagramm mit den Hauptkomponenten des Datenverarbeitungssystems gemäss der vorliegenden Erfindung ;

Figo 2A in Form eines Blockdiagramms die erforderliche "Hardware" zum Ausführen des Steuerspeichers und des Erzeugers der nächsten Adresse des in Figo 1 gezeigten Eingang-Ausgang-Verarbeitungssystems j

Figo 2B zeigt den Datenfluss aus den verschiedenen Zwischenverbindungen durch die Hauptkomponenten des Eingang-Ausgang-Verarbeiters;

Figo 3A,j5B stellen ein vereinfachtes Drahtdiagramm der Ausführung des Steuerspeichers dar;

Fig₀ 4A,4b,4C und 4d sind vereinfachte Drahdiagramme des 4:1-Vervielfachers und des D-Registers;

Figo 5A,5B sind vereinfachte Drahtdiagramme des 2:1-Vervielfachers und des Einschreib-Speichers;

Figo 6 ist ein vereinfachtes Drahtdiagramm der Recheneinheit;

Fig» 7 ist ein vereinfachtes Drahtdiagramm des Gleicheits-Generators und der Gleichheits-Prüflogik und des Byte-Wählers;

409830/0844

Figo 8A,8b und 8c stellen die Plusskarte der Kreis-Testfolge dar;

Figo 9A ist ein vereinfachtes Logikdaigramm der Ausführung des Fehlerregisters;

Figo 9B zeigt das Format der ersten sechs Bits der im Fehlerregister enthaltenen Information;

Fig» 10 zeigt eine Auflistung des verwendeten Steuerspeichers;

Fig. 11 zeigte eine Umwandlungstabelle der Sprache in die Maschinensprache_o

Figo 1 ist ein Systemblockdiagramm des Datenverarbeitungssystems gemäss der vorliegenden Erfindung_o Die zentrale Verarbeitungseinheit (CPU) 104 ist eine feinprogrammierte zentrale Verarbeitungseinheit, welche mit bis zu 8 Speichermodulen 101 eine Verbindung hat und maximal 64k Wörter zu 16 Bits aufweist_o Die Verbindung erfolgt über einen Speichersteuermodul (MCM) 102, der die entsprechende Verbindungslogik vorsieht_o Die CPU arbeitet in Verbindung mit einem Verarbeiter-Steuerpult 103 und der entsprechenden, im Unterbrechungskreis enthaltenen Unterbrechungslogik.

Um die CPU 1O4 von dem zeitraubenden Vorgang einer Informationsübertragung von und zu den Speichermodulen und den Zusatzeinrichtungen 111 zu befreien, wurde ein

409830/0844

getrennter Eingangs-Ausgangs-Verarbeiter (IOP) 105 in das System eingefügte In diesem Falle ist der IOP 105 selber eine feinprogrammierte Einrichtung vom CPU-Typ, der seinen eigenenEinscireibspeicher und Steuerspeicher enthält. Die Information wird von einer Zusatzeinrichtung 111 über einen Einrichtungssteuerer 110 in die neue Eingangs-Ausgangs-Verbindung (NIO) 109 durch den IOP 105, die Speicherverbindung 107 und den MCM 102 zu den Speichermodulen 101 übertragene Diese Informationsübertragung wird durch die CPU begonnen. Die CPU sendet zum IOP über die DIO-Verbindungslinie 108 ein geeignetes Kommando, das die bestimmte Zusatzeinrichtung 111, die Anzahl der betroffenen Wörter, sowie die betroffenen Speicherstellen spezifizierte Bei Empfang dieser Information wird der IOP 105 diese Informationsübertragung beginnen und aufrechterhalten, ohne dass ein zusätzlicher Eingriff durch die CPU 104 erforderlich wäre. Ein Prüffolgekreis ist · im Steuerspeicher entweder des IOP oder der CPU vorhandene Um eine Duplizierung der Information zu vermeiden, wird im folgenden nur mehr die Ausführung im IOP beschrieben werden₀

Zusätzlich zum Fehleranzeigekreis weist jede Einheit im System eingebaute Software- und Hardware-Fehleranzeigeeinrichtungen auf. Alle CPU-Fehler werden einem Fehlerregister in der CPU mitgeteilte Alle Fehler im verbleibenden System werden einem im Unterbrechungskreis 106 angeordneten Fehlerregister mitgeteilt. In jedem Falle resultiert das Erkennen eines Fehlers in einer Unterbrechung,

409830/0844

-3 -

die der CPU das Eintragen von entsprechenden Fehlerinformationen gestattet, bevor die Programmsteuerung in ihren normalen Datenverarbeitungszustand zurückkehrt. Diese Fehleranzeige- und Bericht-Schaltkreise und die Fehlereintragungs-Software werden unten mehr detailliert beschrieben.

Der örtliche Benutzer ist mit dem System über eine örtliche Endeinrichtung 113 verbunden, die mit der NIO-Zwischenverbindung über eine Endsteuerverbindung 112 verbunden ist. In ähnlicher Weise ist ein ferner Benutzer mit dem Datenverarbeitungssystem über eine ferne Endeinrichtung 117 verbunden, die mit dem System über Telefonleitungen 116 verbunden ist, welche mit dem Datensatz II5 und dem Datensatzsteuerer 114 verbunden sind₀ Endeinrichtungs-Steuerer zur Verbindung mit Datenverarbeitungsgeräten sind bereits bekannt«, Beispiele dafür sind der Xerox-Datensatzsteuerer, Model 76OI, und der Be11-System-Datensatζ 1Ο3Α.

Die Figo 2A und 2B stellen ein Gesamt-Blockdiagramm eines IOP- dar, wobei die Fig. 2A die Ausführung eines Lesespeichers (ROS), 201 zeigt, der ein Ausführungsprogramm und die Anordnung von Erzeugerkreisen für die nächste Adresse zeigt, und wobei Figo 2B die Wege des Datenflusses durch den IOP zur Speicherverbindung 258 zum DIO 261 und zu den NIO 262-Verbindungen zeigt_o

In Fig. 2A ist das Ausführungsprogramm, das sämtliche Eingangs-Ausgangs-Datenverarbeitungsvorgänge steuert, in 13 Lesespeicher-(ROM)-Scheiben enthalten, die den

- 10 -

409830/0844

- ίο -

Lesespeicher (ROS) 201 bilden» Der ROS 201 ist so ausgeführt, dass seine Kapazität 256 Wörter,jedes mit 52 Bits, beträgt ο Fünf der Ausgangslinien 205 sind direkt mit den adressierenden Verbindungen des ROS rückverbunden, um die wesentlichsten 5 Bits des nächsten Wortes in dem anzuwendenden Programm zu bilden. Drei Sätze von drei Linien 207, 208, 209, werden zum Steuern von drei Vervielfachenden Scheiben PA 202, FB 203 und PC benutzte Die Ausgänge dieser Vervielfacher werden zum Bestimmen der drei am wenigsten wichtigen Bits der nächsten zu verwendenden Adresse benützt. Jeder dieser drei Vervielfacher hat 8 wählbare Eingangslogikfunktionen. Deshalb hat das Programm 24 Abzweigmöglichkeiten bei der Erzeugung der nächsten Adresse₀ Bei dieser Ausführung können alle Kontingente, die sich auf das Ausführungsprogramm beziehen, als Vervielfachereingänge spezifiziert werden, die in einer Abzweigung zum Teil des Ausführungsprogramms resultieren, das ausgeführt wurde, um diese Kontingentierung zu erhaltene Die 35 verbleibenden Peinsteuer-Verbindungen 206 werden zum Steuern des Datenflusses und der Information durch die verbleibenden Teile des I0P, oder als diskrete Eingänge zur CPU oder zum Einrichtungssteuerer benutzt. Dies wird unten beschrieben.

Figo 2B zeigt den Datenfluss und die Adresseninformation durch den I0P I05 von Fig_o 1 eine typische Datenübertragung wird begonnen, wenn der I0P von der CPU über die DIO-Verbindung 261 einen Befehl empfängt, eine Anzahl von Bytes von irgendeiner Zusatzeinrichtung

- 11 -

409830/0844

111 entweder zu empfangen oder dorthin abzuliefern, und die Lage des Wortes im Hauptspeicher 101 dem ersten Wort des bearbeiteten Speicherblocks zugeordnet ist„

Die Adresse des ersten Wortes des Speicherblocks wird als Wortadresse bezeichnet und die Anzahl von zu beeinflussendesn Bytes wird bei dieser Datenübertragung als Bytezahl bezeichnete Beim Empfang dieser Information^ wird der IOP mit dem Übertragen der Information zwischen der Speicherverbindung 258 und der NIO-Verbindung 262 ohne weitere Zwischenschaltung durch die CPU beginnen,,

Der EinschreibepeidTer 251 wird durch 8 zweipolige Speicherscheiben mit beliebigem Zugriff (RAM) gebildet, die eine GesamtSpeicherkapazität von 32 Wörtern zu je 16 Bits aufweisen«, Diese Speicherung wird in 16 Kanäle eingeteilt, jede mit einem Doppelwort von 32 Bit. Die ersten 16 Bits enthalten die Wortadresse des ersten Wortes des SpeicherolockSo Da die Wortadresse 16 Bits lang ist, kann jede Stelle im gesamten 64K Speicher ΙΟΙ bestimmt werden,. Die zweite Hälfte des Doppelwortes enthält drei Marken in den wesentlichsten drei Bits, gefolgt durch I3 Bits der Bytezahl O

Während einer typischen Datenübertragung, wenn jeder Byte zum Hauptspeicher oder vom Hauptspeicher geliefert wird, wird die Wortadresse bei jedem zweiten Byte um eins anwachsen, um auf das nächste zu verarbeitende Wort hinzuweisen und die Bytezahl wird um eins erniedrigt werden, um die Anzahl der zu übertragenden, verbleibenden

- 12 -

A09830/084A

Bytes anzugeben. Diese Aufgaben werden in der Recheneinheit 252 durchgeführt. Wenn jeder Byte übertragen ist, wird das Steuerspeicherprogramm die Inhalte des Einschreibspeichers 251 über die Recheneinheit 252,, wo die Inhalte entsprechend abnehmen oder anwachsen, über den 2:1-Vervielfacher 25o und zurück in den Einschreibspeicher 251 zirkulieren. Die vom IOP geforderten Rechenaufgaben sind unter Peinprogrammsteuerung verfügbar.

Die Wortadresse- und Bytezahl werden von der CPU über die DIO-Verbindung 26l empfangen und eventuell zum Einschreib-Speicher 251 übertragen. Jedoch ist die am Adressenumwandler 259 empfangene Information in der Tat der Nummernbestimmer der Zusatzeinrichtung und kann nicht direkt zum Adressieren einer Stelle im Einschreibspeicher benutzt werden. Um diese Übertragung zu machen, wird der von einem ROM angetriebene Adressenumwandler 259 programmiert, um Einrichtungsadressen in Einschreibspeicheradressen umzuwandeln, so daß die Bytezahl und die Wortadresse in den entsprechenden Kanal des Einschreib-Speichers übertragen werden können. Wie bereits gezeigt, kann ein Wort, das bereits im Einschreib-Speicher 251 ist, in der Recheneinheit 252 abgeändert und auf der Verbindung 264 zurück durch den 2:4-Vervielfacher 25o in den Einschreib-Speicher zirkuliert werden. Es wird jedoch ein verschiedener Weg benützt, um den Einschreib-Speicher von Beginn an zu beladen. Auf spezifische Weise wird die Wortadresse und die Bytezahl von der CPU über die DIO-Verbindung 261 empfangen, ausgewählt und durch den 4:!-Vervielfacher 253 rotiert und in das D-Register

409830/0844

eingegeben. Diese Information ist dann über die Verbindung 263 verfügbar, wird beim 2:3-Vervielfaeher 250 ausgewählt und in den Etosciajsibspelßher beim näc-hsten Zeitgeberimpuls eingegebene

Von diesem Punkt an kann die spezifizierte Wortzahl zwischen dem Hauptspeicher 101 und der Zusatzeinrichtung 111 bei keiner weiteren Einschaltung der. CPU 104 übertragen werden, wie folgte Wenn der Speicher von einer Zusatzeinrichtung beladen wird, so wird die Information über einen Einrichtungssteuerer 110 über die NIO-Verbindung 262, über den 4:1-Vervielfacher 253 gesendet und am ersten Zeitgeberimpuls in das D-Register 254 eingegebno Die Information ist jetzt an der Verbindung 263 zur Speicherverbindung 258 verfügbare Für Übertragungen vom Speicher zu einer Zusatzeinrichtung werden die Daten durch die Speicherverbindungslinie 265 zum 4:1-Vervielfacher 253 gesendet und dann in das D-Register 254 eingegebene An diesem Punkt sind die Daten an der NIO-Verbindung 262 durch den Bytewähler 260 verfügbare

Ein Charakteristikum des Systems ist es, dass die NIO-Verbindung 262, die den I0P I05 und den Einrichtungssteuerer 110 verbindet, eine 9-Linienverbindung ist, die einen Byte plus Gleichheit zu einer Zeit verarbeiten kann, während der Speicher 258 und die DIO-261-Verbindungen 18-Linien-Verbindungen sind, die zwei Bytes parallel verarbeiten können₀ Auf diese Weise, um das Beispiel der Datenübertragung von einer Zusatzeinrichtung in den Speicher

- 14 409830/0844

zu nehmen, werden die Bytes zeitlich nacheinander eingegeben, in das D-Register 254 gepackt und dann parallel in den Speicher übertragen» Andererseits werden die vom Speicher empfangenen Daten in das D-Register übertragen und dann, wenn Byte zu einer Zeit, durch den Bytewähler 260 gewählt, um auf der NlO-Verbindung 2β2 an den Einrichtungssteuerer gesandt zu werden,,

Die verbleibenden Teile von Fig. 2B be iehen sich auf Gleichheitsbetrachtungen₀ Normalerweise werden Daten zu je ein oder zwei Bytes pro Zeiteinheit übertragen, wobei jeder Byte aus 3 Datenbits und einem Gleichheitsbit besteht. Wann immer 16 Datenbits aus dem D-Register 254 ausgegeben werden, werden sie zu einem Gleichheitsgenerator 255 geführt, der zwei Gleichheitsbits erzeugt„ Diese Bits werden mit den zwei Gleicnheitsbits verglichen, die mit den Daten übertragen werden. Dieser Prüfvorgang stellt sicher, dass die Daten ohne Informationsverlust oder Irrtum übertragen werden. Die mit dem D-Register 254 verbundene Logik verarbeitet Gleichheitsbits, der Krat speicher 251 jedoch nicht,, Wenn deshalb Adresseninformation aus der Recheneinheit 252 über die Verbindung 264 zur Speicherverbindung 258 herauskommt, so muss ein Gleichheitsbit pro Byte erzeugt werden,, Dies geschieht im Gleichheitsgenerator 257„ Der Gleichheitsgenerator ist im Speichersteuerungsmodul 102 angeordnet, aber in Fig. 2B aufgezeigt, um das gesamte Gleichheitssystem zu zeigen,,

Bei der Analyse der IOP-Schemata, Fig. J5 bis 7'» wird

- 15 -

409830/0844

auf folgende Weise vorgegangen: erstens findet eine Diskussion der Organisation des Lesespeichers und der Kreise statt, welche die nächste Programmadresse erzeugen. Zweitens wird eine Analyse jener Kreise folgen, die zur Durchführung des in Fig. 2B beschriebenen Datenflusses erforderlich sind; d.h₀ des Informations- und Datenflusses durch den IOP von und zu den DIO- NIO- und Speicherverbindungen. Drittens werden die Steuerverbindungen des Ausführungs-Feinprogramms definiert, welche die Logik und den Datenfluss in den Eingangs-Ausgangs-Verarbeiter steuern. Viertens wird eine Erläuterung der logischen Funktionen für die Abzweigungsmöglichkeiten, die im Generatorteil der nächsten Adresse des Programmsteuerkreises vorgesehen sind, gegeben werden. Fünftens wird die tatsächliche Nachrichtenübermittlung zwischen Einrichtungen bei einer typischen Datenübertragungsfolge beschrieben werden.

In bezug auf die in den Figo JA und JtB gezeigte Ausführung des Steuerspeichers ist das ausführende Feinprogramm in dem Lesespeicher enthalten, der aus Lesescheiben 305 über 308 und 312 durch 320 gebildet wird₀ Jede dieser ROM¹-s hat 8 quotierte Eingangsverbindungen und einen Vierbit-Ausgang, der jedem ROM eine 25β χ 4 Bit-Kapazit-ät gibt. Da I3 ROM's vorhanden sind, ist die gesamte Speicherkapazität 256 Wörter bei einer Wortlänge von 52 Bitsο Die Ausgangsverbindungen des ROM sind die IOP-Feinsteuerverbindungen und werden unten diskutiert werden. Die nächste Programmadresse wird durch Adressenführer 301 bis 304 erzeugt. Die Führer 30I und 302

- 16 409830/0844

2AO1995

arbeiten parallel mit den Führern 303 und 304 wegen des Aufladens der Verbindungen,, Die fünf wichtigsten Bits des Adressenführerausgangs werden direkt von dem FD-Feld bestimmt, Verbindungen FDOO bis FD04, wobei die drei unwichtigsten Bits Funktionen der Abzweigungsvervielfacher 309, 310 und 311 sind. Jeder Abweichungsvervielfacher hat acht logische Funktionseingänge und drei quotierte Steuerverbindungen, so dass jeder Vervielfacher eine der acht Funktionen wählen kann, um sie den Adressenführern zuzuführen, wobei das Programm eine Gesamtzahl von 24 Abteilungsmöglichkeiten erhält. Diese logischen Funktionseingänge werden unten diskutierte

Die Fig. 4a, 4b, 4c und 4D sind eine Darstellung des 4:1-Vervielfachers 253 und des D-Registers 254„ Das D-Register wird aus vier Bitdatenregistern 402, 404, und 427 gebildet und verarbeitet 16 Bits parallele Die Eingänge werden über ein Netzwerk von Daten zugeführt, welche als 4:1-Umwandlungsvervielfacher arbeiten. Die Eingänge zu diesem Netzwerk von Daten kommen aus der Recheneinheit 252 oder entweder der DIO 261-, der NIO-262- oder der Speicherzwischenver indung 263. Da die vervielfachende Logik und die D-Register für jede Gruppe von vier Bits identisch sind, zeigt Figo 4C lediglich ein Kreisdetail der ersten vier Bits des zweiten Byte. Die Vervielfacher 4O1, 403 und 426 sind dem in den Gattern 4O5 bis 424 gezeigten Netzwerk ähnlich in der Konstruktion. In ähnlicher Weise sind die D-Register 402, 4o4 und den im Detail gezeigten D-Register 425 ähnlich. Es wird

409830/0844

bemerkt, dass die Gleichheitsbits,· die normalerweise die Speicherdaten und die Daten aus der Eingangs-Ausgangseinrichtung cegleiten, nicht durch diesen Kanal geführt werden. Sie werden direkt dem Gleichheitsgenerator 255 durch eine getrennte Logik eingegebene Die Gatter 405 bis 409 bilden ein Element des 4:1-Vervielfachers mit 16 Elementen» Die Steuerverbindungen und Dateneingangs verbindungen für dieses Element sind wie folgt: DXIO ist NIO-Steuerverbindung, DXM ist die Speichersteuerverbindung, DXS ist die Addier-Steuerveri-indung und DXDIO ist die DIO-Steuerverbindung₀ NIDAROO ist ein Bit der NI0-Daten_o NMRDO8 ist ein Bit der Speicherdaten. SO8 ist ein Bit der Addierdaten und NDBO3 ist ein Bit der DIO-Daten. Es wird bemerkt, dass der unwichtigste Bit der NIO-Daten dem zweiten Byte des D-Registers zugeführt wird,, Dies deshalb, weil die NlO-Zwischenverbindung eine Zwischenverbindung mit 9 Verbindungen ist, die einen Byte zu einer gegebenen Zeit verarbeitet₀ Deshalb müssen zwei vollständige Bytes aus der NI0-Zwischenverbindung in das D-Register eingefügt werden, bevor das volle 16 Bit-Wort zur Speicherverbindung gesendet werden kann_o Falls kein teilweises Schreiben gefordert wird)

Die Fig„ 5A und 5B enthalten Schemata des 2:1-Vervielfachers 250, des Krat. Speichers 25I mit beliebigem Zugriff und des Speicheradressenumwandlers 259 des IOP Ί05ο Da beide Bytes auf identische Weise durch den 2:1-Vervielfacher und den Kratzspeicher durchgeführt werden, wurde ein Schema lediglich des ersten Bytes vorgesehene Die Figo 5A zeigt vier Etascftr^bspeidherecieLben 501 bis 504 mit

- 18 -

409830/0844

beliebigem Zugriff, jedes mit einer Information von 32 χ 2 Bits und eine volle Wortspeicherung von 32 Wörtern zu "i6 BitSo Die 32 Wörter im Speicher enthalten 16 Speicheradressen und Ί6 Bytezahlen_o Jede Wortadresse zeigt auf eine Stelle im Hauptspeicher 101 hin, die durch eine Zusatzeinrichtung 111 angegangen oder in die eingespeichert werden soll, und die Bytezahl entspricht der verbleibenden Bytezahl, die durch diese spezielle Zusatzeinrichtung noch verarbeitet werden müssen₀ Die fünf kodierten Eingangsadressenverbindungen zum Kratzspeicher werden mit RAO bis RA4 bezeichnet und die 16 Ausgangsverbindungen werden mit ROO bis RT5 bezeichnet. Die 16 Eingangsdatenverbindungen RIOO bis RH 5 werden durch die 2 ^-Vervielfacher 509 und 510 in Fig„ 5A angetrieben,, Diese Vervielfacher werden durch die Feinsteuerungsverbindung RXB gesteuert, welche bestimmt, ob das D-Register oder der Addierausgang in den Kratzspeicher eingegeben werden₀ Die Addierausgänge sind mit SOO bis S07 und die D-Registerausgänge mit DOO bis DO7 bezeichnet«

In Figo 5B sind die reinen Lesespeicherscheiben 514 und 515 notwendig, um an den DIO- und NIO-Verbindungen ankommende Einrichtungszahlen in Stellen innerhalb des Einsdreibspeichers zu übersetzen» Dies ist notwendig, weil den Zusatzeinrichtungen während der Erzeugung von Software beigeordnete Einrichtungszahlen nicht Stellen im Einschreibspeicher entsprechen,, Deshalb muss eine Übersetzung stattfinden,, Adresseninformation kommt vom NIO auf der Verbindung NIDAROO über NIDARO7 und von DIO auf der Verbindung NDA11 durch NDA14„ Das Datenregister 516

- 19 409830/0844

stellt sicher, dass die Information in der richtigen zeitlichen Folge den Adressenverbindungen eingegeben wird ο

Eine Funktion der 2:4-Vervielfacherscheibe 517 ist es, für die richtige Durchführung der Datenverkettung und der Unterbrechungsmarken zu sorgen₀ Wie oben beschrieben, sind die ersten drei Bits des ByteZahlwortes die Fehlermarke, die Datenkettenmarke und die Unterbrechungsmarke ο Bei der Verarbeitung einer Bytezahl wird der 2:1-Vervielfacher 517 den R01 Bit wählen und ihn als Datenverkettungsmarke benützen. Er wird ebenfalls den R2 Bit wählen und ihn als Unterbrechungsmarke benützen« Diese Wahl wird durch die RA4-Verbindung erzwungen, welche angibt, dass eine Bytezahl in Verarbeitung ist. Die zwei Ausgangssignale DC-S und IP-S sind mit dem Datenregister 518 verbunden und der Ausgang dieses Datenregisters ist umgekehrt zurück mit diesem 2:1-Vervielfacher 517 verbunden» Als Folge davon werden die Bits 1 und 2 für die Datenverkettung und für die Unterbrechungsmarken benützt, falls eine Bytezahl in Verarbeitung ist₀ Andererseits wird das Datenregister 518 dem geeigneten Zustand dieser zwei Marken aufrechterhalten, solange keine Bytezahl verarbeitet wird₀

Figo 6 ist ein Schema der Recheneinheit 252 des IOP 105, das für die Erfüllung folgender Aufgabe eingefügt wurde: unverändertes Durchlassen der Daten, Verringern von ROJ bis R15 um 1, Anwachsen von ROO bis RI5 um 1_fl Zwingen aller Ausgangsbits zum Zustand 1 oder Umwandeln

- 20 -

409830/0844

von ROO bis RI5. Normalerweise ist eine Recheneinheit in 16 Bits aus vier Scheiben von Rechenlogikeinheiten mit je vier Bits zusammengesetzte Aus Kostenbetrachtungen und wegen der erforderlichen, begrenzten Rechenfunktionskapazität wurde die Recheneinheit in diesem Falle jedoch mit 7ROM¹S ausgestattete Um die Arbeitsweise dieser Recheneinheit darzustellen, wird gezeigt, dass unter Peinprogrammsteuerung die STO-Verbindung aktiv ist und das Anwachsen der Eingangdaten um 1 wünscht, Die ROM's 605, 606 und 607 erzeugen lediglich Trägerdaten_o Die wirkliche Umwandlung, in diesem Fall das wirkliche Anwachsen um 1, wird in den ROM's 60I bis durchgeführt. Die unwichtigsten Bits sind in ROM 6o4 enthalten, das so eingesetzt ist, dass die Ausgangsdaten immer um 1 grosser sind als/lie Eingangsdaten«, Falls die Eingänge R12, RI3, R14 und RI5 in der Tat alle "1" sind, dann sollte eine Trägerdate erzeugt werden, und dies geschieht im ROM 607« Die erzeugte Trägerdate wird dem ROM 603 auf der Verbindung IS11CB zugeführt, die eine erhöhte Ausgangszahl in jenem ROM erzwingt ο Falls weiterhin alle R08 bis RI5 "1" sind, dann werden sowohl in ROM 6θβ als auch ROM 607 Trägerdaten erzeugt und ROM 60I und 602 zugeführt„ Falls schliesslich alle Bits R04 bis RI5 "1" sind, wird eine Trägerdate erzeugt und zum ROM 601 gesandt werden. In allen Fällen wird der Ausgang gegenüber dem Eingang um 1 anwachsen«,

Figo 7 ist ein Schema der Ausgangsverbindungen, welche zur NIO-Verbindung 262 zum Gleichheitsgenerator 255 und

- 21 -

409830/0844

zum Gleichheitstest 25^ gehen₀ Die 16-Datenbits vom D-Register DOO bis DI5 werden in die Bytewählerscheiben 721 und 722 eingegeben. Ein Vervielfachen ist in diesem Fall notwendig, da die NIO-Verbindung nur ein Byte verarbeiten kann. Deshalb wird unter Fe^programmsteuerung zu einem Zeitpunkt ein Byte ausgegeben» Die Gleichheitsbits werden in Gleichheitsgeneratoren 725 und 724·. erzeugt und auf Verbindungslinien DBPO und DBP1 ausgesandt₀ Wenn Daten in das D-Register vom DIO, das NIO oder vom Speicher eingegeben werden, werden sie normalerweise durch einen Gleichheitsbit pro Byte begleitete Diese zwei Gleichheitsbits DPO und DP1 erscheinen als Eingänge auf dem ROM 625. Gleichzeitig werden die D-Registerausgänge an den Eingängen zu dem ROM 723 und 724 erhalten, welche ebenfalls Gleichheitsbits DBPO und DBP1 erzeugen. Diese vier Gleichheitsbits werden in den ROM 724 gesendet, der in Betrieb gesetzt wird, um irgendeinen Gleichheitsfehler anzuzeigen«, Der Gleichheitsfehlerbit geht auf der Verbindung DPE heraus, und kann unter Feinprogrammsteuerung durch das Gatter 726 geführt werden, um auf der Verbindung EBR zu erscheinen, der Fehlerabzweigungsmarkenverbindungo

Bei Rückkehr zu den Steuerspeieherschemata von Fig. JA und 3B wird der Informations- und Datenfluss durch den Eingangs-Ausgangs-Verarbeiter durch das*a-usführende Feinprogramm gesteuert, das im reinen Lesespeicher angeordnet ist, und insbesondere wird jede Funktion des Eingangs-Ausgangs-Verarbeiters durch eine der 49 Steuerverbindungen gesteuert, die aus dem reinen

- 22 -

409830/0844

Lesespeicher herausführen. Die durch diese Steuerverbindungen bewirkten Funktionen sind wie folgt:

Die RXD-Verbindung steuert den 2:1-Vervielfacher 250. Falls KXD hoch ist, wird der Einschreibspeicher 251 mit den Inhalten des D-Registers 254 beladen. Falls RXD niedrig ist, wird der Ausgang des Addierers 252 in den Einschreibspeicher überführt. Diese Verbindung ist in Fig. 5A als Eingang zum 2:1-Vervielfacher 509 und 510 gezeigt.

RA4X1 ist eine Bytezahl-Vorwahl von RA4. RA4 ist ein Eingang zum Datenregister 517 in Fig. 5B, das vorher im Zusammenhang mit der Datenverkettung und den Unterbrechungsmarken diskutiert wurde. Die gleiche Verbindung wird ebenfalls als unwichtigster Bit in dem Addressierschema des Speichers mit beliebigem Zugriff in Fig. 5A benutzt. So werden die Bytezahlen immer in seltsame Adressen innerhalb des Einschreibspeichers überführt.

Der RAXIN gestattet dem Adressenumwandler 259* die an der DIO-Verbindung hereinkommende Einrichtungszahl in eine Stelle im Einschreibspeicher zu übersetzen. Diese Verbindung ist ein Eingang für das Datenregister 516 in Fig. 5A, dessen Augang das Eingeben der Ausgänge der Adressenumwandler 514 und 515 in Adressierverbindungen des Einschreibspeichers gestattet.

RBXl ist die Einschreibspeichereinstellung, die eine Anzeige dafür ist, dass eine Wortadresse oder eine Bytezahl beim nächsten Zeitgeberimpuls erneuert wird.

409830/0844

Die SMO-Verbindung ermöglicht das Verringern des Ausgangs des Addierers 252 gegenüber dem Eingang um 1. Diese Verbindung ist eine der Eingänge des ROM 601 bis 607 in Figo 6. Die SPO-Verbindung ist der SMO-Verbindung mit der Ausnahme ähnlich, dass der Ausgang des Addierers anwächst anstatt dass er abnimmt₀ Die STO-Verbindung ermöglicht, dass der Ausgang des Addierers eine Bestimmung der Datenübertragung durch einen von fünf Typen von Bestimmungsbefehlen anzeigte Die SMO-, STO- und SPO-Verbindungen werden zusammen benutzt, um den Ausgang des Addierers zu veranlassen, den geeigneten Bestimmungsbefehl zu erzeugen. Der erste Befehl ist, wo die Datenübertragung durch ein Ereignis höherer Priorität unterbrochen wurde, aber fortgeführt wird, nachdem die Unterbrechung beendet wird. Der zweite Befehl erscheint, wenn die Bytezahl 0 wirdo Der dritte Befehl ist ein einfaches Halt der Datenübertragung₀ Der vierte ist ein Halt infolge eines Verbindungsfehlers und der fünfte ist ein Bestimmungsbefehl, herrührend von einer Unterbrechung und einem Halt, wo nicht erwartet wird, dass die Datenübertragung forgeführt wird, nachdem die Unterbrechung beendet wird₀ Dies sind die fünf Typen von Bestimmungsbefehlen, die unter allen möglichen Lagen ausgesendet werden könnten und notwendig sind, so dass der Einrichtungssteuerer wirkungsvoll an seine nächste Aufgabe herangehen kann₀

Die nächsten fünf Steuerverbindungen bilden das DC-PeId des Peinprogr'ammausgangs. Diese Verbindungen steuern den 4:1-Vervielfacher 253 und bestimmen deshalb, was

40 983 0/0844

in das D-Register in Fig. 4c eingefügt wird. Die DXS-Verbindung gestattet das Einfügen von Daten in das D-Register vom Addierer 252 ₀ Die DXDIO-Verbindung gestattet, das Eingeben von zwei Bytes von Daten aus der DIO-Datenverbindung in das D-Register„ Die DXIO-Verbindung gestattet das zeitliche Eingeben von Daten in das D-Register von der NIO-Verbindung 262₀ Die NIO-Verbindung verarbeitet jedoch zu jeder Zeit einen Byte und deshalb muss eine Entscheidung darüber getroffen werden, in welcher Hälfte des D-Registers diese NIO-Daten eingefügt werden sollen. Diese Entscheidung wird durch die nächsten zwei Verbindungen DOINH und D1INH getroffen, von denen jede eine Hälfte des D-Registers zumacht, und das zeitliche Eingeben in die andere, korrekte Hälfte des D-Registers gestattete

Die nächsten drei Verbindungen bilden das IT-Feld und Steuern Prüfungen, die während einer IO-Nachrichtenübertragung auftreten«, FSTXSC hat die logische Aufgabe, den Wartungsruf in das FST-Flip-Flop 518 in Fig. 5B zeitlich einzugeben, wenn der Wartungsruf von der Einrichtung hoch ist_p Dieses FST-Signal wird im FC-Mux 509 in Figo 3k benützt, um das Abzweigen des Programms zu einem Unterprogramm zu steuern, das diesen Wartungsruf ausführt„ FNCTXR, das den Gattern 727 und 728 in Figo 7 zugeführt wird, erlaubt das Setzen der Verbindung FNCT1, einen Ausgang des Registers 750, in einen der zwei möglichen Zustände* entweder ist die Verbindung EBR, ein Eingang zum Gatter 727, hoch und zeigt eine Abzweigungsfehlerbedingung oder REO an, oder

- 25 409830/0844

ein paralleler Ausgang des ROM T^ und 727 ist hoch und zeigt an, dass die Bytezahl 1 ist₀ In jedem Fall wird die Wichtigkeit des FNCT 1 sein, dass die nächste Übertragung die letzte in dieser Reihe von Datenübertragungen sein wirdο Diese Eigenschaft wird auch bei dem später betriebenen Eigentest beschriebene FNCTXS trägt die Ergebnisse der Addierprüfung der Bytezahl in das FNCTI-Flip-Flop 73O über die Gatter 731, 734 und 755 ein₀ FNCT1 wird niedrig sein, wenn die Bytezahl nicht 1 war. Die FNCT1-Verbindung wird am FC-Mux verfügbar sein, um Abzweigungen für geeignete Unterprogramme im Ausführungsprogramm vorzusehen„

Unter Fortführung der Diskussion der Steuerverbindungen in Figo 3 bilden die nächsten zwei Verbindungen das IF-FeId. FNCT1X1 setzt einfach das FNCT1-Flip-Flop 730 hoch, wenn es dem Gatter 732 zugeführt wirdo Dies existiert als Möglichkeit für den Feinprogrammierer in der Erzeugung seines Ausführungsprogramms. In ähnlicher Weise setzt FSTX1, ein Eingang für das Register 5I8, die FST-Verbindung hoch. Dies wird später bei der Diskussion der Nachrichtenübertragung zwischen dem Einrichtungssteuerer, der CPU und dem IOP während der normalen Datenübertragung diskutiert werden.

Die nächsten fünf, das 10-Feld bildenden Verbindungen sind eine Fortsetzung jenes Satzes von Nachrichtenübertragungs-Steuerverbindungen, die zur Nachrichtenübertragung notwendig sind_e TMX1 in Fig. 5B zwingt

- 26 -

409830/0844

den IOP in einen der zwei Umdreh-Betriebszustände. Einer oder beide könnten gesetzt werden, abhängig von den Inhalten des D-Registers, wenn diese Marke erhalten wird. Diese Ebenen des Überprüfens des IOP bestehen aus Unterprogrammen zum AusfUhrungsprogramm und gehen wie folgt vor sich.

Die erste Ebene des Testens besteht aus dem Senden von Eingangsdaten aus der NIO-Verbindung 262 durch den IOP und zurück zum Speichersteuermodul 102, in dem PST, Figo 5B, Gatter 520 hochgesetzt wird₀ Dadurch werden die I0P-zu Speicherlogik rege, einige der IO-Verbindungswege und der Feincode (als interne Umdrehbetriebsart bezeichnet) überprüft. Die zweite Ebene der Umdrehbetriebsart wird in Verbindung mit der Systemprüfsoftware benutzt, welche die gesamten Datenübertragungseigenschaften überprüfte Dies wird durch eine Umdrehung in einem aussenliegenden Steuerer bewerkstelligt, der der NlO-Zwischenverbindung angefügt ist_o Die IOXDO-Steuerverbindung ist ein Eingang zum Datenregister 721 und 722 in FIg₀ 7» Sie steuert, welcher der zwei in dem D-Register enthaltenen Datenbytes auf der einen Byte NIO-Verbindung ausgesendet werden sollo Falls die Verbindung hoch ist, wird der erste Byte ausgesendet, und falls diese Verbindung niedrig ist, so wird der zweite Byte ausgesendete Die DSOX1-Verbindung setzt den DSO-Pllp-Flop 731 in Figo 7* wenn sie hoch ist, und stellt ihn zurück, wenn sie niedrig ist. Der DOS-Fllp-Flop ist ein Wiederholungsflip-flöp, der auf die Verbindung DS0X1 ausgerichtet ist, welche hoch ist, falls die durch den IOD ausgesendeten oder empfangenen

- 27 409830/0844

Daten die richtigen sind» Die Halteverbindung wird an das Gatter 758 in Fig. 7 angelegt» Der Zweck dieser Verbindung ist, den Zeitgeber im IOP anzuhalten, bis ein DSI empfangen ist. Die DSI-Steuerverbindung ist eine Nachrichtenverbindung zum Einrichtungssteuerer 110 und wird benützt, wenn der IOP eine Datenübertragung zum Einrichtungssteuerer beendet hat und für ein Signal vom Einrichtungssteuerer wartet, dass der Einrichtungssteuerer die Daten verarbeitet hat, und nun für die nächste Übertragung bereit steht„IRELX1 wird als Teil der Priority-Logik benutzte Normalerweise hat irgendwelche DIO-Übertragung Vorrang über eine NlO-Übertragung. Jedoch entsteht eine Schwierigkeit während der Zeit, in der die Steuerung von einem Einrichtungssteuerer an einen anderen übertragen wird«, Für diese Zeitperlode ist der IRELXi wirksam, um die Prioritätslogik auszuschalten und die Verbindung des nächsten Einrichtungssteuerers zur Dienstbereitschaft zu bewerkstelligen, bevor die Möglichkeit eines DIO-Wartungsrufes von höherer Priorität zugelassen ist₀ Der FC-Mux-309-Eingang, ISAMP-EN ist eine logische Funktion von IRELX1 und ergibt eine Abzweigung zum Ausführungsunterprogramm eines Steuerspeichers.

In Fig« ]5B steuern die nächsten vier, das NI-FeId bildenden Verbindungen die Speicherverbindung 258₀ Die LXS-Verbindung geht zum IOP-Adressenregister und gestattet die zeitliche Eingabe des Ausganges des Addierers, der in diesem Fall eine Wortadresse ist, in das Speicheradressenregister und anschliessend zum NCM 102. Diese Register

409830/0844

sind mit der Speicherverbindung 258 verbundene MWOX1 und MW1XL setzen die Flip-Flop's werlche ebenfalls mit dem MCM verbunden sind und die zwei Byte-Steuerverbindungen sind, welche gestatten, dass jeder Byte unabhängig vom anderen geschrieben wird«, Wenn beide Bytes richtig sind, werden beide in den Hauptspeicher eingeschriebene Wenn beide niedrig sind, werden beide aus dem Speicher ausgelesen und bei Kombinationsfällen gibt es eine Möglichkeit eines teilweisen einschreibens₀ Das IOP-Steuerspeicherprogramm hat die Fähigkeit, diese vier möglichen Speichertätigkeiten fein zu programmieren_o Der letzte Ausdruck im MI-FeId ist die MRX1-Verbindung_o Diese setzt einen Wiederholungs-Flip-Flop und wird zum Speichersteuermodul als Speicherwunsch gesendet, um dem Speichersteuermodul mitzuteilen, dass der nächste Zyklus einen Datenzugang zum oder vom Speicher wünschte

Die nächsten fünf Verbindungen bilden das DI-FeId₀ Dieses Feld steuert die DIO-Zwischenverbindungo Die Verbindungen CCJX1 und CC²KXI setzen die Lagecodeverbindungen oder stellen sie zurück, welche zur CPU zurückgebracht und dazu benutzt werden, um die Überfluss- und Trägerbits zu setzen oder zuzustellen,, Diese Bits werden während der Datenübertragung nicht in ihrer eigentlichen Aufgabe benutzt und sind deshalb für die Nachrichtenübermittlung und für die logischen Funktionen während der Datenübertragungen verfügbar. Falls beispielsweise die Überfluss- und Trägerbits beide gesetzt sind, so ist wesentlich, dass der Zusatzeinrichtungscode durch den Einrichtungssteuerer nicht erkannt wurde„ Die DFSAX1-Verbindung setzt einen Wieder-

- 29 409830/0844

holungs-Flip-Flop, der die an die CPU gesendete Bestätigungsverbindung antreibt, um die CPU zu informieren, dass der IOP empfangen wurde und eine Antwort an die DIO-Zwischenverbindung zurückgesendet wurde₀ DIOXD1, DIOXDO lenken die entsprechende Hälfte oder beide Hälften des D-Registers in die NDIO-Datenverbindungen (NDB¹s), während eines Lesevorganges direkt von der CPU₀ Insbesondere lenkt DIOXDO, wenn richtig den wichtigsten Byte von D zum wichtigsten Byte der DIO-Datenleitung.

Beim Portfahren in Figo ;5B bilden die nächsten drei Verbindungen das ST-FeId₀ Die DPEN-Verbindung ermöglicht dem IOP, eine gesteuerte Gleichheitsprüfung aus den Inhalten des D-Registers durchzuführen«. Wenn sie niedrig ist, ist eine Gleichheitsprüfung nicht mögliche Das ist notwendig, da es während der normalen Tätigkeit Zeiten gibt, in denen übrige Bits im D-Register sind. Diese Verbindung ermöglicht deshalb nur dann eine Gleichheitsprüfung, wenn die Inhalte des D-Registers den Gleichheitsbits entsprechen, die zu der Zeit dem Gleichheitstestkreis zur Verfügung stehen,, STXSTR ist eine Steuerverbindung, die lediglich während des Eigentests benützt wird, um Funktionen durchzuführen, die den Eigentestbedingungen eigen sind_o Eine Funktion ist es, die Eigentestmarke zu 0 zurückzuführen,, Die Eigentestmarke kommt βθ mal pro Sekunde und im Eigentestprogramm ist diese Anweisung eingegeben, welche diese Marke wieder zu 0 macht„ Diese Verbindung steuert auch zeitlich den Gleichheitsfehlerausgang aus dem Gleichheitstestkreis 725 in Figo 7, in die EBR- oder Fehlerabzwei-

- 30 409830/0844

gungsverbindung. Diese bringt einen Gleichheitsfehler in die geeignete Form,zur Behandlung durch den FC-Mux-309 in Figo 3. Dieses Fehlerabzweigungssignal wird durch das Wiederholungs-Flip-Flop 7^0 in Figo 7 aufrechterhalten und kann durch das Steuerspeicherprogramm in der Zukunft abgefragt werden₀ Die STXSTR-Verbindung setzt ebenfalls den Beginn der FNCT1-Verbindung aus dem Register 730 in Figo 7 so, dass das FNCT1 wiederholt zum Überprüfen von Fehlern während des Eigentests benutzt werden kann₀

Die FREIE-Verbindung wird als logischer Anzeiger benützt, um anzuzeigen, dass das Ausfürhungsfeinprogramm in seinem freien Zustand un bereit ist, Wartungsrufe zu verarbeiten Die verbleibenden, das FA-, FB-, FC- und FD-Feld bildenden Steuerlinien werden zum Steuern von Abzweigungsmöglichkeiten im Programm benutzt und sind in Verbindung mit der schematischen Diskussion von Figo 3 erklärt worden₀

In der Diskussion der schematischen Diagramme wurde festgestellt, dass die FA-, FB- und FC-Vervielfacher die Fähigkeit hatten, aus 18 logischen Funktionen auszuwählen, die für Abzweigungen im Ausführungsprogramm benutzt werden konnten_o Eine Diskussion dieser 18 logischen Funktionen folgt. Darüber hinaus soll bemerkt werden, dass jeder Vervielfacher einen Eingang auf "hoch" (Pluspol) und den anderen Eingang geerdet hat«, Dies deshalb, dass der Feinprogrammierer den Ausgang jedes Vervielfachers steuern kann, der entweder hoch oder niedrig oder eine Funktion ist.

- 31 409830/0844

In Pig. 3A ist die erste logische Funktionsverbindung FNCT1_o Dies ist ein Enddatensignal und gestattet das Abzweigen der Feinsteuerung am einen Enddatensignal, das durch den IOP erzeugt wird. Das vom IOP erzeugte Enddatensignal, REO in Figo 7, ist ein Ausgang der ROM 72J5 und 724. Wenn das D-Register eine Byte ahl enthält und diese gleich 1 ist, so wird das REO erzeugt, um anzuzeigen, dass die nächste Übertragung das letzte Wort ist. EBR ist eine Fehlerabzweigebedingung, die von einem am Gleichheitstestkreis 725 in Figo 7 angezeigten Gleichheitsfehler herrührte Die Feinsteuerverbindung FSP wird hoch, wenn eine Datenübertragung gewünscht wird. Dieses Signal wird überprüft, wenn der IOP in seinem Frei-Zustand ist und eine Datenübertragung verursachte ROO ist der wichtigste Bit des Ausgangs des Einschreibespeichersο Wenn jedoch die Bytezahl in der Verarbeitung ist, wird die Wichtigkeit dieses Bits die gleiche wie diejenige der Fehlermarke. Deshalb ist eine Abzweigung an diesem Bit in der Tat eine Abzweigung an einem Fehler. ISAMP-EN ist eine Anzeige an den IOP, dass die Einrichtung unter Steuerung auf einen AIO-Befehl anspricht und eine Abzweigung bei jender Bedingung gestattet. Ein AIO-Befehl in diesem System wird durch die CPU als Ergebnis einer in der I-O-Einrichtung erzeugten Unterbrechung ausgegeben, der zur Folge hat, dass sich die I-O-Einrichtung selbst identifier zierto Die Ausdrücke IDIODECO, 1 und 2 werden vom Feinprogrammierer als Abzweigungssteuerungen benutzt» ISRV1 ist ein "keine Enddaten"-Signal, das vom Einrichtungssteuerer empfangen wird, um anzuzeigen, dass der Datenübertragungsprozess noch andauerte Das

409830/0844

PNCT2 ist eine Wartungsendmarke aus dem IOP zum Einrichtungssteuerer. Es ist eine Nachrichtenübermittlung, um die Einrichtung zu informieren, dass die Datenübertragung ausgeführt oder infolge eines Fehler beendet wurde. IDIOMODE ist eine aus der DIO- decodierte Steuerverbindung, die anzeigt, dass der IOP bei der Verarbeitung einer der Kanten DIO-Anweisung irgendwelchen Typs ist. Sie wird als Abzweigungssteuerung benützt, wenn der IOP im Frei-Zustand ist» Das IDX2-Signal wird von einem Einrichtungssteuerer empfangen und ist eine Anreige, dass der Einrichtungssteuerer 2 Bytes pro Wartung anstelle von einem verarbeitete Die IF-Marke ist die Unterbrechungsmarke,, Es ist ein Teil eines Befehls, Bytes, abgeleitet vom dritten Markenbit im Bytewort, und zeigt den IOP an, dass eine Unterbrechung nach der Ausführung der laufenden Datenübertragung erzeugt werden sollte.

Die ROBD-Verbindung ist hoch, wenn die Inhalte des Einschreibespeichers eine ungerade Zahl sind. Dies ist beim Eigentestprogramm nützlich, das unten diskutiert wird_e Das ISELFT wird alle 16,6 msek«, durch das Eigentest-Zeitgeber-Flip-Flop gesetzte Diese Marke wird beim Entscheidungsvorgang zum Abzweigen zum Eigentest überprüfte NDA15 ist der unwichtigste Bit der wirksamen Adresse der DIO-Zwischenverbindung und wird durch den IOP während einer Schreibe—oder Lese-Kanalfunktion benutzte Die CPU sendet die Daten und die Adresse über die DIO-Zwisehenverbindung und der IOP entscheidet, ob es bei Betrachten des unwichtigsten Bits der Adresse ein gerader oder ein ungerader Kanal ist. ISRVO ist eine Wartungsendmarke aus dem Einrichtungs-

- 33 409830/0844

steuererο Wenn der IOP mit der Zusatzeinrichtung für die Wartung verbunden wird, wird diese Marke in Verbindung mit der oben diskutierten ISRVl-Verbindung benützt, um dem IOP mitzuteilen, welche Betriebsart benützt werden sollte, doho ein Befehlseingang, ein Befehlsausgang, ein Dateneingang oder ein Datenausgang„ In diesem Fall muss der IOP sowohl das ISRVI als auch das ISRVO betrachten um zu bestimmen, welche der vier Möglichkeiten die richtige istο Die DC-Verbindung ist die Datenverkettungsmarke, die mit der gerade in Betrieb befindlichen Einrichtung verbunden istο Wenn die Bytezahl 0 erreicht, wird die Anwesenheit der Datenverkettungsmarke automatisch die Datenübertragung von der neuen Wortadresse beginnen, basierend auf der neuen Bytezahl₀

Eine typische Informationsübertragung vom Hauptspeicher 101 an eine Zusatzeinrichtung 111 wird auf folgende Weise durchgeführt. Erstens wird die CPU eine Wortadresse und eine Bytezahl in einen Kanal des Einschreibspeichers 251 eingeben. Dies wird mittels einer "Schreibedirekt"-Einrichtung über eine Sprachanweisung durchgeführt, welche die Inhalte des CPU-Speichers in die entsprechenden 10 Kanäle des Einschreibespeichers überträgt. In diesem Falle wird d**ie Adresse durch den Einschreibespeicher-Adressenumwandler 259 in die adressierenden Leitungen des Einschreibespeichers dekodiert, während die Daten, in diesem Falle die Wortadresse und die Bytezahl, in bestimmter Zeitfolge durch das D-Register 251 und in den Einschreibespeieher gegeben werden,. Die CPU wird als nächstes einen "Starte 10"-Befehl durchfuhren„ Funktionsmässig wird dieser Befehl

409830/0844

zum Beginnen einer Eingangs- oder Ausgangstätigkeit benützt und muss durch die in den Bitstellungen 8 bis 15 des CPU-Speichers enthaltene Einrichtungszahl die gewählte Einrichtung spezifizieren. Wenn dieser Befehl durch die IOP empfangen ist, wird er direkt zum Einrichtungssteuerer über die NIO-Zwischenverbindung ausgesendet. Falls die besondere gewünschte Einrichtung mit dem Einrichtungssteuerer verbunden ist, wird der Einrichtungssteuerer eine Antwort über den IOP zur CPU zurücksenden. Diese Antwort besteht aus zwei Teilen. Der erste Teilst der Einrichtungszustand, der in einem 8-Bit Byte enthalten ist und in Bits O bis 7 des CPU-Speichers aufgeladen ist. Diese Bits werden kodiert, um einige Möglichkeiten zu zeigen, wie, die Einrichtung ist bereit, belegt, nicht verfügbar, nicht in Betrieb, etc. Die andere Hälfte der Anwort ist ein Setzen oder Zurücksetzen des Überfluss- und Träger-Flip-Flops in der CPUo Wie oben festgestellt, sind die Überfluss- und Träger-Flip-Flops während der Datenübertragung nicht als solche in Benutzung. Deshalb stehen sie für Übertragungsinformation über die 10 Adressen zur Verfügung, namentlich, ob die 10 Adressen durch den Einrichtungssteuerer zur Kenntnis genommen sind und falls dies der Fall ist, ob der "Starte den Eingang-Ausgang"-Befehl empfangen werden kann. Fall sie Antwort positiv ist, so ist der "Starte den Eingang-Ausgang"-Befehl beendet und der Einrichtungssteuerer wird nun einen Wartungsruf aussenden, der das Setzen des FST-Flip-Flops 5I8 von Fig. 5B ergibt, Dieses Signal ist ein Eingang für den FT-Mux 309 in Fig. 3 und ergibt eine Abzweigung zum entsprechenden Teil des

409830/0844

Ausführungsprogramms des Steuerspeichers. Der IOP erkennt diesen Wartungsruf durch Erhöhen der Verbindung PST und durch Erniedrigen von FNCTO, FNCT1 und PNCT2. Diese besondere Anordnung der Steuerverbindungen erstreckt sich auf den Einrichtungssteuerer und werden als Kenntnisnahme des Wartungsrufes erkannt. Die Einrichtung gibt ebenfalls zwei kodierte Bits auf der Verr bindung ISRVO und SRV1 ein, während sie DSI antreibt. Diese Verbindungen sind Eingänge für den FB-Vervielfacher J10 und den FC-Vervielfacher 309, die die Abzweigung zu jenem Teil des Ausführungsprogramms steuern, der einen "Befehl aus" verursacht. Dieser Vorgang ergibt das Holen des ersten im Datenblock zu übertragenden Wortes, das tatsächlich ein Befehlsbyte ist. Der Befehlsbyte geht dem ersten Wort der Datentafel vor und ist kodiert, um die Art der gewünschten Tätigkeit zu beschreiben. Die Möglichkeiten sind schreiben, lesen, zurücklesen, steuern, anzeigen und anhalten. Beim behandelten Beispiel nehmen wir an, es sei ein Lesebefehl. Bei Empfang dieses Befehls wird der Einrichtungssteuerer den Wartungsruf ein zweites Mal anheben und dieses Mal beginnt die wirkliche Datenübertragungsfolge, wobei die gesamte Datentabelle aus dem Hauptspeicher 101 ausgelesen und in die Zusatzeinrichtung 111 eingelesen wird.

Im Steuerspeioher ist ein Eigenprüftest enthalten, der 60 mal pro Sekunde ausgeführt wird. Fig. 10 ist eine Auflistung des Programms und zeigt die symbolische und die wirkliche Adresse jeder Verbindung und die Inhalte der 15 feinprogrammierten Felder. Diese Auflistung

- 56 40 9830/0844

sollte in Verbindung mit Fig. 11 gelesen werden, welche die Umwandlungen aus dem mnemonischen in den Sechsergerätecode zeigt_o Um diesen Vorgang darzustellen, wollen wir die erste Verbindung der symbolischen Auflistung überprüfen. Die symbolische Bezeichnung 0X02 entspricht der Sechseradresse 9A. Das RC-FeId enthält eine RWFlXD-Mnemonik, was bedeutet, dass die RXD- und RWX1-Feinsteuerverbindungen in Tätigkeit sind. Das SC-FeId enthält ein SINV. Bei jener Bezeichnung ist jedoch keine Steuerverbindung. FIg₀ 11 zeigt, dass SINV den Gerätecode hat, der 1101 entspricht, welcher umgekehrt in die drei Feincode-Mnemoniken SMO, SPO und FF1 übertragen wird. Deshalb Bedeutet dieses eine Wort im SC-FeId die Auflistung, dass die obigen drei Steuerverbindungen hoch sind. Die FA, FB, FC und FD-Felder sind blank gezeigt aber in Wirklichkeit enthalten sie den Gode in der Auflistung der Maschinensprache, da diese Felder die nächste Programmadresse bestimmen müssen, welche in diesem Fall 9B, 1001, 1011 ist. Die fünf wichtigsten Bits sind im FD-Feld enthalten. Die FB- und FA-Felder müssen Einser erzeugen, was durch Zuführung eines Codes von 001 an die FA- und FB-Felder geschieht, wobei die Eingangszahl 4, die hoch ist, gewählt wird. FC wird mit 000 programmiert, um den niedrigen Eingang zu wählen, der als dritter unwichtigster Bit der Adresse benützt wird. Auf diese Weise erzeugen die FD₅ 0-> B- und Α-Felder die nächste Adresse, 9B. Um die Auflistung weniger schwierig und leichter verständlich zu machen, zeigt die Auflistung einfach den nächsten symbolischen Ausdruck, in diesem Fall 0X03, anstatt dass die F-Felder in ihrem Maschinencode ausgeschrieben worden wären. Diese

— 37 409830/0844

vier Felder werden einen symbolischen AufIistungseingang nur dann haben, falls eine Abzweigungsentscheidung durchgeführt werden muss. Beispielsweise enthält ein FC-Feldeingang von FNCT1 das binäre Maschinenwort 100, da der FC-Vervielfacher in diesem Fall die FNCT1-Eingangsverbindung als Abzweigungsfunktion wählt. Das Ergebnis dieses speziellen Satzes von Feincode-Anweisungen, ist wie folgt. Die SINV-Mnemonik, gekoppelt mit der DXS-Mnemonik ergibt eine Umkehr der Recheneinheit und ein Aufladen in das D-Register über den Umkehrvervielfacher. STXSTR wird die Eigentestmarke zu 0 machen, das Programm wird wegen der Inhalte des F-Feldes auf eine Stelle 9B abzweigen; und das RWRXD setzt eine Wortadresse derart, dass die aus dem Einschreibespeieher zugänglich gemachten Inhalte das nächste Mal aus einer Wortadressenlage angegangen werden. RWRXD überträgt ebenfalls die Inhalte des D-Registers auf den Einschreibespeicher.

Der gesamte Eigenprüftest kann leichter mit Bezug auf die Flusskarte in Fig. 8 diskutiert werden. Anfänglich enthält das D-Register alle Nullen, da es durch das Ausführungs-Fejnprogramm zu 0 gemacht wird, wenn der Prüftest beginnt. Ebenfalls enthält der Adressenumwandler jene Adresse, die der letzten durch das Programm angegangenen Einrichtung entspricht. Bei Annahme dieser Anfangsbedingungen überprüft der Prüftest die Fähigkeit des IOP, Nullen durch den Kreis zu übertragen, der den Einschreibespeicher 251, die Recheneinheit 252 und den 2:1-Vervielfacher 250 in Fig. 2B enthält. Zuerst wird die anfängliche oder ursprüngliche Wortadresse in

409830/0844

das D-Register gespeichert» Wie aus der symbolischen Auflistung zu ersehen, werden die Inhalte des Einschreibespeichers durch die Recheneinheit umgewandelt, um die Tatsache zu kompensieren, dass der 4:1-Vervielfacher 253 selbst ein Umwandler ist und deshalb wird die Wortadresse in geeigneter Weise in das D-Register gespeichert. Als nächste Tests werden die im D-Register enthaltenen Nullen in die Einschreibespeicheradresse übertragen. Bei OXO3 werden die Inhalte des Einschreibespeichers, in diesem Fall Nullen, durch den Addierer 252, durch den 2:1-Vervielfacher 250 und zurück in den Einschreibespeicher 251 zirkuliert. Natürlich sollte dies ohne Änderung geschehen. An diesem Punkt überprüft das Programm den wichtigsten Bit der Speicherdaten, der Null sein sollte. Falls dies nicht der Fall ist, so zweigt das Programm zur Stelle 2X04 ab, wo die anfängliche Wortadresse zum Einschreibespeicher gespeichert ist, der FNCT2-Flip-Flop wird gesetzt, um einen Fehler anzuzeigen und das Programm zweigt zur Stelle STEND ab, die den FNCT2-Flip-Flop-Bit in die IOP-Fehlermarke bringt. Falls der Test an OXO3 vorübergeht, so wird das Programm an der Stelle 0X04 wieder aufgenommen, was das Beginnen des Testes ist, um Einser durch den Einschreibespeicherkreis zu zirkulieren. Bei 0X04 werden die Inhalte des Einschreibespeichers durch den umkehrenden Vervielfacher 253 in das D-Register geladen. Deshalb sind die Inhalte des D-Registers FFF (oder alles Einser). Bei OXO5 werden diese Einser in den Einschreibespeicher geladen und bei ΟχΟβ werden sie durch den Addierer und zurück in den Einschreibespeicher zirkuliert.

- 39 -

409830/0844

- 59 -

Dann findet ein Test für den Gleichheitsfehler statt. In Wirklichkeit ist der Gleichheitsfehler lediglich ein Test der Inhalte des D-Registers und deshalb wird die Zirkulation der Einser bei der Programmstelle 0x06 durch diesen Gleichheitsfehlertest nicht überprüft. Falls jedoch die Inhalte des Einschreibespeichers nach der Zirkulation bei ΟχΟβ unkorrekt sind, wird dies später im Programm festgehalten. Im Falle eines Fehlers zweigt das Programm zur Stelle 2X07 ab, wo die ursprüngliche Wortadresse zum Einschreibespeicher gespeichert ist und der FNCT2-Flip-Flop wird gesetzt. Das Programm zweigt dann zum oben beschriebenen STEND ab.

Das Programm überprüft bei den Stellen 0X07, 0X08 und 0X09 die Fähigkeit des I0P, alle Einser und alle Nullen durch den gesamten Kreis zu übertragen, der den Einschreibespeicher 251, die Recheneinheit 252, den 4:1-Vervielfacher 253, das D-Register 254 und den 2:1-Vervielfacher 250 umfasst. Irgendwelche in diesem Teil des Programms erzeugten Fehler werden später im Programm aufgedeckte

Fig. 8b ist ein Test der Bytesteuerlogik. Von der Auflistung in Fig. 10 kann bei der Stelle 0x09 gesehen werden, dass das RC-FeId die Mnemonik RW4XD enthält. Fig. 11 zeigt an, dass diese Mnemonik die Sub-Mnemonik RA4X1 enthält, die die Bytezahl-Vorwahl ist„ Deshalb kann aus der Liste gesehen werden, dass die Bytezahl-Funktionen von nun an im Eigenprüftest überprüft werden. Die Stufen 0X10, 0X14 überprüfen die Fähigkeit der Logik, alle Einser oder alle Nullen durch den gesamten

- 40 409830/0844

Kreis zu übertragen, der die Elemente des Einschreibespeichers und des D-Registers enthält. Wo XI5 überprüfte Fähigkeit der Recheneinheit, die Inhalte des Einschreibe-Speichers um 1 anwachsen zu lassen. Falls alle vorhergehenden Stufen in den Fig. 8A und 8B richtig durchgeführt wurden, sollte die als Bytezahl enthaltene Zahl 0001 sein. Dies wird durch Betrachten des unwichtigsten Bits der Einschreibespeicherdaten überprüft, das das Äquivalent des Abfragens ist, wenn das Einschreibespeicher-Wort eine ungerade Zahl ist. Falls die Bytezahl in diesem Punkt keine ungerade Zahl ist, so ist der Test fehlerhaft und die Bytezahl wird an der Stelle 2X16 zum Einschreibespeicher zurückgespeichert, der Fehler-Flip-Flop wird gesetzt und das Programm zweigt zum Ende des Eigentests abο Falls die Bytezahl an diesem Punkt eine ungerade Zahl ist, so wird der Test fortgeführt. Bei der Stelle 0X16 und OXI7 wächst die Bytezahl an und wird dann verringert, Die Bytezahl sollte wieder eine ungerade Zahl sein. 0X18 überprüft die Fähigkeit der Addierer, eine Zahl, die nicht 0 ist, durch den Einschreibespeicherkreis zu zirkulieren. Der Test an diesem Punkt wird auf der FNCT1-Verbindung durchgeführt. Wie oben beschrieben, wird diese Verbindung hoch sein, wenn eine Bytezahl von 0001 oder ein Gleichheitsfehler aus dem Inhalt des D-Registers angezeigt wird, wenn FNCTXR programmiert war. Hier sollte sie niedrig sein. 0X19 bis 0X21 überprüfen die Fühigkeit des Systems, eine Zahl, die nicht 0 ist, in diesem Falle 1, durch den grossen Kreis zu zirkulieren, der den Einschreibespeicher und die D-Registerschaltkreise umfasst.

- 41 -

409330/0844

Die Tests überprüfen entweder, ob der Addierer eine ungerade Zahl enthält, oder ob dieBytezahl 1 ist. 0X22 ist eine leere Stelle. Schliesslich wird an der Stelle 0X25 der Wartungsruf in die PST-Leitung eingegeben, um dem IOP eine Datenübertragung zu ermöglichen, falls eine von einer aussenliegenden Einrichtung (Zusatzeinrichtung) gewünscht wird.

Das Pehleranzeigesystem, das 16 Bits mit Fehlerinformation umfasst, ist schematisch in Fig. 9A dargestellte Ein 15 Bit-IM-Register 90I ist innerhalb des Unterbrechungskreises enthalten und ein 10 Bit-CPU-Register 902 ist innerhalb der CPU enthalten. Diese Information wird in zwei Felder aufgeteilt. Das erste Feld identifierziert die Einheit, die den angezeigten Fehler mitteilt und ist aus 6 Bits, 0 bis 5> zysammengesetzt. Das zweite Feld identifiziert die Art des angezeigten Fehlers und besteht aus den verbleibenden 10 Bits, 6 bis 15. Jeder Bit des Elnheitsfeldes ist einer speziellen Komponente, wie in Fig. 9B gezeigt. Das Systemfehlerregister wird im Unterbrechungskreis eingefügt, um die Nachrichtenübermittlung mit allen zentralen Systemeinheiten zu erleichtern. Im Falle einer doppelten CPU-Konfiguration hat jede CPU ihr eigenes Fehlerregistersystem. Zusätzlich enthält jede CPU ein internes CPU-Fehlerregister, das dem Systemfehlerregister identisch gleich ist, aber lediglich 10 Bits enthält. In jedem Fehlerregister können die 10 Informationsbits in Unterfelder unterteilt werden, um die Benutzungsmöglichkeit dieses Aufbaues der Fehleranzeige auszuweiten. Beispielsweise

409830/0844

könnten die Bits 6 und 7 dazu benützt werden, einen der vier Fehlerarten zu spezifizieren. Für jeden dieser vier Fehlerarten könnten die acht verbleibenden Bits eine Fehlerinformation darstellen, die jeder Einheit zugeordnet ist, in dem sie den Fehler und die Eigenart des Fehlers mitteilen. In diesem Falle würde eine Möglichkeit von 32 einzelnen Fehleranzeigen gegenüber den ursprünglichen 10 bestehen. Falls der Speicher einen Fehler mitteilt, die drei Adressenbits mit der höchsten Ordnung mit dem Speicher verbunden sind, so muss der Wunsch, einen Fehler zu erzeugen, zusammen mit der Identifizierung des Fehlertyps mitgeteilt werden. Dies würde anzeigen, in welchem der 8 Speichermodule der Fehler auftrat.

Das Ergebnis der Mitteilung eines Fehlers an das Fehlerregister ist eine unmittelbare Unterbrechung, die den Rechner in einen Wartezustand bringt. Diese Unterbrechung wird durch gemeinsame ORIMG-Bits 0 bis 5 erzeugt. Falls ein Fehler mitgeteilt wurde, wird einer dieser Bits hoch sein und eine Unterbrechung erzeugt werden. Der Rechner wird zu einem Wartezutand bei Empfang einer Fehlerunterbrechung gebracht, um ein Festhalten aller Bedingungen zu ermöglichen, bis alle geeignete Information durch das Unterbrechungs-Unterprogramm aufgezeichnet ist.

Wenn die Fehleraufzeichnung durchgeführt ist, wird die Steuerung der CPU zurück zum Arbeitsprogramm gegeben.

Das Fehleraufzeichnungs-Unterprogramm wird eine direkte

409830/0844

Leseanweisung durchführen, wobei das Fehlerregister als Operant genannt wird. Falls der CPU-Fehlerbit hoch ist, wird dieses "Lese direkt" das Lesen des CPU-Fehlerregisters ergebene Falls der CPU Fehlerbit niedrig ist, wird das Unterbrechungskreis-Fehlerregister gelesen. Falls beide Register Fehlerinformation enthalten, muss das Unterbrechungsunterprogramm 2 "Lese direkt" geben um beide Fehlerregister auszulesen. Das Lesen eines Fehlers setzt automatisch eine in diesem Fehlerregister enthaltene Information zu Null zurück«.

Das Fehleraufzelehnen ist der Vorgang der zeitlichen Sammlung von wichtiger Fehlerinformation, die alle Benutzer befriedigt und ist nicht auf am Hardware entdeckte Fehler beschränkt, sondern schliesst auch Fehler ein, die durch die Software entdeckt werden. Die Information über einen Fehler kann infolge Interpretation die wahrscheinlichste Ursache des Fehlers bringen. Die Fehleraufzeichnung muss genügend Information enthalten, um sowohl Wartungsanforderungen für die Hardware als auch für die Software zu entsprechen. Im Falle von unregelmässig auftretenden Fehlern oder Problemen zwischen dem Betrieb, ist eine Isolation der Fehlerursache schwierig durchzuführen. Die Anhäufung von genügend Daten kann jedoch eine Tendenz herausfinden lasseh, das bei der Isolation hilfreich ist, Ein zeitliches Suchen des Zustandes ist wichtig, um alle Fehlerzustände vor dem nächsten Fehler zu erhalten, Jeder Eingang in das Fehlerverzeichnis sollte allgemeine

409830/0844

Information enthalten, beispielsweise, wie der Fehler entdeckt wurde, das Datum und die Zeit (in msek) und welches Programm, durch welche Arbeitsziffer, was durch den Fehler beeinflusst wurde, das Programmzustandswort und den Inhalt des Fehlerregisters. Zusätzlich sollte für einen I-O-Fehler das Verzeichnis die Einrichtungsnummer und den Zustand enthalten.

Falls eine Störung in der CPU auftritt, die ein "Hängen" bewirkt, kann die Anzeige des Fehlers, die die Fehlfunktion bewirkt, durch Umschalten des Betriebsartenschalters zur Fehlerbetriebsart am Steuerpult nach seinem Ort gesehen werden. Die Inhalte des Fehlerregisters werden dann direkt am Steuerpult sichtbar.

Im Vorhergehenden sind Methoden und Geräte zum Fortlaufenden Überprüfen von mit einem feinprogrammierbaren Steuerspeicher eines Eingang-Ausgang-Verarbeiters verbundene Schaltkreise beschrieben worden,, Während die diskutierten Schaltkreise in Verbindung mit einer speziellen Logischaltung beschrieben worden sind, ist eine solche Schaltung lediglich ein Beispiel, da auch andere Schaltungen und Geräte zur Durchführung der beschriebenen Funktionen benützt werden könnten. Beispielsweise könnte die beschriebene Methode für zentrale Verarbeiter, für Einrichtungssteuerer oder irgendwelche datenverarbeitenden Systemkomponenten angewendet werden, die einen feinsteuerbaren Steuerspeieher enthalten.

409830/0844

Ebenfalls könnten DCL- und TTL-Logiken, oder positive oder negative Logiken, benützt werden, um eine Schaltung zum Durchführen der beschriebenen Punktionen zu erhalten.

Die Erfindung ist nicht auf die oben beschriebenen Ausführungen beschränkt. Änderungen und Modifizierungen davon, die dem allgemeinen Erfindungsgedanken entsprechen, sind durch die folgenden Patentansprüche abgedeckt.

- 46 -409830/0844

Claims (1)

1. Patentansprüche

   Datenverarbeitungssystem mit einer zentralen Verarbeitungseinheit, einem Hauptspeicher und einem Eingangs-Aus-Verarbeiter, der das Übertragen eines Prüfprogramms aus einer Zusatzvorrichtung in den Hauptspeicher gestattet, dadurch g e k e η η zeichnet, dass das Datenverarbeitungssystem (104) wenigstens einen feinprogrammierten Steuerspeicher (102) enthält, der besteht aus einer Fehleranzeigeeinrichtung zum Überprüfen der mit dem Steuerspeicher (102) verbundenen Schaltkreise und zum Anzeigen der dort vorhandenen Fehler, einer Aufzeichnungseinrichtung zum Aufzeichnen der durch die Fehleranzeigeeinrichtung erzeugten Pehlerinformation und einer Speichereinrichtung zum Speichern der Fehlerinformation und der Information über den Systemzustand des Datenverarbeitungssystems zum Zeitpunkt der Fehleranzeige.

   Datenverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, dass die Fehleranzeigeeinrichtung im Steuerspeicher (102) zum Überprüfen der mit dem Steuerspeicher (102) verbundenen Schaltkreise eine feinprogrammierte Prüffolge und Anzeigeschaltkreis zum Anzeigen der während der Ausführung

   409830/0844

   der feinprogrammierten Prüffolge auftretenden Fehler enthalte

   3. Datenverarbeitungssystern nach Anspruch 1 und 2, dadurch gekennzeichnet, dass die Fehleranzeigeeinrichtung weiterhin eine Unterbrechungseinrichtung zum Erzeugen einer Systemunterbrechung, die auf die Anzeige eines Fehlers anspricht, und eine Einrichtung enthält, die auf die Systemunterbrechung anspricht und die Speichereinrichtung aktiviert„

   4. Datenverarbeitungssystem nach Anspruch 1 bis J3, dadurch gekennzeichnet, dass die Fehleranzeigeeinrichtung weiterhin eine Einrichtung zum Zwingen des Datenverarbeitungssystens (104) in einen Wartezustand bezüglich der Fehleranzeige, bis die Steuerung des Datenverarbeitungssystems zu dieser Speichereinrichtung übertragen ist, enthält»

   5· Datenverarbeitungssystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Zeitgebereinrichtung zum Anzeigen des Verstreichens einer bestimmten Zeitspanne seit der letzten Ausführung der feinprogrammierten Prüffolge an den Steuerspeicher vorgesehen, und eine Prioritätseinrichtung mit der Zeitgebereinrichtung gekoppelt ist, die die Ausführung der feinprogrammierten Prüffolge in zeitraffender Form zusammen mit

   40 9 830/0844

   anderen Steuerspeicherfunktionen ermöglicht«

   6. Datenverarbeitungssystem nach einem der vorhergehenden Ansprüche, dadurch gekenn-ze. lehnet,-dass Software-Prüfprogramme im Hauptspeicher zum Prüfen der Übertragung der Daten zwischen den Zusatzvorrichtungen und dem Hauptspeicher vorgesehen sind, dass weiterhin Gleiehheits-Fehleranzeigekreise zum Überprüfen der Gleichheit von Wörtern, die durch das Datenverarbeitungssystem verarbeitet werden, und Einrichtungen vorgesehen sind, die auf die Anzeige eines Fehlers durch die Software-Prüfprogramme und die GIeichheits-Fehleranzeigekreise ansprechen, um den Fehler der Aufzeichnung mitzuteilen.

   Datenverarbeitungssystem nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Endeinrichtung, die in einem Abaand vom Datenverarbeitungssystem (104) zum Auslesen der Fehler- und Systemzustandsinformation vorgesehen ist ο

   Datenverarbeitungssystem nach Anspruch 7, dadurch gekennzeichnet, dass die Endeinrichtung eine Einrichtung zum Übertragen des Prüfpro-

   t I

   gramms aus der Zusatzeinrichtung in den auptspeicher, und eine Einrichtung zum Ausführen des Prüfprogramms durch das Datenverarbeitungssystem (104) enthalte

   409830/0844

   Datenverarbeitungssystem nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Einrichtung zum Berichten der durch das Prüfprogramm angezeigten Fehler an die Aufzeichnungseinrichtung.

   10o Datenverarbeitungssystem mit einer zentralen Verarbeitungseinheit, einem Hauptspeicher und einer in einem Abstand angeordneten Endeinrichtung, dadurch gekennzeichnet, dass das Datenverarbeitungssystem (104) wenigstens einen feinprogrammierbaren Steuerspeicher enthält, wobei das Verfahren das Überprüfen des Steuerspeichers und der damit verbundenen Schaltkreise mittels einer feinprogrammierten Prüffolge, die in dem Steuerspeicher angeordnet ist, und das Speichern von Information im Hauptspeicher, welche den durch das Überprüfen angezeigten Fehler und den Zustand des Datenverarbeitungssystems im Zeitpunkt dieser Fehleranzeige definiert, umfasste

   ο Datenverarbeitungssystem nach Anspruch 10, dadurch gekennzeichnet, dass das Datenverarbeitungssystem (104) wenigstens einen feinprogrammierbaren Steuerspeicher enthält, wobei das Verjähren das Testen des Steuerspeichers und der damit verbundenen Schaltkreise in Verbindung mit einer feinprogrammierten Prüffolge, die in dem Steuerspeicher angeordnet ist, und das Speichern von Information im Hauptspeicher, die die Fehleranzeige durch das Überprüfen und den Zustand des Datenverabreitunts-

   - 50 409830/0844

   systems im Zeitpunkt der Fehleranzeige definieren und ein Auslesen der Fehler- und Systeminformation an der in einem Abstand angeordneten Endeinrichtung umfassen ο

   12o Datenverarbeitungssystem mit einer zentralen Verarbeitungseinheit, einer in einem Abstand angeordneten Endeinrichtung, einem Hauptspeicher und einem Eingang-Aus-Verarbeiter zum Übertragen eines Prüfprogramms aus einer zusätzlichen Einrichtung in den Hauptspeicher, dadurch gekennzeichnet, dass das Datenverarbeitungssystem (104) wenigstens einen feinprogrammierbaren Steuerspeicher mit einer Eigenprüfeinrichtung enthält, wobei das Verfahren umfasst, das Beginnen des Eigentests in periodischen Abständen und in zeitraffender Form zusammen mit anderen Datenverarbeitungsfunktionen, das Erzeugen einer Fehlerinformation als Ergebnis des Testens, wobei der Schaltkreis in einem Fehlerzusland und der Zustand des Datenverarbeitungssystems im Zeitpunkt der Fehleranzeige identifiziert werden, das Erzeugen von weiterer Fehlerinformation, indem es dem Benutzer an der entfernt liegenden Endeinrichtung möglich ist, ein Prüfprogramm aus einer Zusatzeinrichtung in den Hauptspeicher zu übertragen und das Programm auszuführen, und das Speichern der Fehlerinformation im Hauptspeicher₀

   13o Datenverarbeitungssystem nach Anspruch 12, dadurch gekennzeichnet, dass das Datenver-

   - 51 409830/0844

   arbeitungssystem wenigstens einen feinprogrammierbaren Steuerspeieher mit einer Eigentesteinrichtung enthält, wobei das Verfahren umfasst, das Beginnen des Eigentests in periodischen Abständen und in zeitraffender Form zusammen mit anderen Datenverarbeitungsfunktionen, das Erzeugen einer Fehlerinformation als Ergebnis des Testens, wobei der Schaltkreis in einem Fehlerzustand und der Zustand des Datenverarbeitungssystems im Zeitpunkt der Fehleranzeige identifiziert werden, das Erzeugen von weiterer Fehlerinformation, indem es dem Benutzer an der entfernt liegenden Endeinrichtung möglich ist, ein Prüfprogramm aus einer Zusatzeinrichtung in den Hauptspeicher zu übertragen und das Programm auszuführen, das Speichern der Fehlerinformation im Hauptspeicher, und das Auslesen der Fehlerinformation an der entfernt angeordneten Endeinrichtung,

   409830/0844

   Sl

   Leersette