DE2401985A1 - Dynamische schaltung - Google Patents
Dynamische schaltungInfo
- Publication number
- DE2401985A1 DE2401985A1 DE2401985A DE2401985A DE2401985A1 DE 2401985 A1 DE2401985 A1 DE 2401985A1 DE 2401985 A DE2401985 A DE 2401985A DE 2401985 A DE2401985 A DE 2401985A DE 2401985 A1 DE2401985 A1 DE 2401985A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- mos field
- effect transistors
- pair
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
Description
A 40 470 b
11. Januar 1974
k - 35
Timex Corporation Waterbury, Connecticut, USA
Dynamische Schaltung
Die Erfindung betrifft eine dynamische Schaltung mit MOS-Feldeffekttransistoren.
Eine der Grundschaltungen in der Elektronik sind durch zwei
teilende, Teilerstufen bzw. Binärstufen, in denen eine Eingangs-
409833/1029 " 2 "
A 40 470 b
b-b -2-
1111974 2401985
frequenz durch den Faktor 2 geteilt wird. Derartige Schaltungen können in Serie geschaltet werden, um einen mehrstufigen
Binärzähler zu bilden.
Es wurde bereits angeregt., eine durch zwei teilende Teilerschaltung
als statische bistabile Schaltung auszubilden. Eine solche bistabile Schaltung wird durch einen ersten Impuls
in einen ersten Zustand überführt und verbleibt in diesem Zustand bis sie durch einen nachfolgenden Impuls in
ihren zweiten stabilen Zustand getriggert wird. Die Impulse können beispielsweise von einem Prequenzgenerator, wie z.B.
einem Kristalloszillator stammen oder von einer vorangehenden Teilerstufe. Derartige Schaltungen, welche ihren Zustand
beliebig lange Zeit beibehalten können bis sie wieder getriffert werden, machen die Verwendung einer relativ grossen
Zahl von Transistoren erforderlich, beispielsweise eine Anzahl von l6 Transistoren pro Stufe, und können folglich
relativ teuer in der Herstellung sein und einen relativ hohen Stromverbrauch besitzen.
Es wurde bereits vorgeschlagen, Teilerstufen dynamisch auszubilden,
d.h. als Schaltungen, die ihren Zustand nicht unbegrenzt aufrecht erhalten können. Wenn die Eingangsfrequenz
bei diesen Schaltungen ausreichend hoch ist und beispielsweise oberhalb einer Frequenz von einem kHz liegt, dann erscheint
der jeweils folgende Triggerimpuls ehe die Schaltung von selbst ihren Zustand ändern kann. Derartige dynamische
Teilerstufen können mit weniger Transistoren aufgebaut werden und haben einen geringeren Leistungsbedarf als
die statisch stabilen Schaltungen.
Für einige Anwendungen, insbesondere für Armbanduhren, ist der Leistungsbedarf, der in ihnen verwendeten Binärzähler
-3-
409833/1029
A 40 470 b -b-b 11.1.1974
von besonders kritischer Bedeutung. Beispielsweise wird in einer Armbanduhr mit einem Quarzkristall die hohe Frequenz
eines Quarzkristall-Oszillators welcher als Frequenzstandard dient heruntergeteilt, um Zeitimpulse zu erhalten, welche
entweder direkt dargestellt werden können, beispielsweise mit Hilfe einer elektro-opt-ischen Anzeigeeinheit mit Flüssigkristallen 3 oder die dazu dienen einen Motor zu synchronisieren,
welcher eine Zeit-Anzeigeeinheit antreibt, oder welche unmittelbar einen Motor antreiben können, welcher eine
Zeit-Anzeigeeinheit antreibt. ■
Ausgehend von dem vorstehend beschriebenen Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde,
eine raumsparende, relativ billige und mit einem geringen Leistungsverbrauch arbeitende dynamische Schaltung vorzuschlagen,
und zwar vorzugsweise eine integrierte Schaltung, bei welcher sämtliche Bauteile auf einem einzigen Halbleiterplättchen
(chip) eines Basismaterials, wie z.B. Silicium, ausgebildet sind. Obwohl die integrierte Bauweise bevorzugt
wird, kann die Schaltung gemäß" der Erfindung jedoch auch aus diskreten Bauelementen aufgebaut werden.
Die gestellte Aufgabe wird durch eine dynamische Schaltung gelöst, die dadurch gekennzeichnet ist, daß mindestens zwei
.Inverter vorgesehen sind, von denen jeder zwei kompjementäre
MOS-Feldeffekttransistoren umfaßt, und daß die Source-Elektroden
der MOS-Feldeffekttransistoren mindestens eines Inverters über eine Steuerschaltung zur Erzeugung von
Spannungen wechselnder Polarität ansteuerbar sind.
Die Schaltung gemäß der Erfindung arbeitet also mit komplementären
Transistoren, d.h. mit Transistoren vom p-Kanal- und vom n-Kanal-Typ.
-I1-.
4098 3 3/1029
A 40 7 b-b 11.1.1974
Die Transistoren sind ferner MOS-Feldeffekttransistoren, d.h. Metall-Oxydr-Halbleiteranordnungen (Metal-Oxid-Semiconductor).
Gemäß einer bevorzugten Ausführungsform der Erfindung wird
die dynamische Schaltung als durch zwei teilende Teilerstufe eingesetzt, welche bistabil und dynamisch ist, welche
also ihren Zustand nicht unbegrenzt beibehält. Die Schaltung ist mit komplementären MOS-Feldeffekttransistoren aufgebaut
.
Bei jeder der dynamischen Schaltungen gemäß der Erfindung
ist mindestens ein Inverter vorgesehen, welcher einen Bestandteil der Schaltung bildet. Dieser Inverter ist mit
einer Schaltung bzw. einem Generator verbunden, welcher die Polarität der Source-Spannung, welche eine Gleichspannung
ist, ändert. Bei einer Uhr besteht die Gleichspannungsquelle aus einer kleinen Batterie im Uhrengehäuse. Die Transistoren
sind vorzugsweise Feldeffekttransistoren vom selbstsperrenden
Typ.
Bei einer bevorzugten Ausführungsform der Schaltung gemäß
der Erfindung ist diese eine dynamische integrierte Schaltung mit mindestens zwei Invertern, von denen jeder aus zwei
komplementären MOS-Feldeffekttransistoren aufgebaut ist.
Jeder dieser Transistoren besitzt als Steuerelektrode, eine Gate-Elektrode und besitzt ferner eine Drain-Elektrode
und eine Source-Elektrode. Die Schaltung umfaßt also ein erstes und ein zweites Paar von komplementären Transistoren,
wobei bei jedem Paar von Transistoren die'Source-Elektrode
des einen Transistors und die Source-Elektrode des anderen Transistors mit entsprechenden Quellen von relativ
wechselnder Polarität verbunden sind, wobei die Polaritäts-
409833/1029
A 40 470 b
II.I.I974
II.I.I974
wechsel die Eingangsfrequenz darstellen.
Eine weitere vorteilhafte Ausführungsform einer Schaltung
gemäß der Erfindung bildet eine durch zwei teilende integrierte Teilerstufe mit- mehreren komplementären MOS-FeIdeffekttransistor-Paaren,
wobei jeder Transistor wieder eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode
besitzt. Im einzelnen umfaßt diese bevorzugte Schaltung ein erstes Paar von MOS-Feldeffekttransistoren, die
einen ersten Inverter bilden, und deren Gate-Elektroden mit entsprechenden Quellen wechselnder Polarität verbunden
sind, wobei die Polaritätswechsel die Eingangsfrequenz darstellen. Die Schaltung umfaßt ferner ein zweites Paar
von komplementären MOS-Feldeffekttransistoren, die einen zweiten Inverter bilden, wobei die Gate-Elektroden des zweiten
Transistorpaars an den gemeinsamen Verbindungspunkt der Drain-Elektroden des ersten Transistorpaars angeschlossen
sind. Die Schaltung umfaßt ferner ein drittes Paar von komplementären MOS-Feldeffekttransistoren deren Gate-Elektroden
beide mit dem gemeinsamen Verbindungspunkt der Drain-Elektroden des zweiten Transistorpaars verbunden sind,
Schließlich umfaßt die Schaltung ein viertes Paar von komplementären MOS-Feldeffekttransistoren, wobei jede der Gateelektroden
des vierten Transistorpaars mit dem gemeinsamen Verbindungspunkt der Drain-Elektroden des dritten Transistorpaars
verbunden ist.
Weitere Einzelheiten und Vorteile der Erfindung werden nachstehend
anhand einer Zeichnung näher erläutert und/oder sind Gegenstand der Schutzansprüche.
In der Zeichnung zeigen:
Fig. 1 ein Schematisches,Schaltbild einer ersten Aus-
-6-409833/1029
A 40 470 b -Jf-
11.1.1974 . 2401985
führungsform einer integrierten Schaltung gemäß
der Erfindung, welche als ein Flip-Flop arbeitet;
Fig. 2 ein schematisches Schaltbild einer weiteren Ausführungsform
einer integrierten Schaltung gemäß der Erfindung, welche als Binärstufe bzw. als durch zwei teilende Teilerstufe arbeitet;
Fig. 3 ein schematisches Schaltbild einer, dritten Ausführungsform
einer integrierten Schaltung gemäß der Erfindung, welche als Schieberegister arbeitet;
Fig. 4 Eingangsspannungen für Schaltungen gemäß der Erfindung in Form von idealisierten Rechteckimpulsfolgen,
wobei die Impulsfolgen gemäß Fig. 4a und 4b gegeneinander um l80° phasenverschoben
sind;
Fig. 5 eine der Schaltung gemäß Fig. 3 ähnliche Schaltung,
welche mit den Spannungen gemäß Fig. 4 ansteuerbar ist, wobei die Schaltung ge'mäß Fig. 5
jedoch mit zwei Steuerschaltungen zur Erzeugung von Spannungen wechselnder Polarität zu verbinden
ist;
Fig. 6 ein schematisches Schaltbild der Grundschaltung für die Inverter für die Schaltungen gemäß der
Erfindung;
Fig. 7 ein schematisches Schaltbild des elektrischen Antriebs für eine Uhr unter Verwendung der in Fig,I
-7-409833/1029
A 40 47O b -/-
11.1.1974 240198.5
gezeigten Ausführungsform einer Schaltung gemäß
der Erfindung.
Die in Fig. 1 gezeigte erste Ausführungsform einer Schaltung
gem£ß der Erfindung ist eine durch zwei teilende Teilerschaltung in Form einer integrierten Schaltung. Bei einer
integrierten Schaltung werden sämtliche Bauteile und Verbindungen durch Bearbeitung geeigneter Bereiche eines
monokristallinen Halbleiterplättchens (chip) beispielsweise eines Siliciumplättchens hergestellt. Das gesamte
Plättchen wird dabei auf einer sehr geringen Größe gehalten. Im allgemeinen kann jedes Plättchen aus Silicium bestehen,
welches das Substrat bildet, auf dem die verschiedenen Bauteile durch Diffusion hergestellt werden. Eine
andere Möglichkeit besteht darin, andere Verfahren zur Herstellung der integrierten Schaltung anzuwenden, beispielsweise
das Verfahren der Ionenimplantation,oder der Schichtabscheidung.
Die Transistoren welche bei den befrachteten Ausführungsformen
erfindungsgemäßer Schaltungen verwendet werden, sind sogenannte MOSFET's, d.h. Metall-Oxyd-Halbleiter-Feldeffekt-Transistoren.
Wie die Zeichnung zeigt handelt es sich um η-Kanal- oder p-Kanal-MOSFET's vom selbstsperrenden
-Typ. Bei den selbstsperrenden n-Kanal-Transistoren zeigt der Substratpfeil zum Kanal bzw. Transistor hin. Ein MOSFET
vom selbstsperrenden Typ ist nichleitend (aus, nicht vorbereitet) bis eine Spannung der richtigen Polarität, an die
Gate-Elektrode angelegt wird. Bei einer n-Kanal-Anordnung,
wie z.B. bei dem Transistor 11 in Fig. 1 führt das Anlegen einer positiven Spannung an die Gate-Elektrode (über
welche die Impedanz der Anordnung verändert werden kann)
-8-409833/1029
A 40 470 b
b-b
b-b
über die Leitung" 13 zu einer Änderung des Kanalbereichs unterhalb der Gate-Elektrode und damit zur Schaffung eines
leitenden Pfades zwischen der Source-Elektrode und der Drain-Elektrode, die beide η-leitend sind und die als die
Elektroden hoher Impedanz bezeichnet werden. Im Gegensatz dazu wird bei einem p-Kanal-Transistor, wie zum Beispiel
bei dem Transistor 10, eine negative Spannung auf der Leitung 12 benötigt, um den Transistor leitend zu steuern.
Die Schaltung gemäß Fig. 1 arbeitet als Flip-Flop, d.h. sie besitzt zwei Zustände und wird von dem einen Zustand
in den anderen Zustand geschaltet, wenn eine Polaritätsänderung erfolgt. Die Schaltung gemäß Fig. 1 erzeugt während
jedes vollständigen Zyklus der Eingangsspannung einen
Ausgangs-Spannungspegel, so daß für je zwei Eingangsimpulse ein Ausgangsimpuls erhalten wird.
Die betrachtete Schaltung besteht aus acht MOSFET's in einer
integrierten Schaltung. Es soll vorausgesetzt werden, daß das Fehlen eines Impulses, d.h., das Vorhandensein von
Bezugspotential der logischen 11O" entspricht, und daß das
Vorhandensein eines positiven Impulses einer logischen "1" entspricht. Die anfängliche Polarität auf den Eingangsleitungen
12 und 13 soll ferner positiv bzw. negativ bzw. um l80 phasenverschoben .sein.
Die Polarität des Signals auf den Leitungen 12 und 13 wechselt und diese Polaritätsänderungen entsprechen der Eingangsfrequenz.
Wenn ein Polaritätswechsel auftritt erscheint ein negativer (-) Spannungsimpuls auf der Leitung
und ein positiver (+) Spannungsimpuls auf der Leitung 12.
-9-409833/1029
A 40 470 b II.I.I974
Beim nächsten Polaritätswechsel erscheint ein negativer Spannungsimpuls auf der Leitung 12 und ein positiver
Spannungsimpuls auf der Leitung 13. Die Polaritätswechsel werden mit Hilfe einer 'Schaltung zur Polaritätsumkehr
(nicht dagestellt) erhalten, welche ein Flip-Flop und andere Schaltkreise enthalten kann.
Die Schaltung arbeitet folgendermaßen:
Nach Beginn des Betriebes tritt wie dies aus der nachfolgenden Tabelle deutlich wird, während der"ersten Periode"
eine "0" am Punkt D auf, und die Polarität auf der Leitung 13 ist negativ während die Polarität auf der Leitung 12
positiv ist. Die Schaltung befindet sich in einem ihrer stabilen Zustände. Während der "zweiten Periode" wird dann
die Polarität umgekehrt, und an der Leitung 12 liegt eine
negative Spannung, während an der Leitung 13 eine positive Spannung liegt. Die "0" vom Punkt D wird über eine Leitung
l4j den Transistor 11 und eine Leitung 15 an einen Punkt A
angelegt. Während der "dritten Periode" erfolgt erneut ein Polaritätswechsel j d.h. die Spannung auf der Leitung
ist positiv und die Spannung auf der Leitung 13 ist negativ. Ferner setzt die Spannung .am Punkt A (wegen der verteilten
parasitären Kapazität) die Gate-Elektrode 16a eines Transistors l6. Hierdurch erscheint wiederum eine
11I"am Punkt B, eine "0" am Punkt C (da die Gate-Elektrode
des Transistors 10 gesetzt ist) und die "1" am Punkt D (da die Gate-Elektrode des Transistors 20 gesetzt ist).
Während der "vierten Periode" erfolgt erneut eine Polaritätsänderung, wobei eine negative Spannung auf der Leitung
12 vorhanden ist, wobei die "0" am Punkt A vorliegt, wobei die "1" am Punkt B vorliegt, wobei die "0" am P.unkt C
vorliegt und wobei "1" am Punkt D vorliegt. Die "fünfte Periode" wäre dann wieder eine Wiederholung der "ersten
-10-409833/1029
A 40 470 b
b-b
b-b
Periode" usw.
Die vorstehend erläuterten Zusammenhänge werden aus der nachfolgenden Tabelle deutlich. Die Betriebsweise der Schaltung
basiert darauf, daß die Spannung am Punkt A gehalten (trapped) wird, und zwar durch die verteilte" parasitäre
Kapazität an diesem Punkt.
Periode | A | B | C | D | 11 | 17 | Leitung 13 | Ausg. |
1 | 1 | 0 | 1 | 0 | aus | ein | O | |
2 | 0 | 0 | 1 | 0 | ein | aus | + | O |
3 | 0 | 1 | 0 | 1 | aus | ein | - | 1 |
4 | 1 | 1 | 0 | 1 | ein | aus | + | 1 |
Man erkennt, daß die Punkte B und D jeweils dg η gleichen
logischen Zustand einnehmen und beispielsweise beide gleichzeitig die "0" führen. Folglich können die Punkte B und D
miteinander verbunden werden, und die Transistoren l8, 19,
20 und 21 können weggelassen werden. Dies hätte jedoch zur Folge, daß die übrigen Transistoren 1O5 11, l6 und 17
abgeglichen werden müßten, was den Herstellungsprozess langwieriger und teurer machen könnte. Wie die obige Tabelle
zeigt, ändert der Ausgang 22 seinen Zustand zweimal während der vier Perioden in denen die Leitungen 12 und 13
viermal ihre Polarität ändern, so daß sich eine Teilung durch zwei ergibt.
Fig. 2 zeigt eine binäre Teilerstufe als weiteres Ausführungsbeispiel
der Erfindung, wobei eine dynamische, bistabile Schaltung verwendet wird. Die Schaltung gemäß
Fig. 2 arbeitet mit drei komplementären Paaren von MOSFET's, wobei jedes Paar einen Inverter bildet. Bei dem betrachteten
Ausführungsbeispiel werden die Speisespannungen mit . wechselnder Polarität an Leitungen 40, 4l, 42 und 43 ange-
-11-
409833/1029
A 40 470 b .
legt. Diese Leitungen führen zu den Source-Elektroden von Transistoren 44, 45, 46 und 47. Die Polarität der Signale
auf den Leitungen 41 und 42 ist jeweils die gleiche, und folglich sind diese Leitungen miteinander verbunden. Entsprechend
ist die Polarität der Signale auf den Leitungen 40 und 43 jeweils gleich, und folglich können auch diese
Leitungen miteinander verbunden sein. Die Polarität der Impulse, die an den ersten Inverter angelegt werden, welcher
aus den Transistoren 44 und 45 besteht, ist der Polarität
der Impulse entgegengesetzt, welche an den zweiten Inverter angelegt werden, der aus den Transistoren 46 und
47 besteht. Beispielsweise kann ein positiver Impuls an die
Leitung 40 angelegt werden und gleichzeitig ein negativer Impuls an die Leitung 42. Dabei würden dann-Signale entgegengesetzter
Polarität gleichzeitig an die Leitungen 41 und 43 angelegt, nämlich negative Signale an die Leitung 4l
und positive Signale an die Leitung 43.
Die Betriebsweise der Schaltung gemäß Fig 2 ergibt sich aus der folgenden Tabelle, welche 4 Perioden erfaßt. Man erkennt,
daß während dieser 4 Perioden beispielsweise auf der Leitung 40 - zwei Eingangsimpulse auftreten. Auf der
Ausgangsleitung 5I treten dagegen nur zwei Polaritätsänderungen
auf. Polglich ergeben sich bei 4 Eingangszuständen auf der Leitung 40 zwei Ausgangszustände auf der Ausgangsleitung
51. Für die Betrachtung der Betriebsweise der Schaltung gemäß Fig. 2 soll angenommen werden, daß am Punkt C
zwischen den Transistoren 49 und 50 eine "0" liegt, wenn
eine negative Spannung an der Leitung 40 anliegt. Diese "0" wird durch Inversion eine "1" am Punkt A, wenn das Signal
an der Leitung 40 positiv wird. Wenn das Signal auf der Leitung 40 wieder negativ wird, setzt die am Punkt A infol-
-12-409833/1029
A 40 470 b
b-b
b-b
ge der parasitären Kapazität gespeicherte Spannung die Gate-Elektrode
des Transistors 47 s wodurch am Punkt B der Zustand
"0" und am Punkt C der Zustand "1" erzeugt wird. Der nächste Polaritätswechsel hat zur Folge, daß am Punkt A
wieder der Zustand "0" entsteht und gespeichert wird, wenn das Signal an der Leitung 40 wieder negativ wird. Gleichzeitig
geht der Punkt B in den Zustand "1" und der Punkt C in den Zustand "0".
Periode | A | B | C | Leitung 40 | Ausg. |
1 | 0 | 1 | 0 | - | 0 |
2 | 1 | 1 | 0 | + | 0 |
3 | 1 | 0 | 1 | - | 1 |
.4 | 0 | 0 | 1 | -f- | 1 |
5 | 0 | 1 | 0 | — | 0 |
Ein weiteres Ausführungsbeispiel der vorliegenden Erfindung ist in Fig. 5 dargestellt, welche eine einzige Stufe eines
Schieberegisters zeigt. Die Schaltung gemäß Fig. 5 umfaßt zwei Inverter, von denen jeder aus zwei komplementären
MOSFET's besteht. Die Information bzw. das Eingangssignal wird bei dieser Schaltung an eine Leitung 63 angelegt,
die mit den Gate-Elektroden von Transistoren 64 und 52 verbunden ist, die das erste Paar von MOSFET's bilden. Das
Ausgangssignal wird auf einer Leitung 53 erhalten, welche an den gemeinsamen "Verbindungspunkt B der Drain-Elektroden
der Transistoren 54 und 55 angeschlossen ist, die das
zweite Paar von MOSFET's bilden. Der gemeinsame "Verbindungspunkt A der Transistoren 64 und 52 ist über eine Leitung
mit dem Verbindungspunkt der Gate-Elektrode der Transistoren 54 und 55 verbunden. Wie bei der Ausführungsform gemäß
Fig. 2 werden der Schaltung über Leitungen 57, 58, 59
-13-409833/1029
A 40 470 b _w
11.1.1974 2401985
und 60 Eingangssignale wechselnder Polarität zugeführt. Wenn beispielsweise an die Leitung 57 ein positiver Impuls
angelegt wird, wird gleichzeitig ein negativer Impuls an die Leitung 58 angelegt, wie dies die Fig. 4a und
4b zeigen. In der Phase nacheilende Impulse entgegengesetzter Polarität werden an die Leitungen 59 und 60 angelegt,
wie dies die Fig. 4c und 4d zeigen. Ein logisches Signal (Eingangsinformation), beispielsweise ein Impuls,
welcher auf der Leitung 63 eintrifft, wird zur Ausgangsleitung
53 übertragen, wenn auf den Taktleitungen zwei Polaritätswechsel stattgefunden haben, d.h. der Informationstransport bzw. die Verschiebung erfordert zwei vollständige
Polaritätswechsel.
Beim Betrieb der Schaltung "gemäß Fig. 5 wird eine "0"
auf der Eingangsleitung 63 von dem ersten Inverter aus den
Transistoren 64 und 52 in einer "1" am Punkt A verwandelt, wenn der erste Polaritätswechsel auf den Leitungen 57
und 58 stattfindet. Wenn nach einer Phasenverschiebung ein
Polaritätswechsel auf den Leitungen 59 und 60 erfolgt, erscheint dann eine "0" am Punkt B bzw. auf der Ausgangsleitung
53·
Die Fig. 5a bis 4d zeigen idealisierte Taktimpulse in Form von Rechteckimpulsen bzw. -Impulsfolgen. Es sei jedoch
darauf hingewiesen, daß solche Rechteckimpulse nicht unbedingt erforderlich sind, um die Polaritätswechsel herbeizuführen,
die in Verbindung mit den Schaltungen gemäß der Erfindung beschrieben wurden. Es können auch Signale
anderer Form verwendet werden. Fig. 4a zeigt zwei nega-tive Impulse 70 und 71, die um 180° phasenverschoben sind,
jedoch gleichzeitig mit zwei positiven Impulsen 72 bzw.
73 auftreten, welche Figur 4b zeigt. Aus den gezeigten Impulsen wird die Beziehung zwischen der Polarität der Im-
-14-409833/1029
A 40 470 b
"-1·1974 4
2401985
pulse deutlich, die als Signale wechselnder Polarität an die Eingangsleitungen der Schaltungen gemäß der Erfindung ·
angelegt werden."
Die Impulsfolgen gemäß Fig. 4a bis 4 d werden in Verbindung
mit der Schaltung gemäß Fig. 5 der Zeichnung verwendet. Die Impulse gemäß Fig. 4a werden an die Leitung 58
angelegt, die Impulse gemäß Fig. 4b an die Leitung 57; die Impulse gemäß Fig. 4c, welche gegenüber den Impulsen
gemäß Fig. 4a und Fig. 4b nacheilen, an die Leitung 60 und die Impulse gemäß Fig. 4d, die gleichzeitig mit den Impulsen
gemäß Fig. 4c auftreten, an die Leitung 59.
Das Schieberregister bzw. die Schieberregisterstufe gemäß Fig. 3 arbeitet in gleicher Weise und ist aus den gleichen
Schaltkreiselementen aufgebaut, wie die Schaltung gemäß Fig. 5· Ein Unterschied besteht lediglich in der Art des
Anschlusses der Taktleitungen, das heißt, der Leitungen
auf denen Signale wechselnder-Polarität zugeführt werden. Bei der Schaltung gemäß Fig. 3 sind die Leitungen 57a
und 60a miteinander verbunden und ebenso die Leitungen 58a und 59a. Die Eingangstaktimpulse-wechselnder Polarität
werden an Eingangsklemmen 6l und 62 angelegt.
Im übrigen sind in'Fig. 3 entsprechende Bauteile und Leitungen
mit den gleichen Bezugszeichen versehen wie in Fig. 53 wobei jedoch jeweils der Zusatz "a" angefügt ist.
Ferner sind die den Punkten A und B entsprechenden Punkte mit A' bzw. B1 bezeichnet.
Wie Fig. 7 zeigt, läßt sich die Erfindung mit Vorteil in Verbindung mit dem Antrieb für eine elektrische Uhr
-15-
409833/1029
A 40 47O b
einsetzen. Bei der Schaltung gemäß Fig. 7 ist eine Energiequelle
80 in Form einer kleinen Batterie vorgesehen, die sich im Uhrgehäuse befindet. Ferner ist ein gesteuerter
Kristalloszillator vorgesehen, der vorzugsweise ein Frequenz von 32,76 8 kHz besitzt und der mit einer die Polarität
umkehrenden Schaltung 82 verbunden ist. Auf die Schaltung 82 folgt ein dynamischer Frequenzteiler 83,
der aus einer Reihe von mehrstufigen durch zwei teilenden Teilerstufen gemäß Fig. 1 aufgebaut ist. Der Ausgang des
dynamischen Frequenzteilers 83 ist mit einer üblichen, statischen, mehrstufigen durch zwei teilenden Teilerschaltung
86 verbunden.Der Ausgang der Teilerschaltung 86 ist
mit einem Antrieb 84 für eine Anzeigeeinheit 85 verbunden wobei der Antrieb 84 ein elektromechanischer Umformermotor
sein kann, der dazu dient, die Zeiger der Anzeigeeinheit 85 anzutreiben, oder auch eine Schaltung, welche die
ihr zugeführte Impulsfolge in eine digitale, numerische Form umwandelt welche dann von einer elektro-optischen Anzeigeeinheit
85 angezeigt werden kann.
Es versteht sich., daß die Bezeichnungen "Drain-Elektrode"
und"Source-Elektrode" in der vorstehenden Beschreibung sich lediglich auf die Beschaltung der MOSFET's beziehen
und nicht auf ihren Aufbau, welcher im allgemeinen symmetrisch ist, so daß Drain- und Source-Elektrode vertauscht
werden können.
Abschließend sei noch einmal darauf hingewiesen,' daß vorstehend anhand der Zeichnung bevorzugte Ausführungsbeispiele
erläutert wurden, und daß die Erfindung nicht auf die Einzelheiten dieser Ausführungsbeispiele beschränkt sein
soll.
409833/1029 l6~
Claims (1)
11. Januar 1974 ^Ηυ
Patentansprüche :
1, Dynamische Schaltung mit MOS-Feldeffekttransistoren,
dadurch gekennzeichnet, dass mindestens
zwei Inverter vorgesehen sind, von denen jeder zwei komplemen täre MOS-Feldeffekttransistoren umfasst, und dass die Source-Elektroden
der MOS-Feldeffekttransistoren mindestens eines Inverters über eine Steuerschaltung zur Erzeugung von Spannungen
wechselnder Polarität ansteuerbar sind.
2, Schaltung nach Anspruch 1, insbesondere bistabile dynamische
Schaltung, dadurch gekennzeichnet, dass zwei Inverter vorgesehen sind, und dass jede der Source-Elektroden der MOS-Feldef
fekttransistoren der Inverter über eine Steuerschaltung zur Erzeugung von Spannungen wechselnder Polarität ansteuerbar
ist.
3, Schaltung nach Anspruch 1 und 2, insbesondere Verzögerungsschaltung, dadurch gekennzeichnet, dass zum Anlegen einer
Eingangsinformation ein Anschluss vorgesehen ist, der mit den GateVElektrodon der konplementären MOS-Feldeffiekttransist'
ren eines ersten Inverters verbunden ist.
4, Schieberegister aus mindestens zwei Schaltungen gemäss Anspruch
3,
5, Zähler aus mehreren dynamischen Schaltungen gemäss Anspruch 1,
dadurch gekennzeichnet, dass die erste der dynamischen Sfchal-
- 17 -
409833/1029
A 40 470 b - Al- -
tungen mit einer Steuerschaltung zur Erzeugung von Spannungen wechselnder Polarität verbunden ist, dass jede der
dynamischen Schaltungen einen ersten Inverter umfasst, der
aus einem ersten Paar von komplementären MOS-Feldeffekttransistoren
besteht sowie einen zweiten Inverter, der aus einem weiteren Paar von komplementären MOS-Feldeffekttransistoren
besteht,und dass die Source-Elektroden der MOS-Feldeffekttransistoren der ersten dynamischen Schaltung
derart mit der Steuerschaltung zur Erzeugung von Spannungen wechselnder Polarität verbunden sind, dass jeder
der Source-Elektroden der ersten dynamischen Schaltung Spannungen wechselnder.Polarität zugeführt werden.
6, Dynamische Schaltung nach Anspruch 1, dadurch gekennzeichnet,
dass sie ein erstes und ein zweites Paar von komplementären MOS-Feldeffekttransistoren umfasst, dass die
Source-Elektroden sämtlicher MOS-Feldeffekttransistoren mit zugeordneten Quellen wechselnder relativer Polarität
verbunden sind, und dass die Gate-Elektroden der MOS-Feldef fekttransistoren des zweiten Paares mit dem gemeinsamen
Verbindungspunkt der Drain-Elektroden des ersten Paares von MOS-Feldeffekttransistoren verbunden sind,
7. Schaltung nach Anspruch 2, insbesondere durch zwei teilende Teilerschaltung, dadurch gekennzeichnet, dass die Eingangsfrequenz die Frequenz der Polaritätswechsel ist und dass
das Ausgangssignal vom gemeinsamen Verbindungspunkt der Drain-Elektroden des den zweiten Inverter bildenden Paares
von MOS-Feldeffekttransistoren abgreifbar ist.
13 -
409833/1029
Λ 40 470 b - .18 -
8, Schaltung nach Anspruch 1, insbesondere durch zwei teilende
dynamische Teilerschaltung, dadurch gekennzeichnet, dass mindestens drei Inverter vorgesehen sind, von denen jeder
ein Paar von komplementären MOS-Feldeffekttransistoren umfasst,
dass die Source-Elektroden des ersten Paares von MOS-Feldeffekttransistoren derart mit Quellen zur Erzeugung
von Spannungen relativ wechselnder Polarität verbunden sind, dass jeder der Source-Elektroden PolarAtätswechsel
zugeführt werden, die gegeneinander phasenverschoben sind, wobei diese Polaritätswechsel die Taktfrequenz darstellen,
dass die Gate-Elektroden des den zweiten Inverter bildenden Paares von MOS-Feldeffekttransistoren mit den« gemeinsamen
Verbindungspunkt der Drain-Elektroden des den ersten Inverter bildenden ersten Paares von MOS-Feldeffekttransistoren
verbunden sind, dass die Source-Elektroden des zweiten Paares von MOS-Feldeffekttransistoren irit zugeordneten
Quellen von Spannungen wechselnder Polarität verbunden sind, dass die Drain-Elektroden des zweiten Paares von
MOS-Feldeffekttransistoren miteinander verbunden sind, dass die Gate-Elektroden des den dritten Inverter bildenden
Paares von MOS-Feldeffekttransistoren mit dem gemeinsamen Verbindungspunkt der Drain-Elektroden des zweiten
Paares von MOS-Feldeffekttransistoren verbunden sind, dass die Drain-Elektroden des dritten Paares von MOS-Feldeffekttransistoren
miteinander verbunden sind und den Ausgang der Schaltung bilden und dass die Gate-Elektroden des erste
Paares von MOS-Feldeffekttransistoren mit dem gemeinsamen Verbindungspunkt der Drain-Elektroden des dritten Paares
von MOS-Feldeffekttransistoren verbunden sind.
_ 19 _
409833/1029
A..40 470 b
Schaltung nach Anspruch 1, insbesondere integrierte dynamische,
durch zwei teilende Teilerschaltung, dadurch gekennzeichnet, dass mindestens vier Inverter vorgesehen
sind, von denen jeder ein Paar von komplementären MOS-FeIdeffekttransistoren
umfasst., dass die Gate-Elektroden eines ersten Paares von MOS-Feldeffekttransistoren irit Quellen
von gegeneinander phasenverschobenen Spannungen wechselnder relativer Polarität verbunden sind, wobei die Polaritätswechsel die Eingangsfrequenz darstellen, dass die Gate-Elektroden
eines zweiten Paares von komplementären MOS-Feldeffekttransistoren
mit dem gemeinsamen Verbindungspunkt der Drain-Elektroden des ersten Paares von MOS-Feldeffekt—
transistoren verbunden sind, dass die Source-Elektroden des zweiten Paares von komplementären MOS-Feldeffekttransistoren
mit den Quellen zur Erzeugung von Spannungen wechselnder relativer Polarität verbunden sind, dass die
Gate-Elektroden eines dritten Paares von komplementären MOS-Feldeffekttransistoren beide mit den Drain-Elektroden
des zweiten Paares von MOS-Feldeffekttransistoren verbunden sind, dass die Gate-Elektroden eines vierten Paares von
komplementären Feldeffekttransistoren mit dem gemeinsamen Verbindungspunkt der Drain-Elektroden des dritten Paares
verbunden sind, und dass die Drain-Elektroden des vierten Paares von komplementären MOS-Feldeffekttransistoren den
Ausgang der Schaltung bilden und mit den Source-Elektroden des ersten Paares von MOS-Feldeffekttransistoren verbunden
sind.
- 20; -
409833/1029
A 40 470 b - -
10, Verwendung einer Schaltung nach einem oder mehreren der
vorangegangenen Ansprüche als dynamische bistabile Teilerschaltung
in einem Uhrantrieb rr.it einer Speisespannungsquelle,
mit einem mit der Speisespannungsquelle verbundenen Oszillator und mit einer mit dem. Oszillator verbundenen
Steuerschaltung zur Erzeugung von Spannungen wechselnder Polarität, die mit dem Eingang der dynamischen bistabilen
Teilerschaltung verbunden ist.
409833/1029
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US32530273 | 1973-01-22 | ||
US325302A US3864582A (en) | 1973-01-22 | 1973-01-22 | Mosfet dynamic circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2401985A1 true DE2401985A1 (de) | 1974-08-15 |
DE2401985B2 DE2401985B2 (de) | 1976-04-01 |
DE2401985C3 DE2401985C3 (de) | 1976-11-18 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
FR2215004A1 (de) | 1974-08-19 |
IT1008713B (it) | 1976-11-30 |
CA983128A (en) | 1976-02-03 |
BE809922A (fr) | 1974-05-16 |
NL7400178A (de) | 1974-07-24 |
AU6308773A (en) | 1975-06-05 |
JPS49106758A (de) | 1974-10-09 |
DE2401985B2 (de) | 1976-04-01 |
US3864582A (en) | 1975-02-04 |
FR2215004B1 (de) | 1979-10-12 |
HK20377A (en) | 1977-05-06 |
GB1454560A (en) | 1976-11-03 |
AU474749B2 (en) | 1976-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69333353T2 (de) | Spannungswandlerschaltung und mehrphasiger Taktgenerator | |
DE2513451A1 (de) | Elektronische uhr-rechner-einheit | |
DE2530870A1 (de) | Spannungswandler fuer eine elektronische uhr | |
DE2616641A1 (de) | Schaltung zur spannungserhoehung | |
DE19882086B4 (de) | Verfahren und Vorrichtung zum Implementieren einer adiabatischen Logikfamilie | |
DE2225428A1 (de) | Schieberegister unter verwendung komplementaerer feldeffekttransistoren | |
DE3635761A1 (de) | Programmierbares logikfeld mit dynamischer cmos-logik | |
DE2657948A1 (de) | Logikschaltung | |
CH617800A5 (de) | ||
DE2225315B2 (de) | Mehrphasen-taktgeber | |
DE2222521B2 (de) | N-stufiger Ringzähler | |
DE2309080C3 (de) | Binäruntersetzerstufe | |
DE3048661C2 (de) | ||
DE2343128A1 (de) | Flip-flop-schaltung | |
DE2158127A1 (de) | Teilerschaltung | |
DE1474388A1 (de) | Speicheranordnung mit Feldeffekttransistoren | |
DE3237778A1 (de) | Dynamisches schieberegister | |
DE2165445C3 (de) | Logikschaltung | |
DE2206102A1 (de) | Armbanduhr od. dgl. mit einem Schwingkristall als Zeitnormal | |
DE3432418C2 (de) | Multiplizierschaltkreis für logische Signale | |
DE1947937A1 (de) | Inverter mit Isolierschicht-Feldeffekttransistoren | |
DE2365128B2 (de) | Elektronische Uhr | |
DE2165758A1 (de) | Schaltungsanordnung zur Einstellung der Frequenzteilerschaltung einer elektronischen Uhr | |
EP0058243A2 (de) | Integrierte digitale Halbleiterschaltung | |
DE2401985A1 (de) | Dynamische schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EHJ | Ceased/non-payment of the annual fee |