DE2401985B2 - Dynamische, bistabile teilerschaltung - Google Patents

Description

Die Erfindung betrifft eine dynamische, bistabile Teilerschaltung mit mindestens zwei Invertern, von denen jeder zwei komplementäre MOS-Feldeffekttransistoren umfaßt, wobei die Source-Elektroden der MOS-Feldeffekttransistoren mindestens eines Inverters über eine Steuerschaltung zur Erzeugung von Spannungen wechselnder Polarität ansteuerbar sind.

Eine dynamische, bistabile Teilerschaltung dieser Art ist aus der DT-AS 19 47 059 bekannt. Bei der bekannten Teilerschaltung, welche nach Art einer Flip-Flop-Schaltung arbeitet, sind die Source-Elektroden zweier Feldeffekttransitoren mit Bezugspotential verbunden, während die Source-Elektroden zweier weiterer Feldeffekttransitoren mit einem positiven Potential verbunden sind. Die Feldeffekttransistoren sind dadurch bei der bekannten Schaltung ständig für das Einschalten vorbereitet und werden leitend, sobald ein entsprechendes Triggerpotential an ihren Gate-Elektroden anliegt. Nachteilig an der bekannten Schaltung ist es, daß als Trigger-Signal die Ausgangsspannung einer parasitären Kapazität verwendet wird und daß diese Spannung sich beispielsweise in Abhängigkeit von einer Alterung der Halbleiterschaltung so weit ändern kann, daß keine wirksamen Triggersignale erzeugt werden.

Ausgehend von diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, eine dynamische, bistabile Teilerschaltung vorzuschlagen, welche zuverlässiger arbeitet als die vorbekannte Trigger-Schaltung und welche insbesondere eine bessere Symmetrie und eine höhere Leistung der Trigger-Signale gewährleistet.

Diese Aufgabe wird durch eine dynamische, bistabile Teilerschaltung der eingangs beschriebenen

3 4

Art gelöst, welche gemäß einer ersten Ausgestaltung Elektroden des ersten Paares von MOS-Feldeffektder Erfindung dadurch gekennzeichnet ist, daß min- transistoren verbunden sind und daß die Sourcedestens drei Inverter vorgesehen sind, von denen Elektroden des dritten Paares von MOS-Feldeffektjeder ein Paar von komplementären MOS-Feldeffekt- transistoren mit den Polen (+, — ) einer Gleichspantransistoren umfaßt, daß die Source-Elektroden des 5 nungsquelle verbunden sind.

ersten Paares von MOS-Feldeffekttransistoren derart Die Teilerschaltungen gemäß der Erfindung sind

mit Quellen zur Erzeugung von Spannungen relativ besonders insofern vorteilhaft als im Vergleich zum

wechselnder Polarität verbunden sind, daß jeder der Stande der Technik eine geringere Anzahle von

Source-Elektroden Polaritätswechsel zugeführt wer- Transistoren erforderlich ist, während gleichzeitig der

den, die gegeneinander phasenverschoben sind, wo- io Leistungsbedarf verringert und die Frequenzabhän-

bei diese Polaritätswechsel die Taktfrequenz darstel- gigkeit verbessert ist.

len, daß die Gate-Elektroden des den zweiten Inver- Die Erfindung wird nachstehend an Hand einer

ter bildenden Paares von MOS-Feldeffekttransistoren Zeichnung näher erläutert. Es zeigt

mit dem gemeinsamen Verbindungspunkt der Drain- F i g. 1 ein schematisches Schaltbild einer ersten

elektroden des den ersten Inverter bildenden ersten 15 Ausführungsform einer Teilerschaltung gemäß der

Paares von MOS-Feldeffekttransistoren verbunden Erfindung und

sind, daß die Source-Elektroden des zweiten Paares F i g. 2 ein schematisches Schaltbild einer zweiten

von MOS-Feldeffekttransistoren mit zugeordneten Ausführungsform einer Teilerschaltung gemäß der

Quellen von Spannungen wechselnder Polarität ver- Erfindung.

bunden sind, daß die Drain-Elektroden des zweiten »° Die in F i g. 1 gezeigte erste Ausführungsform einer

Paares von MOS-Feldeffekttransistoren miteinander Schaltung gemäß der Erfindung ist eine durch zwei

verbunden sind, daß die Gate-Elektroden des den teilende Teilerschaltung in Form einer integrierten

dritten Inverter bildenden Paares von MOS-FeId- Schaltung. Bei einer integrierten Schaltung werden

effekttransistoren mit dem gemeinsamen Verbin- sämtliche Bauteile und Verbindungen durch Bearbei-

dungspunkt der Drain-Elektroden des zweiten Paares as tung geeigneter Bereiche eines monokristallinen HaIb-

von MOS-Feldeffekttransistoren verbunden sind, daß leiterplättchens (chip) beispielsweise eines Silicium-

die Drain-Elektroden des dritten Paares von MOS- plättchens hergestellt. Das gesamte Plättchen wird da-

Feldeffekttransistoren miteinander verbunden sind bei auf einer sehr geringen Größe gehalten. Im all-

und den Ausgang der Schaltung bilden, daß die Gate- gemeinen kann jedes Plättchen aus Silicium bestehen,

Elektroden des ersten Paares von MOS-Feldeffekt- 30 welches das Substrat bildet, auf dem die verschiede-

transistoren mit dem gemeinsamen Verbindungspunkt nen Bauteile durch Diffusion hergestellt werden. Eine

der Drain-Elektroden des dritten Paares von MOS- andere Möglichkeit besteht darin, andere Verfahren

Feldeffekttransistoren verbunden sind und daß die zur Herstellung der integrierten Schaltung anzuwen-

Source-Elektroden des dritten Paares von MOS- den, beispielsweise das Verfahren der Ionenimplanta-

Feldeffekttransistoren mit den Polen (+, —) einer 35 tion oder der Schichtabscheidung.

Gleichspannungsquelle verbunden sind. Die Transistoren, welche bei den betrachteten Aus-

Die gestellte Aufgabe wird ferner durch eine dy- führungsformen erfindungsgemäßer Schaltungen ver-

namische, bistabile Teilerschaltung der eingangs be- wendet werden, sind sogenannte MOSFET's, d. h.

schriebenen Art gelöst, welche gemäß einer zweiten Metall-Oxyd-Halbleiter-Feldeffekttransistoren. Wie

Ausgestaltung der Erfindung dadurch gekennzeichnet 4° die Zeichnung zeigt, handelt es sich um η-Kanal- oder

ist, daß mindestens vier Inverter vorgesehen sind, p-Kanal-MOSFET's vom selbstsperrenden Typ. Bei

von denen jeder ein Paar von komplementären MOS- den selbstsperrenden n-Kanal-Transistoren zeigt der

Feldeffekttransistoren umfaßt, daß die Gate-Elektro- Substratpfeil zum Kanal bzw. Transistor hin. Ein

den eines ersten Paares von MOS-Feldeffekttransisto- MOSFET vom selbstsperrenden Typ ist nichtleitend

ren mit Quellen von gegeneinander phasenverschobe- 45 (aus, nicht vorbereitet), bis eine Spannung der rich-

nen Spannungen wechselnder relativer Polarität ver- tigen Polarität an die Gate-Elektrode angelegt wird,

bunden sind, wobei die Polaritätswechsel die Ein- Bei einer η-Kanal-Anordnung, wie z. B. bei dem

gangsfrequenz darstellen, daß die Gate-Elektroden Transistor 11 in Fig. 1, führt das Anlegen einer po-

eines zweiten Paares von komplementären MOS- sitiven Spannung an die Gate-Elektrode (über welche

Feldeffekttransistoren mit dem gemeinsamen Ver- 5° die Impedanz der Anordnung verändert werden kann)

bindungspunkt der Drain-Elektroden des ersten Paa- über die Leitung 13 zu einer Änderung des Kanal-

res von MOS-Feldeffekttransistoren verbunden sind, bereichs unterhalb der Gate-Elektrode und damit zur

daß die Source-Elektroden des zweiten Paares von Schaffung eines leitenden Pfades zwischen der Source-

komplementären MOS-Feldeffekttransistoren mit den Elektrode und der Drain-Elektrode, die beide n-lei-

Quellen zur Erzeugung von Spannungen wechselnder 55 tend sind und die als die Elektroden hoher Irnpe-

relativer Polarität verbunden sind, daß die Gate-Elek- danz bezeichnet werden. Im Gegensatz dazu wird bei

troden eines dritten Paares von komplementären einem p-Kanal-Transistor, wie z. B. bei dem Transi-

MOS-Feldeffekttransistoren beide mit dem gemein- stör 10, eine negative Spannung auf der Leitung 12

samen Verbindungspunkt der Drain-Elektroden des benötigt, um den Transistor leitend zu steuern,
zweiten Paares von MOS-Feldeffekttransistoren ver- ^6o Die Schaltung gemäß F i g. 1 arbeitet als Flip-Flop,

bunden sind, daß die Gate-Elektroden des vierten d. h., sie besitzt zwei Zustände und wird von dem

Paares von komplementären Feldeffekttransistoren einen Zustand in den anderen Zustand geschaltet,

mit dem gemeinsamen Verbindungspunkt (C) der wenn eine Polaritätsänderurtg erfolgt. Die Schaltung

Drain-Elektroden des dritten Paares von komplemen- gemäß F i g. 1 erzeugt während jedes vollständigen tären MOS-Feldeffekttransistoren verbunden sind, 65 Zyklus der Eingangsspannung einen Ausgangs-Span-

daß die Drain-Elektroden des vierten Paares von nungspegel, so daß für je zwei Eingangsimpulse ein

komplementären MOS-Feldeffekttransistoren den Ausgangsimpuls erhalten wird.

Ausgang der Schaltung bilden und mit den Source- Die betrachtete Schaltung besteht aus acht

24 OI

MOSFET's in einer integrierten Schaltung. Es soll vorausgesetzt werden, daß das Fehlen eines Impulses, d. h. das Vorhandensein von Bezugspotential, der logischen »0« entspricht und daß das Vorhandensein eines positiven Impulses einer logischen »1« entspricht. Die anfängliche Polarität auf den Eingangsleitungen 12 und 13 soll ferner positiv bzw. negativ bzw. um 180° phasenverschoben sein.

Die Polarität des Signals auf den Leitungen 12 und 13 wechselt, und diese Polaritätsänderungen entsprechen der Eingangsfrequenz. Wenn ein Polaritätswechsel auftritt, erscheint ein negativer (—) Spannungsimpuls auf der Leitung 12 und ein positiver (+) Spannungsimpuls auf der Leitung 13. Beim nächsten Polaritätswechsel erscheint ein positiver Spannungsimpuls auf der Leitung 12 und ein negativer Spannungsimpuls auf der Leitung 13. Die Polaritätswechsel werden mit Hilfe einer Schaltung zur Polaritätsumkehr (nicht dargestellt) erhalten, welche ein Flip-Flop und andere Schaltkreise enthalten kann. Die Schaltung arbeitet folgendermaßen: Nach Beginn des Betriebes tritt, wie dies aus der nachfolgenden Tabelle deutlich wird, während der »ersten Periode« eine »0« am Punkt D auf, und die Polarität auf der Leitung 13 ist negativ, während die Polarität auf der Leitung 12 positiv ist. Die Schaltung befindet sich in einem ihrer stabilen Zustände. Während der »zweiten Periode« wird dann die Polarität umgekehrt, und an der Leitung 12 liegt eine negative Spannung, während an der Leitung 13 eine positive Spannung liegt. Die »0« vom Punkt D wird über eine Leitung 14, den Transistor 11 und eine Leitung 15 an einen Punkte angelegt. Während der »dritten Periode« erfolgt erneut ein Polaritätswechsel, d. h., die Spannung auf der Leitung 12 ist positiv, und die Spannung auf der Leitung 13 ist negativ. Ferner setzt die Spannung am Punkt A (wegen der verteilten parasitären Kapazität) die Gate-Elektrode 16 a eines Transistors 16. Hierdurch erscheint wiederum eine »1« am PunktB, eine «0» am Punkte (da die Gate-Elektrode des Transistors 10 gesetzt ist) und die »1« am Punkt D (da die Gate-Elektrode des Transistors 20 gesetzt ist). Während der »vierten Periode« erfolgt erneut eine Polaritätsänderung, wobei eine negative Spannung auf der Leitung 12 vorhanden ist, wobei die »1« am Punkte vorliegt, wobei die »1« am Punkt B vorliegt, wobei die »0« am Punkt C vor-

ao liegt und wobei »1« am Punkt D vorliegt. Die »fünfte Periode« wäre dann wieder eine Wiederholung der »ersten Periode« usw.

Die vorstehend erläuterten Zusammenhänge werden aus der nachfolgenden Tabelle deutlich. Die Betriebsweise der Schaltung basiert darauf, daß die Spannung am Punkt A gehalten (trapped) wird, und zwar durch die verteilte parasitäre Kapazität an diesem Punkt.

Periode	A	B	C	D	11	17	Leitung 13 Ausgang
1	1	0	1	0	aus	ein	0
2	0	0	1	0	ein	aus	+ 0
.3	0	1	0	1	aus	ein	1
4	1	1	0	1	ein	aus	+ 1

Man erkennt, daß die Punkte B und D jeweils den gleichen lpgischen Zustand einnehmen und beispielsweise beide gleichzeitig die »0« führen. Folglich können die Punkte B und D miteinander verbunden werden, und die Transistoren 18, 19, 20 und 21 können weggelassen werden. Dies hätte jedoch zur Folge, daß die übrigen Transistoren 10, 11, 16 und 17 abgeglichen werden müßten, was den Herstellungsprozeß langwieriger und teurer machen könnte. Wie die obige Tabelle zeigt, ändert der Ausgang 22 seinen Zustand zweimal während der vier Perioden, in denen die Leitungen 12 und 13 viermal ihre Polarität ändern, so daß sich eine Teilung durch zwei ergibt.

Fig. 2 zeigt eine binäre Teilerstufe als weiteres Ausführungsbeispiel der Erfindung, wobei eine dynamische, bistabile Schaltung verwendet wird. Die Schaltung gemäß F i g. 2 arbeitet mit drei komplementären Paaren von MOSFET's, wobei jedes Paar einen Inverter bildet. Bei dem betrachteten Ausführungsbeispiel werden die Speisespannungen mit wechselnder Polarität an Leitungen 40, 41, 42 und 43 angelegt. Diese Leitungen führen zu den Source-Elektroden von Transistoren 44, 45, 46 und 47. Die Polarität der Signale auf den Leitungen 41 und 42 ist jeweils die gleiche, und folglich sind diese Leitungen miteinander verbunden. Entsprechend ist die Polarität der Signale auf den Leitungen 40 und 43 jeweils gleich, und folglich können auch diese Leitungen miteinander verbunden sein. Die Polarität der Impulse, die an den ersten Inverter angelegt werden, welcher aus den Transistoren 44 und 45 besteht, ist der Polarität der Impulse entgegengesetzt, welche an den zweiten Inverter angelegt werden, der aus den Transistoren 46 und 47 besteht. Beispielsweise kann ein positiver Impuls an die Leitung 40 angelegt werden und gleichzeitig ein negativer Impuls an die Leitung 42. Dabei würden dann Signale entgegengesetzter Polarität gleichzeitig an die Leitungen 41 und 43 angelegt, nämlich negative Signale an die Leitung 41 und positive Signale an die Leitung 43.

Die Betriebsweise der Schaltung gemäß Fig. 2 ergibt sich aus der folgenden Tabelle, welche 4 Perioden erfaßt. Man erkennt, daß während dieser 4 Perioden beispielsweise auf der Leitung 40 zwei Eingangsimpulse auftreten. Auf der Ausgangsleitung 51 treten dagegen nur zwei Polaritätsänderungen auf. Folglich ergeben sich bei 4 Eingangszuständen auf der Leitung 40 zwei Ausgangszustände auf der Ausgangsleitung 51. Für die Betrachtung der Betriebsweise der Schaltung gemäß F i g. 2 soll angenommen werden, daß am Punkt C zwischen den Transistoren 49 und 50 eine »0« liegt, wenn eine negative Span-

24 Oi

nung an der Leitung 40 anliegt. Diese »0« wird durch Inversion eine »1« am Punkt A, wenn das Signal an der Leitung 40 positiv wird. Wenn das Signal auf der Leitung 40 wieder negativ wird, setzt die am Punkt A infolge der parasitären Kapazität gespeicherte Spannung die Gate-Elektrode des Transistors 47, wodurch am Punkt B der Zustand »0« und am Punkt C der Zustand »1« erzeugt wird. Der nächste Polaritätswechsel hat zur Folge, daß am Punkt A wieder der Zustand »0« entsteht und gespeichert wird, wenn das Signal an der Leitung 40 wieder negativ wird. Gleich-

zeitig geht der Punkt B in den Zustand »1« und der Punkt C in den Zustand »0«.

Periode	A	B	C	Leitung	Ausgang
				40
1	0	1	0	_	Ό
2	1	1	0	+	0
3	1	0	1	—	1
4	0	0	1	+	1
5	0	1	0	.	0

Hierzu 1 Blatt Zeichnungen 609514/484

Claims (2)

24 Ol Patentansprüche:

1. Dynamische, bistabile Teilerschaltung mit mindestens zwei Invertern, von denen jeder zwei komplementäre MOS-Feldeffekttransistoren umfaßt, wobei die Source-Elektroden der MOS-Feldeffekttransistoren mindestens eines Inverters über eine Steuerschaltung zur Erzeugung von Spannungen wechselnder Polarität ansteuerbar sind, dadurch gekennzeichnet, daß mindestens drei Inverter vorgesehen sind, von denen jeder ein Paar von komplementären MOS-Feldeffekttransistoren (44, 45; 46, 47; 49, 50) umfaßt, daß die Source-Elektroden des ersten Paares von MOS-Feldeffekttransistoren (44, 45) derart mit Quellen (40, 41) zur Erzeugung von Spannungen relativ wechselnder Polarität verbunden sind, daß jeder der Source-Elektroden Polaritätswechsel zugeführt werden, die gegeneinander phasenverschoben sind, wobei diese Polaritätswechsel die Taktfrequenz darstellen, daß die Gate-Elektroden des den zweiten Inverter bildenden Paares von MOS-Feldeffekttransistoren (46, 47) mit dem gemeinsamen Verbindungspunkt (A) der Drain-Elektroden des den ersten Inverter bildenden ersten Paares von MOS-Feldeffekttransistoren (44, 45) verbunden sind, daß die Source-Elektroden des zweiten Paares von MOS-Feldeffekttransistoren (46, 47) mit zugeordneten Quellen (42, 43) von Spannungen wechselnder Polarität verbunden sind, daß die Drain-Elektroden des zweiten Paares von MOS-Feldeffekttransistoren (46, 47) miteinander verbunden sind, daß die Gate-Elektroden des den dritten Inverter bildenden Paares von MOS-Feldeffekttransistoren (49, 50) mit dem gemeinsamen Verbindungspunkt (B) der Drain-Elektroden des zweiten Paares von MOS-Feldeffekttransistoren (46, 47) verbunden sind, daß die Drain-Elektroden des dritten Paares von MOS-Feldeffekttransistoren (49, 50) miteinander verbunden sind und den Ausgang (51) der Schaltung bilden, daß die Gate-Elektroden des ersten Paares von MOS-Feldeffekttransistoren (44, 45) mit dem gemeinsamen Verbindungspunkt (C) der Drain-Elektroden des dritten Paares von MOS-Feldeffekttransistoren (49, 50) verbunden sind und daß die Source-Elektroden des dritten Paares von MOS-Feldeffekttransistoren (49, 50) mit den Polen (+, —) einer Gleich-Spannungsquelle verbunden sind (F i g. 2).

2. Dynamische, bistabile Teilerschaltung mit mindestens zwei Invertern, von denen jeder zwei komplementäre MOS-Feldeffekttransistoren umfaßt, wobei die Source-Elektroden der MOS-FeIdeffekttransistoren mindestens eines Inverters über eine Steuerschaltung zur Erzeugung von Spannungen wechselnder Polarität ansteuerbar sind, dadurch gekennzeichnet, daß mindestens vier Inverter vorgesehen sind, von denen jeder ein Paar von komplementären MOS-Feldeffekttransistoren (10, 11; 16, 17; 18, 19; 20, 21) umfaßt, daß die Gate-Elektroden eines ersten Paares von MOS-Feldeffekttransistoren (10, 11) mit Quellen (12, 13) von gegeneinander phasenverschobenen Spannungen wechselnder relativer Polarität verbunden sind, wobei die Polaritätswechsel die Eingangsfrequenz darstellen, daß die Gate-Elektroden eines zweiten Paares von komplementären MOS-Feldeffekttransistoren (16, 17) mit dem gemeinsamen Verbindungspunkt (A) der Drain-Elektroden des ersten Paares von MOS-Feldeffekttransistoren (10, 11) verbunden sind, daß die Source-Elektroden des zweiten Paares von komplementären MOS-Feldeffekttransistoren (16, 17) mit den Quellen (12, 13) zur Erzeugung von Spannungen wechselnder relativer Polarität verbunden sind, daß die Gate-Elektroden eines dritten Paares von komplementären MOS-Feldeffekttransistoren (18, 19) beide mit dem gemeinsamen Verbindungspunkt (B) der Drain-Elektroden des zweiten Paares von MOS-Feldeffekttransistoren (16, 17) verbunden sind, daß die Gate-Elektroden des vierten Paares von komplementären Feldeffekttransistoren (20, 21) mit dem gemeinsamen Verbindungspunkt (C) der Drain-Elektroden des dritten Paares von komplementären MOS-Feldeffekttransistoren (18, 19) verbunden sind, daß die Drain-Elektroden des vierten Paares von komplementären MOS-Feldeffekttransistoren (20, 21) den Ausgang (22) der Schaltung bilden und mit den Source-Elektroden des ersten Paares von MOS-Feldeffekttransistoren (10, 11) verbunden sind und daß die Source-Elektroden des dritten Paares von MOS-Feldeffekttransistoren (18, 19) mit den Polen (+, —) einer Gleichspannungsquelle verbunden sind (Fig. 1).