DE2364823A1

DE2364823A1 - Laststeuerungs-zeitgeber

Info

Publication number: DE2364823A1
Application number: DE2364823A
Authority: DE
Inventors: Osamu Maida
Original assignee: Nippon Kogaku KK
Current assignee: Nikon Corp
Priority date: 1972-12-28
Filing date: 1973-12-28
Publication date: 1974-07-04
Also published as: FR2212709A1; FR2212709B1; US3909635A

Description

NIPPON KOGAKU K.E. ·

2-3, Marunouchi 3-chome, Chiyoda-ku, Tokyo, Japan

LastSteuerungs-Zeitgeber

Die Erfindung bezieht sich auf Laststeuerungs-Zeitgeber.

Die Erfindung betrifft insbesondere CE-Zeitgeber zur Steuerung von Lastschaltungen, wobei die Zeitgeber unabhängig wählbare Intervalle von Schaltzuständen EIN und AUS aufweisen, die kontinuierlich wiederholt oder nach einer ausgewählten Folge von EIN-AUS-Vorgängen unterbrochen werden können, um danach die Lastschaltung in einem vorgegebenen Zustand zu halten, und insbesondere ist die Erfindung auf eine Motorsteuerschaltung gerichtet, die einen eigenen Zeitgeber enthält und zur Steuerung eines Motors in einer Kamera mit Motorantrieb dient.

409827/0820

Aus der US-Patentschrift 3 703 649 ist ein Zeitgeber bekannt, welcher zur Betätigung einer Kamera dient und erste und zweite Zeitgeberschaltungen aufweist sowie erste und zweite Startsteuerschaltungen. Jede Zeitgeberschaltung besteht aus einer Integrationsstufe mit einer entsprechenden Zeitkonstanten, die einen Widerstand und einen mit diesem Widerstand in Reihe geschalteten Kondensator aufweist, und besteht weiterhin aus einer Pegeldetektor- und einer Triggerschaltung sowie einem Haltekreis. Die erste und die zweite Startsteuerschaltung sind jeweils zwischen einer Energiequelle und der ersten und der zweiten Zeitgeberschaltung derart angeordnet, daß jede Startsteuerschaltung durch ein Steuersignal, welches-von der anderen Startsteuerschaltung abgeleitet wird, angeschaltet oder abgetrennt werden kann.

Die Zeitsteuerschaltungen werden alternierend durch die Startsteuerschaltungen betätigt, und die Ausgangssignale von den zwei Zeitgeberschaltungen werden an ein UND-Gatter geführt, um ein Betätigungssignal zur Steuerung der Kamera zu liefern. Weiterhin sind in der Zeitgeberschaltung Schalter vorgesehen, so daß die Zeitgeberschaltung in einer von verschiedenen Betriebsarten arbeiten kann.

Diese bekannte Zeitgeberschaltung weist jedoch Nachteile auf, welche insbesondere darin liegen, daß bei wiederholter Betätigung des Zeitgebers die Haltezeit der ersten Betätigung sich von der Haltezeit von jeder nachfolgenden Betätigung unterscheidet. Außerdem wird"die Arbeitsxtfeise des Zeitgebers durch Spannung s Schwankung en in der Versorgungsspannung nachteilig beeinflußt. ' .

Der Erfindung liegt die Aufgabe zugrunde, einen Zeitgeber der eingangs genannten Art zu schaffen, der nicht nur in einem kontinuierlichen zyklischen Betrieb arbeiten kann, sondern insgesamt wahlweise in einer von vier weiteren Betriebsarten betrieben werden kann.

40982 7/08 20

Nachfolgend werden die fünf verschiedenen Betriebsarten genannt: In der ersten Betriebsart wird die Laststeuerungsschaltung kontinuierlich mit einer vorgegebenen Rate abwechselnd in den Zustand EIN und den Zustand AUS versetzt. In der zweiten Betriebsart wird dann, wenn ein Betriebsschalter betätigt wird, die Laststeuerschaltung zunächst in den Zustand EIN versetzt und in diesem Zustand gehalten, und zwar während eines vorgegebenen Intervalls, und wird dann in den Zustand AUS umgeschaltet und in diesem Zustand dauernd gehalten. In der dritten Betriebsart wird dann, wenn der Betriebsschalter betätigt ist, die Laststeuerschaltung zunächst in den Zustand AUS versetzt und in diesem Zustand während eines vorgegebenen Zeitintervalls gehalten und wird dann in den Zustand EIN umgeschaltet und in diesem Zustand dauernd gehalten. In der vierten Betriebsart wird dann, wenn der Betriebsschalter betätigt wird, die Laststeuerschaltung zunächst in den Zustand AUS versetzt und in diesem Zustand während eines vorgegebenen Zeitintervalls gehalten und wird dann in den Zustand EIN umgeschaltet und in diesem Zustand für ein weiteres Zeitintervall gehalten und dann schließlich wieder in den Zustand AUS versetzt und bleibt in diesem Zustand. In der fünften Betriebsart wird dann, wenn der Betriebsschalter betätigt ist, die Laststeuerschaltung zunächst in den Zustand EIN versetzt und während eines vorgegebenen Intervalls in diesem Zustand gehalten, wird anschließend in den Zustand AUS umgeschaltet und während eines weiteren vorgegebenen Zeitintervalls in diesem Zustand gehalten und dann schließlich wieder in den Zustand EIN zurückgeschaltet und bleibt in diesem.Zustand.

Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß·eine bistabile Schalteinrichtung vorgesehen ist, die einen ersten unc. einen zweiten Eingang aufweist, um die bistabile Sehalteinrichtung jeweils in einen ersten und einen zweiten Schaltzustand zu versetzen, daß die bistabile Schalteinrichtung an entsprechenden Ausgangsklemmen ein erstes und ein dazu zweites komplementäres Ausgangssignal liefert, welches jeweils dem Schaltzustand der bistabilen Schalteinrichtung entspricht, daß weiterhin eine

409827/0820

erste Zeitverzögerungseinrichtung vorhanden ist, welche auf das erste Signal derart anspricht, daß sie ein seitverzögertes drittes Signal erzeugt, daß weiterhin eine zweite Zeitverzögerungseinrichtung vorhanden ist, welche auf das zweite Signal derart anspricht »daß sie ein viertes zeitverzögertes Signal erzeugt, daß weiterhin eine Kopplungseinrichtung vorgesehen ist,.welche dazu dient, das dritte und das vierte Signal jeweils mit dem ersten und dem zweiten Eingang der bistabilen Schalteinrichtung zu verbinden, wodurch die bistabile Schalteinrichtung, dazu gebracht wird, alternierend in den ersten und den zweiten Schaltzustand versetzt zu werden, und daß eine Laststeuereinrichtung vorgesehen ist, welche auf den Schaltzustand der bistabilen Schalteinrichtung anspricht und so ausgebildet ist, daß sie jeweils in derartige Schaltzustände versetzbar ist, daß eine Last in dem einen Schaltzustand mit Energie versorgt wird und in dem anderen nicht.

Vorteilhafte Weiterbildungen und bevorzugte Ausführungsforinen der Erfindung ergeben sich aus den Unteransprüchen.

Gemäß der Erfindung ist der wesentliche Fortschritt erreichbar, daß eine stabile Arbeitsweise des Zeitgebers auch dann gewährleistet ist, wenn die Versorgungsspannung Schwankungen unterworfen ist.

Weiterhin weist die erfindungsgemäße Schaltungsanordnung einen besonders kompakten und einfachen Aufbau auf.

Weiterhin ist die erfindungsgemäße Anordnung in vielseitiger Weise für verschiedenartige Anwendungen einsetzbar.

Anhand mehrerer in der Zeichnung dargestellter Ausführungsbeispiele wird die Erfindung im folgenden näher erläutert; es zeigen:

409-827/0820

Fig. 1 ein Blockdiagramm einer ersten Ausführungsform eines arfindungsgemäßen Laststeuerungs-Zeitgebers,

Pig. 2 .ein Schaltbild der in der Fig. 1 dargestellten Anordnung ,

Fig. 3 ein Zeitablaufdiagramm, welches die erste Betriebsart der in den Fig. 1 und 2 dargestellten Anordnung erläutert, y

Fig. 4- ein Blockdiagramm einer zweiten Ausführungsform der Erfindung,

Fig. 5 ein Blockdiagramm einer dritten Ausführungsform der Erfindung,

Fig. 6 ein Blockdiagramm einer vierten Ausführungsform der Erfindung,^

Fig. 7 ein Blockdiagramm einer fünften Ausführungsform der Erfindung,

Fig. 8 und 9 jeweils ein Schaltbild der vierten und fünften Ausführungsform der,Erfindung, die in den Fig. 6 und 7 Jeweils dargestellt sind,

Fig. 10 ein Blockdiagramm einer sechsten Ausführungsform der Erfindung,

Fig. 11 ein Schaltbild der in der Fig. 10 dargestellten Anordnung, und

Fig. 12, 13 und. 14 Jeweils Zeitablaufdiagramme, welche die verschiedenen Betriebsarten der einzelnen erfindungsgemäßen Ausführungsformen erläutern.

409827/0 820

In den Figuren sind ähnliche Bauteile mit denselben Bezugszeichen bezeichnet.

Die Fig. 1 zeigt in einem Blockdiagramm die erste Ausführungsform eines Wiederholzyklus-CR-Zeitgebers, der in der ersten Betriebsart arbeitet, in welcher der Zeitgeber mit einer vorgegebenen Rate kontinuierlich abwechselnd in den Schaltzustand EIN und den Schaltzustand AUS versetzt wird. Eine bistabile Schaltung oder ein Flip-Flop 1 weist ein Paar von Verstärkerelementen 1a und Ib auf, die über eine Rückkopplung miteinander verbunden sind, so daß dann,, wenn das Verstärkerei ein ent 1a im Zustand EIN ist, das andere Elament 1b im Zustand AUS ist und umgekehrt, 'wenn sich das Element 1b im Zustand EIN befindet, wird ein Entscheidungselement 2 für den anfänglichen Zustand in denjenigen Schaltzustand versetzt, in welchem der Kondensator in einem ersten CR-Integrator 3 vollständig entladen wird, v/ob ei der Integrator aus einem Kondensator und einem Widerstand besteht (nachfolgend· wird dies als Anfangsintegra.tionszustand bezeichnet), wenn sich Jedoch der Verstärker 1b im Zustand AUS befindet, wird das Entscheidungselement 2 in den Schaltzustand versetzt, in welchem der Kondensator den Anfangszustand verläßt, um dadurch die Integration des CR-Integrators 3 auszulösen. Wenn die Spannung am Kondensator im ersten CR-Integrator 3 einen vorgegebenen Pegel erreicht, liefert ein erster Schwellwertdetektor oder eine Triggerschaltung 4- ein Triggersignal, welches dem Element 1a des Flip-Flops 1 zugeführt wird, so daß das Element 1a in den Zustand AUS und das Element 1b in den Zustand EIN versetzt werden. - '

Eine Laststeuerschaltung 5 wird in den Zustand EIN gebracht, wenn das Element 1a in den Zustand EIN versetzt ist und wird in den Zustand AUS gebracht, wenn das Element 1a in den Zustand AUS versetzt wird, so daß dadurch eine Last gesteuert wird. Ein zweites Entscheidungselement 6 für den Anfangs zu stand wird in einen solchen Schaltzustand versetzt, daß der CR-Integrator

409827/0820

in den Anfangs zustand gebracht wird» wenn das Element; 1a in den Zustand EIN versetzt ist, so daß der Kondensator in einem zweiten CR-Integrator, der einen Kondensator und einen Widerstand aufweist, entladen wird (Anfangsintegrationszustand). Wenn das Element 1a in den Zustand AUS versetzt wird, wird das zweite Entscheidungselement in denjenigen Schaltzustand gebracht, daß der Kondensator den Anfangszustand verläßt, so daß der Betrieb des zweiten CR-Integrators 7 ausgelöst wird. Eine zweite Triggerschaltung 8 liefert ein Triggersignal, wenn die Spannung am Kondensator im zweiten CR-Integrator 7 einen vorgegebenen Pegel erreicht. In Reaktion auf ein Triggersignal von dem zweiten Schwellwertdetektor oder der zweiten Triggerschaltung 8 wird das Element 1b in der Flip-Flop-Schaltung 1 in den Zustand AUS versetzt und das Element 1a wird in den Zustand EIN versetzt.

Nachfolgend wird die Arbeitsweise des Zeitgebers in der ersten Betriebsart beschrieben. Es sei angenommen, daß das Element 1a im Flip-Flop 1 in den Zustand EIN und das Element 1b in den Zustand AUS gebracht sind. Dann wird das erste Entscheidungselement 2 in denjenigen Schaltzustand gebracht, daß der Kondensator im ersten CR-Integrator den Anfangszustand verläßt, so daß der Integrationsvorgang beim ersten CR-Integrator beginnt. Da sich das Element 1a im Zustand EIN befindet, befindet sich auch die Laststeuerschaltung 5 im Zustand EIN. Das zweite Entscheidungselement 6 ist in demjenigen Schaltzustand, in welchem der Kondensator im zweiten CR-Integrator-'entladen wird,^ so daß der zweite CR-Integrator in den Anfangsintegrationszustand versetzt wird. Wenn die Spannung am Integrationskondensator im ersten CR-Integrator 3 einen vorgegebenen Pegel erreicht, liefert die erste Triggerschaltung 4- ein Triggersignal, auf welches hin das Element 1a in den Zustand AUS und das Element 1b in den Zustand EIN versetzt werden. Dann wird die Laststeuerschaltung 5 in den Zustand AUS und das zweite Entscheidungselement wird in denjenigen

409827/0820

236^823

Schaltzustand gebracht, daß der zweite CR-Integrator 7 den Anfangsxntegrationszustand verläßt. Dies führt zu dem Ergebnis, daß der zweite CR-Integrator 7 den Integrationsvorgang beginnt. Da sich das Element 1b im Zustand EIN" befindet, ist das erste Entscheidungselement 2 in demjenigen Schaltzustand, in welchem der erste CR-Integrator 3 den Anfangsxntegrationszustand beibehält. Wenn die Spannung am Kondensator im zweiten CR-Integrator 7 einen vorgegebenen Pegel erreicht, liefert die zweite Triggerschaltung 8 ein Triggersignal an das Element 1b im Flip-Flop 1, und das Element 1b wird dann in den Zustand AUS und das Element 1a in den Zustand EIN versetzt. Somit ist der Wiederholzyklus-CR-Zeitgeber in seinen Anfangszustand zurückgekehrt, und der oben beschriebene Vorgang wiederholt sich.

In dem Wiederholzyklus-CR-Zeitgeber gemäß Fig. 1 weisen die Schaltungen 2, 3 und 4 eine erste Verzögerungsschaltung Y auf und die Schaltungen 6, 7 und 8 haben eine zweite Verzögerungsschaltung M.

Die Fig. 2 stellt ein Schaltbild des Wiederholzyklus-CR-Zeitgebers dar, dessen Blockdiagramm in der Fig. 1 gezeigt ist. Das Flip-Flop 1 weist Widerstände R4- bis R11 und Transistoren T3 und T5 auf, welche den Verstärkerelementen 1b und 1a jeweils entsprechen. Der erste CR-Integrator weist einen Widerstand R1 und einen Kondensator C1 auf, und der zweite CR-Integrator hat einen Widerstand R15 und einen Kondensator C2. Die Laststeuerschaltung 5 weist einen Widerstand R12, eine Last L und Transistoren 17 und T8 auf.

Das erste Entscheidungselement 2 weist einen Transistor T2 auf, und die erste Triggerschaltung 4- hat Transistoren T1 und T6 sowie Widerstände R2 und RJ. Das zweite Entscheidungselement 6 weist einen Transistor T1Q und Widerstände R16 und R17 auf, und die zweite Triggerschaltung 8 weist Transistoren T4- und T9 auf und hat Widerstände R13 und R14-. Die Betriebsspannung E für den Zeitgeber wird durch eine Energiequelle Eg geliefert.

409827/0820

Die Wellenform A. der Pig. 3 zeigt die Spannung an dem Integratioiiskondensator C"l. Die Wellenform B stellt den Basisstrom des Transistors T6 dar. Die Wellenform C veranschaulicht die Zustände EIlT und AUS des Transistor T3. Die Wellenform D ist die Spannung am Integrationskondensator C2. Die Wellenform E zeigt den Basisstrom des Transistors T4- und die Wellenform F veranschaulicht die Zustände EIN und AUS des Transistors T5.

Nachfolgend wird die erste Betriebsart im Detail erläutert. Es sei angenommen, daß zur Zeit t der Transistor T3 im Flip-Flop in den Zustand AUS und der Transistor T5 in den Zustand EIIi versetzt sind. Dann befindet sich der Transistor T2 im Zustand AUS, während die Transistoren T7, T8 und T10 jeweils im Zustand EHJ sind. Die Spannung am Kondensator C1 nimmt mit der Zeit zu, während die Spannung am Kondensator C 2 gleich Null ist, weil dieser Kondensator durch den Transistor T10 kurzgeschlossen ist. Da der Transistor T8 sich im Zustand EIN befindet, wird Spannung an die Last L geliefert. (Die oben beschriebene Betriebsart liegt auch bei den im Zusammenhang mit den Fig. 4- bis 14-beschriebenen Ausführungsformen vor.)

Die Basis des Transistors T1 ist mit dem Verbindungspunkt zwischen den Widerständen E2 und E3 verbunden, welche die Spannung E der Energieversorgungsquelle Eg derart teilen, daß dann, wenn die Spannung am Kondensator C1 (das" Emitterpotential) über das Basispotential ansteigt, welches durch das Verhältnis der Widerstände E2 und E3 festgelegt ist, d. h., wenn das Emitterpotential die Spannungsschwelle VsI zwischen dem Emitter und der Basis des Transistors T1 übersteigt, der Transistor T1 in den Zustand EIN versetzt wird. Die Zeit (t -t,.), welche der erste CE-Integrator 3 benotigt, um den Transistor T1 von dem Anfangsintegrationszustand in den Zustand EIN zu bringen, wird bestimmt durch:

V*1 ' ^C1 ^ ^log

e E2+E3

409827/0820

Wenn der Transistor T1 in den Zustand EIN versetzt wird, fließt sein Kollektorstrom zur Basis des Transistors T6, um diesen in den Zustand EIN zu bringen. Deshalb wird das Basispotential des Transistors T5 gleich Null, so daß der Transistor T^ in den Zustand AUS versetzt wird, während der Transistor T3 in den Zustand EIN gebracht wird. Folglich wird der Transistor T2 in den Zustand EIF gebracht, so daß der Kondensator C1 durch den Transistor T2 kurzgeschlossen wird. Somit wird die Spannung am Kondensator C1 gleich Null, und der Transistor T1 wird in den Zustand AUS versetzt. Der Basisstrom, welcher zum Transistor T6 fließt, wird dann zu Null. Somit ist der BasEstrom des Transistors T6 impulsförmig, wie es in der Fig. 3 durch die Wellenform B dargestellt ist. Wenn der Transistor Ψ? in den Zustand AUS gebracht wird, werden die Transistoren T7, T8 und T10 ebenfalls in den Zustand AUS gebracht, so daß die Spannung am Kondensator C2 mit der Zeit ansteigen kann. Dies bedeutet, daß der Betrieb des zweiten CE-Integrators beginnt. Da der Transistor T8 sich im Zustand AUS befindet, wird keine Spannung an die Last L geliefert. Die Schaltungen sind in den Zuständen, welche zwischen den Zeiten t^, und t~ in der Fig. 3 angegeben sind.

Wenn die Spannung am Kondensator G2 und das Emitterpotential des Transistors T9 über eine Bezugs spannung ansteigen., welche durch die Widerstände E13 und E14 festgelegt ist, d. h., wenn das Emitterpotential die Schwellenspannung Vs2 zwischen der Basis und dem Emitter des Transistors T9 überschreitet, wird der Transistor T9 in den Zustand EIN gebracht. Die Zeit (t.-to) , welche benötigt wird, daß der zweite CE-Integrator den Transistor T9 in den Zustand EIN bringt, -ergibt sich zu:

E ■

Vt₂ - C2.E15

E15+R14-

Wenn der Transistor T9 in den Zustand EIN gebracht ist, fließt sein Kollektorstrom zu der Basis des Transistors T4, um diesen in den Zustand EIN zu versetzen. Deshalb wird das Basispotential

/,09827/0820 . original inspected

_ 11 -

dch Null , so

des Transistors T3 gleich Null , so daß der Transistor T3 in den Zustand AUS versetzt wird und der Transistor T5 in den Zustand EIH gebracht wird. Die Transistoren T7, T8 und T10 werden ebenfalls in den Zustand EIN versetzt, so daß der Kondensator C2 durch den Transistor T10 kurzgeschlossen wird. Folglich wird die Spannung am Kondensator C2 gleich Null, so daß der Transistor T9 in den Zustand AUS versetzt ist. Daher wird der Basisstrom des Transistors T4 gleich Null. Somit weist der Basisstrom die in der Wellenform E der Fig. 3 dargestellte Impulsform auf.

Wenn der Transistor T8 in den Zustand EIN versetzt ist, wird Spannung an die Last L geliefert und die Spannung am Kondensator C1 steigt mit der Zeit an. Die anschließende Arbeitsweise zwischen tp und t-, entspricht im wesentlichen derjenigen zwischen t und ty,. Danach wiederholen sich die Vorgänge in der oben beschriebenen Weise zyklisch.

Wie oben bereits erläutert wurde, wird in dieser ersten Ausführungsform Spannung an die Last L geliefert, und zwar während einer Zeit ΐ_ο-"^, welche durch den ersten CR-Integrator 3 und die erste Triggerschaltung 4- festgelegt ist, und die Energieversorgung an die Last L wird während einer Zeit "b^-tp unterbrochen, welche durch den zweiten CR-Integrator 7 "und die zweite Triggerschaltung 8 festgelegt ist. Die Dauer der Zeitintervalle EIN und AUS kann unabhängig voneinander gewählt werden, indem die veränderbaren Widerstände R1 und R15 entsprechend eingestellt werden.

Die im Blockdiagramm der Fig. 4- dargestellte zweite Ausführungsform der Erfindung ist dazu in der Lage, in einer zweiten Betriebsart zu arbeiten, bei welcher nach Betätigung eines Steuerschalters die Laststeuerschaltung zunächst in den Zustand EIN versetzt und dort gehalten wird, und zwar für ein vorgegebenes Zeitintervall, während die Laststeuerschaltung dann in den Zustand AUS gebracht und dort kontinuierlich gehalten wird. Die Schaltung entspricht im wesentlichen der oben beschriebenen

409 827/0820

Ausführungsform, mit der Ausnahme, daß eine Unterbrecherschaltung in der I¹ orω eines Speichers 9 mit der zweiten Triggerschaltung 8 verbunden ist. Der Speicher 9 kann entweder im Zustand speichern oder im Zustand löschen sein. Wenn sich der Speicher 9 im Zustand speichern befindet, wird die zweite Triggerschaltung 8 abgeschaltet, so daß keine Triggersignale an das Element 1b im Flip-Flop 1 geliefert werden. Der Speicher 9 ist so ausgebildet, daß er in den Zustand speichern versetzt wird, und zwar aus dem Zustand löschen, in. Reaktion auf das Triggersignal von der ersten Triggerschaltung 4, wenn der Schalter SW1 geschlössen ist, und in dem Zustand speichern solange gehalten wird, bis er in den Zustand löschen zurückversetzt ist.

Die zweite Betriebsart wird nachfolgend beschrieben. Es sei angenommen,; daß der Speicher 9 iia Zustand löschen ist, wenn der Schalter SW1 geöffnet ist. Dann wird die"zweite Triggerstufe 8 nicht, abgeschaltet, so daß die Betriebsart mit derjenigen der ersten Ausführungsform identisch ist, d. h. ·, die Zustände EIN und AUS werden gemäß der ersten. Betriebsart fortwährend zyklisch vertauscht.

Wenn'der Schalter SW1 geschlossen ist, befindet sich der Speicher im Zustand löschen, bis die erste Triggerschaltung 4 ein Triggersignal liefert. Deshalb werden die periodischen EIN-AUS-Vorgänge genauso' zyklisch abwechselnd eingenommen, wie es der Fall ist, wenn der Schaltex SW1 geöffnet ist. In Reaktion auf das Triggersignal von der ersten Triggerschaltang 4 wird das Element 1a im Flip-Flop 1 in den Zustand AUS versetzt, und das Element'1b wird, in den Zustand EIN gebracht. Das erste Entsclieidungselement 2 wird in den Schaltzustand versetzt, daß der CR-Integrator 3 den Anfangszustand einnimmt und die Laststeuerschaltung 5 in den Zustand AUS gebracht wird. Das zweite Entscheidungselement 6 wird in denjenigen Schaltzustand versetzt, daß der zweite Integrator den Anfangszustand verläßt, so daß der Integrator mit der Integration, beginnt. In Reaktion auf das Triggersignal von

409827/0820

der ersten Triggerschaltung 4 wird der Speicher 9 in den Zustand speichern gebracht. Dies bedeutet, daß der Speicher 9 Information aufnimmt. Da der Speicher 9 in diesem Zustand bleibt, und zwar auch dann, wenn die Spannung am Kondensator im zweiten CE-Integrator 7 den vorgegebenen Pegel erreicht, wird die zweite Triggerschaltung 8 abgeschaltet, so daß kein Triggers ignal. geliefert wird. Dies führt zu dem Ergebnis, daß der EIN-AUS-Vorgang derart unterbrochen wird, daß die Steuerschaltung 5 gemäß der zweiten Betriebsart im Zustand AUS gehalten wird.

Die in der Fig. 5 dargestellte dritte Ausführungsform der Erfindung ist dazu in der Lage, in der ersten und in der zweiten Betriebsart zu arbeiten und ist in ihrem Aufbau im wesentlichen der zweiten Ausführungsform ähnlich, mit der Ausnahme, daß eine dritte Entscheidungsschaltung für den Anfangszustand zwischen dem Speicher 9 und dem zweiten CE-Integrator 7 angeordnet ist. Das dritte Entseheidungselement 10 ist derart ausgebildet, daß es in einen solchen Schaltzustand versetzt werden kann, daß der CE-Integrator 7 den Anfangszustand verläßt, wenn der Speicher gelöscht wird und in den Schaltzustand versetzt werden kann, daß der Integrator in den Anfangszustand gebracht wird, wenn der Speicher 9 beschickt wird. Der zweite CE-Integrator 7 wird sowohl durch die zweite Entscheidungsschaltung 6 als auch durch die dritte Entscheidungsschaltung 10 gesteuert, um in den Anfangszustand gebracht zu werden. Dies bedeutet, daß der zweite CE-Integrator 7 in den Anfangszustand gebracht wird in Eeaktion auf das Steuersignal, welches entweder von dem Entscheidungselement 6 oder von dem Entscheidungselement 10 kommt.

Die Arbeitsweise der dritten Ausführungsform der Erfindung ist folgende: Wenn der Schalter SWI geöffnet ist, wird der EIN-AUS-Vorgang wie im Falle der in der Fig. 4- dargestellten zweiten Ausführungsform wiederholt. Wenn der Schalter SW1 geschlossen ist, wird der EIN-AUS-Vorgang solange \iiederholt, bis die erste

4 09827/0820

Triggerschaltung 4- ein Triggersignal liefert. Insbesondere dann, wenn das Element 1a im Flip-Flop 1 in den Zustand AUS versetzt wird und das Element 1b in den Zustand EIN gebracht wird, und zwar in Reaktion auf das Triggersignal von der ersten Triggerschaltung 4-, wird das erste Ent scheidungs element 2 in denjenigen Schaltzustand versetzt, daß der CR-Integrator 3 in den Anfangszustand gebracht ist. Die Laststeuerschaltung 5, welche mit dem Element 1a des Flip-Flops verbunden ist, wird in den Zustand AUS gebracht. Die zweite Entscheidungsschaltung 6 wird in einen solchen Schaltzustand gebracht, daß der Integrator 7 den Anfangszustand verläßt. Der Speicher 9 wird in Reaktion auf das Triggersignal von der ersten Triggerschaltung 4- getriggert und in den Zustand speichern gebracht. Dies bedeutet, daß das Triggersignal gespeichert wird. Folglich wird das dritte Entscheidungselement 10 in dem Schaltzustand gehalten, daß der Integrator 7 in den Anfangszustand geht, so daß die Integration durch den zweiten CR-Integrator 7 nicht ausgeführt werden kann. Deshalb wird die zweite Triggerschaltung δ abgeschaltet, so daß der EIEf-AUS-Vorgang unterbrochen wird. Dadurch wird die Laststeuerschaltung 5, die mit dem Element 1a des Flip-Flops verbunden ist, kontinuierlich im Zustand AUS gehalten, wie es gemäß der zweiten Betriebsart der Fall ist.

Die in der Fig. 6 dargestellte vierte Ausfülirungsform der Erfin-' dung, welche ebenfalls dazu in der Lage ist, nach der ersten und der zweiten Betriebsart zu arbeiten, weist einen im wesent-' liehen der in der Fig. 4- dargestellten Ausführiingsform auf, mit der Ausnahme, daß das Ausgangssignal des Speichers 9 dem zweiten Entscheidungselement 6 anstatt der zweiten Triggerstufe 8 zugeführt wird. Deshalb wird die zweite Entscheidungsschaltung 6 in Reaktion auf die Steuersignale des Flip-Flops 1 und des Speichers 9 gesteuert. Insbesondere wird die .zweite Entscheidungsschaltung 6 in Reaktion auf das Signal vom Flip-Flop 1 gesteuert, wenn der Speicher 9 im Zustand löschen ist, während dann, wenn sich der Speicher 9

im Zustand speichern befindet, das zweite Entscheidungselement in einen solchen Schaltzustand gebracht wird,"daß der Integrator 7 unabhängig vom Zustand des Flip-Flop 1 in den Anfangszustand gebracht wird.

Wenn der Schalter SW1 geöffnet ist, wird der EIN-AUS-Vorgang zyklisch fortwährend solange wiederholt, wie es bei der zweiten Ausführungsform der Fall ist. Wenn der Schalter SW1 geschlossen ist, wird der EIlT-ÄUS-Vorgang zyklisch solange wiederholt, bis die erste Triggerschaltung 4- ein Triggex-ί: ..gnal erzeugt. In Reaktion auf dieses Triggersignal wird das Element 1a im Flip-Flop 1"in den Zustand AUS versetzt und das Element 1b wird in den Zustand EIN gebracht, so daß in Reaktion auf das Steuersignal vom Flip-Flop 1 das zweite Entscheidungselement 6 in denjenigen Schaltzustand gebracht wird, daß der Integrator 7 in den Anfangszustand geht. Gleichzeitig wird jedoch der Speicher 9 in den Zustand speichern versetzt und das zweite Entscheidungselemenb G wird dadurch in dem Schaltzustand gehalten, daß der Integrator 7 in den Anfangszustand geht. Somit wird der EIN-AUS-Vorgang unterbrochen, und die Steuerschaltung 5 wird kontinuierlich im Zustand AUS gehalten.

'Die in der Fig. 7 dargestellte fünfte Ausführungsform der Erfindung, welche ebenfalls dazu in der Lage ist, in der ersten und in der zweiten Betriebsart zu arbeiten, ist in ihrem Aufbau im wesentlichen der in der Fig. 6 dargestellten Ausführungsform ähnlich, mit der Ausnahme, daß das Ausgangssignal des Speichers 9 an die Laststeuerschaltung 5 anstatt an das zweite Entscheidungselement 6 geführt ist. Deshalb wird die Laststeuerschaltung 5 in Reaktion auf die Steuersignale des Flip-Flop.1 und des Speichers 9 gesteuert. Dies bedeutet, die'Laststeuerschaltung 5 wird in Reaktion auf das Signal vom Flip-Flop 1' gesteuert, wenn der Speicher 9 im Zustand löschen ist, kann jedoch in Reaktion auf das Speichersignal vom Speicher 9 unabhängig vom Steuersignal vom Flip-Flop 1 in den Zustand AUS gebracht werden.

409827/0820

Wenn der Schalter SWI geöffnet ist, wird der EIN-AUS-Vorgang kontinuierlich zyklisch wie im Falle der in der Fig. 4 dargestellten zweiten Ausführungsform wiederholt. Wenn der Schalter SW1 geschlossen ist und "bevor die erste Steuerschaltung 4 das Triggersignal erzeugt, wird der EIlT-AUS-Vorgang wiederholt. In Reaktion auf das Triggersignal von der ersten Triggerschaltung 4 wird.jedoch der Speicher 9 so geschaltet, daß er in den Zustand speichern geht, so daß die Laststeuerschaltung 5 kontinuierlich in den Zustand AUS bleibt.

Die Fig. 8 zeigt ein Schaltbild.der im Blockdiagramm der Pig. dargestellten Ausführungsform. Das Flip-Flop 1, der erste Integrator 3 und der zweite Integrator 7 sowie die Laststeuerschaltung 5 sind in ihrem Aufbau ähnlich wie die entsprechenden Elemente in der in der Fig. 1 dargestellten ersten Ausführungsform. Die erste Triggerschaltung 4 weist Transistoren T1, T11 und T6 sowie Widerstände R2, RJ, R18 und E21 auf. Das zweite Entscheidungselement 6 und die Laststeuerschaltung 5 haben einen Transistor T10, Widerstände R16 und R17 sowie eine Diode D. Die zweite Triggerschaltung 8 weist Widerstände R1J5 und R14 sowie Transistoren T4 und T9 auf. Der Speicher 9 hat einen Thyristor SCR und Widerstände R19 und R20. Der Thyristor SCR ist gesperrt oder im Zustand AUS, wenn der' Speicher im Zustand löschen ist und wird in den durchlässigen Zustand oder den Zustand EIN gebracht, wenn sich der Speicher 9 im Zustand speichern· befindet. Nachdem der Schalter SWI geschlossen ist, wenn der Transistor T11 in der Triggerschaltung 4 in den Zustand EIN versetzt ist, wird der Thyristor SCR in den Zustand EIN gebracht, so daß die Spannung am Widerstand 20, -d. h. das Ausgangssignal" des Speichers 9, an die Basis des Transistors T10 im zweiten Entscheidungs-"element 6 geführt ist, um den Transistor T10 im Zustand EIN zu halten.

Die Arbeitsweise der Schaltung gemäß Fig. 8 wird nachfolgend erläutert. Es sei angenommen, daß der Transistor TJ im Flip-Flop im Zustand AUS ist und daß der Transistor 1¹^ "im Zustand EIN ist

409 82 7/08 20

- 17 . 2 3 6 A 8 2 3

und daß weiterhin der Thyristor SCE im Zustand AUS ist, wenn der Schalter SW1 geöffnet ist. Dann befindet sich der Transistor T2 im Zustand AUS, während die Transistoren T7, T8 und T10 jeweils im Zustand' EIN sind. Demgemäß steigt die Spannung am Kondensator C1 mit der Zeit an, während die Spannung am Kondensator C2, der durch den Transistor T10 kurzgeschlossen ist, gleich Null ist. Da sich der Transistor T8 im Zustand EIN "befindet, wird Spannung an die Last L geliefert. Das Potential am Kondensator C1 und somit an der Basis des Transistors T1 übersteigt das Emitterpotential, und zwar nach einem vorgegebenen Zeitintervall, so daß der Transistor T1 inden Zustand EIN versetzt wird. Folglich werden die Transistoren T11 und T6 in den Zustand EIN versetzt, so daß der Transistor T3 im Flip-Flop in den Zustand EIN und der Transistor T5 in den Zustand AUS versetzt v/erden. Deshalb wird der Transistor T2 in den Zustand EIN versetzt, so daß der Kondensator C1 kurzgeschlossen ist. Demgemäß wird der Kondensator C1 in den Anfangszustand gebracht.

V/enn der Transistor T5 in den Zustand AUS gebracht ist, werden die Transistoren T8, T? und T11 ebenfalls in den Zustand AUS versetzt, so daß die Spannung am Kondensator C2 mit der Zeit anzusteigen beginnt. Da der Transistor T8 in-den Zustand AUS versetzt ist, wird keine Spannung an die Last L geliefert. Wenn die Spannung am Kondensator C2 und somit das Emitterpotential des Transistors T9 das Basispotential nach einem vorgegebenen Zeitintervall übersteigen, wird der Transistor T°/ in den Zustand EIN versetzt, so daß der Transistor T4- ebenfalls in den Zustand EIN gebracht ist. Dies führt zu dem Ergebnis, daß der Transistor T3 im Flip-Flop 1 in den. Zustand AUS und der Transistor T5 in den Zustand EIN versetzt sind. Danach wird derselbe EIN-AUS-Vorgang kontinuierlich zyklisch wiederholt.

Nachdem der Schalter SW1 geschlossen ist, wird der EIN-AUS-Vorgang solange fortgesetzt, bis der Transistor T11 in den Zustand EIN versetzt ist. Der Vorgang bei geschlossenem Schalter SW1 ,· wenn die Spannung am Kondensator 01 das Emitterpotential

4 0 9827/0820

des Transistors T1 übersteigt, wird der Transistor T1 in den Zustand EIN versetzt, so. daß die Transistoren T11 und T6 ebenfalls in den Zustand EIN 'gebracht werden und der Thyristor SCR in den Zustand EIN getriggert wird.. Weiterhin wird dann, wenn der Transistor T11 in den Zustand EIN versetzt ist, das Flip-Flop 1 seinen Zustand ändern. Dies "bedeutet, daß der Transistor TJ in den Zustand EIN versetzt wird und daß der Transistor T5 in den Zustand AUS gebracht wird. Die Transistoren T8 und T7 werden ebenfalls in den Zustand AUS versetzt. Da der Thyristor SCR sich im Zustand EIN befinder, wird der Transistor -T10 nicht in den Zustand AUS versetzt, sondern wird im Zustand EIN gehalten. Folglich bleibt der Kondensator C2 in dem Anfangsint egr at ions zu st and, so daß der EIN-AUS-Vorgang unterbrochen wird. Dies bedeutet, daß der Transistor T8 im Zustand AUS bleibt, so daß die Steuerschaltung 5 fortwährend kontinuierlich im Zustand AUS gehalten ist.

Die Fig. 9 zeigt ein Schaltbild der fünften Ausführungsforin. der Erfindung, die- im Blockdiagramm der Fig. 7 dargestellt^vist.

Die in der Fig. 9 dargestellte Schaltung ist im wesentlichen in ihrem Aufbau der in der Fig. 8 dargestellten Schaltung ähnlich, mit der Ausnahme, daß die Diode D nicht vorhanden ist und ein Transistor T12 eingefügt ist.

Wenn der Schalter SV/1 geschlossen ist und der Thyristor SCR folglich in den Zustand EIN getriggert ist, wird der Transistor T12 ebenfalls in den Zustand EIN versetzt. Folglich wird das Basispotential des Transistors T8 in der Laststeuerschaltung 5 gleich dem Emitterpotential," so daß der Transistor T8 in den Zustand AUS gebracht wird, und zwar ohne Rücksicht auf das Steuersignal vom Flip-Flop 1. Somit wird die Laststeuerschaltung 5 kontinuierlich im Zustand AUS gehalten.

Bei den oben beschriebenen Ausführungsformen ist der Zeltgeber abgeschaltet, wenn die Laststeuerschaltung 5 im Zustand AUS

ist, es ist ^jedoch erkennbar, daß durch, geeignete Modifikation der Zeitgeber in einer dritten Betriebsart betrieben werden kann, bei welcher nach Betätigung des Schalters SW1 die Laststeuerschaltung zunächst in den Zustand AUS versetzt und dort über ein vorgegebenes Zeitintervall gehalten wird und dann in den Zustand EIH versetzt und kontinuierlich dort gehalten wird. Weiterhin kann anstatt eines Thyristors SCE ein Flip-Flop mit komplementären Schaltungen von PNP- und IiPN-Transistoren.mit einer entsprechenden Eückkopplung verwendet werden. Zusammenfassend läßt sich somit feststellen, daß gemäß der zweiten und der dritten Ausführungsform der Erfindung der Wiederholzyklus-Zeitgeber abgeschaltet werden kann, xvobei die Laststeuerschaltung automatisch im Zustand EIN oder im Zustand AUS bleibt, wenn der Schalter SW1 geschlossen wird.

Eine sechste Ausführungsform der Erfindung, welche dazu in der Lage ist, in einer ersten, einer zweiten und einer vierten Betriebsart zu arbeiten, ist im Blockdiagramm der Fig. 10 dargestellt. In der vierten Betriebsart bewirkt die Betätigung eines Schalters, daß die Laststeuerschaltung zunächst in den Zustand AUS gebracht und dort während eines vorgegebenen Zeitintervalls gehalten wird und dann erst in den Zustand EIN versetzt und während eines vorgegebenen Intervalls dort gehalten wird und schließlich xvieder in den Zustand AUS gebradit und dort dauernd gehalten wird. Diese Ausführungsform ist im wesentlichen im Aufbau der vierten Ausführungεform ähnlich, die oben in bezug auf Fig. 6 beschrieben wurde, mit der Ausnahme, daß eine Schaltung 11 zur Einstellung des Anfangszustandes oder der Anfangsbedingung des Flip-Flops 1 mit diesem Flip-Flop über einen Schalter SV/2 verbunden ist. Wenn beispielsweise der bewegliche Arm des Schalters SW2 den Kontakt SW2a schließt, wird das Element 1a im Flip-Flop 1 in den Zustand AUS gebracht, wenn ein Betätigungsschalter (Schalter SWJ in der Fig. 11) geschlossen wird.

4098 27/0820

236A823

Die Pig. 11 zeigt ein Schaltbild der sechsten Ausführungsforin. des erfindungsgemäßen Zeitgebers, bei welchem wählbar ist, welche Betriebsart eingeschaltet werden soll, indem die Schalter SW1 und SW2 betätigt werden. Die sechste Ausführungsform der Erfindung ist ein Mehrzweck-Zeitgeber, der insbesondere so ausgebildet ist, daß er zur Steuerung eines Motors einer Kamera mit Motorantrieb dient. Das Flip-Flop 1, der erste CE-Integrator 3 und der zweite CE-Integrator 7 sowie die Laststeuerschaltung 5 sind im wesentlichen den entsprechenden Bauteilen in der ersten Ausführungsform ähnlich. Das erste Entscheidungselement weist einen Transistor T2 auf. Die erste Triggerschaltung hat Transistoren T1, T14- und T6 sowie Widerstände E2, R3, E31,-R32 und E33. Die zweite Entscheidungsschaltung weist einen Transistor T10, Widerstände E24, E25 und E26 sowie Blockierdioden D1 und D2 auf. Die zweite Triggerschaltung hat Transistoren T11, T12 und T4- sowie Widerstände E13, E14, E20, E21 und E22. Die Schaltung 11 zur Einstellung der Anfangsbedingung des Flip-Flops 1 hat. einen Transistor T15,· Widerstände E27 und E28 sowie einen Kondensator C4-. Schließlich weist der Speicher 9 einen Transistor TI3, Widerstände E30 und E29 sowie einen Kondensator C3 auf. Ein Startschalter SW3 hat zwei stationäre Kontakte SW3a und SW3b. Wenn der Kontakt SW3a geschlossen ist, wird die CR-Zeitgeberschaltung angesteuert, während dann, wenn der Kontakt SW3b geschlossen ist, der Betrieb des Zeitgebers unterbrochen wird. Der Schalter SW2 zur Einstellung der Anfangsbedingung hat stationäre Kontakte SW2a und SW2b. Der Schalter SW1 dient zur Betätigung des Speichers 9. Dies bedeutet, wenn der Schalter SV/1 offen ist, so wird der Speicher 9 beaufschlagt.

Nachfolgend wird die Arbeitsweise des Zeitgebers in der ersten Betriebsart unter Bezugnahme auf die Fig. 12 erläutert. Wenn der Schalter SW1 geschlossen ist, kann der Zeitgeber in der ersten Betriebsart betrieben werden, die oben unter Bezugnahme auf die Ausführungsform gemäß Fig. 1 erläutert wurde. Um die Arbeitsweise in der ersten Betriebsart auszulösen, wird der

409827/0820

Kontakt SWJa des Betätigungsschalters SWJ geschlossen. Danach wiederholt.der Zeitgeber kontinuierlich Zyklen, in welchen die Laststeuerschaltung 5 im Zustand EIN während eines Intervalls gehalten wird, das durch den ersten CR-Integrator bestimmt ist, während sie dann in den Zustand AUS umgeschaltet und dort über ein Zeitintervall gehalten wird, welches durch den zweiten Integrator 7 bestimmt ist. Somit wird der EIN-AUS-Vorgang gemäß Fig. 12 zyklisch wiederholt. In der Fig. 12 zeigt die Wellenform A die Spannung am Kondensator C1. Die Wellenform B ist der Basisstrom des Transistors T6. Die Wellenform C stellt den EIN- und den AUS-Zustand des Transistors T5 dar. Die Wellenform D ist die -Spannung am Kondensator C2, die Wellenform E zeigt den Basisstrom des Transistors T4- und die Wellenform F die EIN-AUS-Züstände des Transistors T3.

Nachdem der Schalter SW1 geschlossen ist und der Kontakt SW2a des Schalters SW2 ebenfalls geschlossen ist, wird der Kontakt SWJa des Betätigungsschalters SWJ im Zeitpunkt t,- geschlossen. Somit wird im Zeitpunkt t^. Spannung an den Zeitgeber gelegt, und der Kondensator C4 wird innerhalb eines sehr kurzen Zeitintervalls geladen, so daß der Transistor T15 in den Zustand EIN versetzt wird. Deshalb wird der Transistor TJ im Flip-Flop in den Zustand AUS gebracht und der Transistor T5 wird in den Zustand EIN versetzt, so daß die Transistoren T7, T8 und T10 ebenfalls in den Zustand EIN versetzt werden. Der Kondensator C2 im zweiten CR-Integrator 7 wird durch den Transistor T10 kurzgeschlossen, so daß die Spannung am Kondensator C2 gleich Null ist. Weil der Transistor T8 in den Zustand EIN versetzt ist, wird Spannung εη die Last L geliefert. Der Transistor TJ befindet sich -Lm Zustand AUS, so daß der Kondensator CI nicht durch den Transistor T2 kurzgeschlossen ist. Deshalb nimmt die Spannung am Kondensator C1 mit der Zeit zu,, wie es bei A in der Fig. 12 dargestellt ist. Wenn die Spannung am Kondensator C1 ausreichend ansteigt, wird der Transistor T1 in den Zustand EIN gebracht, und zwar zu dem in der Fig. 12 mit tp bezeichneten Zeitpunkt,

4Q9827/0 8 2Q

so daß die Transistoren T14- und T10 ebenfalls in den Zustand EIK" versetzt werden. Der Schalter SW1 schließt die Basis und den Emitter des Transistors TI3 kurz, so daß dieser Transistor im Zustand AUS gehalten wird„ Wenn der Transistor T6 in den Zustand EIN versetzt wird, wird der Transistor TJ im Flip-Flop 1 in den Zustand EIN gebracht und der Transistor T5 in den Zustand AUS, so daß der Transistor T2 in den Zustand EIN versetzt wird und die Spannung am Kondensator C1 gleich Null ist. Somit werden die Transistoren TI.und T14 wieder in den Zustand AUS gebracht Deshalb wird ein impulsförmiger Strom an die Basis des Transistors 16 geliefert, wie es bei B in der Fig. 12 dargestellt ist. Da der Transistor TJ? in den Zustand AUS versetzt ist, werden die Transistoren T7, T8 und T10 ebenfalls in den Zustand AUS gebracht. Somit wird die Energieversorgung für die Last L unterbrochen.

Die Spannung am Kondensator. €2 nimmt mit der Zeit zu, wie dies bei D in der Fig. 12 dargestellt ist, und zwar bis zu einem Punkt, an welchem der Transistor T11 im Zeitpunkt t, in der Fig. 12 in den Zustand EIN versetzt wird. Deshalb werden die Transistoren T12 und T4- ebenfalls in den Zustand EIN versetzt, so daß der Transistor TJ im Flip-Flop 1 in den Zustand AUS gebracht wird und der Transistor T5 in den Zustand EIN. Die Transistoren T7, T8 und T10 werden ebenfalls in den Zustand EIN versetzt, und die Spannung am Kondensator G'2 geht gegen Null. Deshalb werden die Transistoren T11, T12 und T4 ebenfalls, wieder in den Zustand AUS versetzt, so daß ein impulsförmiger Strom an die Basis des Transistors T4- geführt wird, wie dies bei E in der Fig. 12 angegeben ist. Da der Transistor T8 in den Zustand EIN versetzt wird, wird Spannung an die Last L gelief ex-t und die Spannung am Kondensator nimmt wiederum als Funktion der Zeit zu, wie dies bei A zwischen t-, und t^ in der Fig. 12 dargestellt ist. Somit wird der EIN-AUS-Vorgang zyklisch in einer Art und Weise wiederholt, die im wesentlichen dem Betrieb entspricht, der oben unter Bezugnahme auf die Darstellung in der Fig.. 1 erläutert wurde, bis der Schalter SV/1 geöffnet wird.

409827/0820

Bei der obigen Beschreibung war angenommen, daß der Kontakt SW2a geschlossen war, es ist jedoch ersichtlich, daß ein ähnlicher EIN-AUS-Betrieb erreicht werden kann, wenn der Schalter SW2b geschlossen ist. Es ist jedoch zu bemerken, daß dann, wenn der Kontakt SW2a geschlossen ist, die Laststeuerschaltung 5 zunächst in den Zustand EIN versetzt wird und dann erst in den Zustand AUS, daß jedoch bei geschlossenem Kontakt SW2b die Steuerschaltung zunächst in den Zustand AUS versetzt wird und dann erst in den Zustand EIN gebracht wird.

Die Arbeitsweise des Zeitgebers gemäß Fig. 10 in der zweiten Betriebsart, bei welcher die Laststeuerschaltung 5 ift den Zustand EIN versetzt und für ein bestimmtes Zeitintervall durch den ersten CR-Integrator gehalten wird und dann erst in den Zustand AUS versetzt und dort kontinuierlich gehalten wird, wird nachfolgend unter Bezugnahme auf die Fig. 13 beschrieben.

Bei geöffnetem Schalter SV/1 und geschlossenem Kontakt SW2a ist der Kontakt Sw"3a geschlossen. Der Transistor T15 wird unverzüglich in den Zustand EIN versetzt, und der Transistor Tf? im Flip-Flop 1 wird ebenfalls in den Zustand EIN gebracht, so daß die Transistoren T7, T8 und T10 ebenfalls in den Zustand EIN versetzt sind. Weil sich der Transistor ,T8' im Zustand EIN befindet, wird Spannung an die Last L geliefert. Da der Transistor T10 sich im Zustand EIN befindet, ist der Kondensator C2 kurzgeschlossen. Dies bedeutet, daß der Anfangsintegrationszustand eingestellt ist. Der Transistor T3 befindet sich im Zustand AUS, so daß der Transistor T2 in den Zustand AUS versetzt wird. Deshalb nimmt die Spannung am Kondensator C1 mit der Zeit gemäß der Darstellung zwischen -t,- und tg in der Fig.. 13 zu. Wenn die Spannung am Kondensator C1 einen vorgegebenen.Pegel erreicht, wird der Transistor T1 in den Zustand EIN versetzt, und zwar im Zeitpunkt t,- gemäß Fig. 13, so daß der Transistor T14- ebenfalls in den Zustand EIN versetzt ist.

409 8 2 7/0820

Der Speicher 9 arbeitet folgendermaßen: Die Basis des Transistor TI3 ist mit dem Kollektor des Transistor T14- über den Widerstand RJO verbunden, und die Basis des Transistors T14- ist mit dem Kollektor des Transistors T1J über den Widerstand R29 verbunden, so daß eine positive Rückführung gebildet ist. Wenn der Transistor T1 in den Zustand EIN versetzt ist, sind' die Transistoren T1J und T14- ebenfalls in den Zustand EIN versetzt und werden dort gehalten. Der Kondensator C3 ist eingefügt, um einen irrtümlichen Betrieb aufgrund von Rauschen zu verhindern, welches dann erzeugt wird, wenn die Energiequelle angeschlossen- wird. Da der Transistor T14 im Zustand EIN gehalten ist, werden ce Transistoren T6 und TiO ebenfalls im Zustand EIN gehalten, und da der Transistor T6 ebenfalls im Zustand EIN ist, wird der Transistor T3 im Flip-Flop 1 auch im Zustand EIN gehalten. Der Transistor T2 ist ebenfalls in den Zustand EIN versetzt, so daß die Spannung am Kondensator. C1 gleich Null wird. Der Transistor T1 wird in den Zustand AUS versetzt, jedoch bleibt der Transistor T14- im Zustand EIN, so ~ daß der Transistor T10 ebenfalls im Zustand.'EIN gehalten ist. Deshalb bleibt die Spannung am Kondensator C2 gleich Null.

Der Transistor T5 ist im Zustand AUS gehalten, so daß die Transistoren T7 und T8 ebenfalls in den Zustand AUS versetzt bleiben. Folglich wird keine Energie an die Last L geliefert. Das Flip-Flop 1 kehrt seinen Zustand nicht um, so daß nach t^ keine Spannung an die Last L geliefert wird.

Die vierte Betriebsart wird nachfolgend unter Bezugnahme auf die Fig. 14- beschrieben. In der vierten Betriebsart wird beim Schließen des Schalters SW3 die Laststeuerschaltung 5 in den Zustand AUS versetzt, und zwar für ein Zeitintervall', welches durch den zweiten CR-Integrator bestimmt ist, xvird dann für ein vorgegebenes Zeitintervall im Zustand EIN gehalten, welches durch den ersten CR-Integrator festgelegt ist, und wird dann in den Zustand AUS versetzt und dort kontinuierlich gehalten.

Bei geöffnetem Speicherschalter SW1 und geschlossenem Kontakt SW2b wird der Kontakt SWJa des Schalters SWJ geschlossen, um. den

4 0 9 8 2 7/0820

Betrieb in der vierten Betriebsart auszulösen. Der Transistor TI5 wird ebenfalls während einer kurzen Zeit in den Zustand EIN versetzt, so daß der Transistor T5 im Flip-Flop 1 in den Zustand AUS versetzt ist und der Transistor T3 in den Zustand EIN. Somit wird der Transistor T2 in der ersten Entscheidungsschaltung in den Zustand EIN versetzt, und der Kondensator C1 befindet sich somit im Anfangsintegrationszustand, wobei die Spannung am Kondensator C1 gleich Null ist. Da der Transistor T5 im Zustand AUS gehalten ist, bleiben die Transistoren T7, T8 und T10 ebenfalls im Zustand AUS. Deshalb steigt die Spannung am Kondensator C2 vom Zeitpunkt t^ bis "to an, und während dieses Intervalls wird keine Energie an die Last L geliefert. Wenn die Spannung am Kondensator C2 ansteigt, um den Transistor T11 in den Zustand EIN zu versetzen , werden die Transistoren T12 und T4 ebenfalls in den Zustand EIN gebracht. Deshalb wird der Transistor T^ im Flip-Flop 1 in den Zustand EIN versetzt, wodurch die Transistoren T7, T8 und T10 ebenfalls in den Zustand EIN übergehen. Die Spannung am Kondensator C2 fällt somit auf Null ab, und es wird eine Spannung an die Last L geliefert, und zwar während eines Zeitintervalls, das zum Zeitpunkt to in der Fig. 14- beginnt. Der Transistor TJ im Flip-Flop 1 wird in den Zustand AUS versetzt, so daß der Transistor T2 ebenfalls in den Zustand AUS übergeht.- Die Spannung am Kondensator C1 steigt dann gemäß der Wellenform A vom Zeitpunkt t_g bis zum Zeitpunkt tq an. Wenn die Spannung am Kondensator C1 zunimmt, um den Transistor T1 im Zeitpunkt tq in den Zustand EIN zu versetzen, wird der Transistor T14- ebenfalls in den Zustand EIN versetzt und dort gehalten, und zwar in der V/eise , wie es oben bereits beschrieben wurde. Deshalb sind die Transistoren T6 und T10 ebenfalls im Zustand EIN gehalten, unider Transistor T3 . im Flip-Flop 1 wird in den Zustand EIN versetzt, so daß die Spannung am Kondensator C1 im Zeitpunkt tq gemäß Fig. 14 auf Null abfällt. Da sich der Transistor T5 im Zustand AUS befindet, werden die Transistoren T7 und T8 ebenfalls in den Zustand AUS versetzt, so daß keine Energie an die Last L geliefert wird. Da der Transistor T6 Im Zustand EIN gehalten wird, bleibt das

409827/0820

I'lip-Plop in diesem Zustand, so daß der Transistor T8 im Zustand AUS gehalten wird« Somit wird die Unterbrechung der Energieversorgung an die Last L fortgesetzt. Zusammenfassend läßt sich somit feststellen, daß in der vierten Betriebsart, wenn der Schalterkontakt SWJ bei geschlossenem Kontakt SW2b und geschlossenem Schalter SW1 ebenfalls geschlossen ist, die Laststeuerschaltung 5 in den Zustand EIN versetzt ist, um die Last L nach einem Zeitintervall mit Energie zu versorgen, welches durch den zweiten CR-Integrator bestimmt ist und wird während eines Zeitintervalls im Zustand EIN gehalten, welches durch den ersten CR-Integrator festgelegt isto Danach wird die Laststeuerschaltung 5 kontinuierlich im Zustand AUS gehalten.

Im Hinblick auf die obige Beschreibung der vierten Betriebsart ist die fünfte Betriebsart, bei welcher die Laststeuerschaltung 5 zunächst in den Zustand EIN versetzt wird, dann in den Zustand AUS umgeschaltet wird und danach erneut in den Zustand EIN gebracht und dort kontinuierlich gehalten wird, leicht verständlich. In der fünften Betriebsart ist. die Lastschaltung derart geschaltet, daß die La st st euer schaltung 5 sich im Zustand AUS befindet, wenn der Transistor T5 sich im Zustand EIN befindet.

In den oben beschriebenen Ausführungsformen ist eine umgekehrte Vorspannung an die Transistoren T1 und T9 in der ersten und der zweiten Triggerschaltung 4- und 8 geführt, bevor sie derart getriggert werden, daß sie eine sehr hohe' Eingangsimpedanz aufweisen. Dies führt zu dem Ergebnis, daß sehr große Integrationszeitkonstanten für die CE-Integratoren verwirklicht werden können. Weiterhin besteht zwischen allen Schaltungskomponenten eine Gleichstromverbindung derart, daß der Wiederholzyklus-Zeitgebei'-gemäß der Erfindung über einen verhältnismäßig großen Spannungsbereich verwendet werden kann.

Weiterhin besteht gemäß der Erfindung keine Notwendigkeit für einen Kopplungskondensator, so daß der Wiederholzyklus-Zeitgeber sehr kompakt und in der Form einer integrierten Schaltung

409827/0820

aufgebaut sein kann. Somit sind Bauschproblenae im wesentlichen eliminiert. -

Wie oben bereits ausgeführt wurde, liefert die Erfindung Mehrzweck-CR-Zeitgeber, welche derart ausgewählt sein können, daß sie in einer von fünf verschiedenen Betriebsarten nach Umschaltung einfacher Schalter "betrieben werden können. Die CR-Zeitgeber gemäß der Erfindung sind somit bestens dazu geeignet, zum automatischen Fotografieren als Motoreteuereinheiten mit eigener Zeitsteuerung für Kameras mit Mo" rant.rieb zu dienen, können jedoch allgemein zur Ansteuerung und zur Schaltung von elektrischen Elementen und Baugruppen in Kameras verwendet werden, welche beispielsweise elektromagnetisch angetriebene Verschlüsse aufweisen, und sie können allgemein zur Steuerung von Zubehör eingesetzt werden.

- Patentansprüche -

409827/0820-

Claims

236A823

Pat entansprüche

/ 1.yLaststeuerungs-Zeitgeber, dadurch g e. k. e η η ζ e χ c h n et, daß eine bistabile Schalteinrichtung (1) vorgesehen ist, die einen ersten und. einen zweiten Eingang aufweist, um die bistabile Schalteinrichtung (1) jeweils in einen ersten und einen zweiten Schaltzustand zu versetzen, daß die bistabile Schalteinrichtung (1) an entsprechenden Ausgangsklemmen, ein erstes und ein dazu zweites komplementäres Ausgangssignal .liefert, welches jeweils dem Schaltzustand der bistabilen Schalteinrichtung (1) entspricht, daß weiterhin eine erste Zeitverzögerungseinrichtung (Y) vorhanden ist, weiche auf das erste Signal derart anspricht, daß sie ein zeitverzöger-. tes drittes Signal erzeugt, daß weiterhin eine zweite Zeitverzögerungseinrichtung (M) vorhanden ist, welche auf das zweite Signal derart anspricht, daß sie ein viertes zeitverzögertes Signal erzeugt, daß weiterhin eine Kopplungseinrichtung vorgesehen ist, welche dazu dient, das dritte und das vierte Signal jeweils mit dem ersten und dem zweiten Eingang der bistabilen Schalteinrichtung (1) zu verbinden, wodurch die iDistabile Schalteinrichtung (1) dazu gebracht wird, -alternierend in den ersten und den zweiten Schaltzustand versetzt zu werden, und daß eine Laststeuereinrichtung (5) vorgesehen ist, welche auf den Schaltzustand der bistabilen Schalteinrichtung (1) anspricht und so ausgebildet ist, daß sie jeweils in derartige Schaltzustände versetzbar ist, daß eine Last (L) in dem einen Schaltzustand mit Energie versorgt wird und in dem anderen nicht.

2. Zeitgeber nach Anspruch 1, dadurch gekennz eichnet, daß eine Zusatzeinrichtung vorhanden ist, welche dazu dient, die Laststeuereinrichtung (5) in einen Schaltzustand zu versetzen, in welchem die Last (L) nach.einem vorgegebenen Zeitintervall kontinuierlich an die Energie vex^vsorgung angeschaltet ist oder von derselben getrennt ist.

7/0,8

3. Zeitgeber nach. Anspruch 2, dadurch gekennzeichnet, daß die Zusatzeinrichtung ein Schaltelement aufweist, welches dazu dient, um die La st st euer einrichtung (5) ineinen Schaltzustand zu versetzen, in welchem die Last (L) unabhängig vom Zustand der bistabilen Schalteinrichtung (1) von der Energieversorgung getrennt werden kann.

M-. Zeitgeber nach Anspruch 3> dadurch gekennzeichnet, daß die Zusatzeinrichtung ein Schaltelement aufweist, welches dazu dient, zu verhindern, daß das vierte Signal an den zweiten- Eingang der bistabilen Schalteinrichtung (1) geführt wird.

5. Zeitgeber nach Anspruch 4, dadurch gekennzeichnet, daß das Schaltelement, welches dazu dient, zu verhüten, daß das vierte Signal an den zweiten Eingang geführt wird, ein weiteres Schaltelement aufweist, welches dazu dient, zu verhüten, daß die zweite Zeitverzögerungseinrichtung (M) das vierte Signal erzeugt.

6. Zeitgeber nach Anspruch 5, dadurch gekennzeichn e t, daß jede Zeitverzögerungseinrichtung (Y, M) eine Integrationseinrichtung (3, 7) aufweist, daß sie weiterhin eine Schalteinrichtung aufweist, welche auf das zugehörige erste und zweite Signal zur Einstellung des Anfangszustandes der Integrationseinrichtung (3r 7) anspricht, und daß eine Schwellwert-Detektoreinrichtung (4, 8) vorhanden ist, welche auf die entsprechende Integrationseinrichtung (3, 7) anspricht, um entweder das dritte oder das vierte Signal zu erzeugen. '

7. Zeitgeber nach Anspruch 6, dadurch gekennzeichnet, daß die Schalteinrichtung, welche dazu, dient zu verhüten, daß die zweite Zeitverzögerungseinrichtung (M) das vierte Ausgangssignal erzeugt, eine Schalteinrichtung aufweist, um die entsprechende Schwellwert-Detektcreinrichtung (4, 8) abzuschalten. ·

409827/0820

8. Zeitgeber nach. Anspruch 6, dadurch gekenn zeichn e t, daß die Einrichtung, welche dazu dient zu verhüten, daß die zweite Z ei tv.erzögerungs einrichtung (K) das vierte Signal erzeugt, eine Schalteinrichtung aufweist, durch welche die Integration durch eine der Integrationseinrichtungen (3, 7) verhindert wird.

9. Zeitgeber nach Anspruch 8, dadurch g e k e η η ζ eichn e t, daß die Schalteinrichtung zur Verhinderung der Integration eine weitere Schalteinrichtung aufweist, welche die Integrationseinrichtung (7) ini Anfangszustand hält.

10. Zeitgeber nach Anspruch 8, dadurch gekennzeichnet, daß die Integrationseinrichtung (7) einen Widerstand (Ri 5) und einen Kondensator (C2) in Reihe aufweist und daß die Einrichtung, welche dazu dient zu verhüten, daß eine Integration stattfindet, einen Transistor (T1Q) aufweist, der dazu dient, den Kondensator (C2) kurzzuschließen.

11. Zeitgeber nach Anspruch 2, dadurch gekennzeichnet, daß eine Starteinrichtung vorgesehen ist, um den Betrieb des Laststeuerungs-Zeitgebers auszulösen, und daß weiterhin eine Schalteinrichtung vorgesehen ist, welche auf die Starteinrichtung anspricht, um die bistabile Schalteinrichtung (1) wahlweise in einen der beiden Zustände zu versetzen, die als erster und zweiter Schaltzustand bezeichnet sind.

12. Zeitgeber nach Anspruch 2, dadurch gekennzeich-

-n et, daß die Zusatzeinrichtung eine Speichereinrichtung (9) aufweist, die in einen Zustand speicnern und einen Zustand löschen, versetzbar ist, und daß die Speichereinrichtung (9) aus dem Zustand löschen in den Zustand speichern in Reaktion auf das dritte oder das vierte Signal umschaltbar ist.

403827/0 8 20

236A823

Zeitgeber nach Anspruch 12, dadurch gekennz eich-η et, daß die Speichereinrichtung (9)· ein Paar von Transistoren aufweist, welche Elektroden aufweisen, die in einer Rückkopplung geschaltet sind.

Zeitgeber nach Anspruch 12, dadurch gekennzeichnet, daß die Speichereinrichtung (9) einen gesteuerten Gleichrichter (SCR) aufweist.

15. Zeitgeber nach Anspruch 1, dadurch gekennzeichnet, daß die Zeitverzögerungseinrichtung (X, M) eine Integrationseinrichtung (3» 7) aufweist, daß weiterhin eine Schalteinrichtung vorgesehen ist, welche auf das entsprechende erste oder zweite Signal zur Einstellung des Anfangszustandes der Integrationseinrichtung (3» 7) anspricht, und daß eine Schwellwert-Detektoreinrichtung (4-, 8) vorhanden ist, welche auf die entsprechende Integrationseinrichtung (3, 7) zur Erzeugung des dritten oder des vierten Signals anspricht.

40 98=27/0 820-

Lee r seife