DE2360081A1 - Thyristor mit monolithisch integrierter diode und verfahren zu seiner herstellung - Google Patents

Thyristor mit monolithisch integrierter diode und verfahren zu seiner herstellung

Info

Publication number
DE2360081A1
DE2360081A1 DE19732360081 DE2360081A DE2360081A1 DE 2360081 A1 DE2360081 A1 DE 2360081A1 DE 19732360081 DE19732360081 DE 19732360081 DE 2360081 A DE2360081 A DE 2360081A DE 2360081 A1 DE2360081 A1 DE 2360081A1
Authority
DE
Germany
Prior art keywords
layer
diffusion
thyristor
layers
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732360081
Other languages
English (en)
Other versions
DE2360081C3 (de
DE2360081B2 (de
Inventor
Edgar Dipl Phys Borchert
Horst Gesing
Rigobert Schimmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EUPEC GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority claimed from DE19732360081 external-priority patent/DE2360081C3/de
Priority to DE19732360081 priority Critical patent/DE2360081C3/de
Priority to DK611774A priority patent/DK139798C/da
Priority to FI348874A priority patent/FI61773C/fi
Priority to IT3008474A priority patent/IT1030860B/it
Priority to AT962674A priority patent/AT361043B/de
Priority to FR7439527A priority patent/FR2253285B1/fr
Priority to GB5222874A priority patent/GB1495295A/en
Publication of DE2360081A1 publication Critical patent/DE2360081A1/de
Publication of DE2360081B2 publication Critical patent/DE2360081B2/de
Publication of DE2360081C3 publication Critical patent/DE2360081C3/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

Lic ent i a Patent Verwaltungs-.G.m.b.H. 6 Frankfurt/Main 70, Theodor-Stern-Kai 1
Jacobsohn/cr I1BE 73/32
28.11.1973 «„*=-«»«
"Thyristor mit monolithisch integrierter Diode und Verfahren zu seiner Herstellung"
Die Erfindung betrifft einen Thyristor mit einer monolithisch integrierten Diode mit einer oder mehreren gemeinsamen Schichten sowie ein Verfahren zu seiner Herstellung«
Thyristoren mit einer monolithisch integrierten Diode finden in vorteilhafter Weise Anwendung, wenn es beispielsweise bei Horizontalablenkschaltungen für Fernsehempfänger oder bei Schaltungen für -Kraftfahrzeugzündanlagen oder auch bei einigen Umkehrschaltungen erforderlieh ist, cp-arallel zu den gesteuerten Gleichrichtern eine gesonderte Diode zu schalten. Mit einer solchen integrierten Anordnung gelingt es nämlich, zwei Bauelemente mit fünf Anschlüssen durch ein einziges Bauelement mit drei Anschlüssen zu ersetzen. ,
509824/0404
- 2 - FBE 73/32
Bei bekannten Thyristoren mit monolithisch integrierter Diode muß als nachteilig angesehen werden, daß beim Einschalten der Diode nach der Kommutierung des Thyristors eine überhöhte dynamische Durchlaß spannung auftritt;. Diese überhöhte dynamische Durchlaßspannung führt beim Einsatz des Bauelementes als Hinlaufschalter im Horizontalablenkteil von Fernsehgeräten zu Bildstörungen, die als "vertikaler Balken" (Graubalken) auf dem Bildschirm erscheinen. Derartige Bildstörungen zu vermeiden, soll unter anderem durch die Erfindung erreicht v/erden.
Aufgabe der Erfindung ist es also, diesen überhöhten dynamischen Durchlaßspannungsabfall beim Einschalten der Diode nach der Kommutierung des Thyristors zu verhindern. Dabei soll die Lösung der Aufgabe weder allein durch eine Erhöhung der Trägerlebensdauer erreicht werden, was ja eine gleichfalls unerwünschte - weil zu hohe Freiwerdezeit des Thyristors zu Folge hätte, noch soll die Diodenfläche stark vergrößert werden, weil dies ja notwendigerweise eine Vergrößerung des Bauelementes insgesamt zur Folge hätte, was natürlich, ebenfalls Nachteile mit sich brächte und daher als Lösung der Aufgabe nicht in Betracht kommen soll.
Diese Aufgabe wird bei einem Thyristor mit monolithisch integrierter Diode mit einer oder mehreren gemeinsamen Schichten erfindungsgemäß dadurch gelöst, daß die Dicke mindestens einer gemeinsamen Schicht im Thyristorbereich verschieden von der im Diodenbereich ist.
In einer bevorzugten Ausgestaltung wird die Aufgabe dadurch gelöst, daß die gemeinsame Schicht, deren Dicke im Thyristorbereich verschieden von dfer im Diodenbereich
509824/(K(K
ist, eine Basisschicht ist. 2360081
Zweckmäßigerweise wird die Basisschicht der Diode dünner als die Basisschicht des Thyristors gewählt. Handelt es sich bei dieser Basisschicht um eine n-BasLsschicht, so kann dies dadurch erreicht werden, daß entweder die an. die n-Basisschicht angrenzende p-Zone oder die an die n-Basisschicht angrenzenden n+-Zone, gegebenenfalls aber auch beide im Diodenbereich eine größere Schichtdicke als im Thyristorbereich aufweisen.
Dabei wird der Dickenunterschied der beiden n-Basisschichten von Diode und Thyristor so bemessen, daß einerseits die dynamische Durchlaßspannung der Diode wesentlich verringert wird, daß aber andererseits die Durchbruchspannung der Diode nicht unter der Nullkippspannung des Thyristors liegt.
Durch die Erfindung wird erreicht, daß ebenso wie bei einem diskreten auch bei einem integrierten Bauelement das Absinken der Durchbruchsspannung der Diode unter die Nullkippspannung des Thyristors verhindert werden kann, obwohl eine Erhöhung des spezifischen Viderstandes der n-Basisschicht, wie sie bei einem diskreten Bauelement zu diesem Zweck möglich ist und gegebenenfalls auch verwendet wird, an und für sich in diesem Fall nicht gegeben ist. Da nämlich bei einem integrierten Bauelement die beiden n-Basisschichten von Thyristor und Diode eine gemeinsame zusammenhängende Zone bilden, haben sie auch die gleiche Leitfähigkeitsdotierung, was eine örtliche Leitfähigkeitsveränderung ausschließt.
509824/0404
- * - PBE 73/32
Der spezifische Widerstand der η-Zone wird auf einen · Wert eingestellt, wie er für die erforderliche Nullkippspannung des Thyristors benötigt wird. Dann liegt bei gleicher n-Basisschichtdicke die Durchbruchsspannung der Diode über der Nullkippspannung des Thyristors, und mit sinkender Schichtdicke der η-Basiszone der Diode sinkt auch deren Durchbruchs spannung, so daß sie schließlich die Nullkippspannung des Thyristors unterschreiten "kann. Gemäß der Erfindung wird nun die η-Basiszone der Diode so weit verkleinert bzw. der Dickenunterschied der η-Basiszone im Thyristor- und im Diodenbereich derart eingestellt, daß einerseits die erstrebte Erniedrigung der dynamischen Durchlaßspannung erreicht wird, andererseits aber die Durchbruchsspannung der Diode nicht unter der Nullkippspannung des Thyristors liegt. Die Durchbruchsspannung für das Bauelement soll nicht durch Erreichen der Grenzfeidstärke mehr, als zulässig ist, herabgesetzt werden. Ebenfalls darf die Zwischenzone der Diode nicht so dünn sein, daß es zu einem unerwünschten Rückstromabriß kommt, weil dieser - etwa bei Verwendung der Bauelemente in Fernsehgeräten - eine weitere Bildstörung, einen sogenannten "Schwarzbalken", zur Folge hätte.
Der beschleunigte Aufbau der Ladungsträgerkonzentration in der η-Basiszone der Diode wird neben der Verringerung der Schichtdicke auch noch durch eine erhöhte Ladungsträgerlebensdauer in diesem Bereich bewirkt. Andererseits darf wegen der geforderten geringen Freiwerdezeit des Thyristors und der geforderten geringen Sperrverzugszeit der Diode die Trägerlebensdauer weder im Thyristor- noch im Diodenbereich bestimmte Höchstwerte überschreiten.· Daher
509824/04
- 5 - FBE 73/32
236D081
ist zusätzlich zur Leitfähigkeitsdotierung, wodurch die gewünschte Schichtenanordnung des Bauelementes hergestellt wird, eine Lebensdauerdotierung zur Erniedrigung der Ladungsträgerlebensdauer erforderlich.
Die Lebensdauerdotierung wird in bekannter Weise durch eine abschließende Golddiffusion durchgeführt. Bei einem -Bauelement nach der Erfindung, dessen Diodenbasisschicht dünner als die Thyristorbasisschicht ist, dessen Diodenn+-Schicht jedoch dicker als die Thyristor-n+-Schicht ist, ergibt sich eine vorteilhafte örtliche Verteilung der Ladungsträgerlebensdauer in der gesamten Basisschicht derart, daß die Trägerlebensdauer im Diodenbereich größer als im Thyristorbereich ist. '
Bekanntlich zeigt ja die Löslichkeit des Goldes in hochdotierten Zonen, insbesondere in Zonen vom n-Leitungstyp^f, höhere Werte. Demzufolge wird im Ber.eich der an die ^-Zone angrenzenden η-Basiszone die Ladungsträgerlebensdauer' größer als in andern Bereichen. Da die n+-ScM ent der Diode - die Kathodenzone - wesentlich dicker ist als die η Schicht des Thyristors - die Emitterzone -, wirkt sie bei gleicher mittlerer Dotierung auch stärker als Getter als diese. Somit ist im Diodenbereich die Ladungsträgerlebensdauer höher als im Thyristorbereich. · ' ■
Da sich andererseits aber auch wieder gezeigt hat, daß eine zu hohe Ladungsträgerlebensdauer im Diodenbereich zu einem ungünstigen Ausschaltverhalten der Diode führt, wird eine übermäßige Lebensdauererhöhung der Ladungsträger jedoch erfindungsgemäß vermieden· Der Vorteil der Golddiffusion liegt darin begründet, daß durch diesen
5G9824/0404
- 6 - PBE 73/32
abschließenden Verfahrensschritt in der oben geschilderten Weise sowohl die·Höhe der Lebensdauer der Ladungsträger überhaupt als auch ihr Unterschied in den angrenzenden Schichten'auf die vorgesehenen Werte zuverlässig eingestellt werden können.
Ein nicht unwesentlicher Teil der Erfindung wird in einem Verfahren zum .Herstellen eines Thyristors mit einer monolithisch integrierten Diode der oben beschriebenen Art gesehen. Dieses Verfahren soll an Hand einiger Ausführungsbeispiele und der - teilweise schematischen - Zeichnungen näher beschrieben werden.
Man geht bei der Durchführung des Verfahrens von einer Halbleiterscheibe 1 der Figur 1 aus, beispielsweise von einer Siliziumscheibe vom n-Leitungstyp mit einer Schichtdicke von etwa 210 /Ui, auf deren Oberflächen zunächst dichte und dicke Oxidschichten 2 und 3 erzeugt werden, was etwa durch eine 16stündige Oxydation bei einer Temperatur von ungefähr 1200 0C in feuchtem Sauerstoff erreicht wird.
Nach den bekannten Verfahren der Halbleitertechnologie werden nun die Oxidschichten 2 und 3 mit Hilfe der Photolack- oder Siebdrucktechnik mit Schichten 4- und 5 abgedeckt, wobei solche Stellen von einer Beschichtung freibleiben, von denen die Oxidschicht in einem weiteren Verfahrensschritt mit Hilfe von ITußsäure oder einem Flußsäure enthaltenden Lösungsmittel wieder entfernt wird. Man erhält dadurch eine Struktur mit einem geöffneten Diodenring 6, wie sie in Figur 2 dargestellt ist.
SO9824/O404
" - 7 - FBE 73/32
Die Photolack- oder Siebdrucklackschichten 4- -und 5 werden darauf mit einem Lösungsmittel wieder entfernt, und in einer ersten.Diffusion wird durch Eindiffusion von Phosphor aus einer -Phosphornitridquelle in einer geschlossenen Quarzampulle bei einer Temperatur von etwa 1250 0C eine n+-Schicht 7 - gemäß Figur 3- erzeugt. Die Diffusionszeit ist abhängig von der Scheibendicke des Halbleitermaterials und .γόη den besonderen Bedingungen einer zweiten und einer dritten Diffusion, die sich an die erste anschließen und die weiter unten näher beschrieben werden. Die Diffusionszeit der ersten Diffusion soll vorzugsweise so gewählt werden, daß nach Beendigung aller Diffusionsschritte eine Struktur nach Figur 5 vorhanden ist. In dem beschriebenen Beispiel mit einer Scheibendicke des Ausgangsmaterials von etwa 210 /um wird in etwa 50 Stunden eine n+-Schicht 7 mit einer Schichtdicke von etwa 60 bis 70 /um erzeugt.
In einer zweiten Diffusion mit Galliumphosphid als Diffusionsquelle wird während einer Dauer von etwa 10 Stunden bei einer Temperatur von etwa 1250 0G eine Struktur gemäß Figur 4- mit den p-leitenden Schichten 8 und 9 erzeugt. Diese Schichten 8 und.9 befinden sich unterhalb der Oxidschichten 2 und 3, die für das diffundierende Gallium durchlässig sind, und weisen eine Schichtdicke von etwa 38 bis 4-2 /um und eine Störstellenkonzentration von (3,5 ... 5,0)·^8 Atome'Cm"5, vorzugsweise 4-,5.1O18 Atome·cm" , auf. Die hoch dotierte n+-Schicht 7 wird durch die geringe Konzentration der eindiffundierenden Galliumatome praktisch kaum verändert.
Entsprechend der Konzentration und der Eindringtiefe der p-Schichten 8 und 9 nach der zweiten Diffusion wird - wie
- 8 - FBE 73/32
Figur 5 zeigt - in einer dritten Diffusion, die sich an die öffnung des Kathodenringes 10 anschließt, während einer Dauer von etwa 8 bis 15 Stunden, vorzugsweise 12 Stunden, bei einer Temperatur von etwa 1250 0C aus einer Galliumphosphidquelle ähnlich wie bei der zweiten Diffusion eine n+-Schicht 11 erzeugt. Dabei diffundieren sowohl die in der zweiten Diffusion eindiffundierten Dotierstoffe als auch die η -Schicht 7» die in der ersten Diffusion gebildet wurde, weiter ein und erzeugen eine Struktur nach Figur 5· Die einzelnen Schichtdicken betragen am Ende der dritten Diffusion bei der n+-Schicht 7 etwa 80 bis 90 /um, bei der n+-Schicht 11 etwa 30 /um und bei den p-Schichten 8 und 9 etwa 60 /um. Dabei ist die Differenz der Schichtdicken der Basiszonen von Thyristor und Diode (x-y der Figur 5) von wesentlicher Bedeutung, und der angegebene Größenbereich stellt eine bevorzugte Ausführungsform der Erfindung dar. In dem beschriebenen ersten Beispiel beträgt diese Differenz vorzugsweise 20 bis 30 /Um.
Da dieses Verfahren Xn seinem Endergebnis außerordentlich genaue und reproduzierbare Diffusionsergebnisse liefert, liefert es auch ideale Ausgangsbedingungen für die von den Diffusionsergebnissen sehr stark abhängige Golddiffusion, die wiederum für die Erzielung von Bauelementen, die für hohe Frequenzen geeignet sind, sich als besonders zweckmäßig erwiesen hat.
Für diese Golddiffusion werden die aus der zweiten Galliumphospniddiffusion kommenden Scheiben zur Entfernung der Oxidschichten etwa 5 min mit etwa 4-Opr.ozentiger Flußsäurelösung behandelt. In einem anschließenden Zementationsprozeß wird aus einer Goldlösung,
509824/0404
■ - 9 - PBE 73/32
die vorzugsweise etwa 10"^ Gewichtsprozent Gold in 1,5 normal-er Flußsäurelösung enthält, eine über die gesamte Scheibe gleichmäßige Goldschieht abgeschieden. Darauf wird während der Dauer von etwa einer Stunde bei einer Temperatur, die zwischen 800 und 950 0C, vorzugsweise zwischen 870 und 875 0C liegt, das Gold eindiffundiert.
In einem zweiten Beispiel werden als Ausgangsmaterial Halbleiterscheiben aus Silizium mit einer Schichtdicke von etwa 180 mm verwendet. Die n+-Schicht 7 wird während einer Dauer von etwa 50 Stunden bei einer Temperatur von etwa 1250 0C mit Arsen.als Dotierstoff erzeugt. An Stelle der beiden, zweiten und dritten Diffusionen, die im ersten Beispiel beschrieben wurden, wird hier durch eine einzige Doppeldiffusion mit Galliumarsenid als Dotierstoff während einer Dauer von etwa 20 Stunden bei einer Temperatur von etwa 1250 0G eine Schichtenfolge gemäß Figur 5 erzeugt, wobei die einzelnen Schichtdikken bei der n+-Schicht 7 etwa 65 bis 75 yum, bei der n+-Schicht 11 etwa 20 /um und bei den p-Schichten 8 und 9 etwa 4-5 /um betragen.
In einer weiteren Ausgestaltung des "Verfahrens gemäß der Erfindung wird zunächst, wie im ersten Beispiel beschrieben und in den Figuren 1 und 2 erläutert wurde, eine Siliziumscheibe 1 mit Oxidschichten 2 und 3 und Siebdruck- oder Photolackschichten 4 und. 5 versehen. In Abwandlung des ersten Beispiels wird darauf aber nicht der n+-Diodenring 6 geöffnet, sondern zunächst in einem Randbereich 12 - wie Figur 6 zeigt - die Oxidschicht entfernt und mit Hilfe einer anschließenden Bordiffusion während einer Dauer von etwa 34 Stunden
509824/3404
10 - FBE 73/32
23.6D081
bei einer Temperatur von etwa 1250 0G eine p-Schicht 13 erzeugt, deren Schichtdicke nach dieser ersten Diffusion etwa 60 bis 70 ,um beträgt. Danach wird die Oxidschicht im.Diodenbereich 12 wieder geschlossen und im Bereich 6 geöffnet.
In der nun folgenden Diffusion mit Galliumphosphid als Dotierstoff, die während einer Dauer von etwa 10 Stunden bei einer Temperatur von etwa 1250 0C durchgeführt wird, werden - wie Figur 7 zeigt - die n+-Schicht 7 sowie die beiden p-Schichten 8 und 9 gebildet, wobei die Schichtdicke der η -Schicht 7 etwa 30 yum und die Schichtdicke der baden p-Schichten 8 und 9 etwa je 40 ,um betragen. Während dieser zweiten Diffusion wandert auch die Diffusionsfront der p-Schicht 13 weiter, wodurch sich ihre Schichtdicke auf 70 bis 80 /Um vergrößert.
In einer dritten Diffusion, die sich an die öffnung des Kathodenringes 10 anschließt, wird während einer Dauer von etwa 12 Stunden bei einer Temperatur von etwa 1250 °0 aus einer Galliumphosphidquelle eine η -Schicht 11 erzeugt, wobei wiederum auch die Diffusionsfronten der vorangegangenen Diffusionen weiterwandern. Man erhält schließlich eine Anordnung, die in Figur 8 dargestellt ist und deren einzelne Schichtdicken etwa naiistehende Werte aufweisen:
n+-Schicht 7 50 /um; p-Schicht 8 30 /um; p-Schicht 9 60 /um; n+-Schicht 11 30 /Um; p-Schicht 13 75 bis 85 ,,um. Der für die Erfindung wesentliche Schichtdikkenunt er schied x-y der n-Basisschicht im Thyristor- und im Diodenbereich wird also in diesem Fall durch eine Vergrößerung der Dicke der p-Schicht 13 erzielt, während
509824/0404
- ΛΛ - FBE 75/52
dies im ersten Beispiel auf die vergrößerte Dicke der -n+-Schicht 7 zurückgeht.

Claims (1)

  1. - 12 - PBE 73/32
    238,0081
    - Patentansprüche :
    Μ«,/Thyristor mit einer monolithisch, integrierten Diode mit einer oder mehreren gemeinsamen Schichten, dadurch gekennzeichnet, daß die Dicke mindestens einer gemeinsamen Schicht im Thyristorbereich verschieden von der Dicke im Diodenbereich ist.
    2. Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß die gemeinsame Schicht eine Basisschicht ist.
    3. Thyristor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die gemeinsame Schicht eine n-Basisschicht (1) ist.
    4. Thyristor nach Anspruch 1 bis 3i dadurch gekennzeichnet, daß die n-Basisschicht (1) der Diode dünner als die n-Basisschicht (1) des Thyristors ist.
    5. Thyristor nach. Anspruch, i bis 4-, dadurch gekennzeichnet, daß die Schichtdickenverringerung der n-Basisschicht (1) der Diode auf eine Schichtdickenvergrößerung der n+-Schicht (7) zurückzuführen ist.
    6. Thyristor nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Schichtdickenverringerung der n-Basisschicht OX, der Diode auf eine Schichtdickenvergroßerung der p-Schicht (13) zurückzuführen ist.
    -13- FBE 73/32
    7. Thyristor nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die n-Basisschicht (1) im Diodenbereich eine höhere Ladungsträgerlebensdauer als im Thyristorbereich aufweist.
    8. Thyristor nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß der Halbleiterkörper aus Silizium besteht.
    y 9· Verfahren zum Herstellen eines Thyristors mit einer monolithisch integrierten Diode mit einer oder mehreren gemeinsamen Schichten nach Anspruch 1 bis 8, gekennzeichnet durch folgende Verfahrensschritte
    a) Beschichten einer Halbleiterscheibe (1) vom n-Leitungstyp mit Oxidschichten (2) und (3) sowie Siebdruck- oder Photolackschichten (4-) und (5)i
    b) öffnen eines Diodenringes (6) in den abdeckenden Oxidschichten durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen und Eindiffusion von Phosphor aus einer Phosphornitridquelle zur Erzeugung einer η -Schicht (7) in einer ersten Diffusion,
    c) Eindiffusion von Gallium aus einer Galliumphosphidquelle unter Beibehaltung der abdeckenden Oxidschichten zur Erzeugung von p-leitenden Schichten (8) und (9) während einer zweiten Diffusion, '
    d) öffnen eines Kathodenringes (10) in den abdeckenden Oxidschichten durch Ätzen mit Flußsäure oder Flußsäure· enthaltenden Lösungen und Eindiffusion von Phosphor aus einer G-alliumphosphidquelle zur Erzeugung einer n+- Schicht (11) in einer dritten Diffusion.
    S09824/IH04
    - 14 - FBE 73/32
    10. Verfahren nach Anspruch 1 bis 9, dadurch gekennzeichnet, daß bei einer Halbleiterscheibe aus Silizium mit einer Scheibendicke von etwa 210 ,um als Ausgangsmaterial die n+-Schicht (7) in der ersten Diffusion während einer Dauer von etwa 50 Stunden bei einer Temperatur von etwa 1250 0C in einer Schichtdicke von etwa 60 bis 70 /um erzeugt wird.
    11. Verfahren nach Anspruch 1 bis 10, dadurch gekennzeichnet, daß die p-leitenden Schichten (8) und (9) in der zweiten Diffusion während einer Dauer von etwa 10 Stunden bei einer Temperatur von etwa 1250 °0 in einer Schichtdicke von etwa 38 bis 42 /um und mit einer
    18 Störstellenkonzentration von etwa (3,5 ··· 5>0)·10 Atome·οπΓ~^ erzeugt werden.
    12. Verfahren nach Anspruch 1 bis 11, dadurch gekennzeichnet, daß die n+-Schicht (11) in der dritten Diffusion während einer Dauer von 8 bis 15 Stunden und bei einer Temperatur von etwa 1250 0C mit einer Schichtdicke von etwa 30 /um erzeugt wird.
    13. Verfahren nach Anspruch 1 bis 12, dadurch gekennzeichnet, daß die Differenz der Schichtdicken der Basiszonen des Thyristors und der Diode x-y 20 bis 30 yum beträgt .
    Verfahren zum Herstellen eines Thyristors mit einer monolithisch integrierten Diode mit einer oder mehreren gemeinsamen Schichten nach Anspruch 1 bis 8, gekennzeich net durch folgende Verfahrensschritte
    509824/0404
    - 15 - PBE 73/32
    a) Beschichten einer Halbleiterscheibe (1) vom n-Leitungstyp mit Oxidschichten (2) und (3) sowie Siebdruckoder Photolackschichten (4) und (5),
    b) öffnen eines Diodenringes (6) in den abdeckenden Oxidschichten durch Ätzen mit ITußsäure oder Flußsäure enthaltenden Lösungen und Eindiffusion von Arsen zur Erzeugung einer n+-Schicht (7) in einer ersten Diffusion,
    c) öffnen eines Kathodenringes (10) in den abdeckenden Oxidschichten durch"Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen unter Beibehaltung der übrigen Abdeckschichten und Eindiffusion von Gallium und Arsen aus einer Galliumarsenidquelle zur gleichzeitigen Erzeugung einer n+-Schicht (11) und von p-Schichten (8) und (9) in einer zweiten Diffusion.
    15. Verfahren nach^Anspruch 1 bis 8/und 14, dadurch gekennzeichnet, daß bei einer Halbleiterscheibe aus -Silizium mit einer Scheibendicke von etwa 180 /um als Ausgangsmaterial die n+-Schicht (7) in der ersten Diffusion während einer Dauer von etwa 50 Stunden bei einer Temperatur von etwa 1250 0C in einer Schichtdicke von etwa 65 bis 75 /um erzeugt wird.
    16. Verfahren nach Anspruch I^ bis 8, 14 und 15, dadurch gekennzeichnet, daß die n+-leitende Schicht (11) und die p-leitenden Schichten (8) und (9) gleichzeitig in der zweiten Diffusion während einer Dauer von etwa 20 Stunden bei einer Temperatur von etwa 1250 0C in einer Schichtdicke von etwa 20 /um und etwa ^e 45 /mn. erzeugt werden.
    509824/0404
    - 16 - PBE 73/32
    17· Verfahren zum Herstellen eines Thyristors mit einer monolithisch integrierten Diode mit einer oder mehreren gemeinsamen Schichten, nach Anspruch 1 bis 8, gekennzeichnet durch folgende Verfahrensschritte
    a) Beschichten einer Halbleiterscheibe (1) vom n-Leitungstyp mit Oxidschichten (2) und (3) sowie Siebdruck- oder Photolackschichten (4) und (5),
    b) öffnen eines Eandbereiches (12) in den abdeckenden Oxidschichten durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen und Eindiffusion von Bor zur Erzeugung einer p-Schicht (13) in einer ersten Diffusion und Schließen der Oxidschicht im Randbereich (12),
    c) öffnen eines Diodenringes (6) in den abdeckenden Oxidschichten durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen unter Beibehaltung der übrigen Abdekkung und Eindiffusion von Gallium und Phosphor aus einer GalliumphospMdquelle zur Erzeugung einer η -Schicht (7) und von p-Schichten (8) und (9) in einer zweiten Diffusion,
    d) öffnen eines Kathodenringes (10) in den abdeckenden Oxidschichten durch Ätzen mit ITußsäure oder Flußsäure enthaltenden Lösungen und Eindiffusion von Phosphor aus einer Galliumphosphidquelle zur Erzeugung einer η Schicht (11) in einer dritten Diffusion.
    18. Verfahren nach Anspruch 1 bis 8 und 17, dadurch gekennzeichnet, daß bei einer Halbleiterscheibe aus Silizium mit einer Scheibendicke von etwa 210 /um als Ausgangsmaterial die p-Schicht (13) in der ersten
    509824/0404
    - 17 - S1BE 75/32
    Diffusion während einer Dauer von etwa 34 Stunden bei einer Temperatur von etwa 1250 0C in einer Schichtdicke von etwa 60 bis 70 /um erzeugt wird. -
    19· Verfahren nach Anspruch 1 bis 8, 17 und 18, dadurch gekennzeichnet, daß die Gleitende Schicht (7) und die p-leitenden Schichten (8) und (9) in der zweiten Diffusion während einer Dauer von etwa 10 Stunden bei 'einer Temperatur von etwa 1250 0C in einer Schichtdicke von 30 /um und etwa je 40 /um erzeugt werden. .
    20. Verfahren nach Anspruch 1 bis 8 und 17 bis 19» dadurch gekennzeichnet, daß die n+-leitende Schicht (11) · in der dritten Diffusion während einer Dauer von etwa 12 Stunden bei einer Temperatur von etwa- 1250 0G in einer Schichtdicke von etwa 30 /um erzeugt wird.
    21. Verfahren nach Anspruch 1 bis 20,. dadurch gekennzeichnet, daß im Anschluß an die Diffusionen gemäß Anspruch 9, 14 oder 17 noch eine Golddiffusion durchgeführt wird.
    22. Verfahren nach Anspruch ;! bis 21, dadurch gekennzeichnet, daß das Gold für die Golddiffusion aus einer etwa 10 Gewichtsprozent Gold in 1,5 normaler Flußsäure enthaltenden Lösung abgeschieden wird.
    23. Verfahren nach Anspruch 1 bis 22, dadurch gekennzeichnet, daß die Golddiffusion während einer Dauer von etwa 1 Stunde bei einer Temperatür von etwa 800 bis 950 0G durchgeführt wird.
    5Q9824/.Ö404-:
DE19732360081 1973-12-03 1973-12-03 Thyristor mit monolithisch integrierter Diode und Verfahren zu seiner Herstellung Expired DE2360081C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19732360081 DE2360081C3 (de) 1973-12-03 Thyristor mit monolithisch integrierter Diode und Verfahren zu seiner Herstellung
DK611774A DK139798C (da) 1973-12-03 1974-11-25 Thyristor med monolitisk integreret diode og fremgangsmaade til fremstilling deraf
AT962674A AT361043B (de) 1973-12-03 1974-12-02 Thyristor mit monolithisch integrierter diode und verfahren zu seiner herstellung
IT3008474A IT1030860B (it) 1973-12-03 1974-12-02 Tiristore con diodo integrato monoliticamente e processo per la sua fabbricazione
FI348874A FI61773C (fi) 1973-12-03 1974-12-02 Tyristor med monolitiskt integrerad diod och foerfarande foer dess framstaellning
FR7439527A FR2253285B1 (de) 1973-12-03 1974-12-03
GB5222874A GB1495295A (en) 1973-12-03 1974-12-03 Thyristor combined with monolithically integrated diode and method for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732360081 DE2360081C3 (de) 1973-12-03 Thyristor mit monolithisch integrierter Diode und Verfahren zu seiner Herstellung

Publications (3)

Publication Number Publication Date
DE2360081A1 true DE2360081A1 (de) 1975-06-12
DE2360081B2 DE2360081B2 (de) 1977-04-28
DE2360081C3 DE2360081C3 (de) 1978-01-05

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2610942A1 (de) * 1976-03-16 1977-09-29 Licentia Gmbh Verfahren zum herstellen eines halbleiterbauelementes mit in einem halbleiterkoerper monolithisch integrierten elementeinheiten

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2610942A1 (de) * 1976-03-16 1977-09-29 Licentia Gmbh Verfahren zum herstellen eines halbleiterbauelementes mit in einem halbleiterkoerper monolithisch integrierten elementeinheiten
US4118257A (en) * 1976-03-16 1978-10-03 Licentia Patent-Verwaltungs-Gmbh Method for producing a semiconductor device having monolithically integrated units in a semiconductor body

Also Published As

Publication number Publication date
FR2253285A1 (de) 1975-06-27
FI61773C (fi) 1982-09-10
ATA962674A (de) 1980-07-15
DK139798B (da) 1979-04-17
AT361043B (de) 1981-02-10
GB1495295A (en) 1977-12-14
FI348874A (de) 1975-06-04
DK139798C (da) 1979-09-17
FI61773B (fi) 1982-05-31
FR2253285B1 (de) 1979-07-27
DK611774A (de) 1975-07-28
DE2360081B2 (de) 1977-04-28
IT1030860B (it) 1979-04-10

Similar Documents

Publication Publication Date Title
DE69609903T2 (de) Diode und Verfahren zur Herstellung
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3788486T2 (de) Verfahren zur Herstellung einer monolithischen Hochspannungshalbleiterschaltung.
DE2823967C2 (de)
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
EP0018520A1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE1539079A1 (de) Planartransistor
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69522936T2 (de) Hochspannungstreiberschaltung für induktive Lasten
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE2364752A1 (de) Halbleitervorrichtung
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
DE1813130C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE10203820A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2360081A1 (de) Thyristor mit monolithisch integrierter diode und verfahren zu seiner herstellung
DE2360081C3 (de) Thyristor mit monolithisch integrierter Diode und Verfahren zu seiner Herstellung
DE2627922A1 (de) Halbleiterbauteil
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: EUPEC EUROPAEISCHE GESELLSCHAFT FUER LEISTUNGSHALB

8339 Ceased/non-payment of the annual fee