DE2610942A1 - Verfahren zum herstellen eines halbleiterbauelementes mit in einem halbleiterkoerper monolithisch integrierten elementeinheiten - Google Patents
Verfahren zum herstellen eines halbleiterbauelementes mit in einem halbleiterkoerper monolithisch integrierten elementeinheitenInfo
- Publication number
- DE2610942A1 DE2610942A1 DE19762610942 DE2610942A DE2610942A1 DE 2610942 A1 DE2610942 A1 DE 2610942A1 DE 19762610942 DE19762610942 DE 19762610942 DE 2610942 A DE2610942 A DE 2610942A DE 2610942 A1 DE2610942 A1 DE 2610942A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor body
- zone
- main surface
- semiconductor
- masking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 22
- 230000000873 masking effect Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052733 gallium Inorganic materials 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 6
- 239000004922 lacquer Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 230000009467 reduction Effects 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 229910052787 antimony Inorganic materials 0.000 claims 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 238000007639 printing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
- H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/923—Diffusion through a layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Licentia Patent-Verwaltungs-G.m.b.H.
6 Frankfurt/Main 70, Theodor-Stern-Kai 1
9. März 1976 ZBE 75/33
"Verfahren zum Herstellen eines Halbleiterbauelementes
mit in einem Halbleiterkörper monolithisch integrierten Elementeinheiten"
Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelementes mit in einem Halbleiterkörper monolithisch
integrierten Halbleiterelementeinheiten, die eine gemeinsame oder mehrere gemeinsame Zonen jeweils eines Leitungstyps
mit örtlich verminderter Dicke und pn-tJbergänge
zwischen Zonen unterschiedlichen Leitungstyps auf v/eisen, bei welchem Verfahren die Zonenstrukturen der Elementeinheiten
durch ein zeitlich stufenweises Eindiffundieren von Dotierstoffen in den Halbleiterkörper von einer und/oder den zwei
Hauptflächen desselben her durch Anwendung einer Maskentechnik hergestellt werden, wobei eine hierdurch ausgebildete Maskierschicht
zumindest an einer Hauptfläche des Halbleiterkörpers über den Bereichen des Halbleiterkörpers, in welchen die
Dicke einer Zone geringer werden soll, unter Verwendung eines Ätzmittels abgeätzt wird.
Bei einen nach einem bekannten derartigen Verfahren hergestellten
sogenannten Thyristor mit integrierter Diode (DT-OS 23 60 081) hat eine len zwei Halbleiterelementeinheiten-Thyristor
und Gleichrichterdiode - gemeinsame Zone im Bereich der Diode zweckmäßig eine geringere Dicke als im Bereich des
Thyristors. Die betreffende gemeinsame Zone ist z.B. n-leitend und bildet im Bereich des Thyristors die anodenseitige n-Basis-
709839/0099
FEE 75/38
zone, im Bereich der Diode die kathodenseitige n-Basiszone. 4ir. diese £e::ieinsair>e η-leitende Zone grenzt im Bereich des
Thyristors die p-leitende Anodenzone und im Bereich der Diode
eine η -leitende Kathodenzone, welche eine ganz verringerte Dicke der κ-leitenien Easiszone fes biegende Stärke aufweist.
Die 7fOnenstruktur des bekannten Halbleiterbauelementes kann
7..Έ. in -i?n folgenden Terfahrensschritten hergestellt werden.
Ein dcheibenförmiger Halbleiterkörper aus η-leitendem Silizium
w>rd an den zwei Hauptflächen mit einer Oxidschicht versehen, die rrit einer Photolackschicht gedeckt wird. Alsdann wird an
einer Hauptfläche über einem ringförmigen Handbereich der Halbleiterscheibe, in welchem die Dicke der Basiszone der Diode verringert
werden soll, :lie Photolackschicht wieder entfernt und daraufhin die freigelegte Oxidschicht abgeätzt. In die damit
für den Diffusionsprozeß vorbereitete, mit einer Oxidmaskierschlicht versehene Halbleiterscheibe, xvird sodann Phosphor eindiffundiert
und im Bereich der Diode die erwähnte η -Kathodenzone vorgebildet. Anschließend wird von beiden Hauptflächen her
Gallium durch die Maskierschicht in die Scheibe eindiffundiert
und dadurch im Bereich des Thyristors eine pnp-Zonenstruktur, im Bereich der Diode die fertige n+np-Struktur mit einer in der
Dicke verstärkten n+-Xathodenzonc ausgebildet. ITach dem Abätzen
einer z.B. kreisförmigen Maskieröffnung in der zuvor noch
geschlossenen Oxidschicht der anderen Hauptfläche wird schließlich nnc^ma]s Phosphor in die Scheibe eindiffundiert und die
η -Kathodenzone des Thyristors gebildet.
Bei. diesem Verfahren dauert der Diffusionsprozeß bei hoher Temperatur
zur Ausbildung einer hinreichend dicken η -Kathodenzone im Bereich der Diode sehr lange, beispielsweise etwa 50 Stunden,
was Nachteile zur Folge hat. Eine fehlerhafte Cxidraaakierschicht
beispielsweise kann sich besonders nachteilig auswirken. Ferner wird dabei die Lebensdauer der Ladungsträger unerwünscht
weit verringert.
709839/0099
- I - FBE 75/38
Aufgabe der Erfindung ist es sonach, zur HiI1O teilung eines
Halbleiterbauelementes mit in einem Halbleiterkörper monolithisch integrierten Halbleiterelenienteinheiten, ein Verfahren
anzugeben, das in der Durchführung einfach ist, ohne daß lange Diffusionszeiten notwendig sind, und das auch im
Rahmen des eingangs angegebenen Verfahrens anwendbar ist.
Diese Aufgabe ist erfindungsgöiaäß dadurch au lösen, laß von
zumindest einer Hauptfläche her, welche mit einer vorbereiteten
Maskierschicht versehen ist, mit einem Ätzmittel Gräben
aus der dieselbe Hauptfläche bildenden Zone heraucgeätzt
werlen und die Ätztiefen der Gräben entsprechend den vorgesehenen,
nach dem Diffusionsprozeß sich örtlich ergebenden Verminderungen der Dicke einer gemeinsamen Zone der Halbleiterelementeinheiten
festgelegt werden, und daß alsdann der Halbleiterkörper einer Diffusion von Gallium sowie von einem Donatorstoff
von den zwei Hauptflächen her in bekannter v/eise gleichzeitig unterworfen wird.
Zum Herausätzen der Gräben wird einer weiteren Ausbildung der Erfindung entsprechend ein Ätzmittel verwendet, dessen Ätzrate
für das Grundmaterial (beispielsweise Silizium) des Halbleiterkörpers
vielfach stärker als für die Maskierungsschicht ist.
Die oben dargelegte Aufgabe ist ferner mit einem Verfahren in einer erfindungsgemäS abgewandelten Form dadurch zu lösen, daß
die Gräben unmittelbar nach deai Herausätzen mit einer dichten
Maskierschicht versehen werden und daß daraufhin von der anderen
Hauptfläche des Halbleiterkörpers her an den Stellen, welche
diesen Gräben gegenüberliegen, mit dem Ätzmittel ebenfalls Gräben aus der die andere Hauptfläche bildenden Zone herausgeätzt
werden und daß alsdann erst die Diffusion von Gallium sowie von einem Donatorstoff von den zwei Hauptflächen des Halbleiterkörpers
her gleichzeitig durchgeführt wird.
709839/0099
- *■ - PBE 75/3S
Vorteile der Erfindung werden in der Anwendung der sogenannten otufenätzung mit sich daran anschließender Diffusion, bei
der dann Dotierstoffe örtlich unterschiedlich weit in dem Halbleiterkörper eindringen, gesehen. Erfindungsgeinä3 hergestellte
Halbleiterbauelemente zeigen überdies gute Ausbeute und sind einfach zu Kontieren, weil das bei der Montage ausfließende
Lot von den Gräben aufgenommen wird und somit keine Kurzschlußpfade
entstehen können.
Es sind weitere Ausgestaltungen der Erfindung in der Zeichnung dargestellt und nachstehend als Ausführungsbeispiele beschrieben.
Es zeigt
Fig. 1a bis 1e schematisch den Verfahrensgang bei der Herstellung eines Thyristors mit integrierter Diode in
einer oilizium-Halbleiteröcheibe
Fig. 2a bis 2g schematisch den Gant? eines in Bezug auf
das Verfahren nach Fig. 1a bis 1e abgewandelten Herstellungsverfahrens
.
In den Figuren sind gleiche Elemente mit den gleichen Bezugszeichen versehen. Die Halbleiterscheibe ist als ein Teil eines
Radialschnitts dargestellt.
Zur Herstellung eines Thyristors mit integrierter Diode kann beispielsweise von einer Halbleiterscheibe 1 vom leitungstyp n,
dargestellt in der Fig. 1a, ausgegangen werden, die etwa 200 /um
dick ist. An den beiden Hauptflächen der Halbleiterscheibe 1 wird zunächst in bekannter Weise eine dichte Oxidschicht 2 und
3 erzeugt. Durch Anwendung einer Photolack- oder Giebdrucklacktechnik wird die als Maskierungsschicht zu verwendende Oxidschicht
mit einer Schicht 4- bzw. 5 aus einem Lack gedeckt und
so maskiert, daß die Scheibe 1 an einer Hauptfläche im Randbereich bei 6 von der Beschichtung 5 freigelassen wird. In diesem
Bereich wird alsdann von der Hauptfläche die Oxidschicht 3 mit Hilfe von Flußsäure oder flußsäurehaltigen Ätzmitteln abgeätzt.
709839/0099
- f - PBE 75/33
Die nun an einer Hauptfläche oxidmaskierte Halbleiterscheibe
1 ist in Fig. 1b dargestellt und ist für einen nachfolgenden Ätzschritt vorbereitet. IUt dem i'tzschritt wird in
dem Handbereich bei 6 ein Graben 7, wie in Fi^· 1- gezeigt,
aus der Halbleiterscheibe herausplatzt. Die Ätztiefe beträgt
etwa 40 /um. Als Ätzmittel ist ein Gemisch aus Salpetersäure
und Flußsäure zu verwenden, dessen Atzrate für das Silizium vielfach größer ist als für di^ Oxidmaske. Es wird dadurch
sichergestellt, daß für die nun sieb anschließenden Diffusionsschritte
die Oxidschichten 2 und 3 noch ausreichend noskierend
erhalten werden. Der verblsihend*!, ringförmige Randbereich
der Halbleiterscheibe 1 bei 6 ist zur Ausbildung der Zonenstruktur einer in fertigen Bauelement integrierten Diode
vorbereitet und heißt deshalb Diodenring. Der zentrale Bereich der Halbleiterscheibe ist zur Ausbildung; der Zonenstruktur des
Thyristors vorbereitet.
Mit einem nun ersten Diffusionsschritt wird alsdann während
einer Diffusionszeit von nur 10 Stunden bei einer Temperatur von 1250 0C Gallium und Phosphor an den zwei Hauptflächen gleichzeitig
in die maskierte Halbleiterscheibe 1 eindiffundiert. Hierdurch, wird eine Zonenstruktur nach Fig. 1d ausgebildet. Anschließend
wird durch Anwendung bekannter Photolack- oder 3ieblrucklacktechniken
die Oxidschicht 2 nochmals maskiert und ein Fenster 11 in der Oxidschicht zur Ausbildung der Kathodenzone des
Thyristors im zentralen 3chei"benbereich geätzt. Daraufhin folgt
ein zweiter Diffusionsschritt mit abermaliger Diffusion von Gallium
und Phosphor, etwa 12 Stunden lang, wodurch die fertige Zonenstruktur nach Fig. 1e der in der Scheibe 1 integrierten Elemente
Thyristor und Diode erzeugt wird. Beim zweiten Diffusionsschritt diffundieren die beim ersten Schritt eindiffundierten
Dotierstoffe weiter in die Scheibe hinein. Fig. 1e zeigt, daß in dem fertiggestellten Bauelement die p-leitende Zone 8 und die
η-leitende Zone 1 gemeinsame Zonen des Thyristors und der Diode sind, von welchen die Zone 1 im Bereich der Diode eine\orgesehene
709839/0099
26Ί0942
- i> - FBE 75/38
verringerte Dicke aufweist. Diese Verringerung χ -' j ist durch
die Ätztiefe des Grabens 7 frei wählbar festzulegen bei vorgegebener
Dicke der Zone 9· Die p-leitenden Zonen 8 und 10 sind etwa 60 /um dick, während die η-leitende Kathodenzone 12
des Thyristors etwa 30 /um und die n+-leitende Kathodenzone
der Diode etwa 40 /um dick ist.
Ein Thyristor mit integrierter Diode ist auch nach einem von dem vorangehend beschriebenen abgewandelten Verfahren herstellbar,
das nachstehend erläutert wird. Hierbei wird, wiederum von einer Halbleiterscheibe 1 ausgehend, eine Hauptfläche der Scheibe
mit einem ätzbeständigen Photolack 4- oder Siebdrucklack maskiert und mittels Siebdrucklack auf einen ätzbeständigen Träger T
(aus Metall oder Quarz) geklebt (Fig. 2b). Daraufhin folgt der Ätzschritt, mit dem ein Graben 7 aus der Scheibe herausgeätzt
wird; es verbleibt in der Scheibe ein sogenannter Diodenring (Fig. 2c). Im Unterschied zu der oben beschriebenen Verfahrensweise
wird nun der Halbleiterkörper 1 in einer feuchten Sauerstoffatmosphäre oxidiert (Fig. 2d) und hierdurch die geschlossenen
Oxidschichten 2, 2a sowie auch die Oxidschicht 3 gebildet, die dann anschließend mit einem Photolack gedeckt wird. Die Lackschicht
5 wird nur am Diodenring wieder entfernt, damit dort die darunter liegende Oxidschicht J abgeätzt werden kann. Nach diesem
Schritt ist, wie mit Fig. 2e gezeigt, der Diodenring an der Hauptfläche der Scheibe, wo sich die Maskierungsschichten 3 und
5 befinden, freigelegt. Es folgt nun ein erster Diffusionsschritt, wiederum mit Gallium und Phoshpor gleichzeitig etwa 10 Stunden
lang bei 1250 0C, wobei Gallium durch die Oxidschichten 2, 2a
und 3 und Phaphor in die freigelegte Oberfläche des Diodenringes
eindiffundieren, sodaß dadurch die in Fig. 2f gezeigte Zonenstruktur
erhalten wird, in welcher die Zonenstruktur der Diode bereits fertig ausgebildet ist. Die p-leitenden Zonen 10 und 8
sind dann etwa 40 /um dick und die n+-leitende Zone 9 etwa 30 /Um
dick. Mit einem weiteren Diffusionsschritt, ebenfalls mit Gallium und Phosphor gleichzeitig, wird nach Freilegung eines Fensters
709839/0099
FBE 75/38
11 im zentralen Bereich der Oxidschicht 2 schließlich die in Fig. 2g gezeigte fertige Zonenstruktur eines Thyristors
und einer Diode, die in einer Halbleiterscheibe 1 integriert sind, erreicht. Während dieser zweiten Diffusion wandern
wiederum die bei der ersten Diffusion eingedrungenen Diffusionsfronten weiter in die Scheibe hinein. Gemeinsame Zonen
gleichen Leitungstyps von Thyristor und Diode sind die Zonen 1 und 8. Bei diesem Verfahren ist wie ersichtlich die vorgesehene
"Verringerung χ - y maßgeblich durch die itztiefe des Grabens 7 bei vorgegebenen Dicken der Zonen 8 und 9 festgelegt.
Die beschriebenen Ausführungsbeispiele betreffen Verfahren zum Herstellen eines pnpn-Thyristors mit integrierter n+np-Diode.
Diese Verfahren sind in der Verwendung der Mittel modifizierbar zur Herstellung eines Thyristors mit integrierter Diode mit
inversen Zonenstrukturen. Dabei wird man von einer p-leitenden
Halbleiterscheibe ausgehen und mit Maskierungsschichten, welche für die Diffusion von Dotierstoffen vom n-Leitungstyp durchlässig
sind, arbeiten. Als Dotierstoff vom p-Leitungstyp kommt Bor in Betracht.
709839/0099
Claims (4)
- - I - FBE 75/53Patentansprüche :Λ )!Verfahren zum Herstellen eines Halbleiterbauelementes nit
' in einem Halbleiterkörper monolithisch integrierten Halbleiterelementeinheiten, die eine gemeinsame oder mehrere
gemeinsame Zonen jeweils eines Leitungstyps mit örtlich verminderter Dicke und pn-übergänge zwischen Zonen unterschiedliehen Leitungstyps aufweisen, bei welchem Verfahren die Zonenstrukturen der Elementeinheiten durch ein zeitlich stufenweises Eindiffundieren von Dotierstoffen in den Halbleiterkörper von einer und/oder den zwei Hauptflächen desselben her durch Anwendung einer Maskentechnik hergestellt werden, wobei eine hierdurch ausgebildete Maskierschicht zumindest an einer Hauptfläche des Halbleiterkörpers und über den Bereichen des Halbleiterkörpers, in welchen die Dicke einer
Zone geringer werden soll, unter Verwendung eines Ätzmittels abgeätzt wird, dadurch gekennzeichnet, daß von dieser Hauptfläche her mit einem Ätzmittel Gräben aus der dieselbe Hauptfläche bildenden Zone her ausgeätzt werden und die Ätztiefen der Gräben entsprechend den vorgesehenen, nach dem Diffusionsprozeß sich örtlich ergebenden Verminderungen der Dicke einer gemeinsamen Zone der Halbleiterelementeinheiten eingestellt
werden, und daß alsdann der Halbleiterkörper einer Diffusion von z.B. Gallium sowie von einem Donatorstoff z.B. Antimon
von den zwei Hauptflächen her in bekannter Weise gleichzeitig unterworfen wird. - 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum
Herausätzen der Gräben ein Ätzmittel, dessen Ätzrate für das Grundmaterial des Halbleiterkörpers vielfach stärker als für die Maskierungsschicht ist, verwendet wird. - 3) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die709839/0099- f - FBE 75/38Gräben unmittelbar nach dein Herausätzen mit einer dichten Maskierschicht versehen werden und daraufhin von der anderen Hauptfläche des Halbleiterkörpers her an den Stellen, welche diesen Gräben gegenüberliegen, mit dem Ätzmittel ebenfalls aus der die andere Hauptfläche bildenden Zone her ausgeätzt werden, und daß alsdann erst die Diffusion von Gallium sowie von einem Donatorstoff von den zwei Hauptflächen des Halbleiterkörpers her gleichzeitig durchgeführt wird.
- 4) Verfahren nach Anspruch 1 und 2 zur Herstellung eines Halbleiterbauelementes, in welchem ein Thyristor und eine Diode monolithisch integriert sind, die eine p- und eine n-Zone gemeinsam haben, von welchen die n- (p-) Zone in der Diode eine verminderte Dicke aufweist, wobei von einem schwachdotierten Halbleiterkörper vom n- (p-) Leitungstyp ausgegangen wird, dadurch gekennzeichnet, daß der Halbleiterkörper an den zwei Hauptflächen mit einer dichten Maskierschicht versehen wird und auf der ganzen MaskierSchicht eine Photolack- oder eine Siebdrucklackschicht aufgebracht und alsdann an einer Hauptfläche des Halbleiterkörpers über dem Bereich des Körpers, in welchem die Zonenstruktur der Dioden auszubilden ist, wieder abgetragen wird, daß sodann mit einem Ätzmittel auch die Maskierschicht über dem betreffenden Bereich abgetragen wird und anschließend mit einem schwächeren Ätzmittel ein Graben aus dem Halbleiterkörper herausgeätzt wird, der daraufhin einer Diffusion von Gallium (bzw. von einem durch die Maskierschicht hindurchdiffundierenden Donator) sowie von einem Donatorstoff (bzw. einem Akzeptorstoff) von den zwei Hauptflächen her in bekannter Weise gleichzeitig unterworfen wird, und daß schließlich an der anderen Hauptfläche über dem Bereich, in welchem die Kathodenzone (Anodenzone) auszubilden ist, mit einem Ätzmittel die Maskierschicht abgetragen wird und der Halbleiterkörper von dieser Hauptfläche her einer Diffusion von einem Donator (Akzeptor) unterworfen wird.709839/0099
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2610942A DE2610942C2 (de) | 1976-03-16 | 1976-03-16 | Verfahren zum Herstellen eines Halbleiterbauelements mit in einem Halbleiterkörper monolithisch integrierten Halbleiterelementeinheiten |
| JP52028560A JPS603789B2 (ja) | 1976-03-16 | 1977-03-15 | 半導体基体にモノリシツクに集積された素子を有する半導体構成素子の製造方法 |
| US05/777,698 US4118257A (en) | 1976-03-16 | 1977-03-15 | Method for producing a semiconductor device having monolithically integrated units in a semiconductor body |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2610942A DE2610942C2 (de) | 1976-03-16 | 1976-03-16 | Verfahren zum Herstellen eines Halbleiterbauelements mit in einem Halbleiterkörper monolithisch integrierten Halbleiterelementeinheiten |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2610942A1 true DE2610942A1 (de) | 1977-09-29 |
| DE2610942C2 DE2610942C2 (de) | 1983-04-28 |
Family
ID=5972558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2610942A Expired DE2610942C2 (de) | 1976-03-16 | 1976-03-16 | Verfahren zum Herstellen eines Halbleiterbauelements mit in einem Halbleiterkörper monolithisch integrierten Halbleiterelementeinheiten |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4118257A (de) |
| JP (1) | JPS603789B2 (de) |
| DE (1) | DE2610942C2 (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2855972C2 (de) * | 1978-12-23 | 1984-09-27 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Halbleiteranordnung mit zwei integrierten und antiparallel geschalteten Dioden sowie Verfahren zu ihrer Herstellung |
| US5445974A (en) * | 1993-03-31 | 1995-08-29 | Siemens Components, Inc. | Method of fabricating a high-voltage, vertical-trench semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3146135A (en) * | 1959-05-11 | 1964-08-25 | Clevite Corp | Four layer semiconductive device |
| US3391035A (en) * | 1965-08-20 | 1968-07-02 | Westinghouse Electric Corp | Method of making p-nu-junction devices by diffusion |
| DE2360081A1 (de) * | 1973-12-03 | 1975-06-12 | Licentia Gmbh | Thyristor mit monolithisch integrierter diode und verfahren zu seiner herstellung |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH427042A (de) * | 1963-09-25 | 1966-12-31 | Licentia Gmbh | Halbleiterbauelement mit einem Halbleiterkörper aus drei oder mehr Zonen abwechselnd entgegengesetzten Leitfähigkeitstyps |
| US3943016A (en) * | 1970-12-07 | 1976-03-09 | General Electric Company | Gallium-phosphorus simultaneous diffusion process |
| DE2230749C3 (de) * | 1972-06-23 | 1978-11-30 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Herstellen von Halbleiterbauelementen |
| DE2244992B2 (de) * | 1972-09-14 | 1976-02-05 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen homogen dotierter zonen in halbleiterbauelementen |
-
1976
- 1976-03-16 DE DE2610942A patent/DE2610942C2/de not_active Expired
-
1977
- 1977-03-15 US US05/777,698 patent/US4118257A/en not_active Expired - Lifetime
- 1977-03-15 JP JP52028560A patent/JPS603789B2/ja not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3146135A (en) * | 1959-05-11 | 1964-08-25 | Clevite Corp | Four layer semiconductive device |
| US3391035A (en) * | 1965-08-20 | 1968-07-02 | Westinghouse Electric Corp | Method of making p-nu-junction devices by diffusion |
| DE2360081A1 (de) * | 1973-12-03 | 1975-06-12 | Licentia Gmbh | Thyristor mit monolithisch integrierter diode und verfahren zu seiner herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS603789B2 (ja) | 1985-01-30 |
| US4118257A (en) | 1978-10-03 |
| JPS52112288A (en) | 1977-09-20 |
| DE2610942C2 (de) | 1983-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2125303C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| EP0020998B1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
| DE2615754C2 (de) | ||
| DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| EP0005185A1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
| EP0006510A1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE2617293C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE1764847B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE2633324C2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit | |
| DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE1805826C3 (de) | Verfahren zum Hersteilen von planaren Halbleiterbauelementen | |
| DE2133979B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
| DE1229650B (de) | Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik | |
| DE2610942A1 (de) | Verfahren zum herstellen eines halbleiterbauelementes mit in einem halbleiterkoerper monolithisch integrierten elementeinheiten | |
| DE2407189A1 (de) | Planare integrierte schaltung mit dielektrisch isolierter schottky-sperrschicht und verfahren zu deren herstellung | |
| DE1514656A1 (de) | Verfahren zum Herstellen von Halbleiterkoerpern | |
| DE1292761B (de) | Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE69025916T2 (de) | Herstellungsverfahren für eine halbleitervorrichtung | |
| DE19908399B4 (de) | Verfahren zur Herstellung von Mehrschichtdioden oder Thyristoren mit Emitterkurzschlusstruktur | |
| DE1803027C (de) | Verfahren zum Herstellen von Haiblei terbauelementen | |
| DE3741567C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8120 | Willingness to grant licences paragraph 23 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: EUPEC EUROPAEISCHE GESELLSCHAFT FUER LEISTUNGSHALB |
|
| 8339 | Ceased/non-payment of the annual fee |