DE2359991B2 - Halbleiter-inverter - Google Patents

Halbleiter-inverter

Info

Publication number
DE2359991B2
DE2359991B2 DE2359991A DE2359991A DE2359991B2 DE 2359991 B2 DE2359991 B2 DE 2359991B2 DE 2359991 A DE2359991 A DE 2359991A DE 2359991 A DE2359991 A DE 2359991A DE 2359991 B2 DE2359991 B2 DE 2359991B2
Authority
DE
Germany
Prior art keywords
electrode
semiconductor
transistor
inverter
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2359991A
Other languages
English (en)
Other versions
DE2359991C3 (de
DE2359991A1 (de
Inventor
Harry Joseph Berkeley Heights N.J. Boll
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2359991A1 publication Critical patent/DE2359991A1/de
Publication of DE2359991B2 publication Critical patent/DE2359991B2/de
Application granted granted Critical
Publication of DE2359991C3 publication Critical patent/DE2359991C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/017Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/017Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Description

zusammen im Punkt 160 vorzugsweise auf MassepotentiaL Die Quellenelektrode des Transistors ζ) 4 ist mit der Abflußelektrode des Transistors QS verbunden. Die Gitterelektroden der Transistoren Qi. Q5 sind miteinander verbunden und der Verbindungspunkt A liegt am Eingang. Die Quelienelektroden der Transistoren Q1 und Q 5 sind beide auf Potential + VDo gelegt, welches bei +10 Volt liegen soll. D·«: Transistoren Qi bis QS sind sämtlich p-Strompfad-Feldeffekttransistoren.
Die Schaltung nach Fig. 1 arbeitet wie folgt. Im Reservebetrieb hält die Spannungsimpulsschaltung 140 den Veit>indungspunkt 120 auf einem positiven Potential, welches im Ausführungsbeispiel + 10 Volt beträgt.
Das Potential + Vp0 liegt ebenfalls auf +10 Volt Der Transistor Q4 ist gesperrt, da seine Gitterelektrode ebenfalls auf +10VoIt liegt. Das Potential am Verbindungspunkt 180 (der Gitterelektrode des Transistors Q2) liegt im Bereich eines Schwell wertes entsprechend dem Massepotential, weil durch den gesperrten Transistor Q3 kein Strom fließen kann. Die Gitterelektrode des Transistors Q4 liegt auf +10 Volt. Dies bedeutet, daß der Transistor Q 2 leitend ist (d. h. zwischen der Quellenelektrode und der Gitterelektrode des Transistors Q2 besteht ein Strompfad). Der Transistor Qi kann leitend oder gesperrt sein, in Abhängigkeit davon, ob das am Eingang A liegende Potential 0 oder :-10 Volt beträgt. Unabhängig von dem Eingangspotential besteht zwischen den Transistoren Q 2 und Qi keine leitende Verbindung, da die Abflußelektrode des Transistors Q2 und die Quellenelektrode des Transistors Q1 beide auf +10 Volt lkgen. Das Potential an den Ausgangsklemmen A beträgt + 10VoIt Dies bedeutet, daß die Leitungsverluste während des Reservebetriebes verhältnismäßig gering ist, da lediglich Sperrströme bzw. Kriechströme fließen können. Das am Eingang A liegende Potential wird nunmehr .,_ nach Wunsch auf OVoIt oder +10 Volt gebracht
Im Betriebszustand wird das dem Verbindungspunkt 120 zugeführte Potential impulsweise von +10 Volt auf 0 Volt geschaltet. Die Übergangszeit dieses Impulses beträgt normalerweise 10 Nanosekunden. Wegen der Streukapazitätskopplung zwischen der Quellenelektrode, Gitterelektrode und Abflußelektrode des Transistors Q2 verbleibt dieser vorübergehend in seinem Zustand, und der Ausgang ~A~, der sich auf +1OVoIt befindet, beginnt der abfallenden Flanke des Spannungsimpulses zu folgen, der an den Anschluß 120 angelegt ist
Wenn sich der Eingang A auf +10 Volt befindet, sind die Transistoren Qi und Q 5 gesperrt, wobei sich der Verbindungspunkt 180 auf einem Potential von 0 bis + 2VoIt (dem Schwellwertpotential des Transistors Q 3) befindet Der Ausgang A kann sich demgemäß auf 0 Volt über den Transistor Q 2 entladen, welcher leitend ist. Es ist zu beachten, daß wegen der Streukapazitätskopplung Cl zwischen der Gitter- und der Abflußelektrode des Transistors Q2 das Potential des Verbindungspunktes 180 (der Gitterelektrode des Transistors Q 2) von etwa + 2 Volt auf — 2 Volt abfällt, wenn das Potential am Verbindungspunkt 120 von +10 Volt auf 0 Volt abfällt Dies stellt sicher, daß der Transistor Q 2 seinen Zustand beibehält, wenn das Potential am Ausgang Ά abfällt. Das Potential der Gitterelektrode des Transistors Q2 fällt sogar unter -2VoIt, normalerweise auf —6 Volt, da der Spannungsabfall am Ausgang A kapazitiv mit der Gitterelektrode des
Transistors Q2 über die Streukapazität mit der Gitterelektrodenkapazität gekoppelt ist Die Tatsache, daß der Transistor Q 2 m\{ der Kapazität CZ vollständig leitend gehalten wird, und daß das Gitterelektroden.' Quellenelektroden-Potential im wesentlichen aufrechterhalten wird, wenn die Spannung der der Quellenelektrode von +10VoIt auf OVoIt abfällt ermöglicht daß die Ausgangszeitkonstante klein und infolgedessen die Geschwindigkeit mit welcher der Ausgang A seinen Zustand ändert verhältnismäßig hoch ist
Wenn der Eingang A auf 0 Volt liegt so sind die Transistoren Qi und Q 5 leitend. Wenn der Verbindungspunkt 120 durch einen Impuls auf 0 Volt geschaltet ist so beginnt das Potential am Ausgang Λ auf 0 Volt abzunehmen; da jedoch schnell ein Leitzustand durch die Transistoren Q 3, Q 4 Q 5 aufgebaut wird, steigt das Potential des Verbindungspunktes 1819 rasch von + 2 auf +10 Volt Dieser Potentialanstieg der Gitterelektrode des Transistors Q2 bewirkt dessen schnelle Sperrung, wobei ermöglicht wird, daß die Ausgangsspannung an den Klemmen A über den Transistor Q1 auf den Wert + Vqd ansteigt welcher + 10VoIt entspricht Daher beginnt der Ausgang zunächst auf 0 Volt abzufallen, kehrt jedoch danach schnell auf +!OVoIt zurück, wenn der Transistor Q2 gesperrt wird.
Die Umschaltleistur.g ist verhältnismäßig hoch, wenn die Transistoren Q 2, Q 3 leitend sind, jedoch sind diese beiden Transistoren normalerweise lediglich für etwa 5 Nanosekunden der gesamten normalen Zykluszeit von etwa 250 Nanosekunden leitend. Wesentlich schwererwiegend ist die Verlustleistung infolge des Stromes durch die ständig leitenden Transistoren Q 3. QA, QS. Diese Verlustleistung ist aber wesentlich geringer als diejenige der bekannten Inverter, bei welchen der Transistor eine verhältnismäßig große Abmessung aufweisen muß, um den Ausgang A schneller aufzuladen. Bei der erfindungsgemäßen Schaltung kann der Transistor Q1 kleiner sein, da er lediglich die kleine Gitterelektrodenkapazität des Transistors Q 2 aufzuladen braucht.
Der richtige Betrieb der Schaltung von F i g. 1 erfordert, daß der Verbindungspunkt A auf ein gewähltes Potential (0 oder + 10 Volt) eingestellt wird, wenn der Verbindungspunkt. 120 impulsweise von 10 Volt auf 0 Volt geschaltet wird, und daß das Potential des Verbindungspunktes A festgehalten wird, bis die Spannung am Verbindungspunkt 120 wieder auf +10 Volt angestiegen ist.
Die Erholzeit hängt von dem am Verbindungspunkt A während des aktiven Teils des Zyklus liegenden Potentials ab. Wenn sich der Eingang A auf +1OVoIt befand, so liegt der Ausgang Ä auf 0 Volt. Wenn der Verbindungspunkt 120 auf_ + 10Volt gebracht wurde, kann sich der Ausgang A auf +1OVoIt über den Transistor Q 2 aufladen. Wenn sich de£ Eingang A auf OVoIt befindet, so liegt der Ausgang Ά auf +1OVoIt. Wenn der Verbindungspunkt 120 auf +1OVoIIt zurückgeführt wird^ so wird das Potential an den Ausgangsklemmen A fast im wesentlichen wiederhergestellt (nahe +1OVoIt)1 wobei jedoch der Transistor Q2 abgeschaltet ist. Wenn der Transistor QA abschaltet, kann der Transistor Q 3 die Gitterelektrcdenkapazität des Transistors Q 2 erneut aufladen, so daß die Schaltung zum nächsten Zyklus bereit ist. Sobald der Verbindungspunkt 120 in seinem Potential auf + 1OVoIt zunimmt, kann das Potential an den
Eingangsklemmen A ohne ungünstige Beeinflussung der Wiedergabe geändert werden.
Die längste Schaltzeit tritt auf, wenn der Verbindungspunkt A sich auf +1OVoIt befindet und der Verbindungspunkt 120 impulsmäßig von +1OVoIt auf O Volt geschaltet wird. Bei einer Abfallzeil des Spannungsimpulses am Punkt 120 von 10 Nanosekunden erreicht der Ausgang A 90% des Endwertes in 50 Nanosekunden. Wenn sich der Eingang A auf 0 Volt befindet und der Verbindungspunkt 120 impulsmäßig von + 10^VoIt auf 0 Volt gebracht wird, beginnt der Ausgang A bei +10 Volt und nimmt im Potential auf etwa + 7,5 Volt ab, wonach er sich wieder auf + 10 Volt auflädt. Zur Feststellung des ungünstigsten Wiedergabeverhaltens werden die Verbindungspunkte A und 120 zusammengeschaltet und danach das Potential am Verbindungspunkt 120 in 10 Nanosekunden von +10 auf 0 Volt abgesenkt. Dabei erreicht der Ausgang A zunächst +7,4VoIt und kehrt danach schnell auf + 10 Volt zurück. Die Wiedergabezeit beträgt in diesem Fall lediglich angenähert 30 Nanosekunden.
Wie bereits erläutert, tritt während des aktiven Teils des Zyklus, wenn sich der Verbindungspunkt 120 und der Eingang A auf 0 Volt befinden, ein Leitzustand durch die Transistoren Q 3, Q 4, ζ) 5 auf. Die Verlustleistung beträgt während dieser Periode im stationären Zustand normalerweise lediglich !,2 mW.
Ein vorübergehender Spitzenwert der Leistung von 12 mW während etwa 5 Nanosekunden ergibt sich aus einem Stromfluß durch die Transistoren Qi, Q 2 bei Beginn der Umschaltung. Für eine Zykluszeit von 250 Nanosekunden ergeben sich daraus 0,24 Milliwrtt, nämlich 12 Milliwatt auf 250 Nanosekunden verteilt. Die gesamte Verlustleistung beträgt somit etwa 1,44 Milliwatt (1,2 mW +0,24 mW). Das bedeutet in Verbindung mit der Wiedergabezeit von 50 Nanosekunden, daß der erfindungsgemäße Inverter gegenüber dem eingangs geschilderten Inverter nach dem Stand der Technik wesentlich günstiger arbeitet.
Der Inverter 100' nach Fig. 2 ist fast gleich demjenigen nach Fig. 1, mit der Ausnahme, daß der Transistor Q 5 weggelassen wurde und ein Verbindungspunkt 160' (entsprechend dem Verbindungspunkt 100 von Fig. 1) mit einer Spannungsimpulsschaltung 200 an Stelle eines Festpotentials (Massepotentials) verbunden ist. Die Quellenelektrode des Transistors Q 4' ist mit der Abflußelektrode des Transistors QV verbunden.
Die Schaltung nach Fig. 2 arbeitet sehr ähnlich wie diejenige nach Fig. 1. Im Reservebetrieb hält die Spannungsimpulsschaltung 140' den Verbindungspunkt 120' auf einem positiven Potential, das normalerweise bei +10 Volt liegt. Der Wert des Potentials + V1-J0 beträgt dann + 10 Volt. Die Spannungsimpulsschaltung 200 hält den Veibindungspunkt 160' auf MassepotentiaL Das Potential des Verbindungspunktes 180' liegt im Bereich eines Schwellwertes entsprechend MassepotentiaL da der Transistor Q 3' nicht leitend ist (d. n, da sich die Gitterelektrode des Transistors <?4 auf +10VoIt befindet). Dies bedeutet, daß der Transistor Q 2' leitend ist. Der Transistor Q Y kann leitend oder gesperrt sein, in Abhängigkeit davon, ob sich der Eingang A auf 0 oder +10 Volt befindet. Unabhängig von dem Potential am Eingang Λ sind die Transistoren Q 2' und QY nicht leitend, da die Quellenelektrode des Transistors QV und die Abflußelektrode des Transistors QT beide auf + 10 Volt liegen. Das Potential an den Ausgangsklemmen Λ beträgt +10VoIt. Dies bedeutet, daß die Verlustleistung während des Reservebetriebes verhältnismäßig gering ist, weil lediglich ein Sperrstrom oder Kriechstrom fließen kann. Das am Eingang A liegende Potential wird nun wie beschrieben auf 0 oder + 10 Volt geschaltet.
Im aktiven Zustand wird das dem Verbindungspunkt 140' durch die Spannungsimpuls-Leistungsschaltung 140 zugeführte Potential impulsweise von +1OVoIt auf 0 Voll geschaltet. Das an dem Verbindungspunkt 160' durch die Spannungsimpuls-Leistungsschaltung 200 angelegte Potential wird impulsweise von 0 auf + 1OVoIt gebracht. Anfänglich bleibt der Zustand des Transistors Q2' erhalten, da ihn die Kapazität am Verbindungspunkt 180' auf etwa +2VoIt hält. Dies
: ermöglicht, daß der Ausgang Ä, der auf + 10 Volt liegt, zunächst der abfallenden Flanke des Spannungsimpuises folgt, der an der Abflußelektrode des. Transistors Q 2' liegt.
Wenn am Eingang A eine Spannung von +10VoIt
·. liegt, ist der Transistor Q\ gesperrt, und der Verbindungspunkt 180' befindet sich auf etwa +2V. Der Transistor Q 2' ist demgemäß leitend, so daß sich der Ausgang A schnell auf 0 Volt über den Transistor Q 2' entladen kann. Das Potential am Verbindungspunkt 180' (am Gilter des Transistors Q 2) fällt von +2 Volt auf etwa — 2 Volt in Abhängigkeit von dem Potentialabfall des Verbindungspunktes 140' von +10 auf OVoIt. Dies stellt sicher, daß der Transistor Q 2' seinen Zustand beibehält, wenn die Spannung am Ausgang; abfällt. Das
. Potential der Gitterelektrode des Transistors Q 2' fällt unter -2VoIt, normalerweise auf — 6VoIIt in Abhängigkeit von dem Potentialabiali am Ausgang A, welcher über die Quellen-Gitterelektroden-Streukapazität am Transistor Q2' mit diesem gekoppelt ist. Die Tatsache,
., daß der Transistor Q2' vollständig leitend bleibt und daß das Potential zwischen der Quellen- und der Gitterelektrode im wesentlichen aufrechterhalten wird, wenn die Quellenelektrode in ihrem Poteniial von + 10 auf 0 Volt abfällt, ergibt eine niedrige Ausgangszeitkon-
iii stante. und die Geschwindigkeit, mit welcher der Ausgang Ά seinen Zustand ändert, ist daher entsprechend hoch. Wenn sich der Eingang A auf 0 Volt befindet, so sind die Transistoren QV und Q4' leitend. Da sich der Verbindungspunkt 160' nunmehr auf +10
ι -. auf 0 Volt befindet, kann kein Dauer-Leitzustand für die Transistoren Qi', Q 2', Q3' vorliegen. Die Transistoren Q 1' und Q 4' werden vorübergehend leitend, bis die Streukapazität am Verbindungspunkt 180' auf + 10 Volt geladen ist. Die Spannung von +1OVoIt an der
mi Gitter-Elektrode des Transistors QT sperrt diesen Transistor, so daß der Ausgang A den Transistor Q I auf das +10 V betragende Potential + Vnoerneut auflädt.
Im leitenden Zustand der Transistoren QV und QT ergibt sich wie bei der Schaltungsanordnung nach Fig. 1 eine Schaltleistung, jedoch besteht bei der Ausführungsform nach F i g. 2 kein Dauer-Leitzustand in der Reservestellung.
Die Schaltleistung im leitenden Zustand der Transistoren QV, QT beträgt lediglich Ο24 mW. Die einzige
bo weitere Verlustleistung von Bedeutung ist die dem Wert CV2 entsprechende, für die Kapazität der an dem Ausgang angeschlossenen Last aufzuwendende Leistung (nicht dargestellt). Bei einer angenommenen Last von 2 pF und einem Betrieb mit 10 Volt ergibt dies eine
Verlustleistung von
2 χ ΙΟ-'2 χ ΙΟ1 = 2 χ 10-" ρ Joule. Für einen 250 Nanosekunden dauernden Zyklus ergibt
dies 0,5 mW. Die gesamte Verlustleistung beträgt somit lediglich 0,74 mW (0,24 + 0,5). In Verbindung mit der geringen Schaltzeit von 50 Nannsekundcn am Ausgang Λ ist daher diese Schaltungsanordnung wesentlich günstiger als die bekannten Inverter.
Die Wiedergabe und die «Erholzeit entsprechen derjenigen der Schaltungsanordnung nach Fig. 1.
An Stelle von ρ leitenden Oberflächen I-'eldeffckl-Transistorcn können auch n-lcilunde ICi IF. TS verwen dct werden, wobei die Versorgungs- und F.ingungs-Spannungcn entsprechend zu wählen sind.
Unter Oberflächen-Fcldeffeki-Transistoren sind solche Feldeffekt-Transistoren zu verstehen, hei denen das Gitter (gate) von der Kauinludutigs/.one isoliert sind.
Hierzu 1 Blatt Zeichnungen
Si 5-i

Claims (5)

Patentansprüche:
1. Halbleiterinverter mit vier gleichrichtenden Halbleiterbauelementen, von denen das erste, zweite und vierte Halbleiterbauelement jeweils ein Feldeffekttransistor ist und das dritte Halbleiterbauelement als Diode geschaltet ist, wobei eine erste Elektrode des ersten Halbleiterbauelementes mit einer zweiten Elektrode des zweiten Halbleiterbauelementes verbunden ist, mit einer ersten Kapazität zur Kopplung der Abflußelektrode und der Gitterelektrode des zweiten Halbleiterbauelementes,
mit einer zweiten Kapazität zur Kopplung der Quellenelektrode und der Gitterelektrode des zweiten Halbleiterbauelementes,
mil einer dritten, an die Gitterelektrode des zweiten Halbleiterbauelementes angeschlossenen Kapazität, mit einem Eingang zum Anlegen des zu invertierenden Signals an die Gitterelektrode des ersten Halbleiterbauelementes,
mit einem Ausgang zum Abnehmen des invertierten Ausgangssignals, welcher mit der ersten Elektrode des ersten Halbleiterbauelementes gekoppelt ist, und mit einer Referenzspannungsquelle, an welche eine erste Elektrode des zweiten Halbleiterbauelementes angeschlossen ist,
wobei die Elektrode des dritten Halbleiterbauelementes mit der Gitterelektrode des zweiten Halbleiterbauelementes und mit einer Elektrode des vierten Halbleiterbauelementes verbunden ist,
dadurch gekennzeichnet, daß als Referenzspannungsquelle eine Spannungsimpulsschaltung (140) vorgesehen ist, an welche neben der ersten Elektrode des zweiten Halbleiterbauelementes (Q2) auch die Gitterelektrode des vierten Halbleiterbauelementes CQi) angeschlossen ist.
2. Halbleiterinverter nach Anspruch 1, dadurch gekennzeichnet, daß für das als Diode geschaltete dritte Halbleiterbauelement (Qi) ein Feldeffekttransistor vorgesehen ist, dessen Gitter- und Abflußelektrode zusammengeschaltet sind.
3. Halbleiterinverter nach Anspruch 2, dadurch gekennzeichnet, daß sämtliche vier Halbleiterbauelemente (Q\ bis Qt) einen p-leitenden Kanal und eine gegenüber dem Kanal isolierte Gitterelektrode aufweisen.
4. Halbleiterinverter nach Anspruch 1, dadurch gekennzeichnet, daß eine zweite Spannungsimpulsschaltung (200) mit einer zweiten Elektrode des dritten Halbleiterbauelementes CQi) verbunden ist und daß eine weitere Elektrode des vierten Halbleiterbauelementes CQt) an den Ausgang (A) angeschlossen ist.
5. Halbleiterinverter nach Anspruch 1, dadurch gekennzeichnet, daß eine weitere Elektrode des vierten Halbleiterbauelementes CQt) mit einer ersten Elektrode eines fünften, als Feldeffekttransistor ausgebildeten Halbleiterbauelementes (Qs) gekoppelt ist, dessen Gitterelektrode mit dem Eingang (A) und dessen zweite Elektrode mit einer zweiten Referenzspannungsquelle (Vdd) verbunden ist und daß eine weitere Elektrode des dritten Halbleiterbauelementes CQi) mit einer dritten Bezugsspannungsquelie (Masse) verbunden ist.
Die Erfindung bezieht sich auf einen Halbleiterinverter gemäß dem Oberbegriff des Anspruchs 1, wie er aus der US-PS 34 80 796 bekannt ist
Ein bekannter Halbleiterinverier (US-PS 34 80 796) zur Umkehrung des digitalen Zustands eines Eingangssignals besteht aus der Brückenschaltung von vier steuerbaren Gleichrichtern in Form von Feldeffekttransistoren, wobei die zum Erdpotential führenden Gleichrichter der linken und rechten Brückenhälfte mit ihren Steueranschlüssen an den mit dem Eingangssignal beaufschlagten Invertereingang angeschlossen sind, während der Verbindungspunkt zwischen den beiden Gleichrichtern der rechten Brückenhälfte den Inverterausgang darstellt Des weiteren führt der Verbindungspunkt zwischen den Gleichrichtern der linken Brückenhälfte zu dem Steueranschluß des mit negativem Bezugspotential verbundenen Gleichrichters der rechten Brückenhälfte. Dieser Steueranschluß ist seinerseits über einen Koppelkondensator mit einer einphasigen Signalquelle gekoppelt
Bei dem bekannten Halbleiterinverter liegt die Brückenschaltung ständig, d.h. auch im Ruhezustand des Inverters, zwischen Erdpotential und dem negativen Bezugspotential, so daß die im Ruhezustand fließenden Sperrströme durch die Feldeffekttransistoren Leistungsverluste hervorrufen, die vielfach unerwünscht sind.
Die Aufgabe der Erfindung besteht demgegenüber darin, bei einem Halbleiterinverter der eingangs erwähnten Art die Leistungsverluste im Ruhezustand zu verringern.
Die Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
Vorteilhafte Weiterbildungen des Halbleiterinverters nach Anspruch 1 ergeben sich aus den Unteransprüchen.
Der erfindungsgemäße Halbleiterinverter ist mit einer Spannungsimpulsschaltung ausgerüstet, welche zwischen zwei Bezugspotentialen schaltet, und zwar so, daß im Ruhezustand des Halbleiterinverters keine Bezugspotentialdifferenz an dessen Halbleiterbauelemente auftritt. Hierdurch sind die Halbleiterbauelemente auch in Sperrichtung völlig stromlos, mit der vorteilhaften Folge, daß praktisch keine Leistungsverluste im Ruhezustand des Halbleiterinverters auftreten. Die Spannungsimpulsschaltung besitzt den weiteren Vorteil, daß die Ansprechdauer des Halbleiterinverters auf Eingangssignale im wesentlichen von der Flankensteilheit des Obergangs zwischen den beiden Ausgangspotentialen der Spannungsimpulsschaltung bestimmt wird und daher außerordentlich kurz ist.
Die Erfindung wird nachstehend an Hand der in den Zeichnungen dargestellten Ausführungsbeispiele näher erläutert. Es zeigt
F i g. 1 eine Inverter-Schaltungsanordnung,
F i g. 2 eine Inverter-Schaltungsanordnung anderer Ausführungsform.
Gemäß Fig. 1 ist in einer Inverterschaltung 100 die Abflußelektrode eines Transistors Q1 mit der Quellenelektrode eines Transistors Q 2 verbunden. An den Verbindungspunkt ist der Ausgang Ä angeschlossen. Die Abflußelektrode des Transistors Q 2 und die Gitterelektrode des Transistors Q 4 sind im Punkt 120 verbunden, an welchem eine Spannungsimpulsschaltung 140 liegt. Die Gitterelektrode des Transistors Q 2 liegt an der Quellenelektrode des Transistors Q 3 und der Abflußelektrode des Transistors Q 4. Die Gitterelektrode und die Abflußelektrode des Transistors Q 3 liegen
DE2359991A 1972-12-04 1973-12-01 Halbleiter-inverter Expired DE2359991C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00311482A US3825771A (en) 1972-12-04 1972-12-04 Igfet inverter circuit

Publications (3)

Publication Number Publication Date
DE2359991A1 DE2359991A1 (de) 1974-06-06
DE2359991B2 true DE2359991B2 (de) 1981-07-16
DE2359991C3 DE2359991C3 (de) 1982-03-25

Family

ID=23207073

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2359991A Expired DE2359991C3 (de) 1972-12-04 1973-12-01 Halbleiter-inverter

Country Status (10)

Country Link
US (1) US3825771A (de)
JP (1) JPS5653891B2 (de)
BE (1) BE808128A (de)
CA (1) CA991710A (de)
DE (1) DE2359991C3 (de)
FR (1) FR2209262B1 (de)
GB (1) GB1448122A (de)
IT (1) IT999879B (de)
NL (1) NL183158C (de)
SE (1) SE389783B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988617A (en) * 1974-12-23 1976-10-26 International Business Machines Corporation Field effect transistor bias circuit
US4389660A (en) * 1980-07-31 1983-06-21 Rockwell International Corporation High power solid state switch
US4642492A (en) * 1984-10-25 1987-02-10 Digital Equipment Corporation Multiple phase clock buffer module with non-saturated pull-up transistor to avoid hot electron effects
JP4793783B2 (ja) * 2005-12-20 2011-10-12 松山毛織株式会社 電磁波吸収糸、電磁波吸収織物、電磁波シールド織物、電磁波シールドシート、電磁波シールド材及び電磁波シールドケーシング

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480796A (en) * 1966-12-14 1969-11-25 North American Rockwell Mos transistor driver using a control signal
US3497715A (en) * 1967-06-09 1970-02-24 Ncr Co Three-phase metal-oxide-semiconductor logic circuit
AT307092B (de) * 1969-05-31 1973-05-10 Licentia Gmbh Logische Verknüpfung
US3649843A (en) * 1969-06-26 1972-03-14 Texas Instruments Inc Mos bipolar push-pull output buffer
BE759081A (nl) * 1969-11-24 1971-05-18 Shell Int Research Transistoromkeerschakeling
FR2087271A5 (de) * 1970-05-13 1971-12-31 Trt Telecom Radio Electr
US3702945A (en) * 1970-09-08 1972-11-14 Four Phase Systems Inc Mos circuit with nodal capacitor predischarging means
US3706889A (en) * 1970-11-16 1972-12-19 Rca Corp Multiple-phase logic circuits
DE2131939C3 (de) * 1971-06-26 1975-11-27 Ibm Deutschland Gmbh, 7000 Stuttgart Logisch gesteuerte Inverterstufe
US3710271A (en) * 1971-10-12 1973-01-09 United Aircraft Corp Fet driver for capacitive loads
US3755689A (en) * 1971-12-30 1973-08-28 Honeywell Inf Systems Two-phase three-clock mos logic circuits
JPS4911640U (de) * 1972-05-06 1974-01-31

Also Published As

Publication number Publication date
NL183158C (nl) 1988-08-01
NL7316456A (nl) 1974-06-06
JPS5653891B2 (de) 1981-12-22
IT999879B (it) 1976-03-10
FR2209262A1 (de) 1974-06-28
BE808128A (fr) 1974-03-29
SE389783B (sv) 1976-11-15
FR2209262B1 (de) 1979-10-19
DE2359991C3 (de) 1982-03-25
DE2359991A1 (de) 1974-06-06
US3825771A (en) 1974-07-23
CA991710A (en) 1976-06-22
GB1448122A (en) 1976-09-02
JPS4989468A (de) 1974-08-27

Similar Documents

Publication Publication Date Title
DE2541131C2 (de) Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung
DE1512398B2 (de) Flip Flop Schaltung und Zahlschaltung
DE2545450A1 (de) Bootstrapschaltung mit feldeffekttransistoren
EP0010137B1 (de) Substratvorspannungs-Generatorschaltung
DE3111757A1 (de) Steuerschaltung fuer einen vollsteuergate-thyristor
DE2611114C2 (de) Detektorschaltung
DE3031197C2 (de) Treiberschaltung mit Feldeffekttransistoren
DE1512411B2 (de) Multivibrator
DE820016C (de) Elektrische Speicherschaltung
DE1763492C3 (de) Fühleinrichtung für die Strombegrenzungseinrichtung einer Regeleinrichtung
DE2359991C3 (de) Halbleiter-inverter
DE3018604A1 (de) Integrierte klemmschaltung
DE3327393A1 (de) Steuereinrichtung zum schnelleren schalten eines elektromagnetischen verbrauchers, insbesondere in verbindung mit brennkraftmaschinen
EP0005743A1 (de) Schaltung zum Nachladen des Ausgangsknotens einer Feldeffekt-Transistorschaltung und Anwendung der Schaltungsanordnung als Lastelement in einem Flip-Flop
DE69019040T2 (de) Geschaltete Speisespannungsschaltung.
DE2161010C3 (de) Asynchrone Addier-Subtrahieranordnung
DE2431487C2 (de) Triggerschaltung
DE1291784B (de) Schaltung zur Durchfuehrung logischer Funktionen zur Erzielung hoher Schaltgeschwindigkeiten und einer geringen Verlustleistung
DE2132515A1 (de) Schnelle Selektionseinheit fuer Speicher
DE2031862A1 (de) Schaltanordnung zur Steuerung eines Elektromotors
DE2930216C2 (de)
DE3531021C2 (de) Elektrischer Schalter
DE1182296B (de) Schaltungsanordnung zur Realisierung logischer Funktionen
DE1904787B2 (de) Elektrisches speicherelement und betrieb desselben
DE3226998C2 (de) Schaltungsanordnung zur galvanisch getrennten Ansteuerung wenigstens eines Leistungstransistors

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)