DE2161010C3 - Asynchrone Addier-Subtrahieranordnung - Google Patents

Description

Die Erfindung betrifft ?ine asynchrone Addier-Subtrahieranordnung mit einer Zählimpulseingangsklemme zum Empfangen von Zählimpulsen, zwei Bedingungseingängen zum Empfangen von zwei die Zählrichtung bestimmenden Bedingungssignalen und einer Kaskadenschaltung von N Sektionen, wobei die erste Sektion ein Zählflipflop und die N — 1 übrigen Sektionen eine Koppelschaltung und ein Zählflipflop enthalten, und die Zählflipflops mit einem Zähleingang und mit zwei zueinander inverse Ausgangssignale liefernden Signalausgängen versehen sind und der Zähleingang des ersten Zählffipflops mit der Zählimpulseingangsklemme verbunden ist, und wobei jede Koppelschaltung einen mit einer Signalzufuhr- und Abfuhrklemme versebenen Differentiator, zwei mit den Signalausgängen der ZähiflipfloDS der vorhergehenden Sektion verbundene Eingangsklemmen, eine mit dem Zähleingang des Zählffipflops derselben Sektion verbundene Ausgangsklemme und zwei mit den Bedingungseingängen

ίο gekoppelte Steuerklemmen enthält

In einer bekannten asynchronen Addier-Subtrahieranordnung enthalten die Koppelschaltungen zwischen den Zufuhrklemmen und der Abfuhrklemme Signalwege, die mit Torschal tungen versehen sind.

is Die Torschaltungen sind mit den Steuerklemmen der Koppelschaltungen verbunden. Die den Steuerklemmen über die Bedingung;seingänge zugeführten Bedingungssignale haben derartige Werte, daß eine der Torschaltungen jeder Kopf «!schaltung den Signalweg, in dem diese Torschaltung vorgesehen ist unterbricht und die andere Torschaltung den Signaiweg, in dem sie vorgesehen ist schließt Durch das Austauschen der den Signalbedingungseingängen zugeführten Bedingungssignale wird der unterbrochene Signalweg geschlossen und der geschlossene Signalweg unterbrochen. Die Zählrichtung wird dadurch bestimmt welcher der beiden Signalwege in jeder Koppelschaltung geschlossen ist Ein Zähliinpuls erhöht oder verringert den Zählinhalt um die Einheit

Hat der Signalaiisgang eines Zählffipflops, der über einen geschlossenen Signalweg mit dem Zähleingang des folgenden Zahlflipflops verbunden ist eine hohe Ausgangsspannung, so wird die hohe Spannung des Zähleingangs beim unter Steuerung der Bedingungssi gnale erfolgenden Umkehren der Zählrichtung durch eine niedrige Spannung ersetzt Diese negative Änderung der Spannimg des Zähleingangs läßt das Zählflipflop seine Stellung ändern, wodurch der Zähiinhait des Zahlers verwirrt wird. Um dies zu verhindern, enthalten die Koppelschaltungen dieser bekannten Addier-Subtrahieranordnungen zwei Kondensatoren. Diese sind zwischen den Eirtgangsklemmen und den Torschaltungen vorgesehen und bilden zusammen mit den Widerständen der Torschaltungen Differentiatoren. Während der Zeit in der der Zähl:—!puisetngangskiemrne kein Zählimpuls zugeführt wird, sind die Ausgangssignale der Zählflipflops konstant Die Kondensatoren sperren diese konstanten Ausgangssignale, so daß den Torschaltungen keine

Signale zugeführt werden.

Hierdurch ist erreicht daß das Umkehren der Zählrichtung nicht mit einer Änderung der an den Zähleingängen des Zählflipflops vorhandenen Spannungen einhergeht Das Umkehren der Zähirichtung beeinflußt dadurch den Zählinhalt der Zählanordnung nicht

Diese bekannte Zählanordnung hat den Nachteil, daß zum Erhalten einer richtigen Wirkung der Zählanordnung jede Koppelschaltung zwei Kondensatoren und zwei jeweils aus. einem Widerstand und einer Diode aufgebaute Torschaltungen enthält wodurch die Zählanordnung weniger geeignet ist in integrierter Form verwirklicht zu werden. Insbesondere für Zählanordnungen mit einer großen Zählkapazität die mithin viele Sektionen enthalten, ist dies nachteilig.

Die Erfindung hat die Aufgabe, eine asynchrone Addier-Subtrahieranordnung mit einfacheren Koppel-

schaltungen zu schaffen.

Die erfindungsgemäße Anordnung ist dadurch gekennzeichnet, daß jede Koppelschaltung zwei jeweils mit einem Steuereingang und einem Leitweg versehene elektrische Schalter enthält, deren Steuereingänge die Steuerklemmen der Koppebchahung bilden, wobei die Leitwege der Schalter zwischen den Eingangsklemmen der Koppelschaltung und der Signabnnihrklemme des Differentiators vorgesehen sind und die Signaiabfuhrklenune des Differentiators mh der Ausgangsklemme der Koppe'schaltung verbunden ist und jeder Bedingungseingang über eine Flankensteilheit-Verringerungsanordnung mit einer Steuerklemme jeder Koppelschahung verbunden ist, um den roh der Steuerklemme gekoppelten Schalter nach dem Einschalten des Bedingungssignals allmählich einzuschalten.

Die Erfindung wird anhand einiger in den Zeichnungen dargestellter Ausführungsbeispiele näher erläutert Erzeigt

Fig.1 die Schaltung einer bekannten asynchronen Addier-Subtrahieranordnung,

Fig.2 ein erstes Ausffihnmgsbeispiei einer erfindungsgemäßen asynchronen Addier-Subtrahieranordnung,

Fig.3 ein zweites Ausfuhrungsbeispiel einer erfindungsgemäßen asynchronen Addier-Subtrahieranordnung.

In F i g. 1 ist eine bekannte asynchrone, umschaltbare Addier-Subtrahieranordnung dargestellt Diese Zählanordnung ist aus einer Kaskadenschaltung von beispielsweise vier Sektionen 1, 2, 3 und 4 aufgebaut J^de Sektion enthält ein Zählflipflop 1-1, 2-1,3-1,4-1. Diese Zählflipflops befinden sich entweder in einer durch eine hohe Ausgangsspannung des Signalausgangs <?und ein£ niedrige Ausgangsspannung des Signalausgangs Q charakterisierte EinsteU-Stelhmg oder in einer durch eine niedrige Ausgangsspanmmg des Signaiausgangs Q_ und eine hohe Ausgangsspanramg des Signalausgangs Q charakterisierte Rückstefl-Steflung. Diese Zählflipflops ändern ihre Einstell-SteOung in die Rfickstell-Stellung oder umgekehrt wenn ein dem Zähleingang T zugeführtes Signal eine negative Spannungsänderung aufweist Zum Koppeln der ZähJflipflcps enthalten die Sektionen 2,3 und 4 die Koppelschaltungen 2-2,3-2,4-2 mh jeweils den Eingangsklemnen 1I₁IS; 12,16; 13,17, die mit den Signalausgängen Q und Q des Zählflipflops der vorhergehenden Sektion verbunden sind, und mit jeweils einer Ausgangsklemme 8, 9, 10, die mit dem Zahleingang T des Zählflipflops derselben Sektion verbunden ist Hierdurch ist der Signalausgang Q fiber einen ersten Signalweg von der EingangskJemme 11,12, 13 fiber den Kondensator 21, 31, 41 und fiber den Kathoden-Anoden-Übergang von der Diode 22,32,42 über die Ausgangsklemme 8, 9 und 10 mh dem Zähleingang T verbunden, und ist der Signabusgang ~Q~ über einen zweiten Signalweg der Emgangsklemme 15, 16, 17 über den Kondensator 24, 34, 44 über den Kathode-Anoden-Obergang von der Diode 25, 35, 45 und die Ausgangsklemme 8, 9 und !0 mit dem Zähleingang T verbunden. Um die Signalwege steuern zu können, sind die Kathoden der Dioden 22,32 und 42 Ober die Widerstände 20, 3· und 40 und die Steuerklemmen 202, 203 und 204 mh einem ersten Bedingungseingang 6 und die Kathoden der Dioden 25, 35 und 45 fiber die Widerstände 23,33 und 43 und die Steuerklemmen 212, 213, 214 mh einem zweiten Bedingungseingang 7 verbunden. So werden durch die Kondensatoren 21, 24; 31, 34; 41, 44 und die

10

15

20

25

30

35

40

45

50

60

65 Widerstände 20,23; 30,33; 40,43 Differentiatoren und durch die Dioden 22, 25; 32, 35; 42, 45 und die Widerstände 20, 23; 30, 33; 40, 43 Torschaltungen gebildet

Den Dedingungseingängen 6 irnd 7 werden zueinander inverse Bedingungssignale zugeführt Diese sind derart gewählt, daß von jeder Koppdschahnng 2-2,3-2, 4-2 entweder die Diode 22, 32, 42 durch eine der Kathode Ober den Widerstand 20, 36, 40 zugeführte hohe positive Spannung in bezug auf die Anode in Sperricbtung vorgespannt ist und die Diode 25, 35, 45 durch eine der Kathode über den Widerstand 23,33,43 zugeführte niedrige positive Spannung in bezug auf die Anode in Sperrichtung vorgespannt ist, oder umgekehrt

Sollten sich die Ausgangsspannungen der Signalausgänge Quad φ von niedrig nach hoch ändern, so werden die Kondensatoren 21,24:31,34 und 41,44 durch über die Widerstände 20, 23; 30, 33 und 40, 43 fließende Ströme auf die hohe Spannung aufgeladen. Hierdurch entstehen an den Widerständen 20,23; 30,33 und 40,43 positive Spannungsspitzen. Diese vergrößern die Sperrspannungen an den Dioden 22,25; 32,35; 42,45, wodurch die Spannungen der Anoden dieser Dioden unverändert bleiben. Sollten sich die Ausgangsspannungen der Signalausgänge Q und ζ> von hoch nach niedrig ändern, so werden die Kondensatoren 21,24; 31,34 und 41,44 durch über die Widerstände 20,23; 30,33 und 40, 43 fließende Ströme auf die niedrige Spannung entladen. Hierdurch entstehen an den Widerständen: negative Spannungsspitzen, die den Sperrspannungen an den Dioden 22, 25; 32, 35; 42, 45 entgegenwirken. Die Bedingungssignale sind derart gewählt daß die Sperrspannungen an den Dioden, deren Kathoden hohe positive Spannungen in bezug auf die Anoden zugeführt werden, größer sind als die negativen Spannungsspitzen, so daß sich die Anodenspannungen dieser Dioden nicht ändern und die Sperrspannungen an den Dioden, deren Kathoden niedrige positive Spannungen in bezug auf die Anoden zugeführt werden, viel kleiner sind als die negativen Spannungsspitzen, wodurch diese Dioden leitend werden. Die negativen Spannungsspitzen werden dann über die Ausgangsklemmen 8, 9 und 10 den hiermit verbundenen Zähleingängen Tdes Zählflipflops zugeführt, wodurch diese ihre Stellung ändern.

Ausgehend von einer Stellung der Zählanordnung, in der die Signalausgänge Q aller Zählflipflops und die hiermit verbundenen Ausgangsklemmen 1-11,1-12,1-13 und 1-14 eine niedrige Spannung haben und die Bedingungssignale derartige Werte aufweisen, daß nur die Signalwege zwischen den Signalausgängen Q und den Zähleingangen Tgeschlossen sind, ist die Wirkungsweise der Zählanordnung wie folgt

Der erste einer ZählimpulseingangskJemrne 5 zugeführte Zählimpuls setzt durch die negative Sf-annungsänderung der Rückflanke dieses Zählimptlses das Zählflipflop 1-1 in die Einstell-Stellung, was für den hier beschriebenen Zustand keine weiteren Folgen hat Nach einem Zähnmpuls ist nur die Spannung det Ausgangsklemme 1-11 hoch.

Der zweite Zählimpuls setzt das Zählf lipflop 1 -1 in die RiBcksteB-SteUung. In Reaktion darauf wird wie oben beschrieben das Zählflipflop 2-1 eingestellt. Nach zwei Zählimpulsen hat nur die Ausgangsklemme 1-12 eine hohe Spannung.

Ein dritter Zählimpuls setzt das Zählflipflop 1-1 in die Eiinstell-Stettung, so daß dann die Ausgangsklemmen 1-11 und 1-12 hoch sind. Der vierte Zählimpuls setzt das Flip-flop 1-1 wieder in die Röckstell-Steöurag, wodurch

das Zählfliptlop 2-1 rückgestellt und dadurch das Zählflipflop 3-1 eingestellt wird. Nach vier Zählimpulsen hat nur die Ausgangsklemme 1-13 eine hohe Spannung.

Aus dem vorhergehenden geht hervor, daß die Spannungen an den Ausgängen 1-11 bis 1-14 bei den gewählten Warten der Bedingungssignale eine binäre Kombination der Summe der der Zählimpulseingangsklemme 5 zugeführten Anzahl von Zählimpulsen darstellen.

Werden die Bedingungssignale ausgetauscht, so sind nur die Signalwege zwischen den Signalausgängen Q und den Zähleingängen ^geschlossen.

Der nächstfolgende Zählimpuls setzt das erste Zählflipflop 1-1 in die Einstcll-Stellung, wodurch die negative Spannungsänderung des (/-Signaiausgangs das Zählflipflop 2-1 in die Binstell-Stellung setzt und in Reaktion darauf das Zählflipllop 3-1 in die Rückstell-Stellung gesetzt wird. Nach diesem Zählimpuls haben nur die Ausgänge 1-11 und 1-12 eine hohe Spannung, was der Zählstellung der Zählanordnung entspricht, nachdem drei Zählimpulse zugeführt waren.

Der nächste Zählimpuls setzt das Zählflipflop 1-1 in die Rückstell-Stellung. Nach diesem Zählimpuls hat nur der Ausgang 12 noch eine hohe Spannung, was der Stellung der Zählanordnung entspricht, nachdem zwei Zählimpulse zugeführt waren, usw.

Wie aus dem vorstehenden hervorgeht, bestimmen die Bedingungssignale, ob ein der Zählimpulseingangsklemme 5 zugeführter Zählimpuls den Inhalt der Zählanordnung um eine Einheit erhöht oder herabsetzt

Während der Zeit, in der der Zählimpulseingangsklemme 5 keine Zählimpulse zugeführt werden, geben die Signalausgänge Q und Q Gleichspannungen ab, die durch die Kondensatoren 21, 24; 31, 34 und 41, 44 gesperrt werden. Werden während dieser Zeit die Bedingungssignale zum Umkehren der Zählrichtung ausgetauscht, so wird die hohe Vorspannung in Sperrichtung über eine der Dioden der Koppelschaltungen in eine niedrige Vorspannung in Sperrichtung und die niedrige Vorspannung in Sperrichtung über die andere Diode in eine hohe Vorspannung in Sperrichtung geändert Die Dioden werden dabei nicht in den leitenden Zustand versetzt so daß sich der Zählinhalt während des Invertierens der Bedingungssignale nicht ändert

Die Koppelschaltungen dieser bekannten Zählanordnung enthalten zwei Dioden 22, 25; 32,35; 42,45, zwei Widerstände 20, 23; 30, 33; 40, 43 und zwei Kondensatoren 21, 24; 31, 34; 41, 44. Eine derartige Zählanordnung eignet sich dadurch weniger, in integrierter Form verwirklicht zu werden. Dies ist insbesondere nachteilig, wenn die Zählanordnung eine große Zählkapazität aufweisen soll und mithin aus vielen Sektionen bestehen muß.

Die Erfindung bezweckt eine asynchrone umkehrbare Addier-Subtrahieranordnung mit einfacher und leichter zu integrierenden Koppelschaltungen zu schaffen und ist dadurch gekennzeichnet, daß wie in Fig.2 angegeben jede Koppelschaltung 2-3, 3-3, 4-3 zwei, jeweils mit einem Steuereingang ρ und einem Leitweg versehene elektronische Schalter 26,27; 36,37; 46, 47 enthält Die Steuereingänge ρ bilden die Steuerklemmen 205, 215; 206, 216; 207, 217 der Koppelschaltung 2-3, 3-3, 4-3, und die Leitwege der Schalter 26, 27; 36, 37; 46, 47 sind zwischen den Eingangsklemmen 111, 151; 121, 161; 131, 171 jeder Koppelschaltung und der Signalzufuhrklemme 260,360, 460 eines Differentiators 28-29,38-39,48-49 vorgesehen.

Die Signalabfuhrklemme 261,361, 461 des Differentiators ist mit der Ausgangsklemme 81, 91, 101 der Koppelschaltung verbunden. Der Bedingungseingang 60, 70 ist über eine Flankensteilheit-Verringeningsan-

5 Ordnung 63, 73 mit einer Steuerklemme 205, 206, 207; 215, 216, 217 jeder Koppelschaltung 2-3, 3-3 und 4-3 verbunden, um den mit der Steuerklemme 285,206,207; 215,216,217 gekoppelten Schalter 26,37,46; 27,37,47 nach dem Einschalten des Bedingungssignals allmählich einzuschalten.

Das in F i g. 2 dargestellte Ausführungsbeispiel einer erfindungsgemäßen Addier-Subtrahieranordnung enthält beispielsweise vier Sektionen 0-1, 0-2, 0-3 und 0-4. Die Sektionen enthalten die Zählflipflops 1-4, 2-4, 3-4 und 4-4. Die Zähirnpnops sind beispielsweise als Master-Slave-Speicherelement vom J-K-Tyρ ausgeführt Jedes Speicherelement enthält zwei nicht dargestellte Informatkmseingänge / und K, einen Zähleingang Tjind zwei zueinander inverse Signalaus gänge Q und Q. Der Inhalt dieser Speicherelemente ist in der eingestellten Stellung durch eine hohe Ausgangsspannung des Signalausgangs Q und eine niedrige Ausgangsspannung des Signalausgangs Q und in der rückgesteHten Stellung durch eine niedrige Ausgangs spannung des Signalansgangs Q und_ eine hohe Ausgangsspannung des Signalausgangs Q charakterisiert Bekannterweise ändert ein /— AT-Zählflipflop, dessen Eingängen / und K keine äußeren Signale zugeführt werden, bei einer am Zähleingang T auftretenden Spannungsänderung von hoch nach niedrig seine Einstell-Stelhing in die Rückstell-Stellung oder umgekehrt.

Die elektronischen Schalter 26,27; 36,37 und 46,47 sind beispielsweise als Feldeffekt-Transistoren ausge führt

Solange ein Feldeffekt-Transistor (FET) ungesättigt ist ändert sich der Widerstand zwischen der Zu- und Abfuhrelektrode annähernd umgekehrt proportional dem Spannungsunterschied zwischen der Torelektrode und der Zu- oder Abfuhrelektrode. Der Widerstand eines in der Praxis angewandten Feldeffekt-Transistors vom »depletXMK-Typ aus Metalloxyd-Silizium ändert sich von ca. 20 Ohm bei einer Spannung von —5 Volt zwischen der Tor- und Zufuhrelektrode auf weniger als 200 Obm bei einer Spannung von + 5 Volt zwischen der Tor- und Zufuhrelektrode.

Die Differentiatoren werden durch die Kondensatoren 28, 38 und 48 und die Widerstände 29, 39 und 49 gebildet Diese Widerstände sind mit einer Klemme V_x

so konstanten Potentials verbunden. Die Spannung dieser Klemme Vi ist gleich der hohen Ausgangsspannung der Signalausgänge Qund Q.

Die Wirkungsweise der Koppelschaltungen 2-3, 3-3 und 4-3 wird anhand der Koppelschaltung 2-3 näher erläutert Hierbei wind davon ausgegangen, daß der Kondensator 28 über den Widerstand 29 auf die Spannung der Klemme Vu beispielsweise auf +6 Volt, aufgeladen ist, und daß der Steuerklemme 205 eine hohe Spannung von beispielsweise +6 Volt und der

go Steuerklemme 215 eine niedrige Spannung von beispsise —6 Volt zugeführt wird.

Ist die Aiisgangsspanmmg des Signalausgangs Q des ZäMfGpflops 1-4 niedrig, was dem Erdpotentia! entspricht, so ist die Signalspannung des Ausgangs Q hoch,

es beispielsweise +6 Volt Die Spannung zwischen der Tor- und Zufuhrelektrode des FeWeffekt-Transistors 26 ist dann +6 Volt wodurch dieser Transistor einen niedrigen Widerstand zwischen der Zu- und Abfuhr-

elektrode aufweist. Die Spannung zwischen der Zu- und Abfuhrelektrode ist 0 Volt, so daß kein Strom fließt. Da die Abfuhrelektroden der Feldeffekt-Transistoren 26 und 27 untereinander verbunden sind, beträgt die Spannung zwischen der Tor- und Abfuhrelektrode des Feldeffekt-Transistors 27 -6 Volt. Die Spannung zwischen der Tor- und Zufuhrelekrrode dieses Feldeffeki-Transislors 27 beträgt -12 Volt, so daß dieser Feldeffekt-Transistor gesperrt ist. Bei der Zufuhr eines Zählimpulses zu dem mit dem Zähleingang T des Zählflipflops 1-4 verbundenen Zählimpulseingang 50 ändert sich die Ausgangsspannung_des Signalausgangs Q von 0 auf +6 Volt und die von Q von +6 Volt auf 0. Die Spannung zwischen der Tor- und Zufuhrelektrode des Feldeffekt-Transistors 26 beträgt dann 0 Volt. Der Widerstand zwischen der Zu- und Abfuhrelektrode hat dann einen Wert von ungefähr 600 Ohm, so daß ein Strom von der Zu- zur Abfuhrelektrode fließt, der den Kondensator 28 enthält Dies verursacht einen Entladestrom durch den Widerstand 29, wodurch eine positive Spannungsspitze an diesem Widerstand entsteht, die dem Zähleingang T des Zählflipflops 2-4 über den Ausgang 81 zugeführt wird. Diese der hohen Spannung der Klemme Vj überlagerte positive Spannungsspitze ist nicht in der Lage, die Stellung des Zählflipflops 2-4 zu ändern, da beim Auftreten der Rückflanke: dieser Spitze die Spannung nicht unter die hohe Spannung von +6 Volt der Klemme V₁ sinkt

Der nächste der Zählimpulseingangsklemme 50 zugeführte Zählimpuls ändert die Ausgangsspannung des Signalausgangs Q von + 6 auf 0 Volt und die des Signalausgangs Q von 0 Volt auf + 6 Volt Die Spannung zwischen der Tor- und Zufuhrelektrode des Feldeffekt-Transistors 26 beträgt wieder +6 Volt. Die Spannung zwischen der Tor- und Abfuhrelektrode beträgt 0 Volt, so daß zwischen der Zu- und Abfuhrelektrode eine Spannung von —6 Volt vorhanden ist und ein Strom von der Abfuhr- zur Zufuhrelektrode fließt Dieser Strom lädt den Kondensator 28 auf, bis die Spannung über den Kondensator 6 Volt beträgt Der Ladestrom des Kondensators 28 verursacht am Widerstand 29 eine negative Spannungsspitze, die, der hohen Gleichspannung der Klemme Vi überlagert dem Zähl eingang Tdes Zählflipflops 2-4 zugeführt wird Die Vorderflanke dieser negativen Spannungsspitze, die die Spannung des Zähleingangs Γ von +6 auf ungefähr 0 Volt ändert, ändert die Stellung des Zählflipflops 2-4. Die an Signalausgang Q auftretende Spannungsänderung des Zählflipflops 1-4 ändert die Spannung zwischen der Tor- und Zufuhrelektrode des Feldeffekt-Transistors 27 von -6 auf -12 Volt, und da sich die Spannung zwischen der Tor- und Abfuhrelektrode über die Signalzufuhrklemme 260 von —12 auf -6 Volt geändert hat, bleibt der Leitweg dieses Feldeffekt-Transistors 27 sehr hochohmig. Die Änderung der Ausgangsspannungen des Signalausgangs ^ kann deshalb keinen EinfluB auf den Zähleingang Tdes Zählflipflops 2-4 ausüben.

Ein Austauschen der den Steuerklemmen 205 und 215 zugeführten Spannungen hat zur Folge, daß der Leitweg des Feldeffekt-Transistors 26 sehr hochohmig und der Leitweg des Feldeffekt-Transistors 27 niederohmig wird. Hierdurch können nur die Spannungsänderungen des Signalausgangs Q einen Einfluß auf die Spannung der Ausgangsklemme 81 der Koppelschaltung 2-3 ausüben.

Die Wirkungsweise der Koppelschaltungen 3-3 und 4-3 ist mit der der Koppelschaltung 2-3 identisch.

Wie aus dem vorstehenden hervorgeht, wird in

Abhängigkeit der den Steuerklemmen einer Koppelschaltung zugeführten Spannungswerte entweder ein Signalweg zwischen dem Signalausgang Q eines Zählflipflops einer vorhergehenden Sektion und dem Zähleingang T des Zählflipflops derselben Sektion gebildet, oder £s wird ein Signalweg zwischen dem Signalausgang Q des Zählflipflops der vorhergehenden Sektion und dem Zähleingang T des Zählflipflops derselben Sektion gebildet. Die Zählwirkung der

ίο Sektionen 0-1, 0-2, 0-3 und 0-4 ist dadurch gleich derjenigen der Sektionen 1, 2, 3 und 4 der in Fig. 1 dargestellten bekannten Anordnung. Die Zählergebnisse können von den Ausgangsklemmen 1-111, 1-121, 1-131 und 1-141 abgenommen werden.

π Zum Umschalten der Zählanordnung vom Addieren zum Subtrahieren oder umgekehrt werden der Wert der den Steuerklemmen 205, 206 und 207 zugeführten Spannung und der Wert der den Steuerklemmen 215, 216 und 217 zugeführten Spannung ausgetauscht. Die Signalzufuhrklemme 260, 360, 460 des Differentiators jeder der Koppelschaltungen 2-3,3-3 und 4-3 wird dabei von einem der Signalausgänge des Zählflipflops 1-4,2-4, 3-4 abgeschaltet und mit dem anderen Signalausgang dieses Zählflipflops verbunden. Würde dies schnell erfolgen und hätte der erwähnte eine Signalausgang eine hohe Spannung und der andere eine niedrige Spannung, so würde sich die Spannung der Signalzufuhrklemme 260, 360, 460 schnell von einer hohen auf eine niedrige Spannung ändern, wodurch dieser Differentiator dem mit-der Signalabfuhrklemme 261, 361, 461 verbundenen Zähleingang T der Zählflipflops 2-4, 3-4, 4-4 eine negative Spannungsspitze abgeben würde. Diese Spannungsspitze würde die Stellung des Zählflipflops ändern, wodurch der Zählinhalt der Zählanordnung verwirrt würde. Um dies zu verhindern, sind die Bedingungssignal-Eingänge 60 und 70 über die Flankensteilheit-Verringerungsanordnungen 63 und 73 mit den Steuerklemmen 205, 215; 206, 216; 207, 217 verbunden. Diese Flankensteilheit-Verringerungsan- Ordnungen sind in diesem Ausführungsbeispiel als Integratoren ausgeführt, können jedoch beispielsweise auch durch langsam umschaltende Flipflopschaltungen verwirklicht werden. Bei der Änderung der Zählrichtung vom Subtrahieren zum Addieren wird das dem Bedingungseingang 60 zugeführte Bedingungssignal beispielsweise von niedrig nach hoch geändert, was eine Änderung einer negativen Spannung in eine positive Spannung bedeutet Der Kondensator 62 entlädt sich zunächst über den Widerstand 61 und lädt sich danach

so auf die positive Spannung auf. Die den Torelektroden ρ der Feldeffekt-Transistoren 26, 36 und 46 zugeführte Spannung nimmt dadurch langsam zu, wodurch die Widerstände der Leitwege zwischen den Zu- und Abfuhrelektroden dieser Feldeffekt-Transistoren lang sam abnehmen. Da die Spannungen an den Zufuhrklem men 260,360 und 460 der Kondensatoren 28,38 und 48 im Moment des Umkehrensder Zählrichtung durch die Ausgangsspannungen der Q-Signalausgänge bestimmt sind, sind die Spannungen zwischen den Zu- und Abfuhrelektroden der Feldeffekt-Transistoren 26, 36 und 46 am größten, wenn die Widerstände des Leitwegs zwischen den Zu- und Abfuhrelektroden am größten sind Dadurch fließen kleine Ströme durch die Leitwege. Diese Ströme ändern die Spannung der Zufuhrklemmen 260,360 und 460 der Kondensatoren 28,38, 48 derart, daß der Spannungsunterschied an den Leitwegen abnimmt Der Widerstand des Leitwegs nimmt unter Steuerung der sich langsam ändernden Spannung an der

Torelektrode weiter ab. Hierdurch wird erreicht, daß die Spannungs- und Widerstandsabnahme ungefähr gleichen Schritt hält, wodurch die in den Leitwegen fließenden Ströme während des Umschalter^ der Zählrichtung einen kleinen Wert haben.

Die dem Bedingungseingang 70 zugeführte Spannungsänderung des Bedingungssignals ist entgegengesetzt zu dem dem Bedingungseingang 60 zugeführten. Der Kondensator 72 entlädt sich zunächst und lädt sich danach auf die negative Spannung des Bedingungssi gnals auf.

Der Wert der der Torelektrode ρ der Feldeffekt-Transistoren 27,37 und 47 zugeführten Spannung sinkt langsam, wodurch die Widerstände der Leitwege zwischen den Zu- und Abfuhrelektroden langsam zunehmen. Der Spannungsunterschied an diesen Leitwegen nimmt gleichfalls langsam zu, weil die Spannungen der Zufuhrklemmen 260, 360 und 460 der Kondensatoren 28, 38 und 48 durch die Ströme durch die Feldeffekt-Transistoren 26, 36 und 46 geändert werden. Die beim Umschalten der Zählrichtung in den Leitwegen der Feldeffekt-Transistoren 26, 36 und 46 fließenden Ströme haben deshalb gleichfalls einen kleinen Wert

Die Ladungsänderungen pro Zetteinheit der Kondensatoren 28,38 und 48 sind gleich dem Unterschied der Ströme durch die Feldeffekt-Transistoren 26 und 27,36 und 37, 46 und 47 und sind dadurch klein. Die hiermit einhergehenden Ladungs- und/oder Entladungsströme durch die Widerstände 29, 39 und 49 verursachen an diesen Widerständen negative und/oder positive Spannungsspitzen mit einer kleinen Amplitude. Die /?C-Zeitkonstanten des Kondensators 62 mit dem Widerstand 61 und des Kondensators 72 mit dem Widerstand 72 sind derart gewählt, das die durch diese Zeitkonstanten bestimmten kleinen Amplituden der negativen Spannungsspitzen die Stellung der Zählflipflops nicht ändern können, wodurch die Zählstellung der Zählanordnung beibehalten wird.

Auf dieselbe Weise wird erreicht, daß der Zählinhalt der Zählanordnung beim Umschalten der Zählrichtung vom Addieren zum Subtrahieren erhalten bleibt

Die Koppelschaltungen dieser erfindungsgemäßen Zählanordnung enthalten jeweils zwei Feldeffekt-Transistoren und einen Differentiator. In bezug auf die in F i g. 1 dargestellten Koppelschaltungen der bekannten Zählanordnung enthalten sie einen Kondensator und einen Widerstand weniger und anstelle von zwei Dioden zwei Feldeffekt-Transistoren. Diese Koppelschaltungen sind dadurch leichter durch Integration zu verwirklichen und erfordern weniger Kristalloberfläche als die bekannten Koppelschaltungen.

Eine weitere Vereinfachung der erfindungsgemäßen Zählanordnung, wodurch sich die Zählanordnung besonders dazu eignet, aus bestehenden logischen Bausteinen zusammengesetzt zu werden, ist im Ausführungsbeispiel nach F i g. 3 dargestellt

Die in Fig.2 und 3 mit gleichen Bezugsziffern versehenen Teile haben eine analoge Wirkung. Die im Ausführungsbeispiel dargestellte Zählanordnung enthält beispielsweise vier Sektionen 0-1,0-2,0-3 und 0-4.

Diese Sektionen enthalten dynamisch gesteuerte

Zählflipflops 1-5, 2-5, 3-5 und 4-5._Die Ausgangsspannungen der Signalausgänge Q und Q dieser Zählflipflops ändern sich nur von hoch nach niedrig oder umgekehrt, wenn die dem Zähleingang 7* zugeführte Spannung sich hinreichend schnell von hoch nach niedrig ändert, oder mit anderen Worten, an den Zähleingängen Γ negative Spannungsänderungen auftreten, die eine hinreichend große Steilheit aufweisen. Diese dynamisch gesteuerten Zählflipflops enthalten Eingangsschaltungen Γ* die die Wirkung der Differentiatoren 28,29; 38,39; 48,49 des in Fig.2 dargestellten Ausführungsbeispiels erfüllen, und bistabile Elemente F, die die Wirkung der Zählflipflops 2-3, 3-3, 4-3 erfüllen. Die Sektionen 0-2, 0-3 und 0-4 enthalten die Koppelschaltungen 2-3, 3-3 und 4-3, die jeweils zwei Feldeffekt-Transistoren 26, 27; 36, 37; 46, 47 enthalten. Außerdem wird angenommen, daß die Eingangsschaltungen 7} der dynamischen Zählflipflops 2-5, 3-5 und 4-5 einen Teil der Koppelschaltungen bilden. Die Abfuhrelektroden der Feldeffekt-Transisto ren 26, 27; 36, 37; 46, 47 sind über die Zufuhrklemmen 260,360 und 460 unmittelbar mit den Zähleingängen T der dynamischen Zählflipflops 2-5, 3-5 und 4-5 verbunden. Im übrigen unterscheidet sich das in F i g. 3 dargestellte Ausführungsbeispiel nicht von dem in

F i g. 2 dargestellten.

Die den Zähleingängen Γ der dynamischen Zählflipflops 1-5, 2-5, 3-5 und 4-5 zugeführten Signaländerungen, verursacht durch die Rückflanke der der Zählflanke der dem Zählimpulscir.gang 50 zugeführten Zählimpulse und durch die an den Signalausgangsklemmen Q und Q der dynamischen Zählflipflops 2-5, 3-5 und 4-5 auftretenden Spannungsänderungen, haben eine hinreichend große Steilheit, um die Stellung dieser dynamischen Zählflipflops zu ändern. Die der Zählimpulsein- gangsklemme 50 zugeführten Zählimpulse erhöhen deshalb in Abhängigkeit von den den Bedingungseingängen 60 und 70 zugeführten Bedingungssignalen auf entsprechende Weise, wie im in F i g. 2 dargestellten Ausführungsbeispiel, den Zählinhalt der Zählanordnung

♦o oder setzen ihn herab.

Die an den Zählimpulseingängen T infolge des Umschaltern der Zählrichtung der Zählanordnung auftretenden Signaländerungen haben eine Flankensteilheit, die durch die ÄC-Zeitkonstanten des Wider- stands 61 und des Kondensators 62 des Integrators 63 und des Widerstands 71 und des Kondensators 72 des Integrators 73 bestimmt wird.

Diese Zeitkonstanten sind derart gewählt, daß die durch diese Integratoren 63 und 73 abgegebenen Spannungsänderungen beim Umkehren der Zählrichtung eine derartige Widerstandsänderung der Leitwege der Feldeffekt-Transistoren 26, 27; 36, 37; 46 und 47 verursachen, daß die hierdurch auftretenden Spannungsänderungen der Abfuhrelektroden der Feldeffekt- Transistoren eine kleinere Steilheit haben als erforderlich ist, um die Stellung der dynamischen Zählflipflops 2-5, 3-5 und 4-5 zu ändern, so daß der Zählinhalt beim Umkehren der Zählrichtung beibehalten wird. Die auf diese Weise aufgebaute Zählanordnung kann auf einfache Weise mit Hilfe von Feldeffekt-Transistoren und logischen Bausteinen von dynamisch gesteuerten Zählflipflop-Typen zusammengesetzt werden.

Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Asynchrone Addier-Subtrahieranordnung mit einer Zählimpulseingangsklemme zum Empfangen von Zählimpulsen, zwei Bedingungseingängen zum Empfangen von zwei die Zählrichtung bestimmenden Bedingungssignalen und einer Kaskadenschaltung von N Sektionen, wobei die erste Sektion ein Zählflipflop und die N — 1 übrigen Sektionen eine Koppelschaltung und ein ZähKlipflop enthalten, und die Zählflipflops mit einem Zahleingang und mit zwei zueinander inverse Ausgangssignale liefernden Signalausgängen versehen sind und der Zähleingang des ersten Zählflipflops mit der Zählimpulseingarigsklemme verbunden ist, und wobei jede Koppelsdlialtung einen mit einer Signalzufuhr- und Abfuhrklemme versehenen Differentiator, zwei mit den Sigiiialausgängen der Zählflipflops der vorhergehenden Sektion verbundene Eingangsktemmen, eine mit dem Zähleingang des Zählffipflops derselben Sektion verbundene Ausgangsklemme und zwei mit den Bedingungseingängen gekoppelte Steuerklemmen enthält, dadurch gekennzeichnet, daß jede Koppelschaltung zwei jeweils mit einem Steuereingang und' einem Leitweg versehene elektronische Schalter enthält, deren Steuereingänge die Steuerklemmen der Koppelschaltung bilden, wobei die Leitwege der Schalter zwischen den Emganigsklenimen der Koppelschaltung und der Signal zufuhrldemme des Differentiators vorgesehen sind und die Signalabfuhrklemme des Differentiators mit der Ausgangsklemme der Koppelschaltung verbunden ist und jeder Bedingungseingang über eine Flankensteilheit-Verringerungsanordnung mit einer Steuerklemme jeder Koppelschaltung verbunden ist, um den mit der Steuerklemme gekoppelten Schalter nach dem Einschalten des Bedingungssignals allmählich einzuschalten.

2. Asynchrone Addier-Subtrahieranordnung nach Anspruch 1, dadurch gekennzeichnet daß die elektronischen Schalter durch Feldeffekt-Transistoren gebildet werden.

3. Asynchrone Addier-Subtrahieranordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Flar.kensteüheiiVerrir.gerur.gsanordnur.gcr. durch Integratoren gebildet werden.

4. Asynchrone Addier-Subtrahieranordnung nach Anspruch 1,2 und 3, dadurch gekennzeichnet, daß in jeder Sektion der Differentiator und das Zählflipflop zusammen durch ein Zählflipflop desjenigen Typs gebildet werden, der seine Stel&mg ändert, wenn seinem Zähleingang unipolare Signaländerungen mit hinreichend großer Steilheit zugeführt werden.