DE2346271C3 - Impulsumformerschaltung zur Erzeugung eines Impulses in Abhängigkeit von der Höhenänderung eines Eingangsimpulssignales - Google Patents

Description

Die Erfindung betrifft eine Impulsformerschaltung mit einer zeitverzögerten ersten Invertierungsstufe, durch die aus einem Rechteckeingangsimpuls verhältnismäßig großer Impulsbreite ein Ausgangsimpuls erzeugbar ist, dessen Spannungsamplitude sich mit einer vorbestimmten Zeitverzögerung zu der Spannungsamplitudenänderung des Eingangsimpulses in der dazu entgegengesetzten Richtung ändert, sowie mit wenigstens einem logischen Verknüpfungsglied, dem der Ausgangsimpuls der zeitverzögerten ersten Invertierungsstufe und der Eingangsimpuls zugeführt werden und durch das ein Ausgangsimpuls erzeugt wird, der im wesentlichen eine Funktion der Amplitudenänderung des Eingangsimpulses ist und eine kürzere Impulsdauer als der Eingangsimpuls aufweist.

Eine solche Schaltung soll einen Impuls in Abhängigkeit von der Impulshöhenänderung eines Eingangsimpulssignals erzeugen.

Bei bekannten digitalen Schaltungsanordnungen ist eine Schaltung zur Erzeugung eines Impulssignals in Abhängigkeit von der Spannungsamplitudenänderung eines speziellen digitalen Eingangssignals vorgesehen. Diese Impulssignaierzeugungsschaltung verfügt über eine eine Kapazität aufweisende Invertierungsstufe, die die Invertierung der Polarität eines Ausgangssignals zu einem gegenüber der Umkehr der Polarität des Eingangssignals verzögerten Zeitpunkt durchführt. Außerdem ist ein NAND- oder NOR-Ver-

knüpfungsglied vorgesehen, dem ein Ausgangssignal der Invertierungsstufe und das Eingangssignal zugeführt werden und das das erwähnte Impulssignal erzeugt. Da die bekannte Impulsformerschaltung, wie erwähnt, einen Kondensator mit einer bestimmten Kapazität zur Erzielung der Zeitverzögerung enthält, weist sie den Nachteil auf, daß bei der Ausführung pIs ipteerierte Schaltung der Kondensator einen croßen Platzbedarf hat, wodurch die integrierte Schaltung unvermeidbarer Weise selbst vergrößert wird. Es kann zwar zweckmäßig sein, einen solchen Kondensator außerhalb des Trägers einer integrierten Schaltung anzuordnen, um diesem Nachteil zu entgehen, doch bleibt immer die Notwendigkeit, zusätzliche Anschlußarbeiten für die Verbindung des Kondensators mit der integrierten Schaltung vorzunehmen.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Impulsformerschaltung zu schaffen, die ohne die Notwendigkeit des Einsatzes eines Kondensators zur zeitverzögerten Inversion der Polarität des Impulssignals auskommt und die deshalb für die Ausführung in Gestalt einer integrierten Schaltung geignet ist.

Zur Lösung dieser Aufgabe ist die eingangs genannte Impuisfonnerschaltung erfindungsgemäß dadurch gekennzeichnet, daß die zeitverzögerte erste Invertierungsstufe eine taktimpulsgesteuerte zeitverzögerte Invertierungsstufe ist, die einen Eingangsimpuls in Abhängigkeit von der Spannungsamplitude wenigstens eines Taktimpulses, dessen Spannungsamplitude zwischen einem ersten Spannungswert während eines ersten Teiles und einem zweiten Spannungswert während eines dem ersten Teil folgenden zweiten Teiles seiner Periodendauer sich ändert, invertiert und daß bei der Änderung der Spannungsamplitude des Taktimpulses von dem zweiten Spannungswert auf den ersten Spannungswert die Spannungsamplitude des Eingangsimpulses sich ändert und die taktimpulsgesteuerte Invertierungsstufe den Eingangsimpuls invertiert, wenn der Taktimpuls auf den zweiten Amplitudenwert kommt.

Weitere vorteilhafte Merkmale und Eigenschaften der neuen Schaltung ergeben sich aus der nachfolgenden Beschreibung, von in der Zeichnung dargestellten Ausführungsbeispielen der Erfindung sowie aus den anschließenden Unteransprüchen.

In der Zeichnung zeigt jeweils in schematischer Darstellung

F i g. 1 eine Impulsformerschaltung gemäß der Erfindung in einer ersten Ausführungsform,

Fig. 2 verschiedene Impulsformen zur Veranschaulichung der Funktion der Schaltung nach Fig. 1,

F i g. 3 eine Impulsformerschaltung gemäß der Erfindung in einer zweiten Ausführungsform zur Verwendung in Fällen, bei denen ein Eingangssignalpegel sich nicht synchron mit einem Taktimpuls ändert,

Fig. 4 verschiedene Impulsformen zur Veranschaulichung der Funktion der Schaltung nach Fig. 3,

F i g. 5 eine Impulsformerschaltung gemäß der Erfindung in einer dritten Ausführungsform, durch die ein Impulssignal erzeugt wird, dessen Breite doppelt so groß wie jene eines Taktimpulses ist,

Fig. 6 verschiedene Impulsformen zur Veranschaulichung der Funktion der Schaltung nach Fig. 5,

Fig. 7 eine Impulsformerschaltung gemäß der Erfindung in einer vierten Ausführungsform, durch die ein Impuls erzeugt wird, dessen Breite doppelt so groß wie jene eines Taktimpulssignals ist,

Fig. 8 verschiedene Impulsformen zur Veranschaulichung der Funktion der Schaltung nach Fig. 7,

Fig. 9 und 10 jeweils weitere Ausführungsformen von Impulsformerschaltungen gemäß der Erfindung, Fig. 11 eine weitere Ausführungsform einer Impulsformerschaltung gemäß der Erfindung, bei der

ίο der Ausführungsform nach Fig. 10 ein weiterer getrennter Schaltungsteil zugeordnet ist, um eine zwangläufige Synchronisation eines Eingangssignals und eines zufälligerweise damit nicht synchronen Taktimpulssignals zu erzielen,

is Fig. 12 verschiedene Impulsformen zur Veranschaulichung der Funktion der Schaltung nach Fig. 11 und

Fig. 13 bis 21 Schaltbilder eines Inverters, eines taktgesteuerten Inverters, eines NAND-Verknüpfungsgliedes, eines NOR-Verknüpfungsgliedes, eines taktgesteuerten NAND-Verknüpfungsgliedes und eines taktgesteuerten NOR-Verknüpfungsgliedes, die bei den erfindungsgemäßen Impulsformerschaltungen Verwendung finden können.

In F i g. 1 ist ein erstes Ausführungsbeispiel der Erfindung dargestellt; mit 10 ist ein taktgesteuerter Inverter bezeichnet, der aus komplementären Feldeffekttransistoren mit isolierter Torelektrode besteht und durch das in F i g. 2 dargestellte Taktimpulssignal CP sowie dessen Komplement UP aufeinanderfolgend wirksam und unwirksam gemacht wird. Der Inverter 10 wird mit einem Eingangssignal 5/ gespeist, dessen Pegel sich synchronisiert mit dem Anstieg eines Taktimpulssignals CP ändert und das ein Ausgangssignal So erzeugt, dessen Pegel sich mit einer Zeitverzögerung ändert, weiche der Breite des Taktimpulssignals CP entspricht. Demgemäß weisen das Eingangssignal Si des taktgesteuerten Inverters IO und dessen Ausgangssignal So während einer Zeitspanne den gleichen Pegel auf, welche der Breite des Impulssignals CP entspricht.

Das Ausgangssignal So des taktgesteuerten Inverters 10 wird einem NAND-Verknüpfungsglied 11 zugeführt, das aus Feldeffekttransistoren mit isolierter Torelektrode besteht. Demgemäß wird von dem NAND-Verknüpfungsglied 11 in Abhängigkeit von dem Anstieg des Eingangssignals Si ein Ausgangsimpulssignal P 2 erzeugt, das die gleiche Breite wie das Taktimpulssignal CP aufweist. Das Ausgangsimpulssignal Pl wird außerdem einem Inverter 12 zugeführt, der aus Feldeffekttransistoren mit isolierter Torelektrode besteht und ein Impulssignal P1 erzeugt, das eine entgegengesetzte Polarität zu dem Impulssignal P 2 aufweist Das Eingangssignal Si und das Ausgangssignal So des taktgesteuerten Inverters 10 werden außerdem einem NOR-Verknüpfungsglied 13 zugeleitet, das aus Feldeffekttransistoren mit isolierter Torelektrode besteht und ein Impulssignal P 3 in Abhängigkeit des Abfalles des Eingangssignals 5; erzeugt. Das Impulssignal P 3 wird einem Inverter \A zugeführt, welcher ein Impulssignal P 4 mit zn den Impulssignal P 3 entgegengesetzter Polarität erzeugt Erforderlichenfalls kann eine Stabilisierungsschal

rung 15 auf der Ausgangsseite des taktgesteuerten In verters 10 vorgesehen sein. Die Stabilisierungsschal rung besteht aus einem Inverter 16 und einem dami in Reihe liegenden taktgesteuerten Inverter 17. De Eingang des Inverters 16 ist an den Ausgang des er

I 1

wähnten taktgesteuerten Inverters 10 angeschlossen, während der Ausgang des taktgesteuerten Inverters 17 mit dem Eingang des Inverters 16 verbunden ist. Der taktgesteuerte Inverter 17 der Stabilisierungsschaltung 15 wird durch das Taktimpulssignal CP und dessen Komplement CP aufeinanderfolgend wirksam und unwirksam gemacht, jedoch im Gegentakt zu dem taktgesteuerten Inverter 10. Die Stabilisierungsschaltung 15 hat die Aufgabe, die Abnahme der Ladung der Ausgangskapazität des taktgesteuerten Inverters 10 während der unwirksamen Periode des taktgesteuerten Inverters 10 zu verhüten; sie sollte vorzugsweise dann vorgesehen werden, wenn die Periode eines Taktimpulssignals verhältnismäßig lang ist.

Im folgenden werden nun die Inverterschaltung, die taktgesteuerten Inverter und die logischen Verknüpfungsglieder beschrieben, welche in der Impulsformerschaltung nach Fig. 1 verwendet werden, bevor dann die Schaltung selbst erläutert werden wird.

In F i g. 13 ist ein komplementärer Inverter an sich bekannter Art dargestellt, der aus einem Feldeffekttransistor 101 mit einem P-Kanal und einer isolierten Hilfs- oder Torelektrode sowie einem dazu in Reihe liegenden Feldeffekttransistor 102 mit einem N-Kanal und isolierter Hilfs- oder Torelektrode besteht. Wenn an die Torelektroden der Transistoren 101, 102 ein Eingangssignal angelegt ist, wird an der Verbindungsstelle der Kanäle der Transistoren 101, 102 ein Ausgangssignal mit einer der Polarität des Eingangssignals entgegengesetzten Polarität abgegeben.

Fig. 14 zeigt ein NAND-Verknüpfungsglied, das aus Feldeffekttransistoren 103, 104 mit P-Kanal und isolierter Hilf.- oder Torelektrode sowie Feldeffekttransistoren 105, 106 mit N-Kanal und isolierter Hilfs- oder Torelektrode besteht. An die Torelektroden der Transistoren 103, 106 wird eine erste logische Eingangsgröße In 1 angelegt, während den Torelektroden der Transistoren 104, 105 eine zweite logische Eingangsgröße In 2 zugeführt wird.

Fig. 15 zeigt ein Schaltdiagramm eines NOR-Verknüpfungsglicdc*. bekannter Art, das aus P-Kanal-Transistoren 107,108 und N-Kanal-Transistoren 109,

110 besteht. An die Torclektroden der Transistoren 107, 110 wird eine erste logische Eingangsgröße In 1 angelegt, wahrend den Torelcktroden der Transistoren 108, 109 eine zweite logische Eingangsgröße In 2 zugeführt wird.

Fig. 16A zeigt das Schaltbild eines taktgesteuerten Inverters, der zusammengesetzt ist aus einem P-Kanal-Transi&lor III und einem N-Kanal-Transistor 112, welche einen Inverter bilden, einem P-Kanal-TransiMor 113, dessen Torelektrode ein Taktimpulssignal CP zugeführt wird und einem N-Kanal-Transistor 114, an dessen Torelektrode ein komplementäres Taktimpulssignal CF angelegt wird. Wenn das Taktimpulssignal CP eine Spannung von + V Volt aufweist und demgemäß das komplementäre CP-Impulssignal die Spannung 0 hat, bleiben die Transistoren 113, 114 nichtleitend, so daß die Transistoren 111, 112 keine Inversion vornehmen. Umgekehrt, wenn der Taktimpuls CP eine Spannung von 0 Volt und der komplementäre CP-Impuls eine Spannung von + V Volt aufweist, werden die Transistoren 113, 114 leitend, so daß die Transistoren 111, 112 die Inversion vornehmen. Wenn in diesem Falle ein Eingangssignal OVoIt aufweist, wird der Transistor

111 leitend, wodurch eine nicht dargestellte Ausgangskapazität auf + V Volt die Transistoren 113 111 aufgeladen wird. Wenn umgekehrt ein Eingangssignal -t- V Volt aufweist, so wird der Transistor Hi wirksam, womit die Ausgangskapazität über di< Transistoren 112, 114 auf Null entladen wird.

Bei der Schaltung nach Fig. 16A sind die Inver

sionstransistoren 111, 112 zwischen den taktgesteuerten Transistoren 113,114 angeordnet. Es kann jedoch auch die umgekehrte Anordnung getroffen werden

ίο wie sie in F i g. 16 B dargestellt ist.

Es soll nun im einzelnen die Wirkungsweise dei Impulsumformerschaltung nach Fig. 1 beschrieber werden. Beim Anstieg der Spannung des Eingangssignals Si von 0 Volt auf + V Volt tritt auch der entsprechende Spannungsanstieg des Taktimpulses CF von 0 Volt auf + V Volt auf, wenn der Taktimpuls -+- V Volt aufweist und die Spannung des komplementären Taktimpulssignals UP 0 Volt beträgt, fühn der taktgesteuerle Inverter IO keine Inversion durch so daß ein Ausgangssignal So auftritt, das den gleichen Spannungspegel von +V Volt aufrechterhält wie er vor der Pegeländerung des Eingangssignals Si bestanden hatte. Wenn das Taktimpulssignal CP aul 0 Volt zurückgeht und das komplementäre CP-Signa auf -'- V Volt ansteigt, führt der taktgesteuerte Inverter 10 eine Inversion durch, womit das Ausgangssignal So auf 0 Volt zurückfällt. Demgemäß haber das Eingangssignal Si des taktgesteuerten Inverters 10 und dessen Ausgangssignal So den gleichen Spannungspegel von (- V Volt während einer der Breite des Taktimpulssignals CP entsprechenden Zeitspanne. Demgemäß erzeugt das NAND-Verknüpfungsglied 11, dessen zugeordnete Schaltung ir Fig. 14 veranschaulicht ist und an dem ein Eingangssignal Si sowie ein Ausgangssignal So liegt, der negativen Impuls P2 nach Fig. 2 in Abhängigkeil von dem Anstieg des Eingangssignals 5/. Das negative Impulssignal P 2 wird von dem Inverter 12, desser Schaltung in Fig. 13 veranschaulicht ist, in den positiven Impuls Pl umgeformt.

Bei dem Spannungsabfall des Eingangssignals S₁ von + V Volt auf 0 Volt ändert sich der Spannungspegel des Ausgangssignals So zu einem Zeitpunkt der gegenüber jenem der Pegeländerung des Eingangssignals Si um eine der Breite des Taktimpulssignals CP entsprechende Zeitspanne verzögert ist Das NOR-Verknüpfungsglied 13, dessen Schaltung ir Fig. 15 dargestellt ist und an dem das Eingangssignal Si und das Ausgangssigna/ So liegen, erzeug damit das positive Impulssignal P 3, das dem Spannungsabfall des Eingangssignals Si entspricht. Da; positive Impulssignal P 3 wird von dem Inverter 14 in das negative Impulssignal P4 invertiert.

Im folgenden soll die Wirkungsweise der Stabilisierungsschaltung 15 beschrieben werden. Eine Ausgangskapazität, die während des Betriebes des taktgesteuerten Inverters 10 auf beispielsweise + V VoI' aufgeladen worden ist, wird gelegentlich während dei unwirksamen Periode des taktgesteuerten Inverter; 10 entladen, wenn das Taktimpulssignal eine lang« Periode aufweist. Die Stabilisierungsschaltung 15 is dazu vorgesehen, die Gefahr des Auftreffens eine: falschen Impulssignals zu verhüten, welches nich dem Abfall des Eingangssignals Si entspricht und da; von dem NOR-Verknüpfungsglied 13 wegen des Auftretens der obenerwähnten Entladung erzeugt wird Während das Ausgangssignal So einen Spannungspegel von 4- V Volt während der unwirksamer

609 642750

uj tu ύ/ ι 7 9 10

Periode des taktgesteuerten Inverters 10 aufrecht- 0 Volt. Sowie der Spannungspegel des Taktimpuls

erhält, wird der Spannungspegel eines von dem In- signals CP auf + V Volt ansteigt, beginnt der takt

verter 16 kommenden Ausgangssignals auf 0 Volt ge- gesteuerte Inverter 21 im Sinne der Invertierung de

halten. Der taktgesteuerte Inverter 17 der Stabilisie- Spannungspegels des Eingangssignals Si" auf + \

rungsschaltung 15 wird betätigt, während der takt- 5 Volt wirksam zu werden. Dies hat zur Folge, daß de

gesteuerte Inverter 10 nichtleitend bleibt; er invertiert Spannungspegel des Eingangssignals Si des taktge

die 0-Volt-Ausgangsgröße des Inverters 16 auf + V steuerten Inverters 10 synchron mit dem Anstieg de:

Volt und verhindert damit die Absenkung des Aus- Taktimpulses CP von 0 Volt auf + V Volt ansteigt

gangsspannungspegels des taktgesteuerten Inverters 10. so daß Impulse P1 und P 2 so wie bei der ersten Aus

Die andere Betriebsweise des taktgesteuerten In- io führungsform nach Fig. 1 erhalten werden. In ahn

verters 17, der in der dem taktgesteuerten Inverter 10 licher Weise wird die Spannung des Eingangssignal·

zugeordneten Stabilisierungsschaltung 15 liegt, kann Si des taktgesteuerten Inverters 10 von + V Volt au

in einfacher Weise dadurch erzielt werden, daß das 0 Volt synchron mit dem Anstieg des Taktimpulse:

Taktimpulssignal CP der Torelektrode des Tran- Cf abgesenkt, so daß sich Ausgangsimpulse P 3, Pt

sistors 113 des taktgesteuerten Inverters nach den 15 wie bei der ersten Ausführungsform nach F i g. 2 er

Fig. 16A und 16B zugeführt wird, während der geben.

Taktimpuls CP an die Torelektrode des Transistors F i g. 5 zeigt eine dritte Ausführungsform der Er

114 des taktgesteuerten Inverters angelegt wird. findung zur Erzeugung eines Impulses, dessen Brei'e

F i g. 3 zeigt eine Impulsformerschaltung gemäß der Periode eines Taktiinpulses entspricht. Die EIe einer zweiten Ausführungsform der Erfindung, die ao mente der dritten Ausführungsform nach F i g. 5 zum Einsatz in dem Falle geeignet ist, in dem der welche gleich sind mit Elementen nach Fig. 1, sine Spannungspegel eines Eingangssignals Si' sich nicht mit den gleichen Bezugszeichen gekennzeichnet. Be synchron mit dem Anstieg eines Taktimpulssignals dieser dritten Ausführungsform liegen ein taktge- CP ändert. Die Elemente der zweiten Ausführungs- steuerter Inverter 30 und ein Inverter 31 in Reihe form gemäß Fig. 3, die gleichen Elementen nach 25 zwischen dem taktgesteuerten Inverter 10 auf dei F i g. 1 entsprechen, sind mit den gleichen Bezugs- einen Seite und dem NAND-Verknüpfungsglied 11 zeichen gekennzeichnet. Bei dieser zweiten Ausfüh- und NOR-Verknüpfungsglied 13 auf der anderen rungsform wird das Eingangssignal Si' einem taktge- Seite. Der taktgesteuerte Inverter 30 ist derart aussteuerten Inverter 20 zugeführt, der während der gelegt, daß er wechselweise mit dem taktgesteuerten gleichen Periode wie der taktgesteuerte Inverter 10 30 Inverter 10 wirksam und unwirksam wird. Der Auswirksam und unwirksam gemacht wird. Ein Aus- gang des Inverters 31 ist an einen anderen taktgegangssignal 5/" wird einem taktgesteuerten Inverter steuerten Inverter 33 einer Stabilisierungsschaltung 32 21 zugeführt, welcher abwechselnd mit dem taktge- angeschlossen, dessen Ausgang seinerseits mit dem steuerten Inverter 10 wirksam und unwirksam wird. Ausgang des taktgesteuerten Inverters 30 verbunden Ein Ausgangssignal Si des taktgesteuerten Inverters 35 ist, um damit eine Dämpfung oder Absenkung des wird auf den taktgesteuerten Inverter 10 übertragen. Spannungspegels am Ausgang des taktgesteuerten Ib-Es ist möglich, auf der Ausgangsseite der taktgesteu- verters 30 zu verhüten. Die Stabilisierungsschaltung erten Inverter 20, 21 eine zweite und eine dritte 32 bzw. der taktgesteuerte Inverter 33 sind derart Stabilisierungsschaliung 22 bzw. 25 vorzusehen, ausgelegt, daß sie abwechselnd mit dem taktgesteuerwelche aus einem Inverter 23 und einem taktgesteuer- 40 ten Inverter 30 wirksam und unwirksam werden,
ten Inverter 24 bzw. einem Inverter 26 und einem Im folgenden soll an Hand des die Impulsform taktgesteuerten Inverter 27 besteht und die die gleiche darstellenden Diagramms nach F i g. 6 die Funktion Aufgabe wie die erste Stabilisierungsschaltung 15 der dritten Ausführungsform gemäß F i g. 5 bsschriehaben. In diesem Falle sind der taktgesteuerte Inver- ben werden. Ein Eingangssignal Si, dessen Pegel synter 24 der zweiten Stabilisierungsschaltung 22 und der 45 chron mit der Pegeländerung des Taktimpulssignals taktgesteuerte Inverter 27 der dritten Stabilisierungs- CP erfolgt, wird durch den taktgesteuerten Inverter schaltung 25 derart ausgelegt, daß sie abwechselnd 10 mit einer der Breite des Taktimpulses CP entspremit dem taktgesteuerten Inverter 20 bzw. 21 wirksam chenden Zeitverzögerung invertiert, wodurch ein und unwirksam werden. Ausgangssignal Si' erzeugt wird. Dieses Ausgangs-

An Hand des die Impulsform zeigenden Diagramms 50 signal Sf wird sodann von dem taktgesteuerten Invergemäß Fig. 4 soll im folgenden die Funktion der ter 30 mit einer der Breite des Taktimpulssignals entzweiten Ausführungsform nach F i g. 3 beschrieben sprechenden Zeitverzögerung wiederum invertiert, werden. Beim Anstieg des Spannungspegels des Ein- wodurch ein Ausgangssignal Si" erzeugt wird. Dieses gangssignals Si' von 0 Volt auf + V Volt führt der Ausgangssignal Si" wird sofort von dem Inverter 31 taktgesteuerte Inverter 20 keine Inversion aus, wenn 55 invertiert, womit sich ein Ausgangssignal So ergibt die Spannung des Taktimpulssignals CP auf + V Volt Dieses Ausgangssignal So ist demnach das gleiche wie steht, so daß das Ausgangssignal Si" auf einem Span- ein Signal, das durch Invertion des Eingangssignals Si nungspegel von +V Volt bleibt. Wenn der Span- zu einem Zeitpunkt erhalten würde, der gegenüber nungspegel des Taktimpulssignals CP auf 0 Volt ab- der Pegeländerung des Eingangssignals Si um die fallt, führt der taktgesteuerte Inverter 2β eine Inver- 60 Periode des Taktimpulssignals verzögert ist In entsion durch, womit der Spannungspegel des Ausgangs- sprechender Weise werden das Eingangssignal Si und signals Si" auf OVoIt zurückgeht. Wenn der Span- das Ausgangssignal So des Inverters 31 durch den nungspegel des Taktimpulssignals CP auf 0 Volt Inverter 12 und das NAND-Verknüpfungsglied 11 in steht, führt der taktgesteuerte Inverter 21 keine In- AusgangsimpulsePJ, Pl umgeformt, deren Breite version durch. Wenn somit der Spannungspegel des 65 der Periode des Taktimpulssignals entspricht. Außer-Eingangssignals Si" an dem taktgesteuerten Inverter dem erzeugen das NOR-Verknüpfungsglied 13 und 21 auf OVoIt steht, zeigt das Ausgangssignal Si in der Inverter 14 Ausgängsimpulse P3, P4, deren entsprechender Weise einen Spannungspegel von Breite der Periode des Taktimpulssignals entspricht.

Bei der dritten Ausführungsform nach F i g. 5 werden zweistufige taktgesteuerte Inverter 10, 30 zur Erzeugung von Ausgangsimpulsen verwendet, deren Breite der Periode des Taktimpulses entspricht. Es ist jedoch möglich, auch drei- oder vierstufige taktgesteuerte Inverter zu benutzen, um damit Ausgangsimpulse zu erhalten, deren Breite eineinhalbmal oder zweimal der Periode des Taktimpulses entspricht.

F i g. 7 zeigt eine vierte Ausführungsform der Erfindung zur Erzeugung von Ausgangsimpulsen, deren Breite, wie bei der dritten Ausführungsform nach Fig. 5, der Periode des Taktimpulses entspricht. In der vierten Ausführungsform nach F i g. 7 sind das NAND-Verknüpfungsglied 11 und das NOR-Verknüpfungsglied 13 der F i g. 1 durch ein taktgesteuerles NAND-Verknüpfungsglied 41 und ein taktgesteuertes NOR-Verknüpfungsglied 43 ersetzt. Es ist möglich, eine Stabilisierungsschaltung 46 vorzusehen, die aus einem taktgesteuerten Inverter 45 besteht, welcher ein Ausgangssignal des Inverters 12 invertiert und die Absenkung oder Dämpfung des Spannungspegels am Ausgang des taktgesteuerten NAND-Verknüpfungsgliedes 41 verhütet. Außerdem kann eine weitere Stabilisiemngsschaltung 48, welche aus einem taktgesteuerten Inverter 47 besteht, am Ausgang des taktgesteuerten NOR-Verknüpfungsgliedes 43 vorgesehen werden.

Das taktgesteuerte NAND-Verknüpfungsglied 41 und das taktgesteuerte NOR-Verknüpfungsglied 43 werden von einem Taktimpuls CP und dessen Komplement UP aufeinanderfolgend wirksam und unwirksam gemacht. Das taktgesteuerte NAND-Verknüpfungsglied 41 ist, wie aus Fig. 17A zu ersehen, in der Weise hergestellt, daß das gleiche NAND-Verknüpfungsglied, wie es in Fig. 14 dargestellt ist und das aus Feldeffekttransistoren 115 bis 118 mit isolierter Hilfs- oder Torelektrode besteht, zwischen taktgesteuerten Transistoren 119, 120 eingefügt wird, die an einer Energiequelle liegen. Demgemäß wirkt das taktgesteuerte NAND-Verknüpfungsglied 41 als NAND-Verknüpfungsglied. wenn die taktgesteuerten Transistoren 119, 12Ö leitend gemacht werden. Wenn die taktgesteuerten Transistoren 119, 120 unwirksam werden, wird das taktgesteuerte NAND-Verknüpfungsglied 41 nicht betätigt. Die taktgesteuerten Transistoren 119, 120 können zwischen den logischen Transistoren 115 bis 118 in der aus Fig. 17B ersichtlichen Weise liegen.

Das taktgesteuerte NOR-Verknüpfungsglied 43 ist dadurch gebildet, daß das gleiche NOR-Verknüpfungsglied wie jenes nach Fig. 15, das aus Feldeffekttransistoren 122 bis 125 mit isolierter Hilfs- oder Torelektrode besteht, zwischen taktgesteuerten Transistoren 126,127 eingefügt ist und diese an einer Energiequelle liegen. Wenn die taktgesteuerten Transistoren 126, 127 leitend werden, wirkt das taktgesteuerte NOR-Verknüpfungsglied als NOR-Verknüpfungsglied, während wenn die taktgesteuerten Transistoren 126, 127 unwirksam werden, das taktgesteuerte NOR-Verknüpfungsglied nicht mehr wirksam ist. Die taktgesteuerten Transistoren 126, 127 können, wie in Fig. 18B dargestellt, zwischen logischen Transistoren 122 bis 125 liegen.

Im folgenden soll die Funktion der vierten Ausführungsfonn nach Fig. 7 an Hand des die Impulsformen darstellenden Diagramms der Fig. 8 beschrieben werden. Wenn ein Eingangssignal Si syn-

chron mit dem Anstieg eines Taktimpulssignals CP einsteigt, bleibt der taktgesteuerte Inverter IO unwirksam, so daß ein Ausgangssignal So auftritt, mit einem Spannungspegel von + V Volt. Deshalb erzeugt das taktgesteuerte NAND-Verknüpfungsglied, welches betätigt wird, wenn der taktgesteuerte Inverter IO nicht wirksam gemacht wird, ein Ausgangssignal, das einen Spannungspegel von 0 Volt hat.

Wenn das Taktimpulssignal CP abfällt, wird der

ίο taktgesteuerte Inverter 10 wirksam; er invertiert den Spannungspegel des Eingangssignals Si auf 0 Volt. Da in diesem Falle das taktgesteuerte NÄND-Verknüpfungsglied 41 unwirksam bleibt, wird am Ausgang ein Spannungspegel von 0 Volt gehalten. Dieser Spannungspegel von 0 Volt bleibt so lange bestehen, bis das taktgesteuerte NAND-Verknüpfungsglied 41 durch den Anstieg des Taktimpulses CP wirksam gemacht wird. Demgemäß erzeugen das taktgesteuerte NAND-Verknüpfungsglied 41 und der Inverter 12

ίο einen negativen Impuls P 2 bzw. einen positiven Impuls Pl, wobei beide Impulse eine der Periode eines Taktimpulses entsprechende Breite aufweisen. In ähnlicher Weise erzeugen beim Abfall eines Eingangssignals Si das taktgesteuerte NOR-Verknüpfungsglied 43 und der Inverter 14 Impulse P3, P4 die beide eine der Periode des Taktimpulses entsprechende Breite aufweisen.

Die Inverter, die taktgeiteuerten Inverter, die logischen Verknüpfungsglieder und die taktgesteuerten logischen Verknüpfungsglieder, die bei den vorstehenden Ausführungsformen verwendet werden, enthalten gemäß der Beschreibung P- und N-Kanal-Transistoren. Alle diese Elemente können aber offensichtlich auch lediglich aus P-Kanal- oder N-Kanal-Transistoren bestehen. So zeigt z. B. Fig. 19 einen taktgesteuerten Inverter, der lediglich aus einem P-Kanal-Transistor besteht. Es bezeichnet: 131 einen Lasttransistor, 132 einen Inversionstransistor und 133 einen taktgesteuerten Transistor zur Taktsteuerung eines Inverters, der aus den Transistoren 131, 132 besteht. Der Torelektrode des Lasttransistors 131 wird eine feste Spannung VGG oder ein Taktimpuls CP zugeführt. Für den F-Kana!-Transistor ist die Spannung VDD so gewählt, daß sie einen höheren Pegel als die Spannung VSS aufweist. F i g. 20 zeigt ein taktgesteuertes NAND-Verknüpfungsglied, das lediglich aus P-Kanal-Transistoren besteht, während Fig. 21 ein taktgesteuertes NOR-Verknüpfungsglied veranschaulicht.

Bei allen erwähnten Ausführungsformen wurde als Mittel zur zeitverzögerten Inversion des Spannungspegels eines Eingangssignals ein taktgesteuerter Inverter verwendet. Für diesen Zweck kann jedoch auch ein Schieberegister Verwendung finden. Bei den zeitverzögerten Inversionsmitteln SO nach Fig. ^Q wird ein Eingangssignal Si einem Inverter 52 übei einen Kanal durch den Kollektor und den Emittei eines P-Kanal-Transistors 51 zugeführt. Der Ausgang des Inverters 52 ist an eine der Eingangsklem- men des NAND-Verknüpfungsgliedes 11 und des NOR-Verknüpfimgsgliedes 13 angeschlossen sowie mit einem Inverter 54 über den Kanal eines P-Kanal-Transistors verbunden. Der Ausgang des Inverters 54 ist mit dem Eingang des Inverters 52 verbunden. Ad die Torelektroden der Transistoren 51, 53 sind ew Taktimpuls CP und dessen Komplement UP angelegt, derart, daß die Transistoren wechselweise wirksam und unwirksam gemacht werden.

Im folgende* soll nunmehr die Funktion einer Fünften Ausführungsform der Erfindung beschrieben werden, die in Fif. 9 veranschaulicht ist. Bei dieser Aujührungsform !leibt der Transistor 51 nichtleitend, auch wenn m Eingangssignal 5, synchron mi dem Anstieg eines Taktimpulses CP ansteigt, womit ,erhütet wird, daß die Pegeländerung des Eingangssignals Si auf den Inverter 52 übertragen wird. Der ifansistor 51 wird beim Abfall des Taktimpulses CF wirksam, was zur Folge ha, daß der Spannungspegel eines Ausgangssignals des Inverters 52 abfallt. Fs wird nämlich der Spannungspegel des Ausgangssignals des Inverter/» zn einem Zeitpunkt geändert, der gegenüber der Pegelanderung des Emgangssignals 5/ um eine Zeitspanne verzögert ist, die der Breite des Taktimpulses CP entspricht. Mit dem Anstieg des Taktimpulses CP wird der Transistor 53 leitend wodurch der Spannungspegel eines Ausgangssignals des Inverters 52 über die Inverter 54, 52 trotz des nichüeitenden Zustandes des Transistors 51 aufrechterhalten bleibt. Das NAND-Verknfipfungsglied 11, dem ein Eingangssignal Si und ein Ausgangssignal von dem Inverter 52 zugeleitet werden, erzeugt deshalb wie bei den vorhergehender. Ausführungsformen einen negativen I^.pulsP2. der dem Anstieg des EingangssigSalsS/ entspricht, während der Inverter 12 einen ,Litiven Impuls Pl abgibt. Auf der anderen behalt

ein Ausgangssignal des vieltenNAJ

gliedes 64 einen hohen Sp—gspe

Mit decn Anst.eg

Span™jgspege. ^ZÄwS

"AND Vwknupiu g fr^ NAND-Verknüp-

ein Ausgangssigndi ^u« SoannunesDeeel beibe

fungsghedes 62 einen hohe^P^^ug^s^ ^^e;

hält. D.es hat zur Folg

eines Amgang^gnals des

*_bgSenkt wmL Damit fallen

_wären_d einer Zeitspanne

NORVeAnup-

Verknupg
miteinander
Taktunpuls
fungsghed 11
Pl, wahrend der

>o Pl *ffbt A^er^rn
fungsgted 13 einen P°^s

verter ««n nejaw« tap f^J*^ in dem ein Eingangssigna Λ syncnron mit dem Abfall des TakvimpuUes; *™;

Die siebente ^A^^f^^™^^aJJ^J " ^ in dem Fa₁ angewandt νι dem der A^söeg und der Abfall e.nes den nach'^rt eines Sch^bereig»ters ate-

,5

dem Abfall des Eingangssignals 5/.

Bei den verzög/rten'lnversionsmit.ln 60 die bei chex ener sechsten Ausführungsform der Erfindung. Fig.

welche in Fig. 10 dargesteift ist, verwendet werden ausge^bildete ^S
werden ein TaktimpulsCP und ein Eingangssignali/ 70ß vorgesene".** EineanessienalsSi

einem ersten NAND-Verknfipfungsglied 61 zugeführt. 35 stiegs und des A bfalb d»Em gangs ^s ^ Der Taktimpuls CP und ein Ausgangssignal eines In- dem Schieberegister 60 zugeführt wird mit dem verters 65, dem das Eingangssignal Si zugeführt wird, h T^k*^ " ¹^?¹

werden einem zweiten NAND-Verknüpfungsglied61 eingespeist. Ein Ausgangssignal des ersten NAND-

das das

dem Schieg
fall des «geführten

Wie die ^
stehen die In

knüpfungslliedes62 ist mit der anderen Eingangsklemme des NAND-Verknüpfungsgliedes 64 verbunden, während der Ausgang des Vierten NAND-Verknüpfungsgliedes 64 an dif andere Eingangsklenjme des dritten NAND-Verknüpfungsgliedes 63 angeschlossen ist. Das dritte und das vierte NAND-Verknüpfungsglied 63 bzw. 64 sind somit unter Ausbildung einer bistabilen Schaltung kreuzweise mitein- and« gekoppelt. Der Ausgang des vierten NAND-Verknüpfungsgliedes 64 ist an eine der Eingangsklemmen del NAND-Verknüpfungsgliedes 11 und des NOR-Verknüpfungsgliedes 13 angeschlossen.

Die Funktion der sechsten Ausfühmngsform nach F i g. 10 soll nun beschrieben werden: In dem Augenblick in dem ein Eingangssignal Si synchron mit dem Abfall eines Taktimpulses CP ansteigt, hält ein Ausgangssignal des ersien NAND-Verknüpfungsgliedes 64 einen hohen Spannungspegel (+ V Volt) aufrecht, während der Spannungspegel eines Ausgangssignals des zweiten NAND-Verknüpfungsgliedes 62 ansteigt. Demgemäß wird der Spannungspegel eines Ausgangssignals des dritten NAND-Verknüpfungsgliedes auf einem niedrigen Wert (0 Volt) gehalten, während CP

Έ3$£

Taktimpuls CP versorgt. . J_17n. _7ftR ..

Die Funktion der Inversionsmittel 7QA 70S, die zu der envähnten Synchronisation vorgesehen sind, folgt in einfacher Weise aus der Beschreibung der sechsten Ausfuhningsform gemäß Fig..10 Wird den die erste Stufe bildenden Inversionsini ein 70Λlern EingangssignalÄ' nach Fig. 12 .zugeführt dessen Spannungspegel unabhängig von jenem eine Taktimpulses CP und dessen Komplementes CP siebι andert, so wird der Spannungspegel eines^ Ausgangsignals Si!" der Inversions«!ittel 70^4 der ersten Stufe verändert, wie dies aus F1 g. 12 hervorgeht Das Ausgangssignal Si'' wird von den Inversionsmitteln 70B der zweiten Stufe,in ein Signa umgeformt de sen Anstieg und Abfall mit dem Abfall des Taktimpulse CP voll synchronisiert sind. Bei den vorstehenden Ausführungsformen wurde ein Eingangssignal in ye Ausgangssignale in Abhängigkeit von dem Anstie und Abfall des Eingangssignals umgeformt. Es ist jedoch auch möglich, das Eingangssignal in einer Impuls umzuformen, der ledighch entweder vorr Anstieg oder vom Abfall des Eingangssignals ab-

hängt Wenn in diesem Falle es nicht notwendig ist, die Polarität eines Ausgangsimpulses des logischen Verknüpfungsgliedes des NAND- oder NOR-Verknüpfungsgliedes zu invertieren, so kann der am Ausgang des logischen Verknüpfungsgliedes vorgesehene Inverter weggelassen werden. Ein Ausgangsimpuls der Impulsformerschajtung gemäß der Erfindung kann z. B. als Freigabeimpuls einer digitalen Schaltungseinrichtung verwendet werden.

Die Funktion der vorstehenden Ausführungsfonnen wurde mit einer positiven Logik beschrieben. Demge-

maß gibt das NAND-Verknüpfungsglied einen dem Anstieg des Eingangssignals entsprechenden Ausgangsimpuls ab, während das NOR-Verknüpfungsglied einen Ausgangsimpuls in Abhängigkeit von dem

Abfall des Eingangssignals erzeugt. Es ist jedoch darauf hinzuweisen, daß bei Verwendung einer negativen Logik das NAND-Verknüpfungsglied einen dem Abfall des Eingangssignals entsprechenden Ausgangsimpuls abgibt und das NOR-Verknüpfungsglied einen

ίο Ausgangsimpuls in Abhängigkeit von dem Anstieg des Eingangssignals erzeugt.

Hierzu 9 Blatt Zeichnungen

609 642/250

Claims (14)

Patentansprüche:

1. Impulsfonnerschaltung mit einer zeitverzögerten ersten Invertierungsstufe, durch die aus einem Rechteckeingangsimpuls verhältnismäßig s großer Impulsbreite ein Ausgangsimpuls erzeugbar ist, dessen Spannungsamplitude sich mit einer vorbestimmten Zeitverzögerung zu der Spannungsamplitudenänderung des Eingangsimpulses in der dazu entgegengesetzten Richtung ändert, sowie mit wenigstens einem logischen Verknüpfungsglied, dem der Ausgangsimpuls der zeitverzögerten ersten Invertierungsstufe und der Eingangsimpuls zugeführt werden und durch das ein Ausgangsimpuls erzeugt wird, der im wesentlichen eine Funktion der Amplitudenänderung des Eingangsimpulses ist und eine kürzere Imoulsdauer als der Eingaugsimpuls aufweist, dadurch gekennzeichnet, daß die zeitverzögene erste Invertierungsstufe eine taktimpulsgesteuerte zeit- ao verzögerte Invertierungsstufe ist, die einen Eingangsimpuls (5/) in Abhängigkeit von der Spannungsamplitude wenigstens eines Taktimpulses (CP), dessen Spannungsamplitude zwischen einem ersten Spannungswert (+ V) während eines ersten as Teiles und einem zweiten Spannungswert (0) während eines dem ersten Teil folgenden zweiten Teiles seiner Periodendauer sich ändert, invertiert, und daß bei der Änderung der Spannungsamplitude des Taktimpulses (CP) von dem zweiten Spannungswert (0) auf den ersten Spannungswert (+V) die Spannungsamplitude des Eingangsimpulses (Si) sich ändert und die taktimpulsgesteuerte Invertierungsstufe den Eingangsimpuls {5i) invertiert, wenn der Taktimpuls (CP) auf den zweiten Amplitudenwert (0) kommt.

2. Schaltung nach Anspruch I, dadurch gekennzeichnet, daß die taktgestjuerte zeitverzögerte Invertierungsstufe durch einen taktgesteuerten Inverter gebildet ist, der einen einen Kornplementärinverter (Fig. 13) bildenden P-Kanal- und N-Kanal-Transistor (111, 112) enthält, welchen P-Kanal- und N-Kanal-Transistoren (113, 114) zugeordnet sind, an deren Hilfs- oder Torelektroden erste und zweite zueinander komplementäre Taktimpulse (CP bzw. UP) angelegt sind, und daß der taktgesteuerte Inverter bei auf dem ersten Spannungswert stehendem ersten Taktimpuls (CP) und auf dem zweiten Spannungswert stehendem zweiten Taktimpuls (CP) an der Inversion des Eingangsimpulses (Si) gehindert ist und bei auf dem zweiten Spannungswert stehendem ersten Taktimpuls (CP) sowie auf dem ersten Spannungswert stehendem zweiten Taktimpuls (CF) die Inversion des Eingangsimpulses (50 durchführt.

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die taktgesteuerte zeitverzögerte Invertierungsstufe durch einen taktgesteuerten Inverter (Fig. 19) gebildet ist, der einen Lasttransistor (131) einer vorbestimmten Kanal-Art enthält und dem ein Invertierungstransistor (132) der gleichen Kanal-Art sowie ein taktgesteuerter Transistor (133) der gleichen Kanal-Art wie der Lasttransistor (131) zugeordnet sind und daß an die Hilfs- oder Torelektrode des dritten Transistors (133) der Taktimpuls (CP) angelegt ist und durch diesen der Eingangsimpuls bei auf dem zweiten Spannungswert stehendem Taktimpuls (CP) in den Invertierungstransistor (132) eingekoppelt wird.

4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zeitverzögerte tdktgesteuerte Invertierungsstufe (50) einen ersten und einen zweiten Inverter (52, 54) aufweist, von denen der Eingangsimpuls (5/) dem Eingang des ersten Inverters (52) über den Kanal eines ersten Transistors (51) zuführbar ist, während der Ausgang des ersten Inverters (52) über den Kanal eines zweiten Transistors (53) mit dem Eingang des zweiten Inverters (54) gekoppelt ist und daß der Ausgang des zweiten Inverters (54) mit dem Eingang des ersten Inverters (52) gekoppelt ist und den Hilfs- oder Torelektroden der beiden Transistoren (51, 52) Taktimpulse (CP bzw. CF) zuführbar sind, durch die Kanäle der Transistoren (51, 53) abwechselnd leitfähig gemacht werden können.

5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zeitverzögerte taktgesteuerte Invertierungsstufe (60) ein erstes NAND-Verknüpfungsglied (61) aufweist, dem der Taktimpuls (CP) und der Eingangsimpuls (50 zuführbar sind und dem ein mit dem Eingangsimpuls (50 gespeister Inverter (65) zugeordnet ist, dessen Ausgangbsignal gemeinsam mit dem Taktimpuls (CP) einem zweiten NAND-Verknüpfungsglied (62) zuführbar ist und daß außerdem ein drittes und ein viertes NAND-Verknüpfungsglied (63 bzw. 64) vorgesehen sind, bei denen an einer der beiden Eingangsklemmen ein Ausgangssignal des ersten bzw. des zweiten NAND-Verknüpfungsgliedes (61, 62) liegt, während die andere Eingangsklemme und der Ausgang des dritten und vierten NAND-Verknüpfungsgliedes (63, 64) unter Ausbildung einer bistabilen Schaltung kreuzweise miteinander gekoppelt sind.

6. Schaltung nach Anspruch 1 zur Verwendung in Fällen, in denen die Eingangsimpulsamplitude sich nicht synchron mit einer Spannungsamplitudenänderung der zeitverzögerten taktgesteuerten Invertierungsstufe zugeführten Taktimpulses ändert, dadurch gekennzeichnet, daß sie außerdem eine zweite zeitverzögerte taktgesteuerte Invertierungsstufe (20) aufweist, durch welche die zeitverzögerte Inversion der Spannungsamplitude eines Eingangsimpulses (5/') während der gleichen Zeitspanne wie bei der ersten zeitverzögerten taktgesteuerten Invertierungsstufe (10) erfolgt und daß eine dritte taktgesteuerte zeitverzögerte Invertierungsstufe (21) vorgesehen ist, durch die die zeitverzögerte Inversion der Spannungsamplitude eines Ausgangsimpulses der zweiten zeitverzögerten taktgesteuerten Invertierungsstufe (20) während der unwirksamen Periode der zweiten zeitverzögerten taktgesteuerten Invertierungsstufe (20) erfolgt.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß die zweite und dritte zeitverzögerte taktgesteuerte Invertierungsstufe jeweils durch taktgesteuerte Inverter (20, 21) gebildet sind.

8. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß die zweite zeitverzögerte taktgesteuerte Invertierungsstufe (70/1) ein mit einem ersten Taktimpuls (CP) und einem Eingangs-

mpuls (Si') gespeistes NAND-Verknüpfungsglied TlA) und einen ersten mit dem Eingangsimpuls Si') gespeisten ersten Inverter (Ί5Α) sowie ein weites mit dem ersten Taktimpuls (CP) und :inem Ausgangsimpuls des ersten Inverters (T 5 A) gespeistes zweites NAND-Verknüpfungsglied [12A) aufweist und dem ersün und zweiten NAND-Verknüpfungsglied (Ί1Α bzw. 72.4) ein drir.es und viertes NAND-Verknüpfungsglied (73rl, 74.4) zugeordnet sind, von denen bei jedem an eine der beiden Eingangsklemmen ein Ausgangsimpuls des ersten bzw. zweiten NAND-Verknüpfungsglied (71/4 bzw. 72/4) angelegt ist, während die andere Eingangsklemme und der Ausgang unter Ausbildung einer ersten bistabilen Schaltung kreuzweise miteinander gekoppelt sind und daß die dritte zeitverzögerte taktgesteuerte Invertierungsstufe (70 B) ein fünftes mit einem zweiten zu dem ersten Taktimpuls komplementären Taktimpuls (CP) sowie mit einem Aus- ao gangsimpuls (Si") der ersten bistabilen Schaltung gespeistes NAND-Verknüpfungsglied und einen zweiten mit dem Ausgangsimpuls der ersten bistabilen Schaltung gespeisten Inverter (75 ß) sowie ein sechstes NAND-Verknüpfungsglied aufweisen, das mit dem zweiten Taktimpuls (UP) und einem Ausgangsimpuls des zweiten Inverters (75 ß) gespeist ist, wobei außerdem ein siebentes und ein achtes NAND-Verknüpfungsglied (73 ß. 74 ß) vorgesehen sind, bei denen jeweils an eine der beiden Eingangsklemmen einen Ausgangsimpuls des fünften bzw. sechsten NAND-Verknüpfungsgliedes (71B bzw. 72B) angelegt ist, während die andere Eingangsklemme und der Ausgang des siebenten und achten NAND-Verknüpfungsgliedes (73 B, 74 B) unter Ausbildung einer zweiten bistabilen Schaltung kreuzweise miteinander gekoppelt sind.

9. Schaltung nach Anspruch 1 zur Erzeugung eines Ausgangsimpulses, dessen Breite gleich ♦<> einem ganzzahligen Vielfachen jener des Taktimpulses des mit einem Ausgangsimpuls der ersten zeitverzögerten taktgesteuerten Invertierungsstufe und dem Eingangsimpuls gespeisten logischen Verknüpfungsgliedes ist, dadurch gekennzeichnet, daß in Reihe zwischen der ersten zeitverzögerten taktgesteuerten Invertierungsstufe (10) und dem logischen Verknüpfungsglied (11) ein Inverter (31) und eine zweite zeitverzögerte taktgesteuerte Invertierungsstufe (30) liegen, durch die die verzögerte Inversion des Eingangsimpulses während der unwirksamen Periode der ersten zeitverzögerlen taktgesteuerten Invertierungsstufe (10) erfolgt.

10. Schaltung nach Anspruch 1 zur Erzeugung eines Ausgangsimpulses, dessen Breite gleich einem ganzzahligen Vielfachen jener des von dem mit einem Ausgangsimpuls der ersten zeitverzögerten taktgesteuerten Invertierungsstufe und dem Eingangsimpuls gespeisten logischen Verknüpfungsgliedes abgegebenen Ausgangsimpulses ist, dadurch gekennzeichnet, daß das logische Verknüpfungsglied (43) taktgesteuert ist und zumindest einen Transistor (Fig. 21) aufweist, an dessen Hufs- oder Torelektrode ein Taktimpuls (CP) liegt und das abwechselnd mit der ersten zeitverzögerten taktgesteuerten Invertierungsstufe (10) bei leitfähigem Transistor be-

11. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß an den Ausgang der taktgesteuenen Invertierungssiufe (10) eine Stabilisierungsschaltung (15) angekoppelt ist, durch die eine Dämpfung oder Absenkung der Ausgangsspannungsimpulsamplitude der zeitverzögenen taktgesteuerten Invertierungsstufe (10) während deren unwirksamen Periode verhinderbar ist.

12. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß an den Ausgang der zweiten und dritten zeitverzögerten taktgesteuerten Inverlierungsstufe jeweils eine Stabilisierungsschaltung angekoppelt ist, durch die eine Dämpfung oder Absenkung der Ausgangsspannungsimpulsamplitude der ersten und zweiten zeitverzögerten taktgesteuerten Invertierungsstufe während deren unwirksamen Periode verhinderbar ist.

13. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß an den Ausgang der zeitverzögerten taktgesteuerteti Invertierungsstufe eine Stabilisierungsschaltung angekoppelt ist, durch die eine Dämpfung oder Absenkung der Ausgangsspannungsimpulsamplitude der zweiten zeitverzögerten taktgesteuerten Invertierungsstufe während deren unwirksamen Periode verhinderbar is'.

14. Schaltung nach Anspruch 10, dadurch gekennzeichnet, daß an den Ausgang des taktgesteuerten logischen Verknüpfungsgliedes (43) eine Stabilisierungsschaltung (48) angekoppelt ist, durch die eine Dämpfung oder Absenkung der Ausgangsspannungsimpulsamplitude des taktgesteuerten logischen Verknüpfungsgliedes (43) während dessen unwirksamer Periode verhinderbar ist.