DE2343805A1 - Logische schaltungsanordnung - Google Patents

Description

Dr. F. Zumstein sen. - Dr. E. Assmann Dr. R. Koenlgsberger - Dlpl.-Phys. R. Holzbauer - Dr. F. Zumstein Jun.

PATENTANWÄLTE

TELEFON: SAMMELNR. 225341 _{8 MÜNCHEN 2} TELEX 529970 BRÄUHAUSSTRASSE 4/111

TELEGRAMME: ZUMPAT POSTSCHECKKONTO: MÜNCHEN 9M39 _ _ _ _ _ —

BANKKONTO. C. ό 4 0 ö U 0

BANKHAUS H. AUFHAUSER

3/vR
48P349-03

Tokyo Shibaura Electric Co.Ltd., Kawasaki,Japan

Die Erfindung betrifft eine unter Verwendung von Isolierschichtfeldeffekttransistoren aufgebaute logische Schaltungsanordnung, ι

Es ist eine logische Schaltungsanordnung bekannt, die eine erste und eine zweite Energieversorgungsklenime zwischen denen eine Arbeitsspannung liegt, eine Ausgangsklemme, einen ersten Transistor von einem Kanal-Typ , dessen Source-Drain-Verbindungsweg zwischen die erste Energieversorgungsklenime und die Ausgangsklernme geschaltet ist und der auf ein TaktimpulsSignal hin leitend gemacht wird, das an die Gate-Elektrode angelegt wird, und eine logische Gatterschaltung aufweist, die eine Anzahl zweiter Transistoren vom zweiten Kanal-Typ enthält, deren Source-Drain-Leitungswege zwischen die Ausgangsklenime und die zweite Energieversorgungsklomme geschaltet sind und deren Gate-Elektroden mit einem logischen Eingangssignal Vcrs:r-"i V'erden _t wobsi diese

Schaltungsanornung so aufgebaut ist, daß der Strom nicht gleichzeitig zwischen der ersten Energieversorgungsklemme und der Ausgangskiemme und zwischen der Ausgangsklemme und der zweiten Energieversorgungskieraine fließt.

Um ein gleichzeitiges Pließen des Stromes zu vermeiden wurde versucht an die zweite Energieversorgungsklemme das komplimentäre Signal eines Taktimpulssignales anzulegen, das an die Gate-Elektrode des ersten Transistors angelegt wird, oder einen dritten Transistor vom zweiten Kanal-Typ in Reihe mit der logischen Gatterschaltung zwischen die Ausgangsklemme und die zweite Energieversorgungsklerame in der Weise zu schalten, daß die Gate-Elektrode des dritten Transistors mit dem gleichen Taktimpuls versorgt wird, der an die Gate-Elektrode des ersten Transistors angelegt wird, oder an die Gate-Elektrode wenigstens eines der zweiten Transistoren, die die logische Gatterschaltung bilden, ein UND-Ausgangssignal oder ein ODER-Ausgangssignal zu legen, die beide den Taktimpuls und ein logisches Eingangssignal enthalten.

Solche Schaltungsanordnungen zeigen infolge des nicht gleichzeitigen Aufbaus eines Stromleitungsweges zwischen der ersten Energieversorgungsklemme und der Ausgangsklemnie und eines Stromleitungsweges zwischen der Ausgang&klemme und der zweiten Energieversorgungsklemme einen geringeren Energieverbrauch und ia chen die Verwendung von einer nur sehr geringen Anzahl von Transistoren erforderlich. Diesbezüglich sind sie besonders für integrierte Schaltungen geeignet.

Ein Isolierschichtfeldeffekttransistor weist zwei verschiedene Arbeitsweisen, in Source-Basis-Schaltung und in Source-Folger-Schaltung auf. Bei der Source-Folger-Schaltung weist der Drain eine feste Vorspannung auf oder ist das Potential der Source durch das Potential des Drain bestimmt. Die Ausgangs,spannung der Source ist bei einem wert

gesJittigt, der um eine Schwellspannung ( Vth) unter dem Pegel einer Spannung liegt, die der Gate-Elektrode geliefert wird, und ist die Schaltgeschwindigkeit gering. Andererseits weist die Source bei der Source-Basis-Schaltung eine feste Vorspannung auf oder ist das Potential des Drain durch das Potential der Source bestimmt. Der *^Jegel der Ausgangsspannung des Drain wird gewöhnlich gleich dem Potential der Source und die Schaltgeschwindigkeit ist sehr hoch. Tm allgemeinen sind von den zweiten Transistoren, die eine logische Gatterschaltung bilden, ein Transistor oder mehrere Transistoren, der bzw. die sich von dem einen oder den Transistoren unterscheiden, deren Sourcen mit der zweiten Energieversorgungsklemme oder der Erde verbunden sind, während eines Teiles eines Taktimpulssignalzyklus in Source-Folger-Schaltung geschaltet und werden in .Source-Basis-Schaltung während des Restes des Taktimpulssigrialzyklus betrieben. Während der Periode der Source-Folger-Schaltung ist daher die Schaltgeschwindigkeit gering und eine relativ große Zeitspanne erforderlich, bis die Arbeitsweise stabil wird. Während dieser Periode ist eine bestimmte Zeit erforderlich, bis die Spannungspegel der Ausgangsklemrne und eines Verbindungspunktes der zwei Transistoren, die die logische Gatterschaltung bilden, ihren normalen Wert einnehmen. Aus diesem Grunde ist es schwierig die Schaltfrequenz oder die Frequenz eines Taktimpulssignales größer als einen bestimmten Wert zu machen. Wenn eine höhere Frequenz erreicht wirdj sinkt der Pegel der Ausgangsspannung unter einen bestimmten rfert, was zu einer instabilen Arbeitsweise einer logischen Schaltung führt. Diese Erscheinung wird des öfteren dann beobachtet, wenn mehrere Transistoren in einer logischen Gatterschaltung in Reihe geschaltet sind.

Es ist daher das Ziel der Erfindung eine logische Schaltungsanordnung zu liefern, die auf ein Taktimpulssignal mit

Λ 0 9 812/1121

höherer Frequenz hin stabil und sicher arbeitet.

Dazu enthält die erfindungsgemäße Schaltungsanordnung eine erste und eine zweite Energieversorgungsklemme, zwischen die eine Betriebsspannung gelegt werden kann, eine Ausgangskleinme , eine Schaltungsklemme, einen ersten Transistor, dessen Leitungsweg zwischen die erste Energieversorgungskiemine und die Schaltungsklemnie geschaltet ist, und der auf ein erstes Taktimpulssignal hin, das an seine Gate-Elektrode angelegt wird, für eine bestimmte Zeitdauer leitend wird, eine logische Gatterschaltung, die wenigstens zwei zweite Transistoren enthält, deren Leitungswege in Reihe zwischen die Ausgangsklemme und die zweite Energieversorgungsklenime geschaltet sind und deren jeweilige Gate-Elektroden mit einem logischen Eingangssignal versorgt werden, wobei ein Verbindungspunkt der in Reihe gesc halteten benachbarten Transitoren mit der Schal tungsklemitie verbunden ist, einen dritten Transite·!·, dessen Leitungsweg zwischen die erste Energieversorgungskleinme und die Schaltungsklemme geschaltet ist und der auf ein zweites Taktimpulssignal hin, das an seine Gate-Elektrode angelegt ist, wahrend der Zeit leitend werden kann, während der der Leitungsweg des ersten Transistors leitend ist, und eine Einrichtung, die verhindert, daß ein Strom von der ersten oder der zweiten Energieversorgungsklomme zur anderen fließt.

Im folgenden werden beispielsweise bevorzugte Ausführungsformen der Erfindung anhand der zugehörigen Zeichnung näher erläutert.

Fig.1 zeigt das Schaltbild einer Ausführungsform der erfindungsgemäßen logischen Schaltungsanordnung.

Fig.2 zeigt eine Darstellung der W'ellenformen zur Erläuterung der Arbeitsweise der in Pig.1 dargestellten logischen Schaltungsanordnung.

Fig.3 zeigt eine Änderung der in Fig.1 dargestellten An-

40981 2/1121

Ordnung.

Fig.k zeigt eine andere Änderung der in Fig.1 dargestellten Anordnung.

Fig.5A-5B» 6a-6H und 7A-7B zeigen weitere Ausführungsformen der erfindungsgemäßen logischen Schaltungsanordnung.

Im folgenden wird eine erste Ausführungsform der Erfindung anhand der Fig.1 und 2 beschrieben.

Obwohl natürlich eine negative Logik verwand werden kann wird zur Erläuterung im folgenden die positive Logik herangezogen, bei der ein hoher fipannungspegel durch einen binären Wert "1" und ein niedriger Spannungspegel durch einen binären Wert "O" dargestellt wird. In der Zeichnung sind mit S die Source und mit D der Drain eines Transistors bezeichnet. Ein zwischen S und D zeigender Pfeil steht für das Substrat jedes Transistors. Die dichtung des Pfeiles zeigt an, ob der Transistor ein P-Kanal-Typ oder ein N-Kanal-Typ ist. Im Falle eines P-Kanal-Transistors ist der Pfeil nach außen und im Falle eines N-Kanal-Transistors nach innen gerichtet.

Zwischen eine Energieversorgungsklenime 101 und eine erste Ausgangsklemme 103 ist ein Leitungsweg eines P-Kanal-Transistors 105 geschaltet, dessen Gate-JClektrode mit einem Taktimpulssignal (f versorgt wird. Rine erste logische Gatterschaltung L01 und eine zweite logische Gatterschaltung L02 sind in Serie zwischen die erste Aungangsklemme 103 und eine zweite Energieversorgungskiernrtie 102 geschaltet, die mit einem Taktiinpulssignal φ versorgt wird. Die erste logische Gatterschaltung L01 besteht beispielsweise aus N-Kanal-¹·Transistoren 111 und 112, deren Leitungswege in Reihe geschaltet sind und aus in Reihe geschalteten N-Kanal-Transistoren 113 und 114, die parallel zu den in Reihe geschalteten N-Kanal-Transistüren 111 und 112 angeordnet sind. Logische Eingangssignale oder Dateneingangssignale Λ11, Λ12, Λ21 und Λ22 werden den

L 0 P F ■ ?. ' '

logischen Transistoren 111,112, 113 und 11k jeweils geliefert. Die zweite logische Gatterschaltung LO2 besteht aus N-Kanal-Transistoren 115»116,117 und 118, die ähnlich wie die Transistoren 111,112,113 und 114 der ersten logischen Gatterschaltung LO1 geschaltet sind. Die Gate-Elektroden der Transistoren 115t116,117 und 118 werden mit Dateneingangssignalen B11,B12,B21 und B22 jeweils versorgt. Die Sourcen der logischen Transistoren 112 und 1i4 und die Drains der logischen Transistoren 115 und 117 sind mit einer zweiten Ausgangsklemme 11 ^f verbunden.

Zwischen die erste Energieversorgungsklemme 101 und die zweite Ausgangskleainme 1 O^ ist der Leitungsweg eines P—Kanal-Transistors 106 geschaltet, dessen Gate-Elektrode mit einem Taktimpulssignal GS versorgt wird. Die Substrate der P-Kanal-Transistoren I05 und 106 sind mit der ersten Energieversorgungsklemme 101 verbunden, an die die Spannung + VDD einer Hochspannungsquelle angelegt wird» Die Substrate der N-Kanal-Transitoren 111 -118 sind geerdet. Mit C1 und C2 sind Ausgangs- oder Lastkondensatoren an der ersten undzweiten Ausgangsklemme 103 und 10U bezeichnet.

Wenn das Taktimpulssignal ö den binären Wert "O" oder null Volt aufweist sind die Transistoren 105 und 106 leitend, sodaß eine Aufladung der Kondensatoren C1 und C2 auf +V])D Volt verursacht und die Erzeugung eines ersten und eines zweiten Ausgangs signal s 01 und 02 mit dom binären ivert "1" möglich wird. Zu diesem Zeitpunkt wird die zweite Energieversorgungsklemme 101 mit dem Signal C- das heißt, mit +VDD Volt versorgt und kommen damit die erste und 'lie zweite Energieversorgunp;skleranie 1O1 und 102 auf das gleiche Potential. Daher fließt kein Strom von der ersten ßnergieversorgungsklemnie 101 zur zweiten Energieversorgungsklemme 102.

Wenn φ = 1 ist befinden sich beide P-Kanal-Transistoren 105 und 106 im nichtleitenden Zustand und nimmt die zweite Energieversorgungsklemme 102 das Erdpotential an. Wenn zu diesem Zeitpunkt beide Dateneingangssignale B11 und B12 oder B21 und B22 einen binären Wert "1" aufweisen, wenn beispielsweise B11=1, B12=1, Β21=Ί und B22=0 ist₃dann werden die Transistoren 115»116 und 117 leitend und der Transistor 118 nichtleitend. Zwischen der zweiten Ausgangsklemme 104 und der zweiten Energieversorgurigsklemrne 102 wird ein .Stromleitungsweg aufgebaut. Als Folge davon wird der Kondensator C2, der auf +VDD Volt aufgeladen ist,über diesen Stromleitungsweg entladen und wird seine Spannung auf 0 Volt herabgesetzt. · Wenn wenigstens beide logischen Eingangssignale B11 und B12 oder wenigstens beide logischen Eingangssignale B21 und B22 den logischen Wert "0" aufweisen,wird wenigstens einer der Transistoren 115 und 116 und einer der Transistoren 117 und 118 nichtleitend und wird damit kein Stromleitungsweg zwischen der zweiton Ausgangsklemme 10^1 und der zweiten Energieversorgungsklemme 102 geschaffen. Damit wird die Ladungsspannung des Kondensators C2, die bei ψ = 0 vorherrschte, aufrecht erhalten. Das hoißt, daß das zweite Ausgangssignal 02, daß bei φ = 1 erhalten wird,dargestfii1t wird durch

02 = 131 1 »1312 + B21 ·Β22 .

Unter der Annahme daß Q = I ist wird ein Stromleitungs-

weg zwischen der zweiten \usgangsklemnie 1θ4- und der zweiten Energieversorgungsklemme 102 aufgebaxit, das heißt daß

BIT BI2 + 1321* B22 = 1 ist.

Wenn zu diesem Zeitpunkt die logischen Eingangssignale Al 1 und A12 und/oder Λ21 und AP.2 den logischen Wert "1" aufweisen, wenn beispielsweise A11 = A12 = O und A21 =Λ22 =1 ist, werden die Transistoren 111 und 112 nichtleitend und die

£0981 2/1121

Transistoren 113 und 11U leitend. Dementsprechend wird zwischen der ersten Ausgangskiemme 103 und der zweiten Energieversorgungsklemme 102. ein Stromldtungsweg erzeugt und wird die Spannung des Kondensators C1, der bei ό «Ο aufgelden wurde, entladen. Polglich weist das erste Ausgangssignal 02 einen Pegel von null Volt, das heißt einen logischen Wert "0" auf. Wenn andererseits wenigstens eines der logischen Eingangssignale A11 und A12 und wenigstens eines der logischen Eingangsignale A21 und A22 den logischen Wert "O" aufweistj wird kein Stromleitungsweg zwischen der ersten Ausgangsklemine 103 und der zweiten Energievereorgungeklemme 102 aufgebaut und wird die Spannung +VDD Volt, das heißt der logische^ifert "1" des Kondensators C1, der bei

φ =0 vorherrschte, aufrecht erhallten. Wenn zwischen der Ausgangsklemme 1oU und der zweiten Energieversorgungsklemme 102 kein Stromleitungsweg geschaffen wird, das heißt,wenn

B11*B12 + B21·Β22 = 0

ist,wird kein Stromleitungsweg zwischen der ersten Ausgangsklemme 103 und der zweiten Energieversorgungsklemme 102 geschaffen und wird das erste Ausgangssignal 01 auf einem logischen Wert "0"jder bei d> =0 vorherrschte, gehalten. Das heißt,daß das erste Ausgangssignal 01 dargestellt wird durch

01 = TÄTW"12 + Α21·Α22) · ( Β11·Β12 + Β21·Β22).

Bei der in Fig. 1 dargestellten Ausführungsform kann das Ausgangssignal 02 erforderlichenfalls als Ausgangseignal der zweiten logischen Gatterschaltung L02 sowie als Ausgangssignal 01 der ersten logischen Gatterschaltung LOI verwand werden. Die Verwendung des Ausgangssignales 02 ist unbedingt erforderlich. Bei dieser Ausführungsform der Erfindung sind wenigstens zwei Transistoren,beispielsweise

409812/1121

die Transistoren 112 und 115,1η Reihe geschaltet und kann der Transistor 1O6 zwischen den Verbindungspunkt der zwei Transistoren oder die Ausgangsklemnie 10k und die erste Energieversorgungsklemme 101 geschaltet soin. Die Transistoren 105 und 106 müssen nicht notwendigerweise P-Kanal-Transistoren sein,sondern es können auch andere Transistoren verwand werden, die mit den N-Kanal-Transistoren 111-118 identisch sind. In diesem Falle können Taktinipulssignale (j) an die Gate-Elektroden der Transistoren jeweils angelegt werden. Das feste Potential +VDD muß nicht notwendigerweise der ersten Energieversorgungsklemme geliefert werden sondern an die erste Energieversorgungskleinme 101 kann ein Taktimpuls signal φ angelegt werden.

Fig.2 zeigt die Darstellung von rfellenforinen, die dann erhalten werden, wenn die Dateneingangssignale A11,A12 und B11 alle den logischen Wert "1" und A21, A22.B21 und B22 alle den logischen Wert "O" aufweisen, das heißt wenn die Transistoren 111,112 und 115 immer im eingeschalteten Zustand und die Transistoren 113,114,117 und 118 immer im gesperrten Zustand sind. Wenn ein Signal B12, wie es in Kig. 2c dargestellt istjdem Gate des Transistors 1 16 geliefert wird,haben ein erstes Ausgangssignal 01 und ein zweites Ausgangs signal 02 Wellenformen, wie sie in den Fig.2d und 2e jeweils durch ausgezogene Linien dargestellt sind. Innerhalb der Wellenformen d und e der \usgangssignale 01 und 02 ist der .Spannungspegel der Abschnitte 201 und 211 ein Spannungspegol, der beiB12 =1 und φ = 1 vorherrscht, das heißt der ^pannuri^spegel des Erdpotentials, oder der logische Wert "0" . Der Spannungspegel 203 und 213 ist der normale Spannungspegel von +VDD Volt oder der logische Wert "1", wenn d) =0 oder wenn B12 = 0 und φ = 1 ist. Die Umschaltbereiche 202 und 205 des Ausgangssignals 01 und die Umschaltbereiche 212 und 215 des Ausgangssignals 02 sind Wellenf orinen, die dann erhalten werden, wenn die Ausgangsklemmen 103 und 10^1 von der

409812/1121

Spannung null auf + VDD Volt aufgeladen werden. Zu die sem Zeitpunkt werden die Transistoren I05 und 106 in Source-Basis-Schaltung betrieben und die Kondensatoren C1 und C2 für eine kurze Zeit aufgeladen. Die Umschaltbereiche 2O4 und 21 k der Wellenformen der Ausgangssignale zeigen die entladenen Wellenformen der Kondensatoren C1 und C2 an, die bei

φ = 1 und 1312 = 1 vorherrschten. Da in diesem Falle die Transistoren 111, 112, 115 und 1 16 in Source-Basis-Schaltung betrieben werden, werden die Kondensatoren C11 und C12 in kurzer Zeit entladen. Jedoch ist die Umschaltzeit zum Zeitpunkt der Entladung länger als die Umschaltzeit zum Zeitpunkt der Aufladung, was vom gesamten Widerstandswert der Leitungswege der in Serie geschalteten Transistoren abhängt, die einen Stromleitungsweg bilden.

Die unterbrochenen Linien in den Wellenformen der Ausgangssignale 01 und 02 bezeichnen Wellenformen von Ausgangssignalen, die dann erhalten werden, wenn der Transistor 106 nicht verwand wird. Der Abschnitt 216 der Wellenform des Ausgangssignales 02 stellt eine Wellenform dar, die dann erhalten wird,wenn der Kondensator C2 während der Zeitdauer

φ = O mit der Spannung +V.DD über die Transistoren_105» und 112 aufgeladen und durch das Taktiinpulssignal φ über die Transistoren 115 und 116 entladen wird. Der Abschnitt 217 der Wellenform des Ausgangssignals 02 stellt eine Wellenform dar, die dann erhalten wird, wenn der Kondensator C2 während der Zeitdauer φ = 0 mit der Spannung +VDD über die Transistoren 105, 111 und 112 aufgeladen wird. In diesem Falle arbeitet der Transistor 105 in Source-Basis- Schaltung, während die Transistoren 111,112, II5 und 116 in Drain-Basis-Schaltung arbeiten. In diesem Fall kann während der Zeitdauer

φ = 0 der Kondensator C2 nicht auf die Sättigungsspannung ( +VDD - Schwellenspannung Vth) aufgeladen werden. Unter der Annahme,daß die Ladungsspannung des Kondensators C2, die am Ende der Periode φ = 0 vorherrschte = V1 ist, dann be-

409812/1 121

trägt die Spannung des Kondensators C1 +VDD Volt. Der Abschnitt 208 des (lusgangssignales 01 und der Abschnitt 218 des Ausgangssignales 02 stellen einen Vorgang dar, bei dem eine Ladungsspannung +VDD des Kondensators C1 weiterhin auch den Kondensator C2, der auf eine Spannung V1 geladen ist, über die Transistoren 111 und 112 auflädt. Der Gru.id dafür liegt darin, daß selbst bei φ = 1 und B12 = 0 die Transistoren I05 und 106 gesperrt und die Transistoren 111 und 112 durchgeschaltet werden. Die am '?nde des Vorganges herrschenden Spannungen V2 und V3 der Ausgangssignale 01 und 02 sind dann, wenn

VDD-Vth* CTVDD ₊ C2.V1

C1 + C2

»ro vo Cl 'VDD + C2.V1

V2 = V3 = und wenn

C1 + C2

VDD = Vth < CI-VDD + C2.V1

C1 + C2

V2 = VDD - (VDD - Vth - V1) · C2/C1 und V3 s VDD - Vth

Die Umschaltbereiche 20°· und 219 zeigen einen Vorgang, bei dem der Kondensator C1j nachdem ein Taktimpulssignal<£auf null reduziert istjauf eine Spannung +VDD aufgeladen wird, während der Kondensator C2 auf eine Spannung VDD-Vth aufgeladen wird.

Das Potential V2 der Ausgangswel lenforin 01 ist relativ zum Potential VDD des normalen logischen Yort^p "1" versetzt und die Arbeitsweise dor logischen Schaltung wird instabil. Das Potential V3 der Ausgangswellenforin ()2 liegt etwas unterhalb des Potentials V2 und kann nicht als Ausgangssignal verwand werden. Um einen stabilen Ausgangsspannungspegel zu erhalten ist es notwendig den Zeitabschnitt φ = 0 weiter auszudehnen. Es ist daher offensichtlich, daß eine hohe Arbeitsfrequenz schwierig zu erhalten ist.

409812/1121

Fig, 3 zeigt eine Änderung der in Fig. 1 dargestellten Ausführungsform der Erfindung. Zwischen die zweite Ausgangsklemme 10k und eine zweite Energieversorgungsklemrne oder Erdklemme 102 ist in Reihe mit der logischen Gatterschaltung L02 ein Leitungsweg eines N-Kanal-Transistors 107 geschaltet, dessen Gate 'elektrode mit einem 'Paktimpulssignalcj) versorgt wird. Der Transistor 1O7 und die Transistoren 105 ^und 106 sind von entgegengesetztem Kanal-Typ und den Gate-Elektroden dieser Transistoren 107,105 und 106 wird das selbe TaktimpulssißnaKrfjeliefert. Daher wird kein Stromleitungsweg von einer ersten Energieversorgungsklemme 10.1 zur zweiten Energieversorgungsklenitne 102 erzeugt,

In Fig.k wird ein UVD-Ausgangssignal φ · B12, das ein Taktimpulssignal d> und ein Datensignal B12 enthält, der Gate-Elektrode des Transistors 116 geliefert,der in der zveiten ligischen

Gotrtarschaltung L02 enthalten ist und wird ein TJND-Ausgangselgnal Cp · B12, das ein Taktimpulssigiial φ und ein Datensignal B22 enthält, an die Gate-Elektrode des Transistors 118 angelegt. Wenn daher die P-Kanal-Transistoren 105 und 106 leitend sind, sind die N-Kanal-Transistoren 116 und 118 nicht absolut leitend. Das gleiche gilt umgekehrt . Selbst in diesem Fall wird kein Stromleitungsweg von der ersten Energleversorgungsklem-ne 101 zur zweiten Rnergieversorgungsklemme 102 aufgebaut. Wenn eine negative Logik verwand wird, wird ein ODER-Ausgangssignal (i+B12, das ein Taktimpulssignal (j> und ein Datensignal B12 enthält, dor Gate-Elektrode desv Transistors 116 geliefert und wird ein ODER-Ausgangssignal

di+B22, das ein Taktinipulssignal d> und ein Datensignal B22 enthält, der Gate-Elektrode des Transistors 118 geliefert.

Die **ig. 5Λ-5Β, 6a-6b und 7A-7B zeigen andere Ausführungsforinen der Erfindung die erste logische Gatterschaltungen λ,C,D ... N und eine zweite gemeinsame logische Gatterschaltung B enthalten, die N-Kanal-Transistoren jeweils aufweisen. Zwischen eine erste Energieversorgungsklemme 101 und erste Ausgangsklemmen 103-1, 103-2, 103-3 ... 103-n sind Transisto-

A 0 9 8 1 2 / 1 1 2 1

Γβη 105-1 ι 105-2 ... 105 - η geschaltet. Es können mehr als eine erste logische Gatterschaltung zwischen ,jede Ausgangsklemme und eine zweite Ausgangskleinme 10^4· geschaltet sein.
Pig. 5A-5B entsprechen der Ausführungsform von Fig. 1, Fig. 6a-6B der von Fig. 3 und Fig. 7A-7H dor \usführungsforni von ^ig.k. Die Arbeitsweise dieser Ausführungsforinen ist auf der Grundlage der Vrbeitsweise der in den Fig. 1,3 und k dargestellten Ausführungsformen leicht einzusehen.

409812/1121

Claims (1)

1. Patentansprüche

   Logische Schaltungsanordnung, die unter Verwendung von Isolierschichtfeldeffekttransistoren aufgebaut ist, von denen jeder Source- und Drainbereiche, die zwischen sich einen Leitung-sweg begrenzen und eine Gate—Elektrode aufweist, bei welcher Schaltungsanordnung ein Leitungsweg eines ersten Transistors zwischen eine erste Bnergieversorgungsklemme und eine Ausgangskletnme geschaltet ist, soda« er auf ein an die Gate-!ilektrode des Transistors angelegtes Taktiinpulssignal leitend wird, und bei der die Leitungswege einer Anzahl zweiter Transistoren, die wenigstens eine logische Gatterschaltung bilden, zwischen die Ausgangsklemme und eine zweite Energieversorgungsklenifite geschaltet sind, sodaß ein logisches Eingangssignal jeder Gate-Elektrode der zweiten Transistoren geliefert wird, wobei die Schaltungsanordnung so aufgebaut ist, daß das Fließen eines Stromes von einer der beiden Bnergiever.sorgungskleiiimeri zur anderen Energieversorgungsklemtne verhindert ist, gekennzeichne t durch wenigstens zwei zweite Transistoren, deren Leitungswe>ie in .Reihe zwischen die Ausgangskiemine und die zweite Knergieversorgungsklemme geschaltet sind, wobei der Verbindungspunkt beriach barter zweiter Transistoren eine Schal tungskieninie bildet, und durch einen dritten Transistor, dessen Leitungsweg zwischen die erste Energieversorgungsklernme und die Schuiltungsklemme geschaltet ist und der auf ein Taktiinpulssignal hin, das an seine Gate-Elektrode angelegt wird, während der Zeitdauer,in der der Leitungsweg des ersten Transistors leitend ist,

   40981.2/1 121

   leitend wird.

   Logische Schaltungsanordnung nach Anspruch 1,d a d u r ch gekennzeichne t, daß der erste und der dritte Transistor von einem Kanal-Typ sind, der dem des zweiten Transistors entgegengesetzt ist.

   Logische Schaltungsanordnung nach Anspruch 1, g e k e η nzeichnet durch eine Einrichtung,ein IJND-Ausgangssignal oder ein ODIiR-Ausgangs signal, die beide ein Taktinipulssignal und ein logisches Eingangs signal enthalten, an die Gate-Elektrode wenigstens eines der zweiten Transistoren zullegen, die zwischen die Schaltungsklernme und die zweite Energiever.sorgungsklemsne geschaltet sind.

   Logische Schaltungsanordnung nach Anspruch I₁ g e k e η nzeichnet durch einen vierten Transistor, dessen Leitungsweg zwischen der Schaltungsklemme und der zweiten Ene rgieversorgungskle n<iie in Reihe mit dem Leitungsweg wenigstens eines der zweiten Transistoren geschaltet ist, und dessen Gate-Elektrode mit einen Taktimpulssignal versorgt wird.

   Logische Schaltungsanordnung nach Anspruch 1,d a d u r ch gekennze i ohne t, durch eine einrichtung ein Taktimpulssignal wnni^stens an die zwei te Energieversorgungsklemme zuAegen.

   Logische Schaltungsanordnung nach Anspruch 1 d a d u r ch gekennzeichne t, daß der erste und der dritte Transistor von einem Kanal-Typ sind, der dem des zweiten Transistors entgegengesetzt ist, wenigstens ein zweiter Transistor zwischen die Ausgangsklemme und die .Schaltungsklemme gescnaltet ist, uui eine erste logische Gatterschaltung zu bilden, wenigstens ein zweiter Transistor zwischen die Schaltungsklemine und die zweite

   409812/1121

   Energieversorgungsklemme geschaltet ist, um eine zweite logische -Gatterschaltung zu bilden, und die Schaltungsklemme dazu verwand wird, ein logisches Ausgangssignal der zweiten logischen Gatterschaltung abzugeben.

   Logische Schaltungsanordnung, die unter Verwendung von Isolierschichtfeldeffekttransistoren aufgebaut ist, von denen jeder eine Gate-fClektrode und Source- und Drainbereiche aufweist, die zwischen sich einen Leitungsweg begrenzen, gekennzeichnet durch eine erste und eine zweite Energieversorgungsklemrne , zwischen die eine Uetriebsspannung gelegt werden kann, eine Anzahl von Ausgangsklemmen, eine Schaltungsklemme, eine Anzahl erster Transistoren, deren Leitungswege zwischen die erste Energieversorgungsklemme und die Ausgangskletnme geschaltet sind und die auf ein erstes Taktimpulssignal, das an ihre Gate-Elektrode angelegt wird, für eine bestimmte Zeitdauer leitend werden, durch wenigstens eine erste Gatterschaltung, die zwischen die jeweilige Ausgangsklemme und die Schaltungsklemme geschaltet ist und wenigstens einen zweiten Transistor enthält, dessen Gate-Elektrode mit einem logischen Eingangssignal versorgt wird, durch eine zweite logische Gatterschaltung, die zwischen die Schaltungsklemme und die zweite Energieverftorgungsklenime geschaltet ist und wenigstens einen zweiten Transistor enthält, dessen Gate-Elektrode mit einem logischen Singai gssignal versorgt wird, durch einen dritten Transistor, dessen Leitungsweg zwischen die erste !inergieverHorgungsklerame und die SchaltungskLemme geschaltet ist, und der auf ein zweites Taktimpulssignal hin, das an seine Gate-Elektrode angelegt wird, während der Zeitdauer leitend wird, während der der Leitungsweg des ersten Transistors leitend ist, und durch eine !einrichtung, die ein Plieüen eines Stromes von einer der beiden Energieversorgungsklemmen zur anderen Energlever-

   409812/1121

   sorgungeklemme verhindert.

   8, Logische Schaltungsanordnung nach Anspruch 7₅ d a d u r ch gekennzei chne t, daß die zweiten Transistoren von einem Kanal-Typ sind, der dem des ersten und dritten Transistors entgegengesetzt ist.

   e η η-

   9. Logische Schaltungsanordnung nach Anspruch 7. g ^e aceichnet durch eine einrichtung ein UND-Auegangssignal oder ein ODER-Ausgangssignal, die beide ein Taktimpulssignal und ein logisches Eingangssignal enthalten_t an die Gate-Elektrode wenigstens eines der beiden Transistoren anzulegen, die in der zweiten logischen Gatterschaltung enthalten sind.

   10. Logische Schaltungsanordnung nach Anspruch 7 g e k. e η η-zeichnet durch einen vierten Transistor, dessen Leitungsweg zwischen der Schaltungsklemme und der zweiten Energieversorgungsklemme in Reihe mit der zweiten logischen Gatterschaltung geschaltet ist und dessen Gate-Elektrode mit einem Taktimpulssignal versorgt wird.

   11. Logische Schaltungsanordnung nach Anspruch 7, g e k e η naeichnet durch eine Einrichtung^ein Taktimpulssignal wenigstens an die zweite Energieversorgungsklemme der beiden Energieversorgungsklemmen anzulegen.

   12. Logische Schaltungsanordnung, die unter Verwendung von Isolierschichtfeldeffekttrnnsistoren aufgebaut ist, von denen jeder Source- und Drainbereiche, die dazwischen einen Leitungsweg begrenzen,und eine Gate-Elektrode enthält, gekennzeichnet durch einn erste und eine zweite Energieversorgungsklei'.une , zwischen die eine Betriebsspannung gelegt werden kann, durch eine erste und eine zweite Ausgangsklemme, durch einen ersten Transistor vom ersten Kanal-Typ, dessen Leitungsweg zwischen die erste Energieversorgungsklemme und die erste Ausgangskleiiime geschaltet ist und der auf ein an seine

   409812/1121

   Gate-Elektrode angelegtes Taktimpulssignal für eine bestimmte Zeitdauer leitend wird, durch eine erste logische Gatterschaltung, die wenigstens einen zweiten Transistor vom zweiten Kanal-Typ, der dem ersten Kanal-Typ entgegengesetzt ist, aufweist, dessen Leitungsweg zwischen die erste und die zweite Ausgang^klemme geschaltet ist und dessen Gate-Rlektrode mit einem logischen Eingangssignal versorgt wird, durch eine zweite logische Gatterschaltung, die wenigstens einen dritten Transistor vom zweiten Kanal-Typ enthält, dessen Leitungsweg zwischen die zweite Ausgangsklemme und die zweite Energieversorgungsklemme geschaltet ist und dessen Gate-Elektrode mit einem logischen Eingangssignal versorgt wird, durch einen weiteren Transistor vom ersten Kanal-Typ, dessen Leitungsweg zwischen die erste Energieversorgungskiemine und die zweite Ausgangsklemme geschaltet-is ti .und der auf ein an seiner Gate-Blektrode angelegtes Taktlripulssignal während der Zeitdauer leitend wird, während der der Leitungsweg des ersten Transistors leitend ist, und durch eine Einrichtungjein Taktimpulssignal wenigstens an die zweite 'Cnergieversorgungsklernnie der beiden Energieversorgungski emmen anzulegen.

   13. Logische Schaltungsanordnung, die unter Verwendung von Isolierschichtfeldeffekttransistoren aufgebaut ist, von denen jeder Source- und Drainbereiche, die dazwischen einen Leitungsweg begrenzen, und eine Gate-Elektrode enthält, gekennzeichnet durch eine erste und eine zweite Energieversorgungskleinine, zwischen die eine Betriebsspannung gelegt werden kann, durch eine erste und eine zweite A.usgangskleinme, durch einen ersten Transistor vom ersten Kanal-Typ, dessen Leitungsweg zwischen die ersto Knergieversorgungskleinme und die erste \usgangsklemrne geschaltet ist, und der auf ein an seine

   403812/1121

   Gate-Elektrode aiigo I «gtes Taktimpulssignal für eine bestimmte Zeitdauut· leitend wird, durch eine erste logische Gatterschn I tttng, die wenigstens einen zweiten Transistor vom zw«I tun Kanal-Typ, der dem ersten Kanal-Typ entgegengesetzt, 1st, enthält, der zwischen die erste \usgangskl fiiim«· und die zweite \usgangsklemrne geschaltet ist, und iloHseii Gate-Elektrode mit einem logischen Eingangssignal versorgt wird, durch eine zweite logische Gatterschaltung, die wenigstens einen dritten Transistor vom zwo I Lon Kanal-Typ enthält, dessen Leitungsweg zwischen el J ο zweite Yusgangsklernme und die zweite Energiever.Morgungsklenme geschaltet ist und dessen Gate-Elektrode mit «»ine.n logischen Eingangssignal versorgt wird, durch einen vierten Transistor vom ersten Kanal-Typ, der zwischen dir» erste Energieversorgungsklemme und die zweite Ausgan,··■<k 1 online geschaltet ist, und der auf ein an seine Gate-El «k (.rode angelegtes Taktimpulssignal während einer Zei l.il.mor leitend wird, während der der Leitungsweg des «r-Mti-n Transistors leitend ist, und durch einen fünften Tran-, I ?_; tor vom zweiten Kanal-Typ, dessen Leitungsweg zwischen der zweiten EnergieVersorgungsklemnie und der zwr· I l.<>n Ausgangskiemine in Reihe mit der zweiten logischen <;.·» L (.erschal tutig geschaltet ist, und der auf ein an seine Cm l.o-lilektrode angelegtes Taktiupulssignal leitend wii-ff.

   Logische Schal tun,··,.·!.-imOrdnung, die unter Verwendung von IfiolieracliichtfeldoiTßkttrausistoren aufgebaut ist, von denen jeder Sourc<·- i,nrl Drainbereiche, die dazwischen einen Leitungsweg Ix-grenzen, und eine Gate-!Dlektrode enthält, gekennzeichnet durch eine erste und eine zw<«li.r> fCnergieversorgungsklem:ne, zwischen die eine fletriebn;ip;»tuiung gelogt werden kann, durch eine erste und eine zwo I Lo Ausgangsklemne, durch einen ersten

   409812/1121

   Transistor vom ersten Kanal—Typ, dessen Leitungsweg zwischen die erste Energieversorgungskiemine und die erste Ausgangskiemme geschaltet ist, und der auf ein an seine Gate-Elektrode angelegtes Taktimpulssignal während einer bestimmten Zeitdauer leitend wird, durch eine erste logische Gatterschaltung, die wenigstens einen zweiten Transistor vorn zweiten Kanal-Typ, der dem ersten Kanal-Typ entgegengesetzt ist, enthält, dessen Leitungsweg zwischen die erste und die zweite Ausgangsklemme geschaltet ist und dessen Gate-Elektrode mit einem logischen Eingangssignal versorgt wird, durch eine zweite logische Gatterschaltung, die wenigstens einen dritten Transistor vom zweiten Kanal—Typ enthält, dessen Lei — tungsweg zwischen die zweite Ausgangsklenune und die zweite Energieversorgungsklemme geschaltet ist, und dessen Gate-Elektrode mit einem logischen Eingangssignal versorgt wird, durch einen vierten Transistor vom ersten Kanal-Typ, dessen Leitungsweg zwischen die erste Energi eversorgungsklemine und die zweite Ausgangskleniiiie geschaltet ist, und dor auf ein an seine Gate—Elektrode angelegtes Taktimpulssignal hin, während einer Zeitdauer leitend wird, während der der Leitungsweg des ersten Transistors leitend ist, und durch eine Einrichtung ein UND-Ausgangssignal oder ein ODER-Ausgangssignal, die beide ein Taktimpulssignal und ein logisches Eingangssignal enthalten, an die Gate-Elektrode wenigstens eines der dritten Transistoren zu legen, die in der zweiten logischen Gatterschaltung enthalten sind.

   4 0981 2/1121

   Leerseite