DE2333879A1 - Schaltung zum nachweis der betaetigung von mehr als einer taste, insbesondere fuer einen elektronischen tischrechner - Google Patents

Schaltung zum nachweis der betaetigung von mehr als einer taste, insbesondere fuer einen elektronischen tischrechner

Info

Publication number
DE2333879A1
DE2333879A1 DE19732333879 DE2333879A DE2333879A1 DE 2333879 A1 DE2333879 A1 DE 2333879A1 DE 19732333879 DE19732333879 DE 19732333879 DE 2333879 A DE2333879 A DE 2333879A DE 2333879 A1 DE2333879 A1 DE 2333879A1
Authority
DE
Germany
Prior art keywords
circuit
output
signal
key
encoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732333879
Other languages
English (en)
Inventor
Fumio Igarashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of DE2333879A1 publication Critical patent/DE2333879A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/22Static coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

DR. BEPG OiPL. ING. SlAPF DIPL.-ING. SCHWABE DR. DR. SANDMAIR
PATENTANWÄLTE Z O O J O / Cl
8 MÜNCHEN 86, POSTFACH 8602 45
Dr. Berg Dipt.-Infl. Stapf. 8 München 86. P. O. Box 86 02 45 IhrZeichen UnserZeichen ~A neo 8MÜNCHEN80 3 7
Yourref. Ourref. Δ * IJ MauerkircherstraBe 45 * *
Anwaltsakte 24 058
Kabushiki Kaisha Ricoh, Tokyo / Japan
Schaltunq zum Nachweis der Betätigung von mehr als einer Taste, insbesondere für einen elektronischen Tischrechner
Die Erfindung betrifft eine Schaltung zum Nachweis der Betätigung von mehr als einer Taste und insbesondere eine Schaltung, welche das gleichzeitige Drücken von mehr als
VII/XX/gr - 2 -
309884/1131
(0811)98 82 72 Telegramme: BERGSTAPFPATENT München Banken: Bayerische Vereinsbank München 453 100
7043 TELEX: 05 24 560 BERGd Hypo-Bank München 389 2623
3310 Postscheck München 653 43-808
einer Taste in einem Gerät feststellt und nachweist, um ein Signal entsprechend dem Drücken einer Taste auf einem Tastenfeld zu erzeugen, wobei die Schaltung in einem elektronischen Tischrechner u.a. verwendet werden kann. Mit einer Schaltung zum Nachweis der Betätigung von mehr als einer Taste wird ein gleichzeitiges Drücken von mehr als einer Taste festgestellt und ein Ausgangssignal erzeugt, welches zum Auslösen eines Alarms oder zum Unwirksammachen von fehlerhaften Signalen verwendet werden kann, welche aufgrund eines gleichzeitigen Drückens von mehr als einer Taste erzeugt sind. Eine übliche Schaltung zum Nachweis der Betätigung von mehr als einer Taste ist in Figur 1 dargestellt; hierbei ist eine Schaltung verwendet, mit welcher ein doppeltes Tastendrücken in analoger Weise festgestellt wird. Insbesondere ist eine Anzahl von Kontakten IO bis 19 vorgesehen, welche jeweils durch eine Anzahl Tasten eines Tastenfelds gesteuert bzw. betätigt werden; diese Kontakte 10 bis 19 sind mit den entsprechenden Eingancjsanschlüssen eines Kodierers 20 bzw. mit Erde verbunden. Der Kodierer 20 weist eine Diodenmatrix bekannter Bauart auf.
Die Kontakte 10 bis 19 entsprechen beispielsweise den Ziffern 0 bis 9 und werden jeweils durch Drücken der entsprechenden Tasten geschlossen, um ein Binireignal
309884/ IU- - 3 -
mit einem VTert zu schaffen, welcher dem geschlossenen Kontakt entspricht. In dieser Schaltung sind eine Anzahl Widerstände 21 bis 30 auf einer Seite jeweils über die Anzahl Kontakte 10 bis 19 geerdet, während die andere Seite jeweils mit den Kathoden von Dioden 31 bis 40 verbunden ist. Die Anoden der Dioden 31 bis 40 sind jeweils miteinander und mit der Basis eines NPN-Transistors 41 verbunden. Zwischen die Basis des Transistors 31 und Erde ist ein Widerstand 42 geschaltet.
Ober einen Widerstand 43 sind die Basis und der Kollektor des Transistors 41 verbunden; der Kollektor des Transistors 41 ist über einen Widerstand 44 mit dem positiven Pol einer Gleichstromquelle verbunden. Der Kmitter des Transistors 41 ist an die Anode einer Diode angeschaltet, deren Kathode über einen Widerstand 46 am SchaltuncTsnunkt E geerdet und ferner an die Basis eines NPN-Transistors 47 angeschaltet ist. Der Emitter des Transistors 47 ist ebenfalls am Schaltungspunkt E geerdet, während sein Kollektor über einen Widerstand 48 mit dem positiven Pol der Gleichspannungsquelle und ferner unmittelbar mit einem Ausgangsanschluß 49 verbunden ist.
In dieser Schaltung zum Nachweis der Betätigung von mehr als einer Taste sind die Werte der Widerstände
3 0 9 8 8 4/1131 "4"
-A-
44 und 43 mit Ra und Rb, der Wert der Widerstände 21 bis 30 jeweils mit Rc, der Wert des Widerstands 42 mit Rd und die AusgangssOannung der Gleichspannunsquelle mit Vcc bezeichnet. Das Basispotential VeQ des Transistors 41 ist, wenn keiner der Kontakte 10 bis 19 geschlossen ist, durch folgende Gleichung gegeben:
■DA
Ve
Ό . Ra + Rb + Rd *
Wenn irgendeiner der Kontakte 10 bis 19 geschlossen ist, liegt an der Basis des Transistors 41 ein Potential Ve. an, welches der folgenden Gleichung entspricht:
RcRd T
. Vcc;
Vei τ Ra H Rc + Rd .Rd
h Rb + Rc + Rd
Rc
Der Anschaltpegel des Transistors 41 ist mit Vß0N und der Abschaltpegel des Transistors V____ bezeichnet; der Transistor 41 wird leitend, wenn das Basispotential den Pegel νβ0Ν übersteigt und wird nicht-leitend, wenn es unter dem Pegel v BqFF liegt. Das Potential ist daher
so eingestellt, daß Ve1 = Vr>r.„ ist. Das Potential
X BUN
Ve- des Transistors 41 ist, wenn mehr als einer der Kontakte 10 bis 19 gleichzeitig geschlossen sind, durch folgende Gleichung gegeben:
4 1
2
T Rc .Rd . Rd
Ve2 - Ra + Rc + Rd + Rd
Rb I Rc
j-
i rc
. Vcc;
die Schaltungsparameter sind so eingestellt, daß Ve2 = VBOFP *st· Wenn dann irgendeiner der Kontakte 10 bis 19 oder keiner dieser Kontakte geschlossen ist, werden die Transistoren 41 und 47 leitend, und es liegt keine Ausgangsspannung am Ausgangsanschluß 49 an. Wenn aber mehr als einer der Kontakte 10 bis 19 geschlossen ist, werden die Transistoren 41 und 47 leitend, und es liegt eine Ausgangsspannung an dem AusgangsanschIuß 49 an.
Mit einer üblichen, wie vorbeschrieben aufgebauten Schaltung zum Nachweis einer zweifachen oder doppelten Tastenbetätigung wird der Nachweis einer doppelten Tastenbetätigung analog durchgeführt; diese Schaltungen weisen
309884/1 131
aber den Nachteil auf, daß sie empfindlich sind und bei Schwankungen in der VersorgungssDannung versagen bzw. schlecht arbeiten; auch ist bei ihnen eine mühsame Bestimmung und Einstellung der richtigen Widerstandswerte der Widerstände erforderlich, und es ist kein kompakter Aufbau möglich, da es schwierig ist, die Schaltung in integrierter Bauweise auszuführen.
Die Erfindung soll daher eine Schaltung zum Nachweis einer doppelten Tastenbetätigung bzw. einer Betätigung von mehr als einer Taste schaffen, welche ein Signal, das entsprechend dem Drücken einer Taste auf einem Tastenfeld erzeugt ist, mit zwei Kodierern in ein Paar Kode umwandelt, die Komplemente voneinander sind; ferner erzeugt die Schaltung ein Ausgangssignal, wenn die Kodepaare keine Komplemente voneinander sind, was bei einer doppelten Tastenbetätigung der Fall sein kann.
Gemäß der Erfindung ist eine digitale Nachweisschaltung für eine doppelte Tastenbetätigung bzw. für eine Betätigung von mehr als einer Taste geschaffen, mittels welcher der Nachweis analog geführt wird; die Schaltung
gemäß der Erfindung kann in keiner Weise nachteilig durch Schwankungen der Versorgungssoannung beeinflußt werden- Da bei ihr ein Spannungsteiler aus Widerständen nicht verwendet ist, entfällt auch die mühsame Bestimmung und Einstellung der richtiaen Widerstandswerte; darüber hinaus kann eine Schaltung zum Nachweis einer doppelten Tastenbetätiguna bzw. der Betätigung von mehr als einer Taste mit Hilfe der integrierten Schaltungstechnik kompakt ausgeführt werden.
Die Erfindung schafft also eine Nachweisschaltung, welche ein Signal, das entsprechend dem Drücken einer Taste auf einem Tastenfeld erzeugt ist, mit Hilfe von zwei Kodierern in ein Kodepaar umwandelt, welche Komplemente voneinander sind. Wenn die Kodepaare keine Komplemente voneinander sind, was bei einer doppelten Tastenbetätigung vorkommen kann, gibt die Schaltung ein Ausgangssignal ab, wodurch das gleichzeitige Drücken von mehr als einer Taste angezeigt wird.
Nachfolgend wird die Erfindung anhand eines bevorzugten Ausführungsbeispiels näher erläutert, wozu auf die beigefügten Zeichnungen Bezug genommen wird; es zeigen:
- 8 3Q9884/ 113 1
Figur 1 ein Schaltbild einer üblichen Schaltung zum Nachweis einer zweifachen Tastenbetätigung; und
Figur 2 ein Schaltbild einer Ausführungsform der Schaltung gemäß der Erfindung zum Nachweis der Betätigung von mehr als einer Taste.
In Figur 2 sind Kontakte 50 bis 59 für die Ziffern 0 bis dargestellt, welche durch entsprechende Tasten auf einem Tastenfeld für die Ziffern 0 bis 9 betätigt werden, um beispielsweise ein 0 bis 9 entsprechendes Signal zu erzeugen. Jeder der Kontakte 50 bis 59 für die Ziffern 0 bis 9 wird geschlossen, wenn die entsprechende Taste für die Ziffern 0 bis 9 geschlossen ist, und bleibt offen, wenn die entsprechende Taste nicht gedrückt ist. Die Kontakte 50 bis 59 sind auf einer Seite geerdet, während sie auf der anderen Seite an die jeweiligen Eingangsanschlüsse 61 bis 67 eines ersten Kodierers 60 und ferner an die jeweiligen Eingangsanschlüsse 72 bis eines zweiten Kodierers 71 angeschlossen sind. Mittels des ersten Kodierers 60 kann ein Eingangssignal von einem der Kontakte 60 bis 59 in ein Binärsignal umgewandelt werden.
— 9 —
3 0 9 8 8 4/1131
Insbesondere ist der Eingangsanschluß 61 über den ersten Kodierer 60 unmittelbar mit dem Eingangsanschluß 72 des zweiten Kodierers 71 verbunden. Der Eingangsanschluß 62 ist an die Kathode einer Diode 82, der Eingangsanschluß
63 an die Kathode einer Diode 83, der Eingangsanschluß
64 an die Kathode von Dioden 84 und 85, der Eingangsanschluß 65 an die Kathode einer Diode 86, der EingangsanSchluß 66 an die Kathode von Dioden 87 und 88, der Eingangsanschluß 67 an die kathode von Dioden 89 und 90, der Eingangsanschluß 68 an die Kathode von Dioden 91 bis 93, der Eingangsanschluß 69 an die Kathode einer Diode 94, und der Eingangsanschluß 70 an die Kathoden von Dioden 95 und 96 angeschaltet. Die Anoden der Kathoden 82, 84, 87, 91, 95 sind mit einem Eingangsanschluß 97, die Anoden der Dioden 83, 85, 89, 92 sind mit einem Ausgangsanschluß 98, die Anoden der Dioden 86, 88, 90, 93 mit einem Ausgangsanschluß 99 und die Anoden der Dioden und 96 mit einem Ausgangsanschluß 100 verbunden.
Wenn daher irgendeine der Tasten für die Ziffern 0 bis 9 gedrückt wird, um den entsprechenden Kontakt der Kontakte 50 bis 59 zu schließen, wird das Signal, das durch Schließen eines ausgewählten Kontaktes erzeugt, d.h. ein Signal einer Ziffer, das der gedrückten Taste entspricht, an den ersten Kodierer 60 angelegt, wo es in ein Binärsignal umgewandelt wird, das an den Ausgangsanschlüssen 97 bis 100 erhalten werden kann. Auf diese Weise ist
- 10 3098ÖA/1131
eine Matrix geschaffen, mittels welcher das Signal von irgendeiner Taste für die Ziffern O bis 9 kodiert wird. Dem Kodierer ist eine Komplement-Matrix nachgeschaltet, welche als zweiter Kodierer vorgesehen ist. Der Kodierer 71 kodiert ein Eingangssignal in das Komplement des Signals auf "9" bezogen. Der zweite Kodierer 71 ist daher eine Schaltung, welche ein Signal, das erzeugt wird, wenn einer der Kontakte 50 bis 59 geschlossen ist, in ein Signal umwandelt, welches das Komplement des Ausgangssignals des ersten Kodierers 60 auf 9 bezogen ist. Der zweite Kodiarer 71 kann beispielsweise eine Diodenmatrixschaltung bekannter Bauart aufweisen.
Insbesondere ist der Eingangsanschluß 72 an die Kathoden von Dioden 101 und 102, der EingangsanSchluß 73 an die Kathode einer Diode 103, der Eingangsanschluß 74 an die Kathoden von Dioden 1O4 bis 106, der Eingangsanschluß an die Kathoden von Dioden 107 und 108, der Eingangsanschluß 76 an die Kathoden von Dioden 109 und 110, der Eingangsanschluß 77 an die Kathode einer Diode 111, der Eingangsanschluß 78 an die Kathode von Dioden 112 und 113, der Eingangsanschluß 79 an die Kathode einer Diode 114, und der EingangsanschluS 80 an die Kathode einer Diode 115 angeschaltet. Die Anoden der Dioden 101, 1O4, 109, 112 und 115 sind mit einem Ausgangsanschluß 1i€s die
309884/1 131 - 11 -
Anoden der Dioden 105, 107, 113, 114 mit einem Ausgangsanschluß 117, die Anoden der Dioden 106, 108, 110 und 111 mit einem Ausgangsanschluß 118, und die Anoden der Dioden 102 und 103 mit einem Ausgangsanschluß verbunden.
Zum Addieren der Ausgangssignale der ersten und zweiten Kodierer 60 und 71 ist eine Addierschaltung 120 vorgesehen, welche zum Addieren von Binärzahlen mit vier
Ziffern vier Addierer 121 bis 124 aufweist. Die Addierer
122 bis 124 können jeweils einen übertrag von den Addierern der niedriger wertigen Ziffer erhalten. Zusätzlich sind die Eingangsanschlüsse der Addierer 121 mit den Ausgangsanschlüssen 97 und 116 der Kodierer 60 und 71, die Eingangsanschlüsse des Addierers 122 mit den Ausgangsanschlüssen 98 und 117, die Eingangsanschlüsse des Addierers 123 mit den Ausgangsansch.lüssen 99 und 118 und die Eingangsanschlüsse des Addierers 124 mit den Ausgangsanschlüssen 100 und 119 verbunden.
Die Ausgangsanschlüsse der Addierer 122 und 124 sind mit den Eingangsanschlüssen einer NAND-Schaltung 126 verbunden, während die Ausgangsanschlüsse der Addierer
123 und 124 mit den Eingangsanschlüssen einer NAND-Schaltung 125 verbunden sind. Die Ausgangsanschlüsse der
309884/1 131 - 12 -
NAND-Schaltungen 125 und 126 sind mit den entsprechenden Eingangsanschlüssen einer NOR-Schaltung 127 verbunden. Jeder der Addierer 121 bis 124 addiert den übertrag der niedriger wertigen Ziffer und der beiden Eingangssignale. Die Ausgangssignale der ersten und zweiten Kodierer 60 und 71 werden an die einzelnen Addierer 121 bis 124 der Addierschaltung 120 gemäß ihres Ziffernstellenwerts angelegt, wobei ein übertrag von jedem dieser Addierer an einen Addierer der unmittelbar höheren Wertigkeit angelegt wird.
Wenn eine der Tasten für die Ziffern 0 bis 9 gedrückt wird, wird ein Signal, welches eine der gedrückten Taste entsprechende Ziffer darstellt, von dem Kodierer 61 erhalten, während ein Signal, welches das Komplement des Signals von dem Kodierer 60 auf 9 bezogen ist, von dem zweiten Kodierer 71 erhalten wird; die Ausgangssignale der ersten und zweiten Kodierer 60 und 71 werden in der Addierschaltung 120 addiert, um eine 9 zu bilden. Wenn mehr als eine der Tasten für die Ziffern 0 bis 9 bedrückt ist, sind die AusgangsSignaIe der Codierer 60 und 71 keine Komplemente der jeweils anderen auf 9 bezogen, so daß das Ausgangssignal von der Addierschaltung 120 einen Wert hat, der über 9 liegt; dies wird dann mittels der NAND-Schaltungen 125, 126 und der NOR-Schaltung 127 festgestellt und nachgewiesen. J09884n 131
- 13 -
Wenn beispielsweise das Ausgangssignal von der Addierschaltung 120 9 ist, wird kein Ausgangssignal an den NAND-Schaltungen 125, 126 erhalten. Wenn andererseits die Addierschaltung 120 ein Ausgangssignal abgibt, welches beispielsweise 10 oder 11 sein kann, dann wird ein Ausgangssignal an der NAND-Schaltung 126 erhalten, welches an der NOR-Schaltung 127 anliegt. Wenn die Addierschaltung 120 ein Ausgangssignal von 12 oder 13 erzeugt, wird ein Ausgangssignal an der NAND-Schaltung 125 erhalten, das an der NOR-Schaltung 127 anliegt. Wenn die Addierschaltung 120 ein Ausgangssignal von 14 oder 15 schafft, dann sind Ausgangssignale von den beiden NAND-Schaltungen 125 und 126 vorhanden, welche ebenfalls an der NOR-Schaltung 127 anliegen.
Auf diese Weise wird bei einem doppelten Tastendrücken bzw. dem Betätigen von mehr als einer Taste ein Ausgangssignal über die NOR-Schaltung 127 erhalten, welches dazu verwendet wird, einen Alarm auszulösen oder das Ausgangssignal unwirksam zu machen, das entsprechend einem doppelten Tastendrücken bzw. -betätigen mittels des ersten Kodierers 60 erzeugt ist.
- 14 -
309884/1131

Claims (1)

  1. Patentanspruch
    Schaltung zum Nachweis der Betätigung von mehr als einer Taste, gekennzeichnet durch einen ersten Kodierer (60) zum Kodieren eines Signals, welches entsprechend dem Betätigen irgendeiner von einer Anzahl Tasten auf einem Tastenfeld erzeugt ist, durch einen zweiten Kodierer (71) zum Umwandeln des Signals in einen Kode, welcher das Komplement des Ausgangssignals des ersten Kodierers (60) ist, und durch eine Schaltungsanordnung (120, 125-127) zum Erzeugen eines Ausgangssignals, wenn die Ausgangssignale von den ersten und zweiten Kodierern (60, 71) keine Komplemente voneinander sind.
    3G9884/1131
    Leerseite
DE19732333879 1972-07-04 1973-07-03 Schaltung zum nachweis der betaetigung von mehr als einer taste, insbesondere fuer einen elektronischen tischrechner Pending DE2333879A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP47066871A JPS4925821A (de) 1972-07-04 1972-07-04

Publications (1)

Publication Number Publication Date
DE2333879A1 true DE2333879A1 (de) 1974-01-24

Family

ID=13328346

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732333879 Pending DE2333879A1 (de) 1972-07-04 1973-07-03 Schaltung zum nachweis der betaetigung von mehr als einer taste, insbesondere fuer einen elektronischen tischrechner

Country Status (3)

Country Link
JP (1) JPS4925821A (de)
DE (1) DE2333879A1 (de)
GB (1) GB1378266A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0069789A1 (de) * 1981-07-10 1983-01-19 Deutsche ITT Industries GmbH Integrierte Schaltung für eine Eingabe-Tastatur elektronischer Geräte

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5185621U (de) * 1974-12-27 1976-07-09
JPS52106639A (en) * 1976-03-05 1977-09-07 Hitachi Ltd Semiconductor memory and test for it

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0069789A1 (de) * 1981-07-10 1983-01-19 Deutsche ITT Industries GmbH Integrierte Schaltung für eine Eingabe-Tastatur elektronischer Geräte

Also Published As

Publication number Publication date
JPS4925821A (de) 1974-03-07
GB1378266A (en) 1974-12-27

Similar Documents

Publication Publication Date Title
DE3910863C2 (de)
DE2719471A1 (de) Zweistufiger kapazitiver analog- digital- und digital-analogwandler
CH622916A5 (de)
DE2832673C3 (de) Tastenfeldcodiersystem
DE1611443A1 (de) Tastaturanordnung fuer Schreib- und aehnliche Maschinen
DE2160254B2 (de) Dynamisches tastengesteuertes Eingabesystem
DE2158013A1 (de) Tastatur-Eingabewerk
DE2618633C3 (de) PCM-Decodierer
DE2543355C3 (de) Schaltungsanordnung zur Erzeugung von Signalen eines Mehrfrequenz-Code
DE1188838B (de) Schaltungsanordnung zur Errechnung von Pruefzeichen und Kontrolle von Datengruppen mit anhaengendem Pruefzeichen auf Fehler
DE2333879A1 (de) Schaltung zum nachweis der betaetigung von mehr als einer taste, insbesondere fuer einen elektronischen tischrechner
DE2134933A1 (de) Digitaler Frequenzgenerator
DE3000870A1 (de) Tastatur
DE1079358B (de) Dezimal-Addiervorrichtung
DE3689865T2 (de) Gerät zur Umwandlung digitaler Werte in analoge Werte.
DE1184533B (de) Vorrichtung zum maschinellen Erkennen von Zeichen mit einem Autokorrelationsfunktionsgenerator
DE1044468B (de) Elektronisches Binaer-Addierwerk
DE2252775C2 (de) Eingabetastatur
DE2409255C3 (de) Tastaturschaltungsanordnung zum Erzeugen von Codesignalen
DE1574556C (de) Schaltungsanordnung zum Codieren von Zeichen
DE1574603A1 (de) Binaere Addierschaltung
DE884513C (de) Vergleichsanordnung elektrischer Groessen
DE2409255B2 (de) Tastaturschaltungsanordnung zum erzeugen von codesignalen
DE2832673C2 (de)
DE2854934C3 (de) Schaltungsanordnung für eine Eingabetastatur