DE2326870A1 - Feldeffekttransistor mit isolierter steuerelektrode und verfahren zu dessen herstellung - Google Patents
Feldeffekttransistor mit isolierter steuerelektrode und verfahren zu dessen herstellungInfo
- Publication number
- DE2326870A1 DE2326870A1 DE2326870A DE2326870A DE2326870A1 DE 2326870 A1 DE2326870 A1 DE 2326870A1 DE 2326870 A DE2326870 A DE 2326870A DE 2326870 A DE2326870 A DE 2326870A DE 2326870 A1 DE2326870 A1 DE 2326870A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- source
- base zone
- interface
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/36—Unipolar devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP47052083A JPS4911077A (https=) | 1972-05-25 | 1972-05-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2326870A1 true DE2326870A1 (de) | 1973-12-06 |
Family
ID=12904916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2326870A Pending DE2326870A1 (de) | 1972-05-25 | 1973-05-25 | Feldeffekttransistor mit isolierter steuerelektrode und verfahren zu dessen herstellung |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS4911077A (https=) |
| DE (1) | DE2326870A1 (https=) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48100078A (https=) * | 1972-03-29 | 1973-12-18 | ||
| JPS529350A (en) * | 1975-07-11 | 1977-01-24 | Nippon Telegr & Teleph Corp <Ntt> | Dielectric focusing horn |
-
1972
- 1972-05-25 JP JP47052083A patent/JPS4911077A/ja active Pending
-
1973
- 1973-05-25 DE DE2326870A patent/DE2326870A1/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPS4911077A (https=) | 1974-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0010596B1 (de) | Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen | |
| DE69111929T2 (de) | Halbleiteranordnung auf einem dielektrischen isolierten Substrat. | |
| DE3888883T2 (de) | Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht. | |
| DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE3689158T2 (de) | Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür. | |
| DE2745857C2 (https=) | ||
| DE3939319C2 (de) | Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors | |
| DE19806838A1 (de) | Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben | |
| DE3034078C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| EP0010624A1 (de) | Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen | |
| DE3237539A1 (de) | Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough | |
| DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE4130555C2 (de) | Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren | |
| DE19517002C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE3825701A1 (de) | Verfahren zur herstellung eines bipolaren transistors | |
| DE2642770A1 (de) | Herstellung von halbleiteranordnungen | |
| DE2926334C2 (https=) | ||
| DE68928951T2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren | |
| DE4400842C2 (de) | MOS Transistor und Verfahren zu seiner Herstellung | |
| DE2723374A1 (de) | Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung | |
| DE69105621T2 (de) | Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung. | |
| EP0000545A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung | |
| DE19540665C2 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE69033593T2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone |